TW201841260A - 配線構造及其製造方法、濺鍍靶材、以及氧化防止方法 - Google Patents

配線構造及其製造方法、濺鍍靶材、以及氧化防止方法 Download PDF

Info

Publication number
TW201841260A
TW201841260A TW106145893A TW106145893A TW201841260A TW 201841260 A TW201841260 A TW 201841260A TW 106145893 A TW106145893 A TW 106145893A TW 106145893 A TW106145893 A TW 106145893A TW 201841260 A TW201841260 A TW 201841260A
Authority
TW
Taiwan
Prior art keywords
copper
layer
wiring
wiring structure
metal layer
Prior art date
Application number
TW106145893A
Other languages
English (en)
Inventor
德地成紀
高橋誠一郎
Original Assignee
日商三井金屬鑛業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三井金屬鑛業股份有限公司 filed Critical 日商三井金屬鑛業股份有限公司
Publication of TW201841260A publication Critical patent/TW201841260A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C22C9/05—Alloys based on copper with manganese as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之配線構造(10)包括：基板(11)；配線層(12)，其設置於基板(11)上且包含銅；金屬層(14)，其設置於配線層(12)上且包含銅鋯合金；及絕緣層(16)，其設置於金屬層(14)上且包含非氧化物。較佳為絕緣層(16)包含氮化物。亦較佳為氮化物包含氮化矽。亦較佳為銅鋯合金為相對於銅及鋯之莫耳數之合計含有0.5莫耳%以上且45莫耳%以下之鋯者。

Description

配線構造及其製造方法、濺鍍靶材、以及氧化防止方法
本發明係關於一種配線構造及其製造方法。又，本發明係關於一種濺鍍靶材。進而，本發明係關於一種氧化防止方法。
作為液晶顯示器、電漿顯示器或有機EL(Electroluminescence，電致發光)等顯示器件之觸控面板等所使用之電路基板之配線膜，多使用鋁合金。最近，伴隨著器件之高精細化及高速度化，正在謀求配線膜之微細化及薄膜化，要求電阻率低於鋁合金之配線膜。因此，低電阻且高熔點之銅受到關注。但是，於使用銅之配線膜之情形時，在加熱步驟中進行氧化，電阻值增大，故而為了防止氧化而需要保護層。 專利文獻1中記載有製造薄膜電晶體之步驟。於該步驟中，於玻璃基板1上形成包含純銅之閘極電極膜2，於玻璃基板1及閘極電極膜2上形成氮化矽膜3，進而於其上形成非晶矽(Si)膜4，於該非晶矽(Si)膜4上形成氧化矽膜12。於氧化矽膜12上形成包含氧之含氧銅膜15，且於其上形成純銅膜8。然後，使由含氧銅膜15及純銅膜8所覆蓋之非晶矽(Si)膜4上之氧化矽膜12之一部分露出，而形成汲極電極膜5及源極電極膜6。於其上進而成膜氮化矽膜3'，藉此可獲得薄膜電晶體。 先前技術文獻 專利文獻 專利文獻1：日本專利特開2009-038284號公報
近年來，對薄膜電晶體所要求之遷移率正在變高。作為用以使薄膜電晶體高遷移率化之方法，可列舉藉由於形成氮化矽膜3'後在大氣氛圍等下以450℃前後進行焙燒而使非晶矽(Si)膜4之Si結晶化等。然而，若於此種條件下對薄膜電晶體進行焙燒，則存在作為基底之包含純銅之膜受到氧化，該膜之導電性降低之情況。存在由此薄膜電晶體之性能反而降低之情況。 因此，本發明之課題在於提供一種於具備包含銅之配線層之配線構造中防止該配線層之氧化的技術。 本發明者經過努力研究，結果發現藉由於包含銅之配線層上形成包含特定合金之金屬層，而解決上述問題。 本發明係基於上述見解而成者，藉由提供一種配線構造而解決上述問題，該配線構造具備：基板；配線層，其設置於該基板上且包含銅；金屬層，其設置於該配線層上且包含銅鋯合金；及絕緣層，其設置於該金屬層上且包含非氧化物。 又，本發明提供一種配線構造之製造方法，其具備如下步驟： 於基板上設置包含銅之配線層； 於上述配線層上設置包含銅鋯合金之金屬層； 於上述金屬層上設置包含非氧化物之絕緣層；及 對具有該等各層之積層構造進行加熱。 進而，本發明提供一種氧化防止方法，其係於具備基板、設置於該基板上且包含銅之配線層、及設置於該配線層上且包含非氧化物之絕緣層的配線構造之製造過程中之熱處理時，防止該配線層之氧化之方法，且 於上述熱處理之前，在上述配線層與上述絕緣層之間形成包含銅鋯合金之金屬層。
以下，基於本發明之較佳之實施形態，一面參照圖式一面說明本發明。圖1中表示本發明之配線構造之一實施形態。該圖所示之配線構造10係用作例如薄膜電晶體等各種半導體器件者。配線構造10具備基板11。作為基板11，可使用例如玻璃基板等包含非導電性材料之基板。或亦可使用表面形成有ITO(Indium Tin Oxides，摻銦氧化錫)等透明導電膜之玻璃基板。 於基板11上設置有包含銅之配線層12。配線層12一般包含純銅。所謂包含銅之配線層係指包含純銅或銅合金之電路之配線，一般包含藉由各種薄膜形成方法而形成於基板11上之薄膜層。配線層12之厚度可視配線構造10之具體用途任意地設定，例如可設為50 nm以上且500 nm以下。 於配線層12包含銅合金之情形時，作為該銅合金，例如可列舉包含選自錳、鎂、鉍及銦等之一種或兩種以上之元素作為合金成分之銅基合金。該等合金成分可以0.01莫耳%以上且25莫耳%以下之比率含有於銅合金中。於配線層12包含銅合金之情形時，該銅合金使用與構成後述金屬層14之合金不同種類者。 又，於配線層12與基板11之間形成有用以提高該等兩者之密接性之密接層13。密接層13之材質根據基板11之材質而使用適當者。於基板11例如為玻璃之情形時，較佳為使用鈦等作為密接層13，其厚度較佳為10 nm以上且100 nm以下。 配線層12具有作為與基板11對向之面之第1面12a。又，配線層12具有作為位於與第1面12a相反側之面之第2面12b。第1面12a與上述密接層13接觸。於第2面12b上設置有金屬層14。配線層12與金屬層14直接接觸，於兩層12、14間未介存其他層。金屬層14以覆蓋配線層12之第2面12b之全域之方式形成。因此，於配線層12之第2面12b不存在露出之區域。關於金屬層14之詳細內容將於後文敍述。 如上所述，配線構造10具有依序具備積層於基板11上之密接層13、配線層12及金屬層14之積層配線構造15。並且，包含該等3層之積層配線構造15其整體由絕緣層16所被覆。因此，積層配線構造15不存在露出之區域。 絕緣層16包含非導電性材料。作為此種材料，例如可列舉各種非氧化物之非導電性材料。尤其是若使用氮化物非導電性材料作為絕緣層16，則就藉由與具有特定之合金組成之金屬層14之協同效應而抑制配線層12所含之銅之氧化的方面而言較佳。作為氮化物非導電性材料，可列舉例如氮化矽及氮化鋁等含氮陶瓷材料。尤其於絕緣層16為氮化矽之情形時，抑制配線層12所含之銅之氧化之效果進一步變高。 具有以上構造之配線構造10可藉由於例如利用各種薄膜形成法等成膜密接層13、配線層12及金屬層14而形成積層配線構造15後形成絕緣層16而獲得。其後，存在以高溫進行退火處理(熱處理)之情況。該退火處理係例如為了提高配線構造10中之基板11與配線層12之密接性、或提高具備配線構造10之電子器件之性能、具體而言使具備配線構造10之薄膜電晶體之非晶矽膜結晶化等而進行。退火處理一般於含氧氛圍、例如含有0.5體積%以上且30體積%以下之氧氣之氛圍下進行。退火處理之溫度一般為350℃以上，尤其為400℃以上。本發明之配線構造10尤其於高溫之嚴酷之退火條件下，其效果變得更顯著。若於此種含氧氛圍下以上述高溫進行退火處理，則存在構成配線層12之銅由於氧氣之作用而被氧化，發生導電性之降低等異常之情況。配線層12之導電性之降低成為包含配線構造10之電子器件之性能降低之原因之一。因此，於本發明中，基於配線層12之氧化防止之目的，以被覆該配線層12中之第2面12b之全域之方式設置上述金屬層14。 於配線構造10中，作為上述金屬層14，使用有銅鋯(Cu-Zr)合金。本發明者研究之結果表明，藉由將具有該合金組成之金屬層14設置於配線層12之正上方，而有效地抑制配線層12所含之銅之氧化。其原因並不明確，但本發明者推測為如下所述之原因。於對配線構造10如上所述於含氧氛圍下進行了退火之情形時，於金屬層14中，鋯先於銅被氧化，而阻止銅之氧化之進行。由此，於在金屬層14中殘存金屬狀態之鋯之期間，銅之一部分未被氧化而以金屬銅原本之狀態存在，故而配線層12中之銅之氧化得到抑制，配線層12之電阻之上升得到抑制。由此，配線構造10即便於在含氧氛圍下進行了退火後，亦不易受到起因於退火之氧化之影響。本發明者研究之結果表明，尤其於金屬層14之正上方形成有包含含氮材料之絕緣層16之情形時，藉由該絕緣層16所含之氮與金屬層14所含之鋯之協同效應，進一步有效地抑制銅之氧化。 就使上述氧化抑制之效果變得更顯著之觀點而言，構成金屬層14之銅鋯合金較佳為相對於銅及鋯之莫耳數之合計含有鋯0.5莫耳%以上且45莫耳%以下，進而較佳為含有5莫耳%以上且40莫耳%以下，進一步較佳為含有5莫耳%以上且25莫耳%以下，進一步更佳為含有5莫耳%以上且20莫耳%以下。 構成金屬層14之銅鋯合金較佳為實質上由銅及鋯構成，且餘量為不可避免雜質。但是，亦可在起到本發明之效果之程度中包含銅及鋯以外之第三元素。 不論銅鋯合金是否包含第三元素，不可避免雜質之比率均較佳為相對於銅及鋯之莫耳數之合計為2莫耳%以下，進而較佳為1莫耳%以下。不可避免雜質之比率越少越佳。 包含銅鋯合金之金屬層14例如可藉由各種薄膜形成方法而形成。作為薄膜形成方法，可採用濺鍍或真空蒸鍍等先前公知之方法。於例如進行濺鍍作為薄膜形成方法時，較佳為使用包含銅鋯合金之濺鍍靶材作為銅鋯合金源。該靶材中之銅鋯合金之合金組成與構成金屬層14之銅鋯合金之合金組成實質上相同。即，該濺鍍靶材包含銅鋯合金，且用於形成用以防止該配線層12之氧化之金屬層14。 再者，上述濺鍍靶材當然可用於濺鍍，亦可較佳地用作電弧離子鍍覆等真空蒸鍍等各種物理氣相沈積法(PVD)之靶材。 上述靶材可藉由該技術領域中公知之各種方法進行製造。例如鑄造於真空中經熔融之銅及鋯而使該等合金化。其次，使用所獲得之鑄塊製造靶材。加工成靶材之加工方法並無特別限制，例如可為熱鍛亦可為冷鍛，或亦可為熱軋。又，亦可利用線切割鋸進行切割並進行加工而形成板材。作為上述靶材之其他製造方法，例如可列舉將藉由霧化法等而製造之銅鋯合金之粉末藉由公知之方法進行熱壓(所謂之粉末冶金)而製造之方法。於將上述靶材用作濺鍍靶之情形時，只要將所獲得之板材利用銦等接合材料貼附於作為濺鍍之治具之背襯板即可。再者，於本發明中，靶材亦包含平面研磨或接合等靶材精加工步驟前之狀態。於形成銅鋯合金中之鋯之含有比率較高之金屬層14之情形時，亦可採用於在上述靶材上進而搭載有鋯含有比率較高之銅鋯合金晶片之狀態下進行濺鍍之方法。 藉由上述方法而形成之金屬層14之厚度可根據配線構造10之具體用途任意地設定，例如可設定為10 nm以上且100 nm以下、較佳為20 nm以上且60 nm以下。藉由將金屬層14之厚度設定為10 nm以上，可有效地防止作為保護對象之配線層12所含之銅之氧化。又，藉由將金屬層14之厚度設定為100 nm以下，可不損害金屬層14之生產性。 又，金屬層14雖然僅設置於配線層12之第2面12b，但亦可視需要以被覆配線層12及密接層13之整體之方式設置。另一方面，絕緣層16雖然以被覆積層配線構造15之整體之方式設置，但亦可視需要僅設置於金屬層14之表面。如上所述，金屬層14及絕緣層16只要覆蓋為了達成防止配線層12之氧化或與其他構件之絕緣之目的所必需之部分即可。 如上所述，配線構造10係藉由具備如下步驟之方法而較佳地製造：於基板11上設置包含銅之配線層12；於配線層12上設置包含銅鋯合金之金屬層14；於金屬層14上設置包含非氧化物之絕緣層16；及對具有該等各層12、14、16之積層構造進行加熱。並且，藉由該製造方法，可於配線構造10之製造過程中之熱處理時防止配線層12之氧化。該氧化之防止係藉由於上述熱處理之前，在配線層12與絕緣層16之間形成包含銅鋯合金並且用以防止配線層12之氧化之金屬層14而達成。 藉由以上方法而製造之配線構造10可直接使用，或亦可進行後續加工製成各種電子器件而使用。作為電子器件，可列舉例如薄膜電晶體等各種半導體器件。 作為配線構造10之後續加工，例如可進而進行以下步驟。首先，如圖2(a)所示，於絕緣層16形成作為接觸孔之開口部16A，使金屬層14之上表面14a露出至外部。開口部16A之形成只要使用例如CF4 /O2 系之蝕刻氣體即可。 繼而，以覆蓋絕緣層16之上表面(外表面)及自開口部16A露出之金屬層14之上表面14a之整體之方式積層非晶質(amorphous)之摻銦氧化錫(以下，亦稱為「ITO」)等透明導電體用材料而形成積層體。藉由對該積層體實施退火處理(熱處理)，作為圖2(b)所示之透明導電體層17的已結晶化之ITO等透明導電體被覆形成於絕緣層16上及在開口部16A露出之金屬層14上。 即，藉由進而進行以露出上述金屬層14之方式於上述絕緣層16設置開口部16A之步驟、及於上述絕緣層16上、及在上述開口部16A露出之上述金屬層14上之兩者設置透明導電體層17之步驟，可形成配線構造10。以此方式形成之配線構造10可用作薄膜電晶體等各種半導體器件。此種配線構造10藉由使用銅鋯合金作為金屬層14，而成為該金屬層14與透明導電體層17之接觸電阻較低者。與此相對應地，於如後述比較例3所示使用銅鎳合金作為金屬層之情形時，無法充分地降低與透明導電體層17之接觸電阻。再者，於後續加工中，接觸孔之形成、透明導電體用材料之積層及退火處理可藉由本技術領域中之公知之方法進行。 實施例 以下，藉由實施例更詳細地說明本發明。但本發明之範圍並不限於該實施例。 [實施例1] 以成為以下表1所示之組成之方式準確稱量各種起始原料之錠，將該等錠投入至氧化鎂製坩堝中。於高頻感應真空熔解爐中對該等錠進行真空加熱而使該等熔融。藉此於碳製鑄模中對熔液進行鑄造而獲得鑄塊。利用線切割鋸切割所獲得之鑄塊後，於750℃下進行熱軋使厚度變薄直至8 mm。其後，藉由車床加而工加工成厚度5 mm。將以此方式獲得之靶材之一面硬焊於背襯板，製作銅鋯合金濺鍍靶。 使用鈦濺鍍靶、純銅濺鍍靶、及上述所獲得之銅鋯合金濺鍍靶製作配線構造。首先，使用鈦濺鍍靶，於下述條件下實施濺鍍，於玻璃基板上形成厚度25 nm之鈦之密接層(基底層)。其次，使用純銅濺鍍靶於相同條件下實施濺鍍，於密接層上形成厚度400 nm之配線層。然後，使用上述所獲得之銅鋯合金濺鍍靶於相同條件下實施濺鍍，而於配線層上形成厚度50 nm之配線層氧化防止用金屬層。藉此製作積層配線構造。≪濺鍍條件≫・濺鍍方式：DC(direct current，直流)磁控濺鍍・排氣裝置：旋轉泵＋低溫泵・到達真空度：1×10-4 Pa以下・Ar壓力：0.4 Pa・基板溫度：室溫・濺鍍功率：1000 W(功率密度3.1 W/cm2 )・使用基板：EAGLE XG(康寧公司/液晶顯示器用玻璃，註冊商標)，50 mm(長)×50 mm(寬)×0.7 mm(厚) 以該積層配線構造作為對象，以成為圖3所示之特定形狀之圖案之方式利用光微影法進行圖案化後，以被覆其整體之方式形成包含氮化矽之絕緣層。絕緣層之形成係使用電漿CVD(chemical vapor deposition，化學氣相沈積)裝置(PD-2202L，SAMCO公司製造)。基板溫度係保持於350℃。又，作為原料氣體，使用SiH4 /NH3 /H2 之混合氣體。 以所獲得之積層構造作為對象進行退火處理(熱處理)，獲得圖1中所示之構造之配線構造。退火處理係於含有20.9體積%氧氣之氮氣氛圍下進行。熱處理之溫度係設定為450℃，熱處理時間係設為30分鐘。 [實施例2至5] 以銅與鋯之比率成為表1所示之值之方式變更添加量，除此以外，以與實施例1相同之方式製作銅鋯合金濺鍍靶。使用所獲得之濺鍍靶，以與實施例1相同之方式獲得具備圖1所示之構造之配線構造且為圖3所示之特定形狀之圖案者。 [實施例6及7] 於實施例5中所製作之銅鋯合金濺鍍靶上適量搭載藉由電弧熔解而製作之銅鋯合金晶片(晶片組成：Cu-50莫耳%Zr)，以銅與鋯之比率成為表1中所示之值之方式進行濺鍍，除此以外，以與實施例1相同之方式獲得具備圖1所示之構造之配線構造且為圖3所示之特定形狀之圖案者。 [比較例1] 於實施例1中未形成包含銅鋯合金之金屬層。除此以外，以與實施例1相同之方式獲得配線構造。 [比較例2] 於實施例3中，形成包含氧化矽之絕緣層代替形成包含氮化矽之絕緣層。作為原料氣體，使用SiH4 /N2 O之混合氣體。除此以外，以與實施例3相同之方式獲得配線構造。 [比較例3] 於金屬層之形成中，使用銅鎳合金濺鍍靶代替銅鋯合金濺鍍靶。該靶中之鎳之比率相對於銅及鎳之莫耳數之合計為25莫耳%。除此以外，以與實施例1相同之方式獲得配線構造。 [評價] 對於實施例及比較例中所獲得之配線構造，藉由以下方法評價耐氧化性，並測定接觸電阻。將其結果示於表1。再者，各實施例及比較例中之金屬層之銅鋯合金之組成係將所濺鍍之金屬層利用酸進行溶解而製成溶液樣品，將該溶液樣品利用ICP-ES(Inductively Coupled Plasma-Emission Spectrometer，感應耦合電漿-發射分光計)(Hitachi High-Tech Science股份有限公司製造，PS3500DP)進行分析而算出。 [耐氧化性之評價] 分別於退火處理前與退火處理後測定所獲得之配線構造之體積電阻率。測定係使用四端子電阻測定裝置(B-1500A：安捷倫科技公司製造)。將測定程序示於以下。 首先，於製造配線構造時，在形成絕緣層之前之積層配線構造之狀態下預先測定包含金屬層及配線層之導電部之配線電阻。具體而言，藉由於圖3所示之電流施加墊Pi、Pi間掃描電流值，並測定電壓測定墊Pv、Pv間之電壓值而獲得配線電阻值。根據所獲得之配線電阻值、上述導電部之線寬、長度、及膜厚算出導電部之體積電阻率。將該值設為退火處理前之體積電阻率。 其次，於退火處理後之配線構造中，利用光微影法及乾式蝕刻去除絕緣層之一部分，使電流施加墊Pi與電壓測定墊Pv露出。其後，藉由與退火處理前之體積電阻率之測定相同之方法算出體積電阻率。將該值設為退火處理後之體積電阻率。 然後，算出退火處理前與退火處理後之體積電阻率之變化率。體積電阻率之變化率係根據｛(退火處理後之體積電阻率－退火處理前之體積電阻率)/退火處理前之體積電阻率｝×100算出。 將實施例1至7、及比較例1至3之測定結果示於以下表1。 [接觸電阻之測定] 金屬層與透明導電體層之層間之接觸電阻之測定係以下述方式進行。測定係以實施例2至5以及比較例1及3之具有銅鋯合金組成之配線構造作為對象而進行。具體而言，首先，製造具備圖1所示之剖面構造且具有圖4所示之圖案的配線構造。於該配線構造中在CF4 /O2 系蝕刻氣體下形成開口部16A後，積層非晶質之ITO而形成積層體。 其次，利用光微影法將積層體圖案化後，以250℃進行1小時退火處理使ITO結晶化，獲得進而形成有包含ITO之透明導電體層之配線構造。形成有透明導電體層之配線構造為具備圖2(b)所示之剖面構造且具有圖4所示之TEG圖案者。 對於形成有透明導電體層之配線構造，於TEG圖案之電流施加墊Pi間掃描電流值，並測定電壓測定墊Pv間之電壓而求出接觸電阻值Pv/Pi(Ω/10 μm)。測定係使用上述四端子電阻測定裝置。再者，於測定接觸電阻前，通入高於測定電流之電流而確定歐姆性。將結果示於表1。再者，同一表中，「-」意指未進行測定。 [表1] 根據表1所示之結果可明確得知，各實施例之配線構造與各比較例之配線構造相比不易氧化。 又，可知相較於不具有絕緣層之比較例1、或金屬層為銅鎳合金之比較例3，實施例2至5中之接觸電阻值較低。尤其可知銅鋯合金中之鋯之含有比率越高，接觸電阻值越降低。 [產業上之可利用性] 根據本發明，於具備包含銅之配線層之配線構造中，該配線層之氧化得到抑制。
10‧‧‧配線構造
11‧‧‧基板
12‧‧‧配線層
12a‧‧‧第1面
12b‧‧‧第2面
13‧‧‧密接層
14‧‧‧金屬層
14a‧‧‧上表面
15‧‧‧積層配線構造
16‧‧‧絕緣層
16A‧‧‧開口部
17‧‧‧透明導電體層
Pi‧‧‧電流施加墊
Pv‧‧‧電壓測定墊
圖1係表示本發明之配線構造之一實施形態的沿著厚度方向之剖面之模式圖。 圖2(a)係於絕緣層形成開口部之狀態之配線構造的模式圖(與圖1相當之圖)，圖2(b)係於圖2(a)之配線構造進而形成透明導電體層之狀態之模式圖。 圖3係配線電阻測定用TEG(Test Element Group，測試元件組)形成圖案之上表面之模式圖。 圖4係接觸電阻測定用TEG形成圖案之上表面之模式圖。

Claims (10)

  1. 一種配線構造，其包括：基板；配線層，其設置於該基板上且包含銅；金屬層，其設置於該配線層上且包含銅鋯合金；及絕緣層，其設置於該金屬層上且包含非氧化物。
  2. 如請求項1之配線構造，其中上述絕緣層包含氮化物。
  3. 如請求項2之配線構造，其中上述氮化物包含氮化矽。
  4. 如請求項1之配線構造，其中上述銅鋯合金為相對於銅及鋯之莫耳數之合計含有0.5莫耳%以上且45莫耳%以下之鋯者。
  5. 一種濺鍍靶材，其包含用於形成請求項1中所述金屬層之銅鋯合金。
  6. 一種配線構造之製造方法，其包括如下步驟： 於基板上設置包含銅之配線層； 於上述配線層上設置包含銅鋯合金之金屬層； 於上述金屬層上設置包含非氧化物之絕緣層；及 對具有該等各層之積層構造進行加熱。
  7. 如請求項6之配線構造之製造方法，其係於含氧氛圍下進行上述積層構造之加熱。
  8. 如請求項6之配線構造之製造方法，其進而包括如下步驟： 以露出上述金屬層之方式於上述絕緣層設置開口部；及 於上述絕緣層上、及在上述開口部露出之上述金屬層上之兩者設置透明導電體層。
  9. 一種氧化防止方法，其係於包括基板、設置於該基板上且包含銅之配線層、及設置於該配線層上且包含非氧化物之絕緣層的配線構造之製造過程中之熱處理時，防止該配線層之氧化之方法，且 於上述熱處理之前，在上述配線層與上述絕緣層之間形成包含銅鋯合金之金屬層。
  10. 如請求項9之氧化防止方法，其係於含氧氛圍下進行上述配線構造之製造過程中之熱處理。
TW106145893A 2016-12-28 2017-12-27 配線構造及其製造方法、濺鍍靶材、以及氧化防止方法 TW201841260A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016255787 2016-12-28
JP2016-255787 2016-12-28

Publications (1)

Publication Number Publication Date
TW201841260A true TW201841260A (zh) 2018-11-16

Family

ID=62707695

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106145893A TW201841260A (zh) 2016-12-28 2017-12-27 配線構造及其製造方法、濺鍍靶材、以及氧化防止方法

Country Status (2)

Country Link
TW (1) TW201841260A (zh)
WO (1) WO2018123955A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789748B (zh) * 2021-04-26 2023-01-11 友達光電股份有限公司 電子裝置及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196619A (ja) * 1989-12-26 1991-08-28 Nippon Mining Co Ltd 銅配線の形成法とそれに使用するターゲット
JPH04192527A (ja) * 1990-11-27 1992-07-10 Toshiba Corp 半導体装置
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
JPH05129224A (ja) * 1991-11-05 1993-05-25 Oki Electric Ind Co Ltd Ｃｕ−Ｚｒ配線パターンの形成方法
JP2701730B2 (ja) * 1994-02-24 1998-01-21 日本電気株式会社 半導体装置およびその製造方法
JPH11186273A (ja) * 1997-12-19 1999-07-09 Ricoh Co Ltd 半導体装置及びその製造方法
JP4663224B2 (ja) * 2002-09-20 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4743520B2 (ja) * 2006-03-02 2011-08-10 三洋電機株式会社 カーボンナノチューブ電極及びその製造方法
JP4567091B1 (ja) * 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789748B (zh) * 2021-04-26 2023-01-11 友達光電股份有限公司 電子裝置及其製造方法
US11725273B2 (en) 2021-04-26 2023-08-15 Au Optronics Corporation Electronic device and manufacturing method thereof

Also Published As

Publication number Publication date
WO2018123955A1 (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
TWI437107B (zh) Display device
TWI437697B (zh) Wiring structure and a display device having a wiring structure
TWI504765B (zh) Cu alloy film, and a display device or an electronic device provided therewith
JP2010502841A (ja) 非常に小さな結晶粒径と高エレクトロマイグレーション抵抗とを有する銅スパッタリングターゲットおよびそれを製造する方法
TWI652359B (zh) 積層配線膜及薄膜電晶體元件
KR20130122968A (ko) 구리 티탄 합금제 스퍼터링 타깃, 동 스퍼터링 타깃을 사용하여 형성한 반도체 배선 그리고 동 반도체 배선을 구비한 반도체 소자 및 디바이스
KR20130020569A (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
CN104775064A (zh) 溅射靶材、溅射靶材的制造方法和配线层积体
JP6250614B2 (ja) Ｃｕ積層膜、およびＣｕ合金スパッタリングターゲット
TW201841260A (zh) 配線構造及其製造方法、濺鍍靶材、以及氧化防止方法
WO2018147136A1 (ja) 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法
JP6207406B2 (ja) スパッタリングターゲット材及び配線積層体
WO2016132847A1 (ja) Ｃｕ合金膜およびＣｕ積層膜
JP2019131850A (ja) 積層膜、及び、Ａｇ合金スパッタリングターゲット
JP2007224397A (ja) 平面表示パネル及びＣｕスパッタリングターゲット
JP2021064655A (ja) 配線構造及びターゲット材
TW201928074A (zh) 配線構造及靶材
JP6033493B1 (ja) 銅基合金スパッタリングターゲット
JP2021064656A (ja) 配線構造及びターゲット材
KR20160002673A (ko) 고순도 구리 코발트 합금 스퍼터링 타깃
JP2006196521A (ja) 積層配線膜
JP4840173B2 (ja) 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用積層配線および積層電極並びにそれらの形成方法
JP5756319B2 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
TW201723227A (zh) 配線膜
TW202104624A (zh) 銅合金靶材、配線膜、半導體裝置、液晶顯示裝置