KR20130020569A - 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재 - Google Patents

전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재 Download PDF

Info

Publication number
KR20130020569A
KR20130020569A KR1020120086574A KR20120086574A KR20130020569A KR 20130020569 A KR20130020569 A KR 20130020569A KR 1020120086574 A KR1020120086574 A KR 1020120086574A KR 20120086574 A KR20120086574 A KR 20120086574A KR 20130020569 A KR20130020569 A KR 20130020569A
Authority
KR
South Korea
Prior art keywords
coating layer
film
sputtering target
atomic
conductive layer
Prior art date
Application number
KR1020120086574A
Other languages
English (en)
Other versions
KR101358529B1 (ko
Inventor
히데오 무라타
Original Assignee
히타치 긴조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치 긴조쿠 가부시키가이샤 filed Critical 히타치 긴조쿠 가부시키가이샤
Publication of KR20130020569A publication Critical patent/KR20130020569A/ko
Application granted granted Critical
Publication of KR101358529B1 publication Critical patent/KR101358529B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering

Abstract

내습성이나 내산화성을 개선하고, 또한, 저저항의 주도전층인 Al과 적층했을 때, 가열공정을 거쳐도 낮은 전기저항값을 유지할 수 있는, Mo 합금으로 되는 피복층을 사용한 전자부품용 적층 배선막 및 피복층을 형성하기 위한 스퍼터링 타겟재를 제공한다.
기판 상에 금속막을 형성한 전자부품용 적층 배선막에 있어서, Al을 주성분으로 하는 주도전층과 그 주도전층의 한쪽 면 및/또는 다른 쪽 면을 덮는 피복층으로 되고, 그 피복층은 원자비에 있어서의 조성식이 Mo100-x-y-Nix-Tiy, 10≤x≤30, 3≤y≤20으로 표시되며, 잔부가 불가피적 불순물로 되는 전자부품용 적층 배선막.

Description

전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재{Layered interconnection for electronic device, and sputtering target for forming a covering layer}
본 발명은, 내습성, 내산화성이 요구되는 전자부품용 적층 배선막 및 이 적층 배선막의 주도전층의 한쪽 면 및/또는 다른 쪽 면을 덮는 피복층을 형성하기 위한 피복층 형성용 스퍼터링 타겟재에 관한 것이다.
액정 디스플레이(이하, LCD라 한다), 플라즈마 디스플레이 패널(이하, PDP라 한다), 전자 페이퍼 등에 이용되는 전기영동형 디스플레이 등의 평면 표시장치(플랫패널 디스플레이, 이하, FPD라 한다)에 더하여, 각종 반도체 디바이스, 박막 센서, 자기 헤드 등의 박막 전자부품에 있어서는, 저저항의 배선막의 형성이 필요하다. 예를 들면, 유리기판 상에 박막 디바이스를 제작하는 LCD, PDP, 유기 EL 디스플레이 등의 FPD는, 대화면, 고정세, 고속 응답화에 수반하여, 그 배선막에 저저항화가 요구되고 있다. 또한 최근 들어, FPD에 조작성을 더하는 터치패널이나 수지기판을 사용한 플렉시블한 FPD 등의 새로운 제품이 개발되고 있다.
최근 들어, FPD의 구동소자로서 사용되고 있는 박막 트랜지스터(TFT)는, Si 반도체막을 사용하고 있어, 저저항의 배선막인 Al은 Si와 직접 접촉하면, TFT 제조중의 가열공정에 의해 열확산되어, TFT의 특성을 열화(劣化)시키는 경우가 있다. 이 때문에, Al과 Si 사이에 내열성이 우수한 순Mo나 Mo 합금을 배리어막으로 한 적층 배선막이 사용되고 있다.
또한, TFT로부터 연결되는 화소전극이나 휴대형 단말이나 테이블릿 PC 등에 사용되고 있는 터치패널의 위치 검출 전극에는, 일반적으로 투명 도전막인 인듐-주석 산화물(이하, ITO라 한다)이 사용되고 있다. 이 경우에도, 배선막인 Al은, ITO 접촉하면, 그 계면에 산화물이 생성되어 전기적 콘택트성이 열화된다. 이 때문에 Al과 ITO 사이에 콘택트막으로서 순Mo나 Mo 합금을 형성하여 ITO와의 콘택트성을 확보하고 있다.
이상과 같이 Al의 저저항의 특성을 살린 배선막을 얻는 데는, 순Mo나 Mo 합금막이 불가결하여, Al을 순Mo나 Mo 합금으로 피복한 적층 배선막으로 할 필요가 있다.
또한, 최근 들어, 비정질 Si 반도체보다 고속구동에 적합하다고 생각되고 있는 산화물을 사용한 투명한 반도체막의 검토가 활발히 진행되고 있어, 이들 산화물 반도체의 Al 적층막의 콘택트막이나 배리어막의 피복층에는, 순Mo의 적용이 검토되고 있다.
이에, 본 출원인은, 순Mo의 특성을 개선하는 수단으로서, 내식성, 내열성이나 기판과의 밀착성이 우수하고, 저저항의, Mo에 3~50 원자%의 V나 Nb 등을 첨가한 Mo 합금막을 제안하고 있다(예를 들면, 특허문헌 1 참조).
일본국 특허공개 제2002-190212호 공보
전술한 특허문헌 1에서 제안한 Mo-V, Mo-Nb 합금 등은, Mo보다 내식성, 내열성이나 기판과의 밀착성이 우수하기 때문에, 유리기판 상에 형성하는 FPD 용도에서는 널리 사용되고 있다.
그러나, FPD를 제조하는 경우에 있어서, 기판 상에 적층 배선막을 형성한 후에, 다음 공정으로 이동할 때 장시간 대기중에 방치되는 경우가 있다. 또한, 편리성을 향상시키기 위해, 수지 필름을 사용한 경량이며 플렉시블한 FPD 등에 있어서는, 수지 필름이 지금까지의 유리기판 등과 비교하여 투습성이 있기 때문에, 적층 배선막에는 보다 높은 내습성이 요구되고 있다.
또한, FPD의 단자부 등에 신호선 케이블을 장착할 때 대기중에서 가열되는 경우가 있기 때문에, 적층 배선막에는 내산화성의 향상도 요구되고 있다. 이에 더하여, 산화물을 사용한 반도체막에 있어서는, 특성 향상이나 안정화를 위해, 산소를 함유한 분위기나, 산소를 포함하는 보호막을 형성한 후에 350℃ 이상의 고온에서의 가열처리를 행하는 경우가 있다. 이 때문에, 적층 배선막에도 이들의 가열처리를 거친 후에도 안정한 특성을 유지할 수 있도록, 내산화성 향상의 요구가 높아지고 있다.
본 발명자의 검토에 의하면, 전술한 Mo-V, Mo-Nb 합금 등이나 순Mo에서는, 전술한 환경에서의 내습성이나 내산화성이 충분하지 않아, FPD의 제조공정 중에서 적층 배선막의 피복층으로 했을 때, 변색되어 버리는 문제가 발생하는 경우가 있는 것을 확인하였다. 내산화성이 불충분하면, 전기적 콘택트성을 열화시켜, 전자부품의 신뢰성 저하로 이어진다.
또한, 고속구동을 위해 TFT 제조공정 중의 가열온도는 상승하는 경향이 있어, 보다 높은 온도에서의 가열공정을 거치면 적층 배선막에 포함되는 합금원소가 Al로 확산되어 전기저항값이 증가하는 문제가 있는 것을 확인하였다.
본 발명의 목적은, 내습성이나 내산화성을 개선하고, 또한, 저저항의 주도전층인 Al과 적층했을 때, 가열공정을 거쳐도 낮은 전기저항값을 유지할 수 있는, Mo 합금으로 되는 피복층을 사용한 전자부품용 적층 배선막 및 피복층을 형성하기 위한 스퍼터링 타겟재를 제공하는 것에 있다.
본 발명자는, 상기 과제를 감안하여, 새로이 Mo에 첨가하는 원소의 최적화에 몰두하였다. 그 결과, Mo에 특정량의 Ni와 Ti를 복합으로 첨가함으로써, 내습성과 내산화성을 향상시키는 동시에, 주도전층인 Al의 피복층으로 했을 때 가열공정을 거쳐도 낮은 전기저항값을 유지할 수 있는 것을 발견하고, 본 발명에 도달하였다.
즉, 본 발명은, 기판 상에 금속막을 형성한 전자부품용 적층 배선막에 있어서, Al을 주성분으로 하는 주도전층과 그 주도전층의 한쪽 면 및/또는 다른 쪽 면을 덮는 피복층으로 되고, 그 피복층은 원자비에 있어서의 조성식이 Mo100-x-y-Nix-Tiy, 10≤x≤30, 3≤y≤20으로 표시되며, 잔부가 불가피적 불순물로 되는 전자부품용 적층 배선막이다.
또한, 본 발명에서는, 상기 조성식의 x, y를, 각각 10≤x≤20, 9≤y≤15로 하는 것이 바람직하다.
또한, 본 발명은, 상기 피복층을 스퍼터링법에 의해 형성할 때의 타겟재에 있어서, 원자비에 있어서의 조성식이 Mo100-x-y-Nix-Tiy, 10≤x≤30, 3≤y≤20으로 표시되고, 잔부가 불가피적 불순물로 되는 Mo 합금으로 구성된 피복층 형성용 스퍼터링 타겟재이다.
또한, 본 발명에서는, 상기 조성식의 x, y가, 각각 10≤x≤20, 9≤y≤15인 것이 바람직하다.
본 발명의 전자부품용 적층 배선막은, 내습성, 내산화성을 향상시킬 수 있다. 또한, Al과 적층했을 때의 가열공정에 있어서도, 전기저항값의 증가를 억제하여, 낮은 전기저항값을 유지할 수 있다. 이것에 의해, 각종 전자부품, 예를 들면 수지기판 상에 형성하는 FPD 등의 배선막에 사용함으로써, 전자부품의 안정 제조나 신뢰성 향상에 크게 공헌할 수 있는 이점을 갖는 것으로, 전자부품의 제조에 꼭 필요한 기술이 된다. 특히, 터치패널이나 수지기판을 사용하는 플렉시블한 FPD에 대해 매우 유용한 적층 배선막이 된다. 이들 제품에서는, 특히 내습성, 내산화성이 매우 중요하기 때문이다.
도 1은 본 발명의 전자부품용 적층 배선막의 단면 모식도의 일례이다.
본 발명의 전자부품용 적층 배선막의 모식도의 일례를 도 1에 나타낸다. 본 발명의 전자부품용 적층 배선막은, Al을 주성분으로 하는 주도전층(3)의 한쪽 면 및/또는 다른 쪽 면을 덮는 피복층(2), (4)으로 되고, 예를 들면 기판(1) 상에 형성된다. 도 1에서는 주도전층(3)의 양면에 피복층(2), (4)을 형성하고 있는데, 전자부품의 형태에 따라서는 한쪽 면만을 덮어도 되고, 적절히 선택할 수 있다. 또한, 주도전층의 한쪽 면만을 본 발명의 피복층으로 덮는 경우에는, 주도전층의 다른 쪽 면에는 전자부품의 용도에 따라, 본 발명과는 다른 조성의 피복층으로 덮을 수 있다.
본 발명의 중요한 특징은, 도 1에 나타내는 전자부품용 적층 배선막의 피복층에 있어서, Mo에 대해 Ni와 Ti를 특정량 복합 첨가함으로써, 내습성, 내산화성을 향상시키고, Al과의 적층시의 가열공정에 있어서 낮은 전기저항값을 유지할 수 있는 새로운 Mo 합금을 발견한 점에 있다. 이하, 본 발명의 전자부품용 배선막에 대해서 상세하게 설명한다. 또한, 이하의 설명에 있어서 「내습성」이란, 고온고습 환경하에 있어서의 배선막의 전기저항값의 변화를 말하는 것으로 한다. 또한, 「내산화성」이란, 고온 환경하에 있어서의 전기적 콘택트성이 열화되기 어려움을 말하고, 배선막의 변색에 의해 확인할 수 있으며, 예를 들면 반사율에 의해 정량적으로 평가할 수 있다.
본 발명의 전자부품용 적층 배선막의 피복층을 형성하는 Mo 합금에 Ni를 첨가하는 이유는, 피복층의 내산화성의 향상에 있다. 순Mo는, 대기중에서 가열하면 산화되어 막 표면이 변색되어 버려, 전기적 콘택트성이 열화되어 버린다. 본 발명의 전자부품용 적층 배선막의 피복층은, Mo에 Ni를 특정량 첨가함으로써 피복층의 변색을 억제하는 효과를 가져, 내산화성을 향상시킬 수 있다. 그 효과는, Ni의 첨가량이 10 원자% 이상에서 현저해진다.
한편, Ni는, Mo보다 Al에 대해 열확산되기 쉬운 원소이다. Mo로의 Ni의 첨가량이 30 원자%를 초과하면, FPD 등의 전자부품을 제조할 때의 가열공정에 있어서, 피복층에 포함되는 Ni가 주도전층의 Al로 확산되어 낮은 전기저항값을 유지하기 어려워진다. 이 때문에, Ni의 첨가량은 10~30 원자%로 한다. 또한, 주도전층의 표면에 피복층을 형성하고, 350℃보다 고온에서 가열하는 경우에는, 피복층의 Ni가 주도전층의 Al로 확산되기 쉬워져, 전기저항값이 상승하는 경우가 있다. 본 발명에서 낮은 전기저항값을 유지하기 위해서는, Ni의 첨가량을 20 원자% 이하로 하는 것이 바람직하다.
본 발명의 전자부품용 적층 배선막의 피복층을 형성하는 Mo 합금에 Ti를 첨가하는 이유는, 이것에 의해 내습성이 향상되기 때문이다. Ti는, 산소나 질소와 결합하기 쉬운 성질을 갖는 금속으로, 고온고습 분위기에서는 표면에 부동태막을 형성하여 배선막 내부를 보호하는 효과를 갖는다. 이 때문에, 본 발명의 전자부품용 적층 배선막의 피복층은, Mo에 Ti를 특정량 첨가함으로써 내습성을 대폭 향상시키는 것이 가능해진다. 이 효과는, Ti의 첨가량이 3 원자% 이상에서 현저해진다.
한편, Ti의 첨가량이 20 원자%를 초과하면, 내식성이 지나치게 향상되어 Al용 에천트(etchant)로의 에칭속도가 저하되어 버려, Al과의 적층막의 에칭시에 잔사가 생기거나, 에칭이 불가능해지거나 한다. 이 때문에, 본 발명에서는, Ti의 첨가량을 3~20 원자%로 한다.
또한, 종래의 Mo-Nb 합금보다도 높은 내습성을 안정적으로 얻는 데는, Ti의 첨가량은 9 원자% 이상이 좋고, Ti의 첨가량을 9~15 원자%로 하는 것이 바람직하다.
또한, 주도전층의 Al막의 한쪽 면 및/또는 다른 쪽 면에 피복층을 형성하고, 제조공정 중의 가열온도가 350℃ 이상의 고온인 경우에는, 피복층을 형성하는 Mo 합금에 복합 첨가하는 Ni와 Ti의 총합을 35 원자% 이하로 하는 것이 바람직하다. 그 이유는, Ni뿐 아니라 Ti도 Al로 열확산되는 원소로, Ni와 Ti의 총합이 35 원자%를 초과하면, 피복층의 Ni나 Ti가 주도전층의 Al로 확산되어, 낮은 전기저항값을 유지하기 어려워지기 때문이다.
또한, 피복층을 형성하는 Mo 합금에 복합 첨가한 Ni와 Ti는, 원자비로 Ni/Ti의 비가 1 이상인 것이 바람직하다. 전술한 바와 같이, Ti는 내습성 향상에 관여하는 원소인데, 내산화성은 저하되기 때문에, Ni의 첨가량보다 Ti의 첨가량이 많은 경우에는, 내산화성의 향상효과를 얻기 어려워진다. 이 때문에, Ni와 Ti의 원자비가 1 이상이 되도록 각각 첨가함으로써, 피복층의 내습성과 내산화성을 보다 안정적으로 얻는 것이 가능해진다.
본 발명의 전자부품용 적층 배선막에 있어서, 낮은 전기저항값과 내습성이나 내산화성을 안정적으로 얻는 데는, 주도전층의 막두께를 100~1000 nm로 하는 것이 바람직하다. 주도전층의 막두께가 100 nm보다 얇아지면, 박막 특유의 전자 산란의 영향으로 전기저항값이 증가하기 쉬워진다. 한편, 주도전층의 막두께가 1000 nm보다 두꺼워지면, 막을 형성하기 위해 시간이 걸리거나, 막응력에 의해 기판에 휨이 발생하기 쉬워지거나 한다. 주도전층의 막두께의 보다 바람직한 범위는, 200~500 nm이다.
또한, Al을 주성분으로 하는 주도전층은, 가장 낮은 전기저항값을 얻을 수 있는 순Al이 매우 적합하다. 또한, 내열성, 내식성 등의 신뢰성을 고려하여, Al에 전이금속이나 반금속 등을 첨가한 Al 합금을 사용해도 된다. 이때, 가능한 한 낮은 전기저항값이 얻어지도록, Al로의 첨가 원소의 첨가량은, 5 원자% 이하가 바람직하다.
또한, 본 발명의 전자부품용 적층 배선막에 있어서, 낮은 전기저항값과 내습성이나 내산화성을 안정적으로 얻는 데는, 피복층의 막두께를 20~100 nm로 하는 것이 바람직하다. 피복층의 막두께가 20 nm 미만에서는, Mo 합금막의 연속성이 낮아져 버려, 상기 특성을 충분히 얻을 수 없는 경우가 있다. 한편, 피복층의 막두께가 100 nm를 초과하면, 피복층의 전기저항값이 높아져 버려, 주도전층의 Al막과 적층했을 때, 전자부품용 적층 배선막으로서 낮은 전기저항값을 얻기 어려워진다. 또한, 본 발명에 있어서, 가열시의 주도전층을 형성하는 Al로의 원자의 확산을 억제하는 데는, 피복층의 막두께를 20~70 nm로 하는 것이 바람직하다.
본 발명의 전자부품용 적층 배선막의 각층을 형성하는 데는, 스퍼터링 타겟을 사용한 스퍼터링법이 최적이다. 피복층을 형성할 때는, 예를 들면 피복층의 조성과 동일 조성의 Mo 합금 스퍼터링 타겟을 사용하여 성멱하는 방법이나, Mo-Ni 합금 스퍼터링 타겟과 Mo-Ti 스퍼터링 타겟을 사용하여 코스퍼터링에 의해 성막하는 방법 등을 적용할 수 있다. 스퍼터링의 조건 설정의 간이함이나, 목적하는 조성의 피복층을 얻기 쉽다는 점에서는, 피복층의 조성과 동일 조성의 Mo 합금 스퍼터링 타겟을 사용해서 스퍼터링 성막하는 것이 가장 바람직하다.
따라서, 본 발명의 전자부품용 적층 배선막의 피복층을 형성하는 데는, 원자비에 있어서의 조성식이 Mo100-x-y-Nix-Tiy, 10≤x≤30, 3≤y≤20으로 표시되고, 잔부가 불가피적 불순물로 되는 스퍼터링 타겟을 사용함으로써, 안정하게 피복층을 형성할 수 있다.
또한, 전술한 바와 같이, 350℃라는 고온의 가열공정이 되는 경우에도 낮은 전기저항값의 전자부품용 적층 배선막을 얻는 데는, Mo에 Ni를 10~20 원자%, Ti를 9~15 원자% 함유시키는 것이 바람직하다.
본 발명의 피복층 형성용 스퍼터링 타겟재의 제조방법으로서는, 예를 들면 분말 소결법이 적용 가능하다. 분말 소결법에서는, 예를 들면 가스 아토마이즈법으로 합금 분말을 제조하여 원료 분말로 하는 것이나, 복수 합금 분말이나 순금속 분말을 본 발명의 최종 조성이 되도록 혼합한 혼합 분말을 원료 분말로 하는 것이 가능하다. 원료 분말의 소결방법으로서는, 열간 정수압 프레스, 핫 프레스, 방전 플라즈마 소결, 압출 프레스 소결 등의 가압 소결을 사용하는 것이 가능하다.
본 발명의 전자부품용 적층 배선막의 피복층을 형성하는 Mo 합금에 있어서, 내산화성, 내습성을 확보하기 위해 필수 원소인 Ni, Ti 이외의 잔부를 차지하는 Mo 이외의 불가피적 불순물 함유량은 적은 것이 바람직하고, 본 발명의 작용을 손상시키지 않는 범위에서, 가스성분인 산소, 질소나 탄소, 전이금속인 Fe, Cu, 반금속인 Al, Si 등의 불가피적 불순물을 포함해도 된다. 예를 들면, 가스성분인 산소, 질소는 각각 1000 질량 ppm 이하, 탄소는 200 질량 ppm 이하, Fe, Cu는 200 질량 ppm 이하, Al, Si는 100 질량 ppm 이하 등이고, 가스성분을 제거한 순도로서 99.9 질량% 이상인 것이 바람직하다.
[실시예 1]
이하의 실시예를 들어 본 발명을 상세하게 설명한다.
먼저, 피복층이 되는 Mo 합금막을 형성하기 위한 스퍼터링 타겟재를 제작하였다. 평균 입경 6 ㎛의 Mo 분말과 평균 입경 100 ㎛의 Ni 분말과 평균 입경 150 ㎛의 Ti 분말을 소정의 조성이 되도록 혼합하고, 연강제의 캔에 충전한 후, 가열하면서 진공 배기하여 캔 내의 가스분을 제거한 후에 봉지(封止)하였다. 다음으로, 봉지한 캔을 열간 정수압 프레스장치에 넣고, 800℃, 120 MPa, 5시간의 조건으로 소결시킨 후에, 기계 가공에 의해, 직경 100 ㎜, 두께 5 ㎜의 스퍼터링 타겟재를 제작하였다. 또한, 비교가 되는 순Mo, Mo-Nb 합금, Mo-Ni 합금의 스퍼터링 타겟재도 동일하게 제작하였다.
상기에서 얻은 각 스퍼터링 타겟재를 동제(銅製)의 백킹 플레이트에 브레이징하여 스퍼터링장치에 장착하였다. 스퍼터장치는, 캐논 아네르바 가부시키가이샤 제조의 SPF-440H를 사용하였다.
25 ㎜×50 ㎜의 유리기판 상에, 표 1에 나타내는 소정량의 Ni 및 Ti를 첨가한 피복층인 Mo 합금막, 그 상면에 주도전층인 Al막, 추가로 그 상면에 Mo 합금막을, 각각 표 1에 나타내는 막두께 구성으로 스퍼터링법으로 형성하여, 전자부품용 적층 배선막을 얻었다. 또한, 비교를 위해, 순Mo, Mo-Nb 합금막, Mo-Ni 합금막을, 각각 Al막과 적층하여, 적층 배선막도 제작하였다.
내산화성의 평가로서는, 대기중 200℃, 250℃, 300℃, 350℃에서 1시간 가열한 후의 반사율의 변화를 측정하였다. 또한, 내습성의 평가로서는, 85℃×85%의 고온고습 분위기에 100시간, 200시간, 300시간 방치했을 때의 반사율의 변화를 측정하였다. 반사율의 측정에는, 코니카 미놀타 가부시키가이샤 제조의 분광 측색계 CM-2500d를 사용하여, 가시광역의 반사 특성을 측정하였다. 그 결과를 표 1에 나타낸다.
Figure pat00001
표 1에 나타내는 바와 같이, 적층 배선막의 반사율은, 대기중에서 가열하면 저하되고, 고온고습 분위기하에 방치해도 저하되는 경향이 있다. 비교예의 피복층에 순Mo를 사용한 적층 배선막의 반사율은, 대기중 가열에서는 250℃부터 저하되고 350℃에서는 더욱 크게 저하되어 내산화성이 낮고, 고온고습 분위기에 100시간 방치하면, 반사율은 크게 저하된다.
또한, 비교예의 피복층에 Mo-10 원자% Nb의 적층 배선막의 반사율은, 대기중에서 가열하면 250℃ 이상에서 순Mo보다 크게 저하되어, 내산화성은 낮으나, 고온고습 분위기에 방치했을 때의 저하는 Mo보다 적어, 내습성이 약간 개선되어 있는 것을 알 수 있다.
또한, 비교예의 피복층에 Mo-Ni 합금을 사용한 적층 배선막의 반사율은, 대기중에서의 가열시의 반사율의 저하는 적어 내산화성은 개선되어 있다. 그러나, 고온고습 분위기에서는 순Mo와 마찬가지로, 반사율은 100시간부터 저하되어 내습성의 개선효과는 낮은 것을 알 수 있다.
또한, 비교예의 Mo-30 원자% Ti의 적층막의 반사율은, 대기중에서 가열하면 350℃ 이상에서 크게 저하되어 내산화성은 낮으나, 고온고습 분위기에 방치했을 때의 저하는 적어, Ti의 첨가는 내습성의 개선에 크게 기여하고 있는 것을 알 수 있다.
이에 대해, 본 발명의 피복층에, Mo에 Ni와 Ti를 소정량 첨가한 Mo-Ni-Ti 합금의 반사율은, 350℃의 대기 가열 후, 300시간의 고온고습 분위기에 방치해도, 그 저하는 적어, 내산화성, 내습성 양쪽을 크게 개선할 수 있는 것을 확인할 수 있었다.
그 개선효과는, Ni를 10 원자% 이상, Ti를 3 원자% 이상 첨가함으로써 명확해지고, 9 원자%에서 내습성은 크게 개선되는 것을 알 수 있어, 전자부품에 매우 적합한 적층 배선막인 것을 확인할 수 있었다.
[실시예 2]
다음으로, 실시예 1에서 제작한 일부의 적층 배선막을, 진공중에서 가열처리했을 때의 전기저항값의 변화에 대해서 확인하였다. 전기저항값은, 가부시키가이샤 다이아인스트루먼츠 제조의 4단자 박막 저항률 측정기 MCP-T400을 사용해서 측정하였다. 가열온도는, 250℃, 300℃, 350℃, 400℃, 450℃에서 1시간 가열하였다. 측정결과를 표 2에 나타낸다.
Figure pat00002
표 2에 나타내는 바와 같이, 피복층의 Ti의 첨가량이 본 발명의 범위에서 벗어나는 20 원자%를 초과하면, 450℃의 온도에서 가열했을 때의 전기저항값이 대폭 증가하는 것을 확인하였다. 또한, Ni의 첨가량이 본 발명의 범위인 30 원자%를 초과할 때도 450℃의 온도에서 가열했을 때 대폭으로 전기저항값이 증가한다.
이에 대해, 본 발명예의 Mo에 특정량의 Ti를 첨가한 피복층을 사용한 적층 배선막은, 450℃까지 가열해도 전기저항값의 증가가 억제되어, 실시예 1에 나타내는 바와 같이 내습성이 향상되어 있는 것을 알 수 있다. 그 중에서도 바람직한 범위의 10~20 원자%의 Ni와 9~15 원자%의 Ti를 첨가하면, 전기저항값의 증가가 보다 억제되어, 전자부품에 매우 적합한 적층 배선막인 것을 확인할 수 있었다.
[실시예 3]
다음으로, 에칭성의 평가를 행하였다. 실시예 2에서 사용한 적층 배선막을 형성한 기판의 절반의 면적에만 포토레지스트 도포하여 건조시키고, 간토 가가쿠 가부시키가이샤 제조의 Al용 에천트액에 침지하여, 미도포 부분을 에칭하였다. 그 후, 기판을 순수로 세정하고, 건조시켜, 용해 부분과 레지스트를 도포한 미용해 부분의 경계 근방을 광학현미경으로 관찰하였다. 그 결과를 표 2에 나타낸다.
비교예의 피복층에 순Mo나 Mo-Ni 합금막을 사용한 적층 배선막에서는, 경계 근방의 막이 들뜨고, 단부가 박리되어 있는 것을 확인하였다. 이것은, Al과 유리기판 사이의 피복층의 Mo 합금막이 에칭되어 있는 것으로 생각된다.
또한, 에칭성에는, Ti의 첨가량이 크게 영향을 미치고 있어, 시료 No.12의 Ti의 첨가량이 22 원자%인 피복층에서는, 기판 상에 잔사가 확인되었다. 또한, 시료 No.13, No.15, No.16의 Ti의 첨가량이 30 원자%를 초과하는 피복층에서는, 에칭을 행할 수 없었다.
이에 대해, 본 발명의 Mo에 특정량의 Ni와 Ti를 첨가한 피복층에서는, 비교예에서 발생한 막 박리나 잔사도 없고, 양호하게 에칭되어 있어, 에칭성도 우수한 것을 확인할 수 있었다.
이상과 같이, 내산화성, 내습성, 가열시의 전기저항값의 증가의 억제, 에칭성을 만족시키기 위해서는, Ni의 첨가량을 10~30 원자%, Ti의 첨가량을 3~20 원자%로 하는 것이 바람직한 것을 알 수 있다. 또한, 고온에서의 전기저항값의 증가를 억제하여, 높은 내습성을 확보하는 데는 Ni를 10~20 원자%, Ti를 9~15 원자%로 하는 것이 보다 바람직한 것을 알 수 있다.
[실시예 4]
먼저, 피복층이 되는 Mo-15% Ni-15% Ti(원자%) 스퍼터링 타겟재를 제작하였다. 평균 입경 6 ㎛의 Mo 분말과 평균 입경 80 ㎛의 Ni 분말과 평균 입경 25 ㎛의 Ti 분말을 소정의 조성이 되도록 혼합하고, 연강제의 캔에 충전한 후, 가열하면서 진공 배기하여 캔 내의 가스분을 제거한 후에 봉지하였다. 다음으로, 봉지한 캔을 열간 정수압 프레스장치에 넣고, 800℃, 120 MPa, 5시간의 조건으로 소결시킨 후에, 기계 가공에 의해, 직경 100 ㎜, 두께 5 ㎜의 스퍼터링 타겟재를 제작하였다.
상기에서 얻은 각 스퍼터링 타겟재를 동제의 백킹 플레이트에 브레이징하여 스퍼터링장치에 장착하였다. 스퍼터장치는, 캐논 아네르바 가부시키가이샤 제조의 SPF-440H를 사용하였다.
25 ㎜×50 ㎜의 유리기판 상에, 표 1에 나타내는 소정량의 Ni 및 Ti를 첨가한 피복층인 Mo 합금막, 그 상면에 주도전층인 Al막, 추가로 그 상면에 Mo 합금막을, 각각 표 1에 나타내는 막두께 구성으로 스퍼터링법으로 형성하여, 전자부품용 적층 배선막을 얻었다.
다음으로, 실시예 1 및 실시예 2와 마찬가지로, 주도전층인 Al막 및 피복층인 Mo-Ni-Ti막의 막두께를 변화시켜서, 가열시의 전기저항값의 변화와, 고온고습시의 반사율의 변화를 측정하였다. 그 결과를 표 3에 나타낸다.
Figure pat00003
피복층의 막두께가 얇은 경우는, 성막시의 전기저항값이 낮아, 가열시의 전기저항값의 증가는 적은 것을 알 수 있다. 또한, 주도전층의 막두께가 얇을수록, 성막시의 전기저항값이 높아지고, 가열시의 전기저항값도 증가한다. 또한, 주도전층의 Al막 상에 형성한 피복층의 막두께가 10 nm로 얇은 경우는, 고온고습의 분위기에 방치했을 때의 반사율이 저하되기 쉽고, 피복층의 막두께가 20 nm를 초과하면 반사율의 저하는 적어져, 높은 내습성이 얻어지는 것을 알 수 있다.
본 발명의 전자부품용 적층 배선막은, 주도전층인 Al의 막두께를 200~500 nm로 성막하고, 피복층의 막두께를 20~70 nm로 성막함으로써, 낮은 전기저항값과 높은 내습성이 얻어지는 것을 확인할 수 있었다.

Claims (4)

  1. 기판 상에 금속막을 형성한 전자부품용 적층 배선막에 있어서, Al을 주성분으로 하는 주도전층과 그 주도전층의 한쪽 면 및/또는 다른 쪽 면을 덮는 피복층으로 되고, 그 피복층은 원자비에 있어서의 조성식이 Mo100-x-y-Nix-Tiy, 10≤x≤30, 3≤y≤20으로 표시되며, 잔부가 불가피적 불순물로 되는 것을 특징으로 하는 전자부품용 적층 배선막.
  2. 제1항에 있어서,
    상기 조성식의 x, y가, 각각 10≤x≤20, 9≤y≤15인 것을 특징으로 하는 전자부품용 적층 배선막.
  3. 제1항에 기재된 피복층을 형성하기 위한 스퍼터링 타겟재로서, 원자비에 있어서의 조성식이 Mo100-x-y-Nix-Tiy, 10≤x≤30, 3≤y≤20으로 표시되고, 잔부가 불가피적 불순물로 되는 것을 특징으로 하는 피복층 형성용 스퍼터링 타겟재.
  4. 제3항에 있어서,
    상기 조성식의 x, y가, 각각 10≤x≤20, 9≤y≤15인 것을 특징으로 하는 피복층 형성용 스퍼터링 타겟재.
KR1020120086574A 2011-08-19 2012-08-08 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재 KR101358529B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-179347 2011-08-19
JP2011179347 2011-08-19

Publications (2)

Publication Number Publication Date
KR20130020569A true KR20130020569A (ko) 2013-02-27
KR101358529B1 KR101358529B1 (ko) 2014-02-05

Family

ID=47764907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086574A KR101358529B1 (ko) 2011-08-19 2012-08-08 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재

Country Status (4)

Country Link
JP (1) JP6016083B2 (ko)
KR (1) KR101358529B1 (ko)
CN (1) CN102956158B (ko)
TW (1) TWI443207B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140197382A1 (en) * 2013-01-15 2014-07-17 Jong Yun Kim Thin film transistor and display substrate having the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6361957B2 (ja) * 2013-03-22 2018-07-25 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP6349695B2 (ja) * 2013-11-22 2018-07-04 大日本印刷株式会社 フィルムセンサを作製するために用いられる積層体
US20160345425A1 (en) * 2014-02-07 2016-11-24 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Wiring film for flat panel display
AT14576U1 (de) * 2014-08-20 2016-01-15 Plansee Se Metallisierung für ein Dünnschichtbauelement, Verfahren zu deren Herstellung und Sputtering Target
JP6681019B2 (ja) * 2015-02-25 2020-04-15 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP6823799B2 (ja) 2015-10-01 2021-02-03 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP6997945B2 (ja) * 2016-12-27 2022-01-18 日立金属株式会社 積層配線膜およびその製造方法ならびにＭｏ合金スパッタリングターゲット材
US20190348592A1 (en) 2017-06-15 2019-11-14 Lg Chem, Ltd. Thermoelectric module
CN114892134B (zh) * 2022-05-23 2024-02-13 安泰天龙钨钼科技有限公司 一种钼合金管靶材及其制备方法和用途

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455364B2 (ja) * 1996-05-20 2003-10-14 株式会社富士電機総合研究所 薄膜太陽電池およびその製造方法
JP3859119B2 (ja) * 2000-12-22 2006-12-20 日立金属株式会社 電子部品用薄膜配線
KR100961418B1 (ko) 2002-10-17 2010-06-09 아사히 가라스 가부시키가이샤 적층체, 배선이 부착되어 있는 기체, 유기 ｅｌ 표시소자, 유기 ｅｌ 표시 소자의 접속 단자 및 이들의 제조방법
JP3649238B2 (ja) * 2002-10-17 2005-05-18 旭硝子株式会社 積層体、配線付き基体、有機ｅｌ表示素子、有機ｅｌ表示素子の接続端子及びそれらの製造方法
JP2005079130A (ja) 2003-08-28 2005-03-24 Hitachi Metals Ltd 薄膜配線層
JP4470147B2 (ja) * 2003-09-16 2010-06-02 日立金属株式会社 薄膜配線層
JP4730662B2 (ja) * 2005-03-02 2011-07-20 日立金属株式会社 薄膜配線層
WO2007029756A1 (ja) * 2005-09-07 2007-03-15 Asahi Glass Company, Limited 補助配線付き基体およびその製造方法
JP4821670B2 (ja) * 2007-03-26 2011-11-24 旭硝子株式会社 補助配線付き電極基体の製造方法
US20110158845A1 (en) * 2008-07-07 2011-06-30 Mitsui Mining & Smelting Co., Ltd. Al-Ni ALLOY WIRING ELECTRODE MATERIAL
TW201033378A (en) * 2008-11-05 2010-09-16 Kobe Steel Ltd Al alloy film for display device, display device, and sputtering target
JP5203908B2 (ja) * 2008-12-04 2013-06-05 新日鉄住金マテリアルズ株式会社 Ｎｉ−Ｍｏ系合金スパッタリングターゲット板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140197382A1 (en) * 2013-01-15 2014-07-17 Jong Yun Kim Thin film transistor and display substrate having the same
US9276078B2 (en) * 2013-01-15 2016-03-01 Samsung Display Co., Ltd. Thin film transistor and display substrate having the same
US20160172506A1 (en) * 2013-01-15 2016-06-16 Samsung Display Co., Ltd. Thin film transistor and display substrate having the same
US9859435B2 (en) * 2013-01-15 2018-01-02 Samsung Display Co., Ltd. Thin film transistor and display substrate having the same
US11195955B2 (en) 2013-01-15 2021-12-07 Samsung Display Co., Ltd. Thin film transistor and display substrate having the same
US11769834B2 (en) 2013-01-15 2023-09-26 Samsung Display Co., Ltd. Thin film transistor and display substrate having the same

Also Published As

Publication number Publication date
TW201309822A (zh) 2013-03-01
JP6016083B2 (ja) 2016-10-26
JP2013060655A (ja) 2013-04-04
CN102956158B (zh) 2014-11-26
TWI443207B (zh) 2014-07-01
CN102956158A (zh) 2013-03-06
KR101358529B1 (ko) 2014-02-05

Similar Documents

Publication Publication Date Title
KR101358529B1 (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
TWI537400B (zh) 觸控面板感測器用銅合金配線膜及其之製造方法、以及觸控面板感測器、以及濺鍍靶
TWI583801B (zh) A sputtering target for forming a wiring film for an electronic component and a coating layer material
KR20190010701A (ko) 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재
JP6292471B2 (ja) 電子部品用金属薄膜および金属薄膜形成用Ｍｏ合金スパッタリングターゲット材
KR101350648B1 (ko) 전자부품용 적층 배선막 및 피복층 형성용 스퍼터링 타겟재
KR101553472B1 (ko) 전자 부품용 적층 배선막 및 피복층 형성용 스퍼터링 타깃재
KR101597018B1 (ko) 금속 박막 및 금속 박막 형성용 Mo 합금 스퍼터링 타깃재
KR101828085B1 (ko) Ｃｕ 전극 보호막용 ＮｉＣｕ 합금 타겟재 및 적층막
KR101337141B1 (ko) 전자부품용 적층 배선막
KR20170078759A (ko) Cu 합금막 및 Cu 적층막
WO2016132847A1 (ja) Ｃｕ合金膜およびＣｕ積層膜
TWI482256B (zh) 電子零件用積層配線膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 5