TWI747366B - 電阻式隨機存取記憶體及其製造方法 - Google Patents
電阻式隨機存取記憶體及其製造方法 Download PDFInfo
- Publication number
- TWI747366B TWI747366B TW109123038A TW109123038A TWI747366B TW I747366 B TWI747366 B TW I747366B TW 109123038 A TW109123038 A TW 109123038A TW 109123038 A TW109123038 A TW 109123038A TW I747366 B TWI747366 B TW I747366B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- oxygen exchange
- electrode
- random access
- variable resistance
- Prior art date
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一種電阻式隨機存取記憶體包括第一電極層與第二電極層,彼此相對設置;可變電阻層,位於所述第一電極層與所述第二電極層之間;氧交換層,位於所述可變電阻層與所述第二電極層之間;導體層,側向環繞於所述氧交換層的側壁周圍;第一阻擋層,位於所述導體層與所述氧交換層之間以及所述氧交換層與所述可變電阻層之間;以及第二阻擋層,位於所述導體層與所述第二電極層之間以及所述第二電極層與所述氧交換層之間。
Description
本發明是有關於一種記憶體及其製造方法,且特別是有關於一種電阻式隨機存取記憶體(resistive random access memory,RRAM)及其製造方法。
RRAM具有操作速度快、低功耗等優點,因而成為近年來廣為研究的一種非揮發性記憶體。然而,RRAM在製造的過程中所使用的蝕刻劑,或是在進行介電層的沉積製程中或在檢測的過程中,都容易導致氧交換層的側壁發生氧化,因而導致多個RRAM的氧交換層彼此的有效面積不同,造成氧分布(oxygen distribution)不均,導致RRAM形成電流分布(forming current distribution)不均勻,而影響RRAM的可靠度。
本發明提供一種電阻式隨機存取記憶體及其製造方法,可以避免氧交換層的側壁被氧化。
本發明提供一種電阻式隨機存取記憶體及其製造方法,可以控制氧交換層具有實質上相同的有效面積,以均勻氧分布,使RRAM可以具有均勻的形成電流分布。
本發明的實施例還提供一種電阻式隨機存取記憶體包括第一電極層與第二電極層,彼此相對設置;可變電阻層,位於所述第一電極層與所述第二電極層之間;氧交換層,位於所述可變電阻層與所述第二電極層之間;導體層,側向環繞於所述氧交換層的側壁周圍;第一阻擋層,位於所述導體層與所述氧交換層之間以及所述氧交換層與所述可變電阻層之間;以及第二阻擋層,位於所述導體層與所述第二電極層之間以及所述第二電極層與所述氧交換層之間。
本發明的實施例還提供一種電阻式隨機存取記憶體的製造方法,包括:在第一電極層上形成可變電阻層;在所述可變電阻層上形成導體層;在導體層中形成開口;在所述開口中形成第一阻擋層與氧交換層;在所述導體層與所述氧交換層上形成第二阻擋層;以及在所述阻擋層上形成第二電極層。
基於上述,本發明提供一種電阻式隨機存取記憶體及其製造方法,可以避免氧交換層的側壁被氧化,並且可以控制氧交換層具有實質上相同的有效面積,以均勻氧分布,使RRAM可以具有均勻的形成電流分布。另外,在進行SET操作時,除了形成絲狀物所產生的形成電流之外,可變電阻層與氧交換層的周圍的導體層之間亦可以引發FN穿隧,所造成的漏電流可以增加總電
流。
10:RRAM單元
100、120:介層窗
102、102a:第一電極層
104、104a:可變電阻層
106、106a:導體層
108:開口
110:第一阻擋層
112:氧交換層
114、114a:第二阻擋層
116、116a:第二電極層
118:介電層
W1、W2:寬度
圖1A至1F是依照本發明的實施例的一種電阻式隨機存取記憶體的製造流程的剖面示意圖。
請參照圖1F,電阻式隨機存取記憶體(RRAM)單元10包括第一電極102a、可變電阻層104a、導體層106a、氧交換層112、第一阻擋層110、第二阻擋層114a以及第二電極116a。
第一電極102a可與介層窗100連接。介層窗100例如是形成在基底上的金屬內連線結構的任一介層窗(via),例如是與最接近基底的第一層金屬層接觸的第一層介層窗相同高度的介層窗。基底可為半導體基底或半導體上覆絕緣體(SOI)基底。基底與第一層金屬層之間可以包括其他的元件,例如是電晶體。第二電極116a可與介層窗120連接。介層窗120例如是金屬內連線結構的任一介層窗,例如是與第二層金屬層接觸的第二層介層窗相同高度的介層窗。介層窗100與120例如是以物理氣相沉積法形成的鎢、鋁、銅或其組合。
第一電極層102a與第二電極116a的材料可包括金屬、金屬氮化物、其他材料或其組合。第一電極層102a與第二電極116a
的材料例如是氮化鈦(TiN)、氮化鉭(TaN)、氮化鈦鋁(TiAlN)、鈦鎢(TiW)合金、鉑(Pt)、銥(Ir)、釕(Ru)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、鋯(Zr)、鉿(Hf)、鎳(Ni)、銅(Cu)、鈷(Co)、鐵(Fe)、釓(Gd)、錳(Mo)、石墨或上述材料的組合,其形成方法可例如是物理氣相沈積法或化學氣相沈積法。第一電極層102a與第二電極116a可以是單層或是多層。第一電極層102a與第二電極116a的厚度並無特別限制,但通常在5奈米(nm)至500奈米之間。
可變電阻層104a位於第一電極層102a與第二電極116a之間。可變電阻層104a可具有以下特性:當施加正偏壓於電阻式隨機存取記憶體時,氧離子受正偏壓的吸引離開可變電阻層104a而產生氧空缺(oxygen vacancy),形成絲狀物(filament)並呈現導通狀態,此時可變電阻層104a由高電阻狀態(High Resistance State,HRS)轉換到低電阻狀態(Low Resistance State,LRS);而當施加負偏壓於電阻式隨機存取記憶體時,會有氧離子進入可變電阻層104a,使絲狀物斷裂並呈現非導通狀態,此時可變電阻層104a由LRS轉換到HRS。一般來說,可變電阻層104a由HRS轉換到LRS稱作設置(後稱SET)操作,而可變電阻層104a由LRS轉換到HRS稱作重置(後稱RESET)操作。可變電阻層104a的材料並無特別限制,只要是可以透過電壓的施予改變其自身電阻的材料都可以使用。在本實施方式中,可變電阻層104a的材料包括金屬氧化物,例如氧化鉿(HfO2)、氧化鉭(Ta2O5)、氧化鈦
(TiO2)、氧化鎂(MgO)、氧化鎳(NiO)、氧化鈮(Nb2O5)、氧化鋁(Al2O3)、氧化釩(V2O5)、氧化鎢(WO3)、氧化鋅(ZnO)或氧化鈷(CoO),形成方法例如是化學氣相沉積法或是原子層沈積法。在本實施方式中,可變電阻層104a的氧含量可為約75原子百分比(at%)至約100原子百分比。可變電阻層104a的厚度例如是2奈米到10奈米。
導體層106a、第一阻擋層110、氧交換層112以及第二阻擋層114a位於可變電阻層104a與第二電極層116a之間。第一阻擋層110與第二阻擋層114a環繞包覆氧交換層112。第一阻擋層110位於導體層106a與氧交換層112之間,且位於氧交換層112與可變電阻層104a之間。第二阻擋層114a位於第二電極116a與導體層106a之間,且位於第二電極116a與氧交換層112之間。第一阻擋層110與第二阻擋層114a可包括高介電常數的介電材料層,例如是氧化鋁(Al2O3)、氧化鉿(HfO2)或氧化鋯(ZrO2)。在本實施方式中,當RRAM單元10進行RESET操作時,第一阻擋層110與第二阻擋層114a可以阻擋氧交換層112中的氧離子擴散至第二電極116。
氧交換層112被第一阻擋層110與第二阻擋層114a環繞包覆。氧交換層112的側壁與底面被第一阻擋層110覆蓋,而氧交換層112的頂面被第二阻擋層114a覆蓋。氧交換層112可以是比導體層106a以及可變電阻層104a更容易和氧鍵結的材料。當RRAM單元10進行SET操作時,可變電阻層104a中的氧離子在
受正偏壓吸引離開可變電阻層104a後會進入氧交換層112;而當RRAM單元10進行RESET操作時,氧交換層112中的氧離子會回到可變電阻層104a。氧交換層112的材料可包括未完全氧化的金屬氧化物。換言之,氧交換層112本身為含氧離子的金屬層。當RRAM單元10進行RESET操作時,氧交換層112中有足夠的氧離子可進入可變電阻層104,因為氧交換層112中存在來自可變電阻層104a的氧離子以及其本身所具有的氧離子。具體而言,在本實施方式中,氧交換層112的材料例如可包括TiO2-x、HfO2-x或TaO2-x,其中x為0.2至0.7。在本實施例中,氧交換層112的頂面積小於第二電極116a的底面積,且氧交換層112的底面積小於可變電阻層104a的頂面積。
導體層106a位於第二阻擋層114a與可變電阻層104a之間,並且側向環繞在氧交換層112與第一阻擋層110的側壁周圍,以避免氧擴散進入氧交換層112。在一實施例中,導體層106a的頂面與第一阻擋層110的頂面以及氧交換層112的頂面共平面。導體層106a的底面與第一阻擋層110的底面共平面。導體層106a包括比氧交換層112更不易和氧鍵結的材料。導體層106a又可稱為惰性導體層106a。導體層106a可以是單層或是多層。導體層106a的材料可以是金屬或是金屬氮化物,例如是鉑、銥、釕、銠、鎢、鈦、鉿、鉭、氮化鉿、氮化鉭、氮化鈦、氮化鎢,或其組合,形成方法例如是物理氣相沉積法。導體層106a的厚度例如是10奈米至100奈米。從上視圖觀之,各個導體層106a可以是一個環
繞在氧交換層112周圍的環。導體層106a環的寬度W1小於氧交換層112的寬度W2。導體層106a的環的寬度W1與氧交換層112的寬度W2的比值例如是0.2至0.8。導體層106a的環的寬度W1例如是50奈米至200奈米。
當電阻式隨機存取記憶體進行SET操作時,可變電阻層104a中的氧離子受正偏壓吸引離開可變電阻層104a後會進入氧交換層112,而在可變電阻層104a產生氧空缺,而形成絲狀物電流。此外,在進行SET操作時,可變電阻層104a中的電子受正偏壓吸引,在導體層106a與可變電阻層104a之間引發Fowler-Nordheim(FN)穿隧而造成漏電流。漏電流的形成,可使得SET操作的總電流增加。當RRAM單元10進行RESET操作時,氧交換層112中的氧離子會回到可變電阻層104a,並且在可變電阻層104a與導體層106a之間不會引發FN穿隧。
RRAM單元10的側壁與頂面被介電層118環繞覆蓋。RRAM單元10的第一電極102a、可變電阻層104a、導體層106a、第一阻擋層110的側壁以及第二電極116a的側壁與頂面被介電層118覆蓋並與其接觸。氧交換層112與介電層118之間以第一阻擋層110以及導體層106a分隔,而未接觸。
RRAM單元10的製造方法可以參照圖1A至1F說明如下。在本文中,相同或相似的構件使用相同或相似的元件符號,且可以採用相同的材料或方法來形成。舉例來說,第一電極層102與102a的構件可以採用相同的材料或方法來形成。
參照圖1A,在已形成介層窗100的基底(未示出)上依序形成第一電極層102、可變電阻層104以及導體層106。介層窗100的材料例如是鎢。
參照圖1B,進行微影與蝕刻製程(例如非等向性蝕刻製程),以圖案化導體層106,在導體層106中形成開口108。開口108裸露出可變電阻層104。
參照圖1C,在開口108中形成第一阻擋層110與氧交換層112。第一阻擋層110與氧交換層112的形成方法例如是包括以下所述的步驟。在導體層106上與開口108之中形成第一阻擋層110與氧交換層112,之後,進行化學機械研磨製程,以移除導體層106上的第一阻擋層110與氧交換層112。
參照圖1D,在導體層106、第一阻擋層110與氧交換層112上形成第二阻擋層114與第二電極層116。
參照圖1E,進行微影與蝕刻製程,以圖案化第二電極層116、第二阻障層114、導體層106、可變電阻層104以及第一電極層102,以形成多個RRAM單元10。各個RRAM單元10包括第一電極102a、可變電阻層104a、導體層106a、氧交換層112、第一阻擋層110、第二阻擋層114a以及第二電極116a。
參照圖1F,在基底上形成介電層118。介電層118例如是化學氣相沉積法形成的氧化矽或是低介電常數材料。之後,進行微影與蝕刻製程,在介電層118中形成介層窗開口。然後,在介層窗開口中形成介層窗120。介層窗120的材料例如是鎢。
綜合以上所述,由於本發明實施例的氧交換層被可變電阻層、導體層、第二阻擋層以及第二電極層包覆,在蝕刻導體層所使用的蝕刻劑不會與氧交換層接觸,且介電層也不會與氧交換層接觸。因此,氧交換層的側壁不會在蝕刻、沉積介電層、熱製程或是進行測試期間氧化,而影響其有效的面積與體積。
在本發明實施例的方法中,藉由圖案化製程的控制,每一個RRAM單元的氧交換層可以具有實質上相同的有效面積,以均勻氧分布。因此,RRAM可以具有均勻的形成電流分布。
再者,由於本發明實施例的方法可以避免氧交換層的側壁發生氧化而形成氧化層,因此,在RRAM在操作的過程中,可以避免這一些額外形成的氧化層提供額外的氧原子或氧離子,而造成可靠度的問題。
另一方面,在RRAM單元進行SET操作時,除了形成絲狀物所產生的形成電流之外,可變電阻層與氧交換層的周圍的導體層之間亦可以引發FN穿隧而產生漏電流,因此可以增加循環窗(cycling window),降低RESET操作時的偏壓,避免互補開關效應(complementary switching(CS)effect)。
10:RRAM單元
100、120:介層窗
102a:第一電極層
104a:可變電阻層
106a:導體層
110:第一阻擋層
112:氧交換層
114a:第二阻擋層
116a:第二電極層
118:介電層
W1、W2:寬度
Claims (9)
- 一種電阻式隨機存取記憶體,包括:第一電極層與第二電極層,彼此相對設置;可變電阻層,位於所述第一電極層與所述第二電極層之間;氧交換層,位於所述可變電阻層與所述第二電極層之間;導體層,側向環繞於所述氧交換層的側壁周圍;第一阻擋層,位於所述導體層與所述氧交換層之間以及所述氧交換層與所述可變電阻層之間;以及第二阻擋層,位於所述導體層與所述第二電極層之間以及所述第二電極層與所述氧交換層之間。
- 如請求項1所述的電阻式隨機存取記憶體,其中所述導體層包括比所述氧交換層更不易和氧鍵結的材料。
- 如請求項1所述的電阻式隨機存取記憶體,其中所述導體層的材料包括鉑、銥、釕、銠、鎢、鈦、鉿、鉭、氮化鉿、氮化鉭、氮化鈦、氮化鎢,或其組合。
- 如請求項1所述的電阻式隨機存取記憶體,更包括介電層,覆蓋所述第二電極層的頂面與側壁、所述第二阻擋層、所述導體層、所述可變電阻層以及所述第一電極層的多個側壁,且所述介電層與所述氧交換層被所述導體層分離。
- 如請求項1所述的電阻式隨機存取記憶體,其中所述導體層的頂面與所述第一阻擋層的頂面以及所述氧交換層的頂面共平面。
- 如請求項1所述的電阻式隨機存取記憶體,其中所述導體層的底面與所述第一阻擋層的底面共平面。
- 一種電阻式隨機存取記憶體的製造方法,包括:在第一電極層上形成可變電阻層;在所述可變電阻層上形成導體層;在所述導體層中形成開口;在所述開口中形成第一阻擋層與氧交換層;在所述導體層與所述氧交換層上形成第二阻擋層;以及在所述第二阻擋層上形成第二電極層。
- 如請求項7所述的電阻式隨機存取記憶體的製造方法,更包括:圖案化所述第二電極層、所述第二阻擋層、所述導體層、所述可變電阻層以及所述第一電極層,以形成多個電阻式隨機存取記憶單元。
- 如請求項7所述的電阻式隨機存取記憶體的製造方法,更包括形成介電層,覆蓋多個電阻式隨機存取記憶單元的多個頂面與多個側壁。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109123038A TWI747366B (zh) | 2020-07-08 | 2020-07-08 | 電阻式隨機存取記憶體及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109123038A TWI747366B (zh) | 2020-07-08 | 2020-07-08 | 電阻式隨機存取記憶體及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI747366B true TWI747366B (zh) | 2021-11-21 |
TW202203481A TW202203481A (zh) | 2022-01-16 |
Family
ID=79907758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109123038A TWI747366B (zh) | 2020-07-08 | 2020-07-08 | 電阻式隨機存取記憶體及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI747366B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150171324A1 (en) * | 2012-01-19 | 2015-06-18 | Panasonic Corporation | Method of manufacturing variable resistance nonvolatile memory device, and variable resistance nonvolatile memory device |
US20150364681A1 (en) * | 2014-06-12 | 2015-12-17 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile storage device and method of producing the device |
TW201715763A (zh) * | 2015-10-29 | 2017-05-01 | 華邦電子股份有限公司 | 電阻式記憶體及其製造方法 |
TW201715764A (zh) * | 2015-10-22 | 2017-05-01 | 華邦電子股份有限公司 | Rram裝置與其形成方法 |
TW201731089A (zh) * | 2015-11-13 | 2017-09-01 | 台灣積體電路製造股份有限公司 | 電阻式隨機存取記憶體單元 |
-
2020
- 2020-07-08 TW TW109123038A patent/TWI747366B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150171324A1 (en) * | 2012-01-19 | 2015-06-18 | Panasonic Corporation | Method of manufacturing variable resistance nonvolatile memory device, and variable resistance nonvolatile memory device |
US20150364681A1 (en) * | 2014-06-12 | 2015-12-17 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile storage device and method of producing the device |
TW201715764A (zh) * | 2015-10-22 | 2017-05-01 | 華邦電子股份有限公司 | Rram裝置與其形成方法 |
TW201715763A (zh) * | 2015-10-29 | 2017-05-01 | 華邦電子股份有限公司 | 電阻式記憶體及其製造方法 |
TW201731089A (zh) * | 2015-11-13 | 2017-09-01 | 台灣積體電路製造股份有限公司 | 電阻式隨機存取記憶體單元 |
Also Published As
Publication number | Publication date |
---|---|
TW202203481A (zh) | 2022-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI686926B (zh) | 電阻性隨機存取記憶體裝置及其形成方法 | |
US11770985B2 (en) | Resistive random access memory and method of fabricating the same | |
US7867814B2 (en) | Resistance memory element and method of manufacturing the same | |
US9006793B2 (en) | Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same | |
CN109786549B (zh) | 电阻式随机存取存储器器件 | |
JP6180700B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP5340508B1 (ja) | 抵抗変化型不揮発性記憶装置及びその製造方法 | |
CN103907192A (zh) | 具有合金化电极的电阻切换器件及其形成方法 | |
US20120112153A1 (en) | Nonvolatile memory device and method of manufacturing the same | |
US8866122B1 (en) | Resistive switching devices having a buffer layer and methods of formation thereof | |
JP5464148B2 (ja) | 抵抗変化素子 | |
US20230422638A1 (en) | Method of fabricating resistive random access memory cell | |
TWI747366B (zh) | 電阻式隨機存取記憶體及其製造方法 | |
JP2010040728A (ja) | 半導体装置及びその製造方法 | |
TWI744165B (zh) | 電阻式隨機存取記憶體及其製造方法 | |
US20220085288A1 (en) | Rram bottom electrode | |
CN114005851A (zh) | 电阻式随机存取存储器及其制造方法 | |
CN113557613A (zh) | 非易失性存储装置及其制造方法 | |
CN115117236A (zh) | 电阻式随机存取存储器及其制造方法 | |
JP7341484B2 (ja) | 半導体メモリセル構造及び半導体記憶装置 | |
US11770987B2 (en) | Resistive random-access memory and method for fabricating the same | |
US20220399497A1 (en) | Filament-metal oxide channel exchange resistive memory device | |
CN115347115A (zh) | 电阻式随机存取存储单元及其制造方法 | |
JP2015146343A (ja) | 不揮発性記憶装置およびその製造方法 | |
JP2013065779A (ja) | 抵抗変化素子 |