TWI427800B - 薄膜電晶體之製造方法、薄膜電晶體 - Google Patents

薄膜電晶體之製造方法、薄膜電晶體 Download PDF

Info

Publication number
TWI427800B
TWI427800B TW098113343A TW98113343A TWI427800B TW I427800 B TWI427800 B TW I427800B TW 098113343 A TW098113343 A TW 098113343A TW 98113343 A TW98113343 A TW 98113343A TW I427800 B TWI427800 B TW I427800B
Authority
TW
Taiwan
Prior art keywords
layer
gas
film transistor
thin film
volume
Prior art date
Application number
TW098113343A
Other languages
English (en)
Other versions
TW200950100A (en
Inventor
Satoru Takasawa
Satoru Ishibashi
Tadashi Masuda
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW200950100A publication Critical patent/TW200950100A/zh
Application granted granted Critical
Publication of TWI427800B publication Critical patent/TWI427800B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

薄膜電晶體之製造方法、薄膜電晶體
本發明，係有關於具有由銅合金所成之電極膜的電晶體、和該電晶體之製造方法。
於先前技術中，在TFT(Thin film transistor)等之電子電路的內部，於TFT之源極區域或汲極區域處，係被連接有金屬之配線膜。
在近年，TFT或配線膜係日益被細微化，因此，為了得到低電阻之配線膜，係使用有以銅為主成分之配線膜。
然而，以銅為主成分之配線膜，就算在實驗中其與矽之密著性係為高，若是使用銅配線膜來製造TFT，則係會有發生剝離的情況，並要求能夠找出其原因並提供對策。
[專利文件1]日本特開2001-73131號公報
[專利文件2]日本特開平11-54458號公報
本發明之發明者們，係發現了：使銅配線膜與矽層間之密著性惡化的原因，係為在TFT之製造工程中，為了使矽層之損傷回復所進行的將矽層暴露在氫電漿中之TFT特性的改善處理。
純銅，由於與矽之間的密著性係為差，因此，用以形成源極電極膜或是汲極電極膜之金屬配線膜，係被設為了由添加有鎂與氧之與矽間的密著性為高之銅合金所成的密著層、和由純銅所構成之較密著層而更低電阻的金屬低電阻層所成的二層構造。
若是此種金屬配線膜被暴露在氫電漿中，則密著層中之銅化合物係被還原，並在矽與密著層之界面處析出純銅，可以想見，其係會使密著性惡化。
本發明之發明者們，係對於不會在銅配線膜與矽之界面處析出純銅的添加物作了調查研究，其結果，發現了Al之氧化物，並創作出了本發明。
亦即是，本發明，係為一種薄膜電晶體之製造方法，其係為反堆疊型之薄膜電晶體的製造方法，並具備有：在處理對象物上形成閘極電極之工程、和在前述閘極電極上形成閘極絕緣層之工程、和在前述閘極絕緣層上形成半導體層之工程、和在前述半導體層上形成歐姆接觸層之工程、和在前述歐姆接觸層上形成金屬配線膜之工程、和對前述歐姆接觸層與前述金屬配線膜進行圖案化，並形成第1、第2歐姆接觸層和源極電極與汲極電極之工程，該製造方法，其特徵為：前述形成金屬配線膜之工程，係包含有：在真空氛圍中，對於包含有Al與銅之銅合金標靶，而導入包含有濺鍍氣體與氧化性氣體之氣體並進行濺鍍，而在前述歐姆接觸層上，形成包含有銅與Al以及氧之密著層之工程。
本發明，係為一種薄膜電晶體之製造方法，其中，係在前述銅合金標靶中，以5原子%以上30原子%以下的比例來含有Al。
本發明，係為一種薄膜電晶體之製造方法，其中，前述形成金屬配線膜之工程，係包含有：在形成了前述密著層後，將相較於前述密著層而銅之含有率為更高且較前述密著層為更低電阻的金屬低電阻層，形成在前述密著層上之工程。
本發明，係為一種薄膜電晶體之製造方法，其中，在前述氧化性氣體中，係使用O2 氣體，前述O2 氣體，係以相對於前述濺鍍氣體100體積份而成為0.1體積份以上15體積份以下的範圍來作包含。
本發明，係為一種薄膜電晶體之製造方法，其中，在前述氧化性氣體中，係使用CO2 氣體，前述CO2 氣體，係以相對於前述濺鍍氣體100體積份而成為0.2體積份以上30體積份以下的範圍來作包含。
本發明，係為一種薄膜電晶體之製造方法，其中，在前述氧化性氣體中，係使用H2 O氣體，前述H2 O氣體，係以相對於前述濺鍍氣體100體積份而成為0.1體積份以上15體積份以下的範圍來作包含。
本發明，係為一種薄膜電晶體，其係為反堆疊型之薄膜電晶體，並具備有：被形成在處理對象物上之閘極電極、和被形成在前述閘極電極上之閘極絕緣層、和被形成在前述閘極絕緣層上之半導體層、和被形成在前述半導體層上並被相互分離之第1、第2歐姆接觸層、和分別被形成在前述第1、第2歐姆接觸層上之源極電極與汲極電極，該薄膜電晶體，其特徵為：前述源極電極與前述汲極電極，係在其與前述第1、第2歐姆接觸層間之接觸面上，具備有包含著含有Al與氧之銅合金的密著層。
本發明，係為一種薄膜電晶體，其中，前述第1、第2歐姆接觸層，係為n型半導體層。
本發明，係為一種薄膜電晶體，其中，在前述密著層上，係配置有相較於前述密著層而銅之含有率為更高且較前述密著層為更低電阻的金屬低電阻層。
本發明，係為一種薄膜電晶體之製造方法，其中，在被包含於前述密著層處的金屬中，係以5原子%以上30原子%以下的比例來含有Al。
另外，在本發明中，係將把多晶矽、非晶質矽等之矽作為主成分的半導體，稱為矽層。
由於就算是暴露在氫電漿中，電極膜亦不會剝離，因此，良率係提升。
圖1(a)之符號10，係展示被使用有本發明之電晶體製造方法的處理對象物。
若是對處理對象物10作說明，則該處理對象物10，係具備有由玻璃等所成之透明基板11，在透明基板11上，係相分離地被配置有閘極電極12與像素電極13。
在透明基板11之上，覆蓋閘極電極12與像素電極13地，而從透明基板11側起來依序地被配置有閘極絕緣層14、矽層16、n型矽層18。n型矽層18，係藉由不純物添加，而成為較矽層16而電阻值更低之矽層。於此，n型矽層18與矽層16，係藉由非晶質矽所構成，但是，亦可為單結晶或是多結晶。閘極絕緣層14，係為氮化矽薄膜等之絕緣膜，但亦可為氮氧化矽膜或是其他之絕緣膜。
圖3之符號100，係展示於該處理對象物10之表面上而形成金屬配線膜之成膜裝置。
成膜裝置100，係具備有搬入搬出室102、和第1成膜室103a、和第2成膜室103b。搬入搬出室102與第1成膜室103a之間，以及第1成膜室103a與第2成膜室103b之間，係分別經由閘閥109a、109b而被相互連接。
在搬入搬出室102和第1、第2成膜室103a、103b處，係分別被連接有真空排氣系113、114a、114b，將閘閥109a、109b關閉，並將第1、第2成膜室103a、103b之內部作真空排氣。
接著，將搬入搬出室102與大氣間的門開啟，並將處理對象物10搬入至搬入搬出室102的內部，再將門關閉，並將搬入搬出室102之內部作真空排氣，而後，開啟閘閥109a，而將處理對象物10移動至第1成膜室103a之 內部，並保持在基板支持器108處。
在第1、第2成膜室103a、103b之內部的底壁側處，係分別被配置有銅合金標靶111和純銅標靶112，處理對象物10，係以能夠使n型矽層18與各標靶111、112相對面的方式，而被保持在基板支持器108處。
在第1、第2成膜室103a、103b處，係分別被連接有氣體導入系105a、105b，若是一面將第1成膜室103a之內部作真空排氣，一面從氣體導入系105a來將濺鍍氣體與氧化性氣體導入，並對銅合金標靶111作濺鍍，則由銅合金標靶111之構成材料所成的濺鍍粒子係到達n型矽層18之表面，並形成與n型矽層18相接觸之密著層。
銅合金標靶111，係包含有Al(鋁)與銅。在銅合金標靶111中，係亦可因應於必要而將銅與Al以外的金屬(例如Ti、Ci、Zr、Mg、Ni、Mn中之任一種以上)作為添加金屬來添加。
當將銅之原子數與Al之原子數以及其他添加金屬之原子數的合計設為100的情況時，在銅合金標靶111中，Al係被包含有5以上30以下。亦即是，在銅合金標靶111中，係以5原子%以上30原子%以下之比例而包含有Al。
氧化性氣體，係為將Al氧化並產生Al之氧化物的氣體，若是銅合金標靶111被濺鍍，則在處理對象物10之表面處，係被形成有以銅為主成分並包含有Al之氧化物的密著層。
接著，若是將保持有處理對象物10之基板支持器108移動至第2成膜室103b處，並從氣體導入系105b來導入濺鍍氣體，而對純銅標靶112作濺鍍，則在處理對象物10之表面處，係到達有由身為純銅標靶112之構成材料的銅原子所成之濺鍍粒子，並在密著層之表面上形成由純銅所成之金屬低電阻層。在第2成膜室103b中，係並不導入氧化性氣體。
圖1(b)之符號20a，係代表由密著層與金屬低電阻層所構成之金屬配線膜，圖2之符號51、52，係分別代表密著層與金屬低電阻層。
在金屬配線膜20a之位置於閘極電極12上的部分之表面處，配置抗蝕膜，並對由金屬配線膜20a和n型矽層18以及矽層16所成之層積膜作蝕刻，並將層積膜之未被抗蝕膜所覆蓋的部分除去。
圖1(c)，係為在層積膜之蝕刻後而將抗蝕膜除去了的狀態，符號20b，係代表被抗蝕膜所覆蓋並殘留的金屬配線膜。
接著，如圖1(d)中所示一般，若是在金屬配線膜20b上，配置作了圖案化之抗蝕膜22，並在使金屬配線膜20b之表面在抗蝕膜22之開口24的底面處而露出的狀態下，來浸漬在磷酸‧硝酸‧醋酸的混合液、硫酸‧硝酸‧醋酸的混合液、或是氯化鐵之溶液等的蝕刻液中，則金屬配線膜20b之露出部分係被蝕刻，金屬配線膜20b係被圖案化。
金屬低電阻層由於係以銅作為主成分，因此，若是密著層51中之Al的比例變得過大，則在圖案化後，金屬低電阻層52與密著層51之寬幅係會有大幅的差異。故而，密著層51中之Al的比例，係以能夠將密著層51與金屬低電阻層52同時作蝕刻的最大添加量作為上限。
經由此圖案化，係在金屬配線膜20b之閘極電極12上的部分處而被形成有於底面處露出有n型矽層18之開口24，金屬配線膜20b係經由開口24而被分離，並如圖1(e)中所示一般，被形成源極電極膜27與汲極電極膜28，而得到本發明之電晶體5。
接著，搬入至蝕刻裝置內，並將在開口24之底面所露出之n型矽層18暴露在蝕刻氣體之電漿中而進行蝕刻，而在形成於n型矽層18處之開口24的底面處來使矽層16露出。
被形成於n型矽層18處之開口24，係位置在閘極電極12之上方，經由開口25，n型矽層18係被分離為源極區域31與汲極區域32(圖1(f))。
在開口25之底面處，係露出有矽層16之表面，若是矽層16被暴露在對n型矽層18進行蝕刻時之蝕刻氣體電漿中，則會從矽層16表面而喪失氫原子，並形成懸鍵。
此懸鍵，係會成為漏洩電流等之TFT的特性不良之原因。為了藉由氫來對懸鍵作再修飾，如圖1(g)所示一般，若是在使源極電極膜27與汲極電極膜28露出的狀態下，導入氫並使氫電漿產生，而將露出於開口25之底部的矽層16暴露在氫氣電漿中，則矽層16表面之矽原子係與氫結合，而懸鍵係消滅。
在本發明之金屬配線膜20a(20b)中，源極電極膜27或汲極電極膜28，係具備有以銅為主成分並以5原子%以上30原子%以下之比例而包含有Al的密著層51。於此，所謂密著層51中之Al的比例，係為將被包含於密著層51中之Al的原子數除以被包含在密著層51中之金屬成分(銅、Al、以及其他之添加金屬)的合計原子數後所得到之值再乘上100後所得到的值。密著層51中之Al的比例，係成為與銅合金標靶111中之Al的比例相等。
該密著層51，係密著於電晶體之矽或二氧化矽，就算是源極電極膜27與汲極電極膜28被暴露在氫電漿中，在其與n型矽層18(源極區域31或汲極區域32)間之界面處，亦不會析出銅，而源極電極膜27或汲極電極膜28等之藉由金屬配線膜20a(20b)所構成的電極膜，係不會剝離。
在進行了氫電漿之處理後，如圖1(h)中所示一般，若是形成鈍化膜34，並在鈍化膜34處形成接觸孔37，而後如圖1(i)中所示一般，形成將源極電極膜27或汲極電極膜28與像素電極13等之間作連接之透明電極膜36，則係得到液晶顯示面板。
另外，在矽層(包含多晶矽層、非晶質矽層)之蝕刻中所能夠使用之氣體，係有Cl2 、HBr、Cl2 、HCl、CBrF3 、SiCl4 、BCl3 、CHF3 、PCl3 、HI、I2 等。此些之鹵素氣體，係可將一種類單獨作為蝕刻氣體而使用，亦可將2種類以上混合並作為蝕刻氣體來使用。進而，在蝕刻氣體中，亦可添加O2 、N2 、SF6 、N2 、Ar、NH3 等之鹵素氣體以外的添加氣體。
在對氮化矽(SiN)或是氧化矽(SiO2 )、GaAs、SnO2 、Cr、Ti、TiN、W、Al等之其他的蝕刻對象物作蝕刻時，亦可使用上述鹵素氣體。
作為多晶矽之蝕刻氣體，例如，係有Cl2 、Cl2 ＋HBr、Cl2 ＋O2 、CF4 ＋O2 、SF6 、Cl2 ＋N2 、Cl2 ＋HCl、HBr＋Cl2 ＋SF6 等。
作為Si之蝕刻氣體，例如係有SF6 、C4 F8 、CBrF3 、CF4 ＋O2 、Cl2 、SiCl4 ＋Cl2 、SF6 ＋N2 ＋Ar、BCl2 ＋Cl2 ＋Ar、CF4 、NF3 、SiF4 、BF3 、XeF2 、ClF3 、SiCl4 、PCl3 、BCl3 、HCl、HBr、Br2 、HI、I2 等。
作為非晶質矽之蝕刻氣體，例如係有CF4 ＋O2 、Cl2 ＋SF6 等。
濺鍍氣體，係並不被限定於Ar，除了Ar以外，亦可使用Ne、Xe等。
又，藉由本發明所形成之密著層51，係不僅可用在TFT之源極電極、汲極電極中，而亦可使用在TFT之閘極電極、半導體元件或配線板等之其他的電子構件之阻障膜或是電極(配線膜)中。
[實施例]
在濺鍍氣體中使用亞氣，並在氧化性氣體中使用氧氣，而對銅合金標靶111作濺鍍，並在玻璃基板上形成50nm之密著層，而後，使用氬氣而對純銅標靶112作濺鍍，並在密著層上形成300nm之金屬低電阻層，而得到了二層構造之金屬配線膜。基板溫度係為100℃，濺鍍氣體係為Ar氣體，濺鍍壓力係為0.4Pa。
在使所形成之金屬配線膜的表面露出並暴露在氫電漿中後，於該表面上形成了氮化矽膜。
氫氣體電漿處理，係為氫氣流量500sccm、壓力200Pa、基板溫度250℃、功率300W、時間60秒。
氮化矽膜，係在將基板作了配置的CVD裝置內，以SiH4 ：20sccm、NH3 氣體：300sccm、N2 氣體：500sccm的比例來將各氣體導入，並在壓力120Pa、基板溫度250℃、功率300W下而作了形成。
對於暴露在氫電漿中之前的金屬配線膜之密著性(as depo.密著性)、和暴露在氫電漿中之後，於該表面上形成了氮化矽膜後之密著性(H2 電漿處理後密著性)，經由在將黏著膠帶作了接著後再作剝離的膠帶測試來作測定，並將玻璃基板表面露出者評價為「×」，而將其以外者評價為「○」。
使銅合金標靶111中之Al的含有比例與氧化性氣體之導入比例作改變，並進行了實驗。評價結果，係作為「密著性」，而與銅合金標靶111中之Al的含有比例以及氧化性氣體之導入比例一同地展示於下述表1～3中。
又，在將與上述相同之金屬配線膜形成在了矽晶圓之表面上後，在真空氛圍中進行退火處理，並對金屬配線膜進行了蝕刻除去後，藉由SEM來對該表面作觀察，而對於朝向矽中的銅之擴散的有無作了觀察。
在上述各實驗中，濺鍍氣體係為氬氣，氧化性氣體係為氧氣，濺鍍氛圍中之濺鍍氣體分壓係為0.4Pa。
又，代替氧氣，將CO2 氣體與H2 O氣體作為氧化性氣體來使用，並對包含有Al之標靶進行了濺鍍。在濺鍍氣體中，係使用Ar氣體，並對密著性與阻障性作了評價。
將觀察結果，在下述表1(氧化性氣體為氧氣的情況)、表2(氧化性氣體為CO2 的情況)以及表3(氧化性氣體係為H2 O氣體的情況)中，作為「阻障性」而展示。將觀察到擴散者記載為「×」，將未觀察到擴散者記載為「○」。
[表1]
[表2]
[表3]
藉由以上結果，可以得知，若是Al在銅合金標靶111中被包含有5原子%以上，則密著性(H2 電漿處理前以及處理後之密著性)與阻障性係為良好。
又，亦得知了：氧化性氣體，係只要相對於氬氣100體積份之導入量而在0.1體積份以上30體積份以下的範圍內來作導入即可。
接著，將作為氧化性氣體而使用氧氣所得到的金屬配線膜，浸漬在蝕刻液中，並對於是否能夠將金屬低電阻層52與密著層51之雙方藉由相同之蝕刻液來作蝕刻一事作了觀察。在蝕刻液中，係使用磷硝醋酸(H3 PO4 ：HNO3 ：CH3 COOH：H2 O)=16：1：2：1，而蝕刻液之液溫係設為了40℃。
於下述表4中，展示蝕刻之觀察結果。將蝕刻後而密著層與金屬低電阻層的寬幅成為相等者評價為「○」，並將蝕刻後而密著層與金屬低電阻層之寬幅成為相異者評價為「×」。將觀察結果與銅合金標靶111中之Al含有比例記載於下述之表4中。
[表4]
由表4，可以得知，由於密著層與金屬低電阻層之寬幅係大幅相異，因此，銅合金標靶111中之Al的添加量，係以30原子%以下為理想。
另外，密著層51，由於係以除了與矽或是矽氧化物間的密著性以外，與金屬低電阻層52之間的密著性亦為高者為理想，因此，本發明之密著層51，係將身為金屬低電阻層52之成分的銅，包含有50%以上。
5．．．電晶體
10．．．處理對象物
12．．．閘極電極
16．．．矽層
18．．．n型矽層
20a、20b．．．金屬配線膜
27．．．源極電極膜
28．．．汲極電極膜
31．．．源極區域
32．．．汲極區域
51．．．密著層
52．．．金屬低電阻層
111．．．銅合金標靶
112．．．純銅標靶
[圖1(a)]用以說明本發明之電晶體製造方法的圖。
[圖1(b)]用以說明本發明之電晶體製造方法的圖。
[圖1(c)]用以說明本發明之電晶體製造方法的圖。
[圖1(d)]用以說明本發明之電晶體製造方法的圖。
[圖1(e)]用以說明本發明之電晶體製造方法的圖。
[圖1(f)]用以說明本發明之電晶體製造方法的圖。
[圖1(g)]用以說明本發明之電晶體製造方法的圖。
[圖1(h)]用以說明本發明之電晶體製造方法的圖。
[圖1(i)]用以說明本發明之電晶體製造方法的圖。
[圖2]用以說明金屬配線膜的圖。
[圖3]用以說明製造本發明之電晶體的成膜裝置之圖。
18．．．n型矽層
20a．．．金屬配線膜
51．．．密著層
52．．．金屬低電阻層

Claims (8)

  1. 一種薄膜電晶體之製造方法，係為反堆疊型之薄膜電晶體的製造方法，並具備有：在處理對象物上形成閘極電極之工程、和在前述閘極電極上形成閘極絕緣層之工程、和在前述閘極絕緣層上形成半導體層之工程、和在前述半導體層上形成歐姆接觸層之工程、和在前述歐姆接觸層上形成金屬配線膜之工程、和對前述歐姆接觸層與前述金屬配線膜進行圖案化，並形成第1、第2歐姆接觸層和源極電極與汲極電極之工程，該製造方法，其特徵為：前述形成金屬配線膜之工程，係包含有：在真空氛圍中，對於包含有Al與銅之銅合金標靶，而導入包含有濺鍍氣體與氧化性氣體之氣體並進行濺鍍，而在前述歐姆接觸層上，形成包含有銅與Al以及氧之密著層之工程，在前述銅合金標靶中，以5原子%以上30原子%以下的比例來含有Al。
  2. 如申請專利範圍第1項所記載之薄膜電晶體之製造方法，其中，前述形成金屬配線膜之工程，係包含有：在形成了前述密著層後，將相較於前述密著層而銅之含有率為更高且較前述密著層為更低電阻的金屬低電阻層，形成在前述密著層上之工程。
  3. 如申請專利範圍第1項所記載之薄膜電晶體之製 造方法，其中，在前述氧化性氣體中，係使用O2 氣體，前述O2 氣體，係以相對於前述濺鍍氣體100體積份而成為0.1體積份以上15體積份以下的範圍來作包含。
  4. 如申請專利範圍第1項所記載之薄膜電晶體之製造方法，其中，在前述氧化性氣體中，係使用CO2 氣體，前述CO2 氣體，係以相對於前述濺鍍氣體100體積份而成為0.2體積份以上30體積份以下的範圍來作包含。
  5. 如申請專利範圍第1項所記載之薄膜電晶體之製造方法，其中，在前述氧化性氣體中，係使用H2 O氣體，前述H2 O氣體，係以相對於前述濺鍍氣體100體積份而成為0.1體積份以上15體積份以下的範圍來作包含。
  6. 一種薄膜電晶體，係為反堆疊型之薄膜電晶體，並具備有：被形成在處理對象物上之閘極電極、和被形成在前述閘極電極上之閘極絕緣層、和被形成在前述閘極絕緣層上之半導體層、和被形成在前述半導體層上並被相互分離之第1、第2歐姆接觸層、和分別被形成在前述第1、第2歐姆接觸層上之源極電極與汲極電極，該薄膜電晶體，其特徵為：前述源極電極與前述汲極電極，係在其與前述第1、第2歐姆接觸層間之接觸面上，具備有包含著含有Al與氧之銅合金的密著層， 在被包含於前述密著層處的金屬中，係以5原子%以上30原子%以下的比例而含有Al。
  7. 如申請專利範圍第6項所記載之薄膜電晶體，其中，前述第1、第2歐姆接觸層，係為n型半導體層。
  8. 如申請專利範圍第6項所記載之薄膜電晶體，其中，在前述密著層上，係配置有相較於前述密著層而銅之含有率為更高且較前述密著層為更低電阻的金屬低電阻層。
TW098113343A 2008-04-25 2009-04-22 薄膜電晶體之製造方法、薄膜電晶體 TWI427800B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008115996 2008-04-25

Publications (2)

Publication Number Publication Date
TW200950100A TW200950100A (en) 2009-12-01
TWI427800B true TWI427800B (zh) 2014-02-21

Family

ID=41216772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098113343A TWI427800B (zh) 2008-04-25 2009-04-22 薄膜電晶體之製造方法、薄膜電晶體

Country Status (6)

Country Link
US (1) US8299529B2 (zh)
JP (1) JP5282086B2 (zh)
KR (1) KR101098207B1 (zh)
CN (1) CN101971349B (zh)
TW (1) TWI427800B (zh)
WO (1) WO2009131035A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2051287A4 (en) * 2006-08-10 2014-05-21 Ulvac Inc METHOD FOR FORMING A CONDUCTIVE FILM, THIN FILM TRANSISTOR, PANEL WITH THIN FILM TRANSISTOR AND METHOD FOR PRODUCING A THIN FILM TRANSISTOR
KR101883647B1 (ko) * 2010-03-04 2018-07-31 제온 코포레이션 반도체 소자 기판의 제조 방법
JP2011222567A (ja) * 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5659966B2 (ja) * 2010-06-29 2015-01-28 日亜化学工業株式会社 半導体素子及びその製造方法
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP5735811B2 (ja) * 2011-01-25 2015-06-17 関東化学株式会社 銅を主成分とする金属薄膜のエッチング液組成物
JP6108210B2 (ja) * 2012-01-31 2017-04-05 日立金属株式会社 電子部品用積層配線膜
JP5830631B2 (ja) 2013-05-13 2015-12-09 株式会社アルバック 搭載装置およびその製造方法
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR102025103B1 (ko) 2013-07-22 2019-09-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN105449001B (zh) * 2015-12-28 2019-01-22 昆山国显光电有限公司 一种薄膜晶体管及其制作方法
TWI785545B (zh) * 2021-03-19 2022-12-01 優貝克科技股份有限公司 工序簡化的透明薄膜電晶體的製法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192527A (ja) * 1990-11-27 1992-07-10 Toshiba Corp 半導体装置
JPH04302436A (ja) * 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜半導体素子及びその製造方法
JPH06252146A (ja) * 1993-02-23 1994-09-09 Seiko Epson Corp 半導体装置
US6387805B2 (en) 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP4360716B2 (ja) 1999-09-02 2009-11-11 株式会社アルバック 銅薄膜製造方法、及びその方法に用いるスパッタ装置
KR101191402B1 (ko) * 2005-07-25 2012-10-16 삼성디스플레이 주식회사 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018490A1 (en) * 2006-08-10 2008-02-14 Ulvac, Inc. Method for forming conductive film, thin film transistor, panel with thin film transistor, and method for manufacturing thin film transistor

Also Published As

Publication number Publication date
KR101098207B1 (ko) 2011-12-23
WO2009131035A1 (ja) 2009-10-29
TW200950100A (en) 2009-12-01
KR20100110392A (ko) 2010-10-12
JP5282086B2 (ja) 2013-09-04
CN101971349B (zh) 2013-03-27
CN101971349A (zh) 2011-02-09
US20110068338A1 (en) 2011-03-24
US8299529B2 (en) 2012-10-30
JPWO2009131035A1 (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
TWI427800B (zh) 薄膜電晶體之製造方法、薄膜電晶體
TWI445095B (zh) 薄膜電晶體的製造方法，薄膜電晶體
JP5282085B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法
TWI503451B (zh) 用以蝕刻金屬層之組成物
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
CN103222061B (zh) 布线构造
TWI572745B (zh) 用於含銅金屬薄膜之蝕刻劑組成物以及使用其之蝕刻方法
WO2014104229A1 (ja) 薄膜トランジスタおよびその製造方法
WO2012132871A1 (ja) Ｃｕ合金膜、及びそれを備えた表示装置または電子装置
JP5354781B2 (ja) バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
WO2017195826A1 (ja) 積層配線膜および薄膜トランジスタ素子
WO2010143609A1 (ja) 電子装置の形成方法、電子装置、半導体装置及びトランジスタ
Yu et al. The properties of Cu metallization based on CuMgAl alloy buffer layer
KR20180033097A (ko) 박막 트랜지스터 및 그 제조 방법
WO2016194795A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
TW201210026A (en) Thin-film transistor substrate and display device having thin-film transistor substrate
TW201030819A (en) Al alloy film for display device, thin film transistor substrate, method for manufacturing same, and display device