CN110854069A - 阵列基板的制备方法及阵列基板 - Google Patents
阵列基板的制备方法及阵列基板 Download PDFInfo
- Publication number
- CN110854069A CN110854069A CN201911048962.3A CN201911048962A CN110854069A CN 110854069 A CN110854069 A CN 110854069A CN 201911048962 A CN201911048962 A CN 201911048962A CN 110854069 A CN110854069 A CN 110854069A
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- metal thin
- film layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 349
- 239000002184 metal Substances 0.000 claims abstract description 349
- 239000010409 thin film Substances 0.000 claims abstract description 222
- 239000008151 electrolyte solution Substances 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims description 445
- 238000000034 method Methods 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 43
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 31
- 229910052802 copper Inorganic materials 0.000 claims description 31
- 239000010949 copper Substances 0.000 claims description 31
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000011241 protective layer Substances 0.000 claims description 21
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 18
- 239000011733 molybdenum Substances 0.000 claims description 18
- 239000000243 solution Substances 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 abstract description 20
- 230000007797 corrosion Effects 0.000 abstract description 20
- 230000002829 reductive effect Effects 0.000 description 15
- 229910001182 Mo alloy Inorganic materials 0.000 description 14
- 229910001069 Ti alloy Inorganic materials 0.000 description 14
- 239000010408 film Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 239000000126 substance Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 150000003863 ammonium salts Chemical class 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种阵列基板的制备方法及阵列基板，该制备方法包括依次在基板上形成第一金属结构层、绝缘层、半导体层和第二金属结构层，第二金属结构层包括依次形成的第一金属薄膜层和第二金属薄膜层，采用电解质溶液对第二金属结构层进行刻蚀，以形成图案化的第二金属结构层，图案化的第二金属结构层包括源极和漏极；本申请通过将第一金属薄膜层、第二金属薄膜层和电解质溶液形成原电池，并以第二金属薄膜层为阳极，抑制了第一金属薄膜层的腐蚀速率，满足了窄沟道薄膜晶体管的应用需求。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板的制备方法及阵列基板。
背景技术
目前，具有大尺寸、高帧率处理和可见光范围内穿透率高等显著优点的有源矩阵液晶显示和有源矩阵有机电致发光二极管在显示领域具有广阔的应用前景。
随着显示面板尺寸的增大，为了进一步降低金属走线的电容-电阻延时效应，金属布线业已采用以铜为主要材料制备金属走线的技术路线。与此同时，为了增加显示面板的分辨率，在提高开口率的前提下，尽量使薄膜晶体管的尺寸达到最小化。然而，在采用刻蚀工艺对金属膜层进行图案化处理时，由于铜在刻蚀液中的腐蚀速率较快，通常会导致薄膜晶体管的沟道(源极和漏极之间的距离)变宽，因而无法满足窄沟道薄膜晶体管的应用需求。
发明内容
本申请提供一种阵列基板的制备方法及阵列基板，降低了铜在刻蚀液中的腐蚀速率，以满足窄沟道薄膜晶体管的应用需求。
本申请提供一种阵列基板的制备方法，其包括以下步骤：
提供一基板；
在所述基板上形成图案化的第一金属结构层；
在所述基板上形成绝缘层；
在所述基板上形成半导体层；
在所述半导体层上形成第二金属结构层，所述第二金属结构层包括依次形成的第一金属薄膜层和第二金属薄膜层；
采用电解质溶液对所述第二金属结构层进行刻蚀，以形成图案化的所述第二金属结构层，图案化的所述第二金属结构层包括源极和漏极；其中，所述第一金属薄膜层、所述第二金属薄膜层和所述电解质溶液形成原电池，所述第二金属薄膜层为阳极。
在本申请的阵列基板的制备方法中，所述在所述半导体层上形成第二金属结构层，包括以下步骤：
采用溅镀工艺在所述半导体层上依次形成第三金属薄膜层、所述第一金属薄膜层和所述第二金属薄膜层，以形成所述第二金属结构层；
在所述采用电解质溶液对所述第二金属结构层进行刻蚀，以形成图案化的所述第二金属结构层的步骤中，所述第一金属薄膜层、所述第三金属薄膜层和所述电解质溶液形成原电池，所述第三金属薄膜层为阳极。
在本申请的阵列基板的制备方法中，所述第二金属薄膜层的厚度小于所述第三金属薄膜层的厚度。
在本申请的阵列基板的制备方法中，采用电解质溶液对所述第二金属结构层进行刻蚀，以形成图案化的所述第二金属结构层，包括以下步骤：
在所述第二金属结构层上形成一光阻层；
采用掩模板对所述光阻层进行图案化处理，至少形成对应于所述第二金属结构层的源极设置区域和漏极设置区域的第一部分、以及对应于所述源极设置区域和所述漏极设置区域之间的沟道设置区域的第二部分，所述第一部分的厚度大于所述第二部分的厚度；
以图案化的所述光阻层为掩模，采用所述电解质溶液对所述第二金属结构层进行刻蚀，以形成初步图案化的所述第二金属结构层；
灰化图案化的所述光阻层，薄化所述第一部分并去除所述第二部分，裸露出位于所述沟道设置区域的所述第二金属结构层；
采用所述电解质溶液对所述初步图案化的所述第二金属结构层进行刻蚀，以至少形成所述源极、所述漏极以及所述源极和所述漏极之间的沟道；其中，在所述电解质溶液对所述初步图案化的所述第二金属结构层进行刻蚀的过程中，所述第一金属薄膜层、所述第二金属薄膜层和所述电解质溶液形成原电池，所述第二金属薄膜层为阳极；
去除所述光阻层。
在本申请的阵列基板的制备方法中，在所述采用电解质溶液对所述第二金属结构层进行刻蚀的步骤之后，还包括：
采用所述电解质溶液对所述半导体层进行刻蚀，以形成图案化的所述半导体层。
在本申请的阵列基板的制备方法中，所述在所述基板上形成图案化的第一金属结构层，包括以下步骤：
在所述基板上依次形成第四金属薄膜层、第五金属薄膜层和第六金属薄膜层，以形成所述第一金属结构层；
采用电解质溶液刻蚀所述第一金属结构层，以形成图案化的所述第一金属结构层；其中，所述第四金属薄膜层、所述第五金属薄膜层和所述电解质溶液形成原电池，所述第四金属薄膜层为阳极，所述第五金属薄膜层、所述第六金属薄膜层和所述电解质溶液形成原电池，所述第六金属薄膜层为阳极。
在本申请的阵列基板的制备方法中，在所述形成图案化的所述第二金属结构层的步骤之后，还包括：
在所述基板上形成图案化的保护层，所述保护层覆盖所述第二金属结构层；
在所述保护层上形成图案化的像素电极层，所述像素电极层电连接于所述漏极。
在本申请的阵列基板的制备方法中，所述电解质溶液为过氧化氢系刻蚀液。
在本申请的阵列基板的制备方法中，所述第一金属薄膜层的材料为铜。
在本申请的阵列基板的制备方法中，所述第二金属薄膜层的材料为钼、钛或镍中的一种或几种的组合。
本申请还提供一种阵列基板，其包括：
基板；
第一金属结构层，所述第一金属结构层设置在所述基板上；
绝缘层，所述绝缘层设置在所述基板上并覆盖所述第一金属结构层；
半导体层，所述半导体层设置在所述绝缘层上；以及
第二金属结构层，所述第二金属结构层设置在所述半导体层上；其中，所述第二金属结构层包括依次设置的第一金属薄膜层、第二金属薄膜层和第三金属薄膜层，且所述第三金属薄膜层的厚度小于所述第一金属薄膜层的厚度。
相较于现有技术的阵列基板的制备方法，本申请的阵列基板的制备方法通过在第一金属薄膜层远离半导体层的一侧形成第二金属薄膜层，进而在采用电解质溶液对第二金属结构层进行刻蚀的过程中，使得第一金属薄膜层、第二金属薄膜层和电解质溶液形成原电池，并以第二金属薄膜层为该原电池的阳极，从而降低了第一金属薄膜层的腐蚀速率，满足了窄沟道薄膜晶体管的应用需求。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的制备方法的流程示意图；
图2A-2H是本申请实施例提供的阵列基板的制备方法中步骤S101至步骤S108依次得到的结构示意图；
图3是本申请实施例提供的阵列基板的制备方法中步骤S106的流程示意图；
图4A-4D是本申请实施例提供的阵列基板的制备方法中步骤S1061至步骤S1066依次得到的结构示意图；
图5是本申请实施例提供的阵列基板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请的阵列基板的制备方法制得的阵列基板包括薄膜晶体管，其中薄膜晶体管可以为底栅型或顶栅型。本实施例的阵列基板的制备方法仅以底栅型薄膜晶体管为例进行说明，但并不限于此。
请参阅图1和图2A-2H，图1为本申请实施例提供的阵列基板的制备方法的流程示意图，图2A-2H为本申请实施例提供的阵列基板的制备方法中步骤S101至步骤S108依次得到的结构示意图。
本申请实施例提供一种阵列基板100的制备方法，其包括以下步骤：
步骤S101：提供一基板11；
步骤S102：在基板11上形成图案化的第一金属结构层12，第一金属结构层12包括依次形成的第四金属薄膜层121、第五金属薄膜层122和第六金属薄膜层123；
步骤S103：在基板11上形成绝缘层13；
步骤S104：在基板11上形成半导体层14；
步骤S105：在半导体层14上形成第二金属结构层15，第二金属结构层15包括依次形成的第三金属薄膜层153、第一金属薄膜层151和第二金属薄膜层152；
步骤S106：采用电解质溶液对第二金属结构层15和半导体层14进行刻蚀，以形成图案化的第二金属结构层15和半导体层14，图案化的第二金属结构层15包括源极15a和漏极15b；其中，第一金属薄膜层151、第二金属薄膜层152和电解质溶液形成原电池，第二金属薄膜层152为阳极。
步骤S107：在基板11上形成图案化的保护层16，保护层16覆盖第二金属结构层15；
步骤S108：在保护层16上形成图案化的像素电极层17，像素电极层17电连接于漏极15b。
由此，本申请的阵列基板的制备方法通过在第一金属薄膜层151远离半导体层14的一侧形成第二金属薄膜层152，进而在采用电解质溶液对第二金属结构层15进行刻蚀的过程中，使得第一金属薄膜层151、第二金属薄膜层152和电解质溶液形成原电池，并以第二金属薄膜层152为该原电池的阳极，从而降低了第一金属薄膜层151的腐蚀速率，满足了窄沟道薄膜晶体管的应用需求。
下面对本申请实施例的阵列基板100的制备方法进行详细的阐述。
步骤S101：提供一基板11。
请参阅图2A。基板11可以为硬性基板，如玻璃基板。随后转入步骤S102。
步骤S102：在基板11上形成图案化的第一金属结构层12，第一金属结构层12包括依次形成的第四金属薄膜层121、第五金属薄膜层122和第六金属薄膜层123，如图2B所示。
具体的，步骤S102包括以下步骤：
步骤S1021：在基板11上形成缓冲层(图中未示出)；
步骤S1022：在缓冲层上依次形成第四金属薄膜层121、第五金属薄膜层122和第六金属薄膜层123，以形成第一金属结构层12；
步骤S1023：对第一金属结构层12进行图案化处理，以至少形成栅极。
在步骤S1021中，首先使用纯水或热硫酸等清洗液将基板11洗净，随后采用化学气相沉积法在基板11上沉积无机材料以形成缓冲层。
在步骤S1022中，采用物理气相沉积法在缓冲层上依次形成第四金属薄膜层121、第五金属薄膜层122和第六金属薄膜层123，以形成第一金属结构层12。
在步骤S1023中，通过湿法刻蚀工艺形成图案化的第一金属结构层12，以至少形成栅极。
具体的，采用电解质溶液对第一金属结构层12进行刻蚀处理，以形成图案化的第一金属结构层12。其中，图案化的第一金属结构层12包括栅极以及其他金属导线(图中未示出)。
可选的，电解质溶液为过氧化氢系刻蚀液或酸性刻蚀液。在一些实施例中，电解质溶液也可以为铵盐类刻蚀液。另外，电解质溶液的种类还可以根据被刻蚀膜层的材料进行选择，在此不再赘述。
可选的，第五金属薄膜层122的材料为铜、金、银或铝。第四金属薄膜层121和第六金属薄膜层123的材料均为钼、钛或镍中的一种或几种的组合。
进一步的，在采用电解质溶液对第一金属结构层12进行刻蚀的过程中，第四金属薄膜层121、第五金属薄膜层122和电解质溶液形成原电池，第四金属薄膜层121为阳极；第五金属薄膜层122、第六金属薄膜层123和电解质溶液形成原电池，第六金属薄膜层123为阳极。
以第五金属薄膜层122的材料为铜，第四金属薄膜层121和第六金属薄膜层123的材料均为钼/钛合金为例。在第一金属结构层12的刻蚀过程中，铜、电解质溶液和钼/钛合金组成两组原电池。在该原电池中，由于钼/钛合金的化学电极电位高于铜的化学电极电位，使得钼/钛合金作为阳极发生氧化反应，铜作为阴极被保护起来，从而使铜的化学腐蚀速率降低。
另一方面，当第五金属薄膜层122的材料为铜时，由于铜与无机膜层之间的附着力较差，因而在后续热制程中易导致第五金属薄膜层122的脱落。上述方法通过将第四金属薄膜层121形成于第五金属薄膜层122靠近基板的一侧，可以增强第五金属薄膜层122与无机膜层如缓冲层之间的附着力。
此外，上述方法通过在第五金属薄膜层122靠近半导体层14的一侧形成第六金属薄膜层123，进而在采用电解质溶液对第一金属结构层12进行刻蚀的过程中，使得第五金属薄膜层122、第六金属薄膜层123和电解质溶液形成原电池，第五金属薄膜层122作为该原电池的阴极发生还原反应，进而减少了第五金属薄膜层122中的金属离子数量，降低了金属离子向绝缘层13扩散的几率，从而保证了半导体层14的导电性，提高了薄膜晶体管器件的性能。
需要说明的是，在一些实施例中，也可以仅在缓冲层上依次形成第四金属薄膜层121和第五金属薄膜层122，以形成第一金属结构层12，本实施例不能理解为对本申请的限制。随后转入步骤S103。
步骤S103：在基板11上形成绝缘层13。
请参阅图2C。具体的，采用化学气相沉积法在缓冲层上沉积无机材料以形成绝缘层13。绝缘层13覆盖第一金属结构层12。随后转入步骤S104。
步骤S104：在基板11上形成半导体层14。
请参阅图2D。具体的，采用化学气相沉积法在绝缘层13上沉积半导体层14。可选的，半导体层14的材料为铟镓锌氧化物。接着，对沉积完成的绝缘层13和半导体层14进行高温退火处理。随后转入步骤S105。
步骤S105：在半导体层14上形成第二金属结构层15，第二金属结构层15包括依次形成的第三金属薄膜层153、第一金属薄膜层151和第二金属薄膜层152。
请参阅图2E。具体的，采用溅镀工艺在半导体层14上依次形成第三金属薄膜层153、第一金属薄膜层151和第二金属薄膜层152，以形成第二金属结构层15。
可选的，第一金属薄膜层151的材料为铜。另外，在一些实施例中，第一金属薄膜层151的材料还可以为金、银或铝，本申请对此不作限定。
可选的，第二金属薄膜层152和第三金属薄膜层153的材料均为钼、钛或镍中的一种或几种的组合。
第一金属薄膜层151、第二金属薄膜层152和第三金属薄膜层153组成的三层结构可以减小第二金属结构层15的电阻，有效提高了第二金属结构层15的导电性，从而提高了薄膜晶体管的性能。随后转入步骤S106。
步骤S106：采用电解质溶液对第二金属结构层15和半导体层14进行刻蚀，以形成图案化的第二金属结构层15和半导体层14，图案化的第二金属结构层15包括源极15a和漏极15b，如图2F所示；其中，第一金属薄膜层151、第二金属薄膜层152和电解质溶液形成原电池，第二金属薄膜层152为阳极。
请一并参阅图3和图4A-4D。其中，图3为本申请实施例提供的阵列基板的制备方法中步骤S106的流程示意图，图4A-4D为本申请实施例提供的阵列基板的制备方法中步骤S1061至步骤S1066依次得到的结构示意图。
具体的，步骤S106包括以下步骤：
步骤S1061：在第二金属结构层15上形成一光阻层18；
步骤S1062：采用掩模板对光阻层18进行图案化处理，至少形成对应于第二金属结构层15的源极设置区域和漏极设置区域的第一部分181、以及对应于源极设置区域和漏极设置区域之间的沟道设置区域的第二部分182，第一部分181的厚度大于第二部分的厚度182；
步骤S1063：以图案化的光阻层18为掩模，采用电解质溶液对第二金属结构层15和半导体层14进行刻蚀，以形成图案化的半导体层14和初步图案化的第二金属结构层15；
步骤S1064：灰化图案化的光阻层18，薄化第一部分181并去除第二部分182，裸露出位于沟道设置区域的第二金属结构层15；
步骤S1065：采用电解质溶液对初步图案化的第二金属结构层15进行刻蚀，以至少形成源极15a、漏极15b以及源极15a和漏极15b之间的沟道15c；其中，在电解质溶液对初步图案化的第二金属结构层15进行刻蚀的过程中，第一金属薄膜层151、第二金属薄膜层152和电解质溶液形成原电池，第二金属薄膜层152为阳极；
步骤S1066：去除光阻层18。
在步骤S1061中，采用涂覆工艺在第二金属结构层15上涂覆光刻胶以形成光阻层18，如图4A所示。
在步骤S1062中，采用灰阶色调光罩或半色调光罩对光阻层18进行图案化处理，以形成光阻层18的第一部分181和第二部分182，如图4B所示。
可以理解的是，图案化处理后的光阻层18还可以包括位于第一部分181和第二部分182之外的其他部分，例如与源极15a和漏极15b同层设置的其他金属导线所对应的部分(图中未示出)，在此不再赘述。
需要说明的是，第一部分181和第二部分182的具体厚度可以根据实际情况进行设定，本实施例不能理解为对本申请的限制。
在步骤S1063中，在对第二金属结构层15进行刻蚀之后，采用电解质溶液对半导体层14进行刻蚀，以形成图案化的半导体层14。
请参阅图4C。具体的，以图案化的光阻层18为掩模，并以电解质溶液为刻蚀液对第二金属结构层15及半导体层14进行第一次图案化处理，以形成图案化的半导体层14和初步图案化的第二金属结构层15。
进一步的，在采用电解质溶液对第二金属结构层15进行刻蚀的过程中，第一金属薄膜层151、第二金属薄膜层152和电解质溶液形成原电池，第二金属薄膜层152为阳极。
具体的，当第一金属薄膜层151的材料为铜，第二金属薄膜层153的材料为钼/钛合金时，铜、电解质溶液和钼/钛合金组成原电池。在该原电池中，由于钼/钛合金的化学电极电位高于铜的化学电极电位，使得钼/钛合金作为阳极发生氧化反应，铜作为阴极被保护起来，从而抑制了铜的化学腐蚀速率，降低了铜在远离半导体层14一侧的腐蚀程度。
进一步的，在采用电解质溶液对第二金属结构层15进行刻蚀时，第一金属薄膜层151、第三金属薄膜层153和电解质溶液形成原电池，第三金属薄膜层153为阳极。
具体的，当第一金属薄膜层151的材料为铜，第三金属薄膜层153的材料为钼/钛合金时，钼/钛合金、电解质溶液和铜组成原电池。在该原电池中，由于钼/钛合金的化学电极电位高于铜的化学电极电位，使得钼/钛合金作为阳极发生氧化反应，铜作为阴极被保护起来，从而抑制了铜的化学腐蚀速率，降低了铜在靠近半导体层14一侧的腐蚀程度。
由此，在第三金属薄膜层153、第一金属薄膜层151和第二金属薄膜层152组成的三层膜层结构中，分别形成了第一金属薄膜层151、电解质溶液和第二金属薄膜层152以及第三金属薄膜层153、电解质溶液和第一金属薄膜层151的原电池结构，并分别以第二金属薄膜层152及第三金属薄膜层153作为原电池的阳极，进一步达到了对铜的化学腐蚀的抑制效果。
在步骤S1064中，灰化图案化的光阻层18，薄化第一部分181并去除第二部分182，裸露出位于沟道设置区域的第二金属结构层15。
在步骤S1065中，以电解质溶液为刻蚀液，对初步图案化的第二金属结构层15进行刻蚀处理，以形成源极15a、漏极15b以及位于源极15a和漏极15b之间的沟道15c，如图4D所示。
需要说明的是，在对初步图案化的第二金属结构层15进行刻蚀之后，还可以形成除源极15a、漏极15b以及源极15a和漏极15b之间的沟道15c以外的其他金属导线(图中未示出)，在此不再赘述。
在第一金属薄膜层151、电解质溶液和第二金属薄膜层152形成的原电池中，第二金属薄膜层152作为阳极被氧化，使得第一金属薄膜层151的腐蚀速率降低，进而减小了第一金属薄膜层151的损失程度。因此，在源极15a和漏极15b之间的沟道15c设计过程中，在保证薄膜晶体管导电性能的前提下，可以进一步缩小沟道15c的尺寸，以满足窄沟道薄膜晶体管的应用需求。
进一步的，在本申请实施例中，第二金属薄膜层152的厚度小于第三金属薄膜层153的厚度。
可选的，第二金属薄膜层152的厚度为50-200埃。第三金属薄膜层153的厚度为100-800埃。另外，第二金属薄膜层152及第三金属薄膜层153的具体厚度还可以根据实际情况进行设定，本申请对此不作限定。
可以理解的是，以第一金属薄膜层151的材料为铜、第二金属薄膜层152和第三金属薄膜层153的材料为钼/钛合金为例，由于铜在刻蚀液中的腐蚀速率远远大于钼/钛合金的腐蚀速率，尽管钼/钛合金对铜的刻蚀具有抑制作用，但铜的化学腐蚀仍占主导地位。
本申请通过将第二金属薄膜层152的厚度设置为小于第三金属薄膜层153的厚度，使得第二金属薄膜层152的腐蚀速率小于第三金属薄膜层153的腐蚀速率，降低了第一金属薄膜层151向内凹陷的几率，进而降低了第二金属结构层15作为金属导线时而产生的断线风险，提高了薄膜晶体管的导电性能。
在步骤S1066中，去除光阻层18。随后转入步骤S107。
步骤S107：在基板11上形成图案化的保护层16，保护层16覆盖第二金属结构层15。
请参阅图2G。具体的，采用化学气相沉积法在绝缘层13上沉积无机材料以形成保护层16。其中，保护层16覆盖半导体层14、源极15a和漏极15b。
接着，通过光刻工艺对位于漏极15b上方的部分保护层16进行图案化处理，并形成对应于漏极15b的过孔(图中未标识)，该过孔裸露出漏极15b。随后转入步骤S108。
步骤S108：在保护层16上形成图案化的像素电极层17，像素电极层17电连接于漏极15b。
请参阅图2H。具体的，采用气相沉积法在保护层16的表面沉积导电材料以形成像素电极层17。接着，通过光刻工艺形成图案化的像素电极层17，以至少形成像素电极。像素电极通过保护层16中的过孔电连接于漏极15b。
这样便完成了本申请实施例的阵列基板100的制备方法。
本申请实施例提供的阵列基板100的制备方法通过在第一金属薄膜层151远离半导体层14的一侧形成第二金属薄膜层152，进而在采用电解质溶液对第二金属结构层15进行刻蚀的过程中，使得第一金属薄膜层151、第二金属薄膜层152和电解质溶液形成原电池，并以第二金属薄膜层152为该原电池的阳极，从而降低了第一金属薄膜层151的腐蚀速率，减小了第一金属薄膜层151在靠近源极15a和漏极15b之间的沟道一侧的损失程度，满足了窄沟道薄膜晶体管的应用需求。
请参阅图5，图5为本申请实施例提供的薄膜晶体管200的结构示意图。
本申请实施例提供一种薄膜晶体管200，其包括基板21、第一金属结构层22、绝缘层23、半导体层24、第二金属结构层25、保护层26和像素电极层27。其中，第一金属结构层22和基板21之间还包括缓冲层(图中未标识)。
具体的，第一金属结构层22设置在基板21上。第一金属结构层22包括依次设置的第四金属薄膜层221、第五金属薄膜层222和第六金属薄膜层223。
绝缘层23设置在基板21上并覆盖第一金属结构层22。半导体层24设置在绝缘层23上。第二金属结构层25设置在半导体层24上。
具体的，第二金属结构层25包括依次设置的第一金属薄膜层251、第二金属薄膜层252和第三金属薄膜层253，且第三金属薄膜层253的厚度小于第一金属薄膜层251的厚度。
在采用电解质溶液对第二金属结构层25进行图案化处理时，第二金属薄膜层252在刻蚀液中的腐蚀速率大于第一金属薄膜层251及第三金属薄膜层253的腐蚀速率，上述设置通过将第三金属薄膜层253的厚度设置为小于第一金属薄膜层251的厚度，使得第三金属薄膜层253的腐蚀速率小于第一金属薄膜层251的腐蚀速率，降低了第二金属薄膜层252向内凹陷的几率，进而降低了第二金属结构层25作为金属导线时产生的断线风险，提高了薄膜晶体管的导电性能。
进一步的，图案化后的第二金属结构层25包括源极25a和漏极25b，源极25a和漏极25b之间形成有沟道(图中未标识)。
保护层26设置在基板21上并覆盖第二金属结构层25。具体的，保护层26设置在绝缘层23上并覆盖半导体层24、源极25a和漏极25b。保护层26上开设有裸露出漏极25b的过孔(图中未标识)。
像素电极层27设置在保护层26上。像素电极层27包括像素电极，像素电极通过保护层26中的过孔电连接于漏极25b。
另外，本实施例的阵列基板的制备方法与上述实施例的阵列基板的制备方法一致，具体请参照上述实施例的阵列基板的制备方法。
相较于现有技术的阵列基板的制备方法，本申请的阵列基板的制备方法通过在第一金属薄膜层远离半导体层的一侧形成第二金属薄膜层，进而在采用电解质溶液对第二金属结构层进行刻蚀的过程中，使得第一金属薄膜层、第二金属薄膜层和电解质溶液形成原电池，并以第二金属薄膜层为该原电池的阳极，从而降低了第一金属薄膜层的腐蚀速率，满足了窄沟道薄膜晶体管的应用需求。
以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (11)
1.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供一基板；
在所述基板上形成图案化的第一金属结构层；
在所述基板上形成绝缘层；
在所述基板上形成半导体层；
在所述半导体层上形成第二金属结构层，所述第二金属结构层包括依次形成的第一金属薄膜层和第二金属薄膜层；
采用电解质溶液对所述第二金属结构层进行刻蚀，以形成图案化的所述第二金属结构层，图案化的所述第二金属结构层包括源极和漏极；其中，所述第一金属薄膜层、所述第二金属薄膜层和所述电解质溶液形成原电池，所述第二金属薄膜层为阳极。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述半导体层上形成第二金属结构层，包括以下步骤：
采用溅镀工艺在所述半导体层上依次形成第三金属薄膜层、所述第一金属薄膜层和所述第二金属薄膜层，以形成所述第二金属结构层；
在所述采用电解质溶液对所述第二金属结构层进行刻蚀，以形成图案化的所述第二金属结构层的步骤中，所述第一金属薄膜层、所述第三金属薄膜层和所述电解质溶液形成原电池，所述第三金属薄膜层为阳极。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述第二金属薄膜层的厚度小于所述第三金属薄膜层的厚度。
4.根据权利要求2所述的阵列基板的制备方法，其特征在于，采用电解质溶液对所述第二金属结构层进行刻蚀，以形成图案化的所述第二金属结构层，包括以下步骤：
在所述第二金属结构层上形成一光阻层；
采用掩模板对所述光阻层进行图案化处理，至少形成对应于所述第二金属结构层的源极设置区域和漏极设置区域的第一部分、以及对应于所述源极设置区域和所述漏极设置区域之间的沟道设置区域的第二部分，所述第一部分的厚度大于所述第二部分的厚度；
以图案化的所述光阻层为掩模，采用所述电解质溶液对所述第二金属结构层进行刻蚀，以形成初步图案化的所述第二金属结构层；
灰化图案化的所述光阻层，薄化所述第一部分并去除所述第二部分，裸露出位于所述沟道设置区域的所述第二金属结构层；
采用所述电解质溶液对所述初步图案化的所述第二金属结构层进行刻蚀，以至少形成所述源极、所述漏极以及所述源极和所述漏极之间的沟道；其中，在所述电解质溶液对所述初步图案化的所述第二金属结构层进行刻蚀的过程中，所述第一金属薄膜层、所述第二金属薄膜层和所述电解质溶液形成原电池，所述第二金属薄膜层为阳极；
去除所述光阻层。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述采用电解质溶液对所述第二金属结构层进行刻蚀的步骤之后，还包括：
采用所述电解质溶液对所述半导体层进行刻蚀，以形成图案化的所述半导体层。
6.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述基板上形成图案化的第一金属结构层，包括以下步骤：
在所述基板上依次形成第四金属薄膜层、第五金属薄膜层和第六金属薄膜层，以形成所述第一金属结构层；
采用电解质溶液刻蚀所述第一金属结构层，以形成图案化的所述第一金属结构层；其中，所述第四金属薄膜层、所述第五金属薄膜层和所述电解质溶液形成原电池，所述第四金属薄膜层为阳极，所述第五金属薄膜层、所述第六金属薄膜层和所述电解质溶液形成原电池，所述第六金属薄膜层为阳极。
7.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述形成图案化的所述第二金属结构层的步骤之后，还包括：
在所述基板上形成图案化的保护层，所述保护层覆盖所述第二金属结构层；
在所述保护层上形成图案化的像素电极层，所述像素电极层电连接于所述漏极。
8.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述电解质溶液为过氧化氢系刻蚀液。
9.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第一金属薄膜层的材料为铜。
10.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第二金属薄膜层的材料为钼、钛或镍中的一种或几种的组合。
11.一种阵列基板，其特征在于，包括：
基板；
第一金属结构层，所述第一金属结构层设置在所述基板上；
绝缘层，所述绝缘层设置在所述基板上并覆盖所述第一金属结构层；
半导体层，所述半导体层设置在所述绝缘层上；以及
第二金属结构层，所述第二金属结构层设置在所述半导体层上；其中，所述第二金属结构层包括依次设置的第一金属薄膜层、第二金属薄膜层和第三金属薄膜层，且所述第三金属薄膜层的厚度小于所述第一金属薄膜层的厚度。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911048962.3A CN110854069A (zh) | 2019-10-31 | 2019-10-31 | 阵列基板的制备方法及阵列基板 |
| US16/621,996 US11411026B2 (en) | 2019-10-31 | 2019-11-15 | Method for manufacturing array substrate and array substrate |
| PCT/CN2019/118661 WO2021082089A1 (zh) | 2019-10-31 | 2019-11-15 | 阵列基板的制备方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911048962.3A CN110854069A (zh) | 2019-10-31 | 2019-10-31 | 阵列基板的制备方法及阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110854069A true CN110854069A (zh) | 2020-02-28 |
Family
ID=69599313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911048962.3A Pending CN110854069A (zh) | 2019-10-31 | 2019-10-31 | 阵列基板的制备方法及阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110854069A (zh) |
| WO (1) | WO2021082089A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111697007A (zh) * | 2020-06-08 | 2020-09-22 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
| CN112259558A (zh) * | 2020-10-15 | 2021-01-22 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354810A (ja) * | 1998-06-11 | 1999-12-24 | Casio Comput Co Ltd | 表示パネル及びその製造方法 |
| CN103608856A (zh) * | 2011-07-19 | 2014-02-26 | 夏普株式会社 | 元件基板的制造方法 |
| CN104716198A (zh) * | 2015-03-25 | 2015-06-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示装置 |
| CN105908188A (zh) * | 2016-05-23 | 2016-08-31 | 杭州格林达化学有限公司 | 一种用于tft铜钼叠层的双氧水系蚀刻液 |
| CN108878445A (zh) * | 2018-06-11 | 2018-11-23 | 深圳市华星光电技术有限公司 | Tft基板及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101388413B (zh) * | 2007-09-10 | 2011-10-26 | 奇美电子股份有限公司 | 薄膜晶体管及其制造方法与应用其的液晶显示面板 |
| CN101770982B (zh) * | 2009-01-04 | 2013-10-02 | 上海天马微电子有限公司 | 液晶显示器、液晶显示器基板及其形成方法 |
| CN102033343B (zh) * | 2009-09-25 | 2012-09-19 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
-
2019
- 2019-10-31 CN CN201911048962.3A patent/CN110854069A/zh active Pending
- 2019-11-15 WO PCT/CN2019/118661 patent/WO2021082089A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354810A (ja) * | 1998-06-11 | 1999-12-24 | Casio Comput Co Ltd | 表示パネル及びその製造方法 |
| CN103608856A (zh) * | 2011-07-19 | 2014-02-26 | 夏普株式会社 | 元件基板的制造方法 |
| CN104716198A (zh) * | 2015-03-25 | 2015-06-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示装置 |
| CN105908188A (zh) * | 2016-05-23 | 2016-08-31 | 杭州格林达化学有限公司 | 一种用于tft铜钼叠层的双氧水系蚀刻液 |
| CN108878445A (zh) * | 2018-06-11 | 2018-11-23 | 深圳市华星光电技术有限公司 | Tft基板及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111697007A (zh) * | 2020-06-08 | 2020-09-22 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
| CN112259558A (zh) * | 2020-10-15 | 2021-01-22 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021082089A1 (zh) | 2021-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5244295B2 (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| JP4166105B2 (ja) | 半導体装置およびその製造方法 | |
| CN106935658B (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN110071176B (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 | |
| CN102646699A (zh) | 一种氧化物薄膜晶体管及其制备方法 | |
| JP2007157916A (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| WO2021022594A1 (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
| CN111584509B (zh) | 显示面板及其制备方法、显示装置 | |
| WO2015027588A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| US20210408053A1 (en) | Array substrate and manufacturing method thereof | |
| CN110854069A (zh) | 阵列基板的制备方法及阵列基板 | |
| WO2022116313A1 (zh) | 一种阵列基板、显示面板及其制备方法 | |
| CN113345837A (zh) | 一种显示面板的制作方法及显示面板 | |
| US11489052B2 (en) | Thin film transistor, manufacturing method of thin film transistor and display device | |
| CN112909200B (zh) | 显示面板及显示面板的制备方法 | |
| JPH0766417A (ja) | 半導体装置およびその製造方法および加工方法 | |
| WO2015085733A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN112309847A (zh) | 显示面板及其制作方法 | |
| US11411026B2 (en) | Method for manufacturing array substrate and array substrate | |
| TWI819592B (zh) | 半導體裝置及其製作方法 | |
| TWI272725B (en) | Method of fabricating TFT array substrate and metal layer thereof | |
| CN212750898U (zh) | 一种oled显示装置 | |
| JPH06216156A (ja) | Ｍｉｓ型半導体装置とその作製方法 | |
| JP2570139B2 (ja) | 半導体装置の埋め込み配線の形成方法 | |
| CN111128876A (zh) | 一种阵列基板的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200228 |
|
| WD01 | Invention patent application deemed withdrawn after publication |