KR101812176B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR101812176B1
KR101812176B1 KR1020110048159A KR20110048159A KR101812176B1 KR 101812176 B1 KR101812176 B1 KR 101812176B1 KR 1020110048159 A KR1020110048159 A KR 1020110048159A KR 20110048159 A KR20110048159 A KR 20110048159A KR 101812176 B1 KR101812176 B1 KR 101812176B1
Authority
KR
South Korea
Prior art keywords
pixel
compensation
electrode
power supply
lines
Prior art date
Application number
KR1020110048159A
Other languages
English (en)
Other versions
KR20120129704A (ko
Inventor
박동욱
강기녕
최덕영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110048159A priority Critical patent/KR101812176B1/ko
Priority to US13/397,563 priority patent/US9305478B2/en
Publication of KR20120129704A publication Critical patent/KR20120129704A/ko
Application granted granted Critical
Publication of KR101812176B1 publication Critical patent/KR101812176B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/341—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using temporal multiplexing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

유기 발광 표시 장치는 제1 필드 중 동시에 발광하는 복수의 화소를 포함하는 제1 그룹 화소, 상기 제1 필드와 다른 제2 필드 중 동시에 발광하는 복수의 화소를 포함하는 제2 그룹 화소, 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 연결되어 있는 복수의 제1 스캔 라인 및 복수의 제2 스캔 라인, 및 상기 제1 그룹 화소 각각에 제1 전원 전압을 공급하는 복수의 제1 전원 라인 및 상기 제2 그룹 화소 각각에 제2 전원 전압을 공급하는 복수의 제2 전원 라인을 포함하고, 상기 복수의 제1 전원 라인 및 상기 복수의 제2 전원 라인은 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각의 저장 커패시터의 일 전극과 연결되고, 상기 제1 전원 전압은 상기 제1 그룹 화소가 동시에 발광하는 제1 기간 동안 제1 레벨의 전압으로 공급되고, 상기 제2 전원 전압은 상기 제2 그룹 화소가 동시에 발광하는 상기 제1 기간과 다른 제2 기간 동안 제2 레벨의 전압으로 공급된다.

Description

유기 발광 표시 장치{ORGANC LIGHT EMITTING DIODE DISPLAY}
본 발명은 유기 발광 표시 장치에 관한 것으로, 특히 액티브 매트릭스(Active Matrix) 타입의 표시 장치와 그에 포함되는 표시 패널의 설계에 관한 것이다.
근래에 와서, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 평판 장치로는 액정 표시 장치(Liquid Crystal Display: LCD), 전계 방출 표시 장치(Field Emission Display: FED), 플라즈마 표시 패널(Plasma Display Panel: PDP) 및 유기 발광 표시 장치(Organic Light Emitting Display Device) 등이 있다.
평판 표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode, OLED)를 이용하여 영상을 표시하는 것으로서, 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되고 발광효율, 휘도 및 시야각이 뛰어난 장점이 있어 주목 받고 있다.
통상적으로, 유기 발광 표시 장치는 유기 발광 다이오드를 구동하는 방식에 따라 패시브 매트릭스형 유기 발광 표시 장치(PMOLED)와 액티브 매트릭스형 유기 발광 표시 장치(AMOLED)로 분류된다.
패시브 메트릭스형은 양극과 음극을 서로 직교하도록 형성하고 음극 라인과 양극 라인을 선택하여 구동하는 방식이고, 액티브 메트릭스형은 박막 트랜지스터와 커패시터를 각 픽셀 내에 집적하여 커패시터 용량에 의해 전압을 유지하도록 하는 구동 방식이다. 패시브 메트릭스형은 구조가 간단하고 염가이지만 대형 또는 고정밀도의 패널 실현이 곤란하다. 반면, 액티브 메트릭스형은 대형 및 고정밀도의 패널 실현이 가능하지만 그 제어방법이 기술적으로 어렵고 비교적 고가라는 문제가 있다.
해상도, 콘트라스트, 동작속도의 관점에서 단위 화소마다 선택하여 점등하는 액티브 매트릭스형 유기 발광 표시 장치(AMOLED)가 주류가 되고 있다.
액티브 매트릭스형 유기 발광 표시 장치는 일반적으로 매트릭스 형태로 배열된 화소마다 유기 발광 다이오드를 구동시키기 위하여 복수의 트랜지스터들, 커패시터, 스캔 라인, 데이터 라인, 및 하나 이상의 전원 라인 등을 포함하는 표시 패널과 이를 구동하는 구동 장치를 포함한다.
이러한 유기 발광 표시 장치는 최근 들어 표시 패널이 대형화되고 3차원 입체 영상이 구현되도록 고집적화 및 고정밀도가 요구되므로, 표시 패널 설계를 복잡하지 않게 배열하면서도 다양한 구동 방식에 적용할 수 있는 표시 패널의 설계가 필요하다.
특히 입체 영상을 표시하는 유기 발광 표시 장치의 경우, 1초에 제1 시점(view point)용 영상과 제2 시점용 영상을 교대로 표시해야 하기 때문에 평면 영상을 구현할 때에 비하여 구동 주파수가 적어도 2배 이상 높아야 한다.
이를 위하여 한 프레임 내에 각 시점의 영상 데이터를 기입(programming)하기 위한 주사(scan) 기간과 기입된 영상 데이터에 따라 발광하는 발광 기간을 모두 포함하여야 하는데, 주사 기간 동안 전체 표시 패널을 주사하고 영상 데이터를 기입하기 위해 높은 구동 주파수로 동작하는 드라이버가 필요하다. 높은 구동 주파수의 드라이버는 생산 단가를 증가시키는 원인이 된다.
더구나 표시 패널의 사이즈가 증가하고, 그 해상도가 증가할수록 표시 패널의 RC 지연이 증가하여 영상 데이터 기입이 어려워진다.
따라서 표시 패널의 일정 사이즈 내에서 구동 주파수의 별도의 증가 없이도 평면 영상이나 입체 영상을 표시할 수 있는 유기 발광 표시 장치와 그의 구동을 위하여 사용되는 표시 패널의 설계가 필요하다.
본 발명은 구동 주파수의 별도의 증가 없이 입체 영상 또는 평면 영상을 표시할 수 있는 유기 발광 표시 장치와 그의 구동을 위해 설계된 표시 패널을 제공하고자 한다.
본 발명의 일 측면에 따른 유기 발광 표시 장치는, 제1 필드 중 동시에 발광하는 복수의 화소를 포함하는 제1 그룹 화소, 상기 제1 필드와 다른 제2 필드 중 동시에 발광하는 복수의 화소를 포함하는 제2 그룹 화소, 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 연결되어 있는 복수의 제1 스캔 라인 및 복수의 제2 스캔 라인, 및 상기 제1 그룹 화소 각각에 제1 전원 전압을 공급하는 복수의 제1 전원 라인 및 상기 제2 그룹 화소 각각에 제2 전원 전압을 공급하는 복수의 제2 전원 라인을 포함한다. 이때, 상기 복수의 제1 전원 라인 및 상기 복수의 제2 전원 라인은 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각의 저장 커패시터의 일 전극과 연결되고, 상기 제1 전원 전압은 상기 제1 그룹 화소가 동시에 발광하는 제1 기간 동안 제1 레벨의 전압으로 공급된다. 또한, 상기 제2 전원 전압은 상기 제2 그룹 화소가 동시에 발광하는 상기 제1 기간과 다른 제2 기간 동안 제2 레벨의 전압으로 공급된다.
상기 제1 레벨의 전압과 상기 제2 레벨의 전압은 동일한 레벨일 수 있으나, 이에 반드시 제한되는 것은 아니다.
상기 제1 레벨의 전압과 상기 제2 레벨의 전압은, 상기 복수의 제1 스캔 라인과 상기 복수의 제2 스캔 라인을 통해 복수의 주사 신호가 전달되는 주사 기간 동안의 상기 제1 전원 전압 레벨 및 상기 제2 전원 전압 레벨과 다를 수 있다.
한편, 상기 복수의 제1 전원 라인 및 상기 복수의 제2 전원 라인이 형성된 방향과 상기 저장 커패시터의 일 전극이 연결되는 방향은 서로 수직일 수 있다.
상기 복수의 제1 전원 라인 및 상기 복수의 제2 전원 라인은 상기 복수의 화소의 행 방향 또는 열 방향으로 교대로 형성될 수 있으나, 이러한 형태에 제한되지 않는다.
상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각은, 상기 저장 커패시터의 일 전극에 연결되고, 상기 저장 커패시터의 일 전극에 공급되는 상기 제1 전원 전압 및 상기 제2 전원 전압을 각각 전달하는 적어도 하나의 전원 연결 배선을 포함한다.
상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각은, 상기 복수의 제1 스캔 라인 및 상기 복수의 제2 스캔 라인과 교차하고, 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 영상 데이터 신호를 전달하는 적어도 하나 이상의 데이터 라인을 포함한다.
상기 영상 데이터 신호는 입체 영상 데이터 신호로서, 좌안 영상 데이터 신호 또는 우안 영상 데이터 신호일 수 있다. 그러면 한 프레임 기간 중 좌안 영상 데이터 신호에 따라 좌안 영상이 표시되는 기간 동안 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각이 별개의 제1 기간 및 제2 기간 동안 동시에 발광한다. 그리고 이어서, 한 프레임 기간 중 우안 영상 데이터 신호에 따라 우안 영상이 표시되는 기간 동안 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각이 별개의 제1-1 기간 및 제2-1 기간 동안 동시에 발광한다.
상기 데이터 라인은 복수의 제1 전원 라인 및 복수의 제2 전원 라인과 각각 평행하게 이격되어 형성될 수 있으나, 이에 한정되지 않는다.
상기 복수의 제1 스캔 라인 및 상기 복수의 제2 스캔 라인은 상기 복수의 화소의 행 방향 또는 열 방향으로 교대로 형성될 수 있으나, 이에 한정되지 않는다.
상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각의 구동 트랜지스터 문턱 전압을 보상하는 동작을 제어하는 제1 보상제어신호 및 제2 보상제어신호가 전달되는 복수의 제1 보상 라인 및 복수의 제2 보상 라인, 및 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 연결되고, 상기 복수의 제1 보상 라인 및 상기 복수의 제2 보상 라인 각각을 통해 전달되는 상기 제1 보상제어신호 및 상기 제2 보상제어신호를 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 전달하는 복수의 제1 보상 제어 연결선 및 복수의 제2 보상 제어 연결선을 더 포함할 수 있다.
상기 구동 트랜지스터 문턱 전압을 보상하는 기간은 상기 유기 발광 표시 장치의 복수의 제1 스캔 라인과 복수의 제2 스캔 라인을 통해 복수의 주사 신호가 전달되는 주사 기간보다 이전일 수 있다.
상기 복수의 제1 보상 라인 및 상기 복수의 제2 보상 라인 각각은, 상기 유기 발광 표시 장치의 복수의 제1 전원 라인 및 복수의 제2 전원 라인 각각과 평행하게 이격되어 형성될 수 있으나, 이에 한정되지 않는다.
상기 복수의 제1 보상 라인 및 상기 복수의 제2 보상 라인 각각은, 상기 유기 발광 표시 장치의 복수의 제1 스캔 라인 및 복수의 제2 스캔 라인 각각과 교차되어 형성될 수 있으나, 이에 한정되지 않는다.
상기 복수의 제1 보상 라인 및 상기 복수의 제2 보상 라인이 형성된 방향과 상기 복수의 제1 보상 제어 연결선 및 상기 복수의 제2 보상 제어 연결선이 형성된 방향은 서로 수직일 수 있다.
상기 복수의 제1 보상 라인 및 상기 복수의 제2 보상 라인은 복수의 화소의 행 방향 또는 열 방향으로 교대로 형성될 수 있으나, 이에 제한되지 않는다.
상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각은, 유기발광소자로 이루어진 발광부 및 상기 발광부에 영상 데이터 신호에 따른 구동 전류를 공급하는 회로부를 포함하는 적어도 하나의 부화소를 포함할 수 있다. 상기 부화소는 R, G, B 부화소이다. 상기 부화소 각각의 저장 커패시터의 일 전극은 상호 연결되어 있다. 그리고 소정의 부화소의 저장 커패시터의 일 전극과 구동 소스 전극을 연결하는 전원 연결 배선에, 다른 인접한 화소 내 부화소의 저장 커패시터의 일 전극이 접속되어 있으므로, 화소 행에 포함된 복수의 화소들의 저장 커패시터의 일 전극이 모두 연결된 구조가 된다.
상기 발광부는 상기 회로부가 형성되고 난 후, 상기 회로부와 다른 층에 형성될 수 있다.
상기 발광부는, 상기 회로부와 연결되는 제1 전극층, 유기 발광층, 및 제3 전원 전압이 인가되는 제2 전극층을 포함한다.
상기 제3 전원 전압은, 복수의 제1 스캔 라인과 복수의 제2 스캔 라인을 통해 복수의 주사 신호가 전달되는 주사 기간 이전의 소정의 제3 기간 동안 제3 레벨의 전압이다.
상기 제3 레벨의 전압은 상기 제3 기간 동안 제1 그룹 화소 및 제2 그룹 화소 각각에 공급되는 제1 전원 전압 레벨 및 제2 전원 전압 레벨보다 높을 수 있다.
상기 회로부는, 상기 발광부의 제1 전극층과 연결되는 구동 드레인 전극, 구동 게이트 전극, 구동 액티브층, 및 구동 소스 전극을 포함하는 구동 트랜지스터를 포함한다.
상기 회로부는, 스위칭 게이트 전극, 스위칭 액티브층, 스위칭 소스 전극, 및 스위칭 드레인 전극을 포함하는 스위칭 트랜지스터를 포함한다.
상기 회로부는, 보상 게이트 전극, 보상 액티브층, 보상 제1 전극, 및 보상 제2 전극을 포함하는 보상 트랜지스터를 포함한다.
그리고, 상기 회로부는, 저장 커패시터 일 전극 및 저장 커패시터 타 전극을 포함하는 저장 커패시터, 및 제1 보상 커패시터 전극 및 제2 보상 커패시터 전극을 포함하는 보상 커패시터를 포함한다.
상기 저장 커패시터 일 전극은 제1 전원 라인 또는 제2 전원 라인과 교차하는 지점에 적어도 하나의 콘택홀을 통해 연결된다.
상기 저장 커패시터 일 전극은 상기 제1 전원 라인 또는 상기 제2 전원 라인을 통해 공급되는 제1 전원 전압 또는 제2 전원 전압을 상기 구동 소스 전극에 전달하는 적어도 하나의 전원 연결 배선과 중첩하는 지점에 적어도 하나의 콘택홀을 통해 연결된다.
상기 스위칭 게이트 전극은 제1 스캔 라인 또는 제2 스캔 라인에 연결되고, 상기 스위칭 소스 전극은 영상 데이터 신호를 전달하는 데이터 라인에 연결되고, 상기 보상 게이트 전극은 제1 보상 제어 연결선 또는 제2 보상 제어 연결선과 연결된다.
상기 회로부는, 상기 저장 커패시터 일 전극과 상기 구동 소스 전극을 연결하고, 상기 저장 커패시터 일 전극에 전달된 제1 전원 전압 또는 제2 전원 전압을 상기 구동 소스 전극에 전달하는 전원 연결 배선, 상기 저장 커패시터 타 전극, 상기 스위칭 드레인 전극, 및 상기 제1 보상 커패시터 전극을 연결하는 제1 연결 배선, 및 상기 제2 보상 커패시터 전극과 상기 구동 게이트 전극을 연결하는 제2 연결 배선을 더 포함한다.
상기 회로부는, 상기 발광부의 제1 전극층과 상기 구동 그레인 전극을 연결하는 연결부를 더 포함하고, 상기 보상 제1 전극은 상기 연결부에 연결된다.
상기 스위칭 액티브층, 스위칭 소스 전극, 스위칭 드레인 전극, 구동 액티브층, 구동 소스 전극, 구동 드레인 전극, 보상 액티브층, 보상 제1 전극, 보상 제2 전극, 저장 커패시터 타 전극, 및 제1 보상 커패시터 전극은 서로 동일한 제1층에 형성된다.
상기 스위칭 게이트 전극, 구동 게이트 전극, 보상 게이트 전극, 저장 커패시터 일 전극, 및 제2 보상 커패시터 전극은 서로 동일한 제2층에 형성되고, 절연막을 사이에 두고 각각 상기 스위칭 액티브층, 상기 구동 액티브층, 상기 보상 액티브층, 상기 저장 커패시터 타 전극, 및 제1 보상 커패시터 전극 상에 형성된다.
상기 스위칭 게이트 전극에 접속하는 제1 스캔 라인 또는 제2 스캔 라인은 상기 저장 커패시터 일 전극과 상기 제2 보상 커패시터 전극 사이에 이격되어 상기 제2층에 형성된다.
상기 보상 게이트 전극에 접속하는 제1 보상 제어 연결선 또는 제2 보상 제어 연결선은 상기 구동 게이트 전극과 제2 보상 커패시터 전극 사이에 이격되어 상기 제2층에 형성된다.
상기 제2층 상부에 절연막을 사이에 두고, 영상 데이터 신호를 전달하는 데이터 라인, 제1 전원 전압 또는 제2 전원 전압을 공급하는 제1 전원 라인 또는 제2 전원 라인, 제1 보상제어신호 또는 제2 보상제어신호를 전달하는 제1 보상 라인 또는 제2 보상 라인, 상기 제1 전원 전압 또는 상기 제2 전원 전압을 전달하는 전원 연결 배선, 저장 커패시터 타 전극, 스위칭 드레인 전극, 및 제1 보상 커패시터 전극을 연결하는 제1 연결 배선, 및 제2 보상 커패시터 전극과 구동 게이트 전극을 연결하는 제2 연결 배선을 서로 동일한 제3층에 형성한다.
상기 데이터 라인은 스위칭 소스 전극과 중첩된 영역에 콘택홀을 포함한다.
상기 제1 전원 라인 또는 제2 전원 라인은 저장 커패시터의 일 전극과 중첩된 영역에 콘택홀을 포함한다.
상기 제1 보상 라인 또는 제2 보상 라인은 제1 보상 제어 연결선 또는 제2 보상 제어 연결선과 중첩된 영역에 콘택홀을 포함한다.
전원 연결 배선은 상기 저장 커패시터의 일 전극 및 구동 소스 전극과 각각 중첩된 영역에 콘택홀을 포함한다.
제1 연결 배선은 상기 저장 커패시터 타 전극, 상기 스위칭 드레인 전극, 및 상기 제1 보상 커패시터 전극 각각과 중첩된 영역에 콘택홀을 포함한다.
제2 연결 배선은 상기 제2 보상 커패시터 전극과 상기 구동 게이트 전극과 각각 중첩된 영역에 콘택홀을 포함한다.
상기 제1 그룹 화소에 포함된 복수의 화소는 복수의 제1 화소 행을 형성하여 제1 방향으로 배열되고, 상기 제2 그룹 화소에 포함된 복수의 화소는 복수의 제2 화소 행을 형성하여 상기 제1 방향으로 배열되며, 상기 제1 화소 행과 제2 화소 행은 교대로 배열될 수 있다.
상기 제1 그룹 화소에 포함된 복수의 화소 및 상기 제2 그룹 화소에 포함된 복수의 화소는, 각 그룹에 포함된 하나의 화소씩 제1 방향 및 상기 제1 방향과 수직인 제2 방향으로 교대로 배열될 수 있다.
이때 상기 제1 방향으로 교대로 배열되고 서로 인접하는 상기 제1 그룹 화소 및 제2 그룹 화소에서, 상기 하나의 화소마다 발광부의 배치를 기준으로 회로부의 배치가 상기 발광부의 하부 또는 상부로 바뀐다.
또한 상기 제1 방향으로 교대로 배열된 상기 제1 그룹 화소 및 제2 그룹 화소는 두 개의 화소 행이 하나의 제1 스캔 라인 또는 제2 스캔 라인을 공유할 수 있다.
상기 제1 방향으로 교대로 배열된 상기 제1 그룹 화소 및 제2 그룹 화소는 두 개의 화소 열이 하나의 제1 보상 라인 또는 제2 보상 라인을 공유할 수 있다.
한편 상기 제1 그룹 화소에 포함된 복수의 화소는 적어도 두 개 화소로 복수의 제1 화소 영역을 형성하여 제1 방향 및 상기 제1 방향과 수직인 제2 방향으로 배열되고, 상기 제2 그룹 화소에 포함된 복수의 화소는 적어도 두 개 화소로 복수의 제2 화소 영역을 형성하여 상기 제1 방향 및 상기 제2 방향으로 배열되며, 상기 제1 화소 영역과 제2 화소 영역은 교대로 배열될 수 있다.
이때 상기 제1 방향으로 교대로 배열되고 서로 인접하는 상기 제1 화소 영역과 제2 화소 영역에서, 상기 화소 영역마다 발광부의 배치를 기준으로 회로부의 배치가 상기 발광부의 하부 또는 상부로 바뀐다.
상기 제1 방향으로 교대로 배열된 상기 제1 화소 영역과 제2 화소 영역은 두 개의 화소 행이 하나의 제1 스캔 라인 또는 제2 스캔 라인을 공유할 수 있다.
상기 제1 방향으로 교대로 배열된 상기 제1 화소 영역과 제2 화소 영역은 두 개의 화소 열이 하나의 제1 보상 라인 또는 제2 보상 라인을 공유할 수 있다.
상술한 이러한 화소들의 배열 형태는 상술한 실시 형태에 제한되지 않는다.
본 발명의 다른 실시 예에 따른 유기 발광 표시 장치는, 제1 필드 중 동시에 발광하는 복수의 화소를 포함하는 제1 그룹 화소, 상기 제1 필드와 다른 제2 필드 중 동시에 발광하는 복수의 화소를 포함하는 제2 그룹 화소, 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 연결되어 있는 복수의 제1 스캔 라인 및 복수의 제2 스캔 라인, 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 구동 트랜지스터 문턱 전압을 보상하는 동작을 제어하는 제1 보상제어신호 및 제2 보상제어신호를 전달하는 복수의 제1 보상 라인 및 복수의 제2 보상 라인, 상기 복수의 제1 보상 라인 및 상기 복수의 제2 보상 라인 각각에 연결되고, 상기 제1 보상제어신호 및 상기 제2 보상제어신호를 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 전달하는 복수의 제1 보상 제어 연결선 및 복수의 제2 보상 제어 연결선, 및 상기 제1 그룹 화소 각각에 제1 전원 전압을 공급하는 복수의 제1 전원 라인 및 상기 제2 그룹 화소 각각에 제2 전원 전압을 공급하는 복수의 제2 전원 라인을 포함한다.
이때 상기 제1 전원 전압은 상기 제1 그룹 화소가 동시에 발광하는 제1 기간 동안 제1 레벨의 전압으로 공급되고, 상기 제2 전원 전압은 상기 제2 그룹 화소가 동시에 발광하는 상기 제1 기간과 다른 제2 기간 동안 제2 레벨의 전압으로 공급된다. 또한 상기 제1 기간 및 상기 제2 기간 이전의 상기 제1 보상제어신호 및 제2 보상제어신호에 따라 상기 구동 트랜지스터 문턱 전압을 보상하는 제4 기간 및 제5 기간 동안 상기 제1 전원 전압 및 상기 제2 전원 전압은 상기 제1 레벨 및 상기 제2 레벨과 다른 제4 레벨의 전압이다.
상기 제4 레벨은 상기 제1 레벨 및 상기 제2 레벨보다 낮을 수 있다.
상기 복수의 제1 전원 라인 및 상기 복수의 제2 전원 라인은 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각의 저장 커패시터의 일 전극과 연결된다.
상기 제1 레벨의 전압과 상기 제2 레벨의 전압은 동일한 레벨일 수 있으나 이에 반드시 제한되지 않는다.
상기 제1 레벨의 전압과 상기 제2 레벨의 전압은, 상기 복수의 제1 스캔 라인과 상기 복수의 제2 스캔 라인을 통해 복수의 주사 신호가 전달되는 주사 기간 동안의 상기 제1 전원 전압 레벨 및 상기 제2 전원 전압 레벨과 다르다.
상기 제4 기간 및 상기 제5 기간 동안 상기 제1 보상제어신호 및 제2 보상제어신호는 상기 복수의 화소의 트랜지스터를 턴 온 시키는 전압 레벨이다.
상기 제4 기간 및 상기 제5 기간 동안 상기 복수의 제1 스캔 라인과 상기 복수의 제2 스캔 라인을 통해 전달되는 모든 주사 신호는 상기 복수의 화소의 트랜지스터를 턴 온 시키는 전압 레벨인 것을 특징으로 하는 다르다.
상기 제1 기간은, 상기 제2 그룹 화소에 포함된 복수의 화소에 상기 제2 스캔 라인을 통해 주사 신호가 순차로 전달되는 제2 그룹 화소의 주사 기간과 중첩하고, 상기 제2 기간은, 상기 제1 그룹 화소에 포함된 복수의 화소에 상기 제1 스캔 라인을 통해 주사 신호가 순차로 전달되는 제1 그룹 화소의 주사 기간과 중첩한다.
상기 제1 그룹 화소 또는 상기 제2 그룹 화소 각각의 발광부의 제2 전극층에 공급되는 제3 전원 전압은 상기 제4 기간 또는 상기 제5 기간 이전의 소정의 제6 기간 동안 제5 레벨의 전압이다.
상기 제5 레벨의 전압은 상기 제6 기간 동안 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 공급되는 제1 전원 전압 레벨 및 제2 전원 전압 레벨보다 높을 수 있으나, 이에 반드시 제한되지 않는다.
본 발명에 의하면 모션 아티팩트를 감소시킬 수 있고, 발광 시간을 최대한 확보할 수 있는 유기 발광 표시 장치와 그의 구동에 사용하기 위하여 설계된 표시 패널을 제공한다. 특히, 주파수를 증가시키지 않고도 입체 영상을 표시할 수 있도록 화소 회로를 배치한 표시 패널과 화소 회로의 설계를 제공한다. 이를 이용하여 대면적의 표시 패널을 가지는 대형화 표시 장치를 제작할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 유기 발광 표시 장치의 구동 방식을 나타낸 도면.
도 2, 3A, 3B, 4A, 4B는 본 발명의 실시 예에 따라 표시 패널을 2 분할하는 경우, 하나의 필드에 발광하는 제1 그룹 화소의 영역 및 제2 그룹 화소의 영역을 나타낸 도면.
도 5A 및 5B는 제1 그룹 화소 및 제2 그룹 화소 중 제1 단위 영역 화소(E) 및 제2 단위 영역 화소(O)에 해당되는 한 화소의 구조를 나타낸 회로도.
도 6은 본 발명의 일 실시 예에 따른 유기 발광 표시 장치의 구동 방법을 나타낸 신호 타이밍도.
도 7 내지 도 10은 본 발명의 일 실시 예에 따른 유기 발광 표시 장치에서 상기 도 5A 및 5B에 도시된 한 화소의 적층 순서별 레이아웃(lay-out)을 나타낸 배치도.
도 11은 도 10의 A-A` 부분의 단면도.
도 12는 도 10의 B-B` 부분의 단면도.
도 13은 본 발명의 실시 예에 따른 유기 발광 표시 장치의 표시 패널의 1X1 도트(dot) 구조와 각종 배선의 배치를 개략적으로 나타낸 도면.
도 14는 도 13의 SPX 부분에 대한 레이아웃을 나타낸 배치도.
도 15는 본 발명의 실시 예에 따른 유기 발광 표시 장치의 표시 패널의 1X2 도트(dot) 구조와 각종 배선의 배치를 개략적으로 나타낸 도면.
도 16은 도 15의 PPX1 부분에 대한 레이아웃을 나타낸 배치도.
도 17은 도 16의 C-C` 부분의 단면도.
도 18은 본 발명의 실시 예에 따른 유기 발광 표시 장치의 표시 패널의 라인 바이 라인(line by line) 구조와 각종 배선의 배치를 개략적으로 나타낸 도면.
도 19는 도 18의 PPX2 부분에 대한 레이아웃을 나타낸 배치도.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
또한, 여러 실시 예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시 예에서 설명하고, 그 외의 실시 예에서는 제1 실시 예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 예에 따른 유기 발광 표시 장치의 구동 방식을 나타낸 도면이다.
본 발명의 일 실시 예에 따른 구동 방식은 유기 발광 표시 패널의 복수의 화소 중 제1 필드에 발광하는 복수의 제1 그룹 화소 및 제2 필드에 발광하는 복수의 제2 그룹 화소를 구분한다. 제1 필드 및 제2 필드 각각은 적어도 하나의 프레임을 포함하는 표시 기간으로서, 한 프레임은 리셋 기간(1), 보상기간(2), 주사기간(3), 및 발광 기간(4)을 순차적으로 포함한다.
또한, 제1 필드(EFD)와 제2 필드(OFD)는 소정 기간(SF)만큼 이동된 시점에 동기되어 구동된다. 구체적으로, 제1 필드(EFD)의 한 프레임(1FE)에 시간적으로 인접하는 제2 필드의 한 프레임(1FO)은 시간적으로 한 프레임(1FE)로부터 기간(SF)만큼 시프트 된다. 기간(SF)은 제1 필드(EFD)의 주사기간(3)과 제2 필드(OFD)의 주사기간(3)이 서로 겹치지 않도록 설정된다. 제1 필드의 한 프레임(2FE)은 프레임(1FE)에 연속되고, 제2 필드의 한 프레임(2FO)는 프레임(1FO)에 연속된다.
제1 그룹 화소들이 발광하는 기간(4) 동안 제2 그룹 화소들 각각에는 대응하는 데이터 신호가 기입되는 주사기간(3)이 발생한다. 마찬가지로, 제2 그룹 화소들이 발광하는 기간(4) 동안 제1 그룹 화소들 각각에는 대응하는 데이터 신호가 기입되는 주사기간(3)이 발생한다. 따라서, 주사기간(3)을 충분히 확보할 수 있어 표시 패널을 구동시키기 위한 시간적 마진(margine)이 증가한다. 또한, 주사 주파수를 낮출 수 있으므로, 데이터 신호를 생성 및 데이터 선에 전달하는 데이터 구동부 및 주사 신호를 생성하는 주사 구동부의 대역폭이 감소하여 회로 부품의 단가가 감소할 수 있다.
더구나, 제1 그룹 화소의 발광 시간(4)과 제2 그룹 화소의 발광 시간(4)이 분산되므로 필요한 최고 전류가 감소하여 표시 장치에 전원을 공급하는 전원 회로의 단가를 낮출 수 있다.
도 1에 따른 본 발명의 다른 일 실시 예의 구동 방식은 입체 영상을 표시하는 구동 방법일 수 있다. 즉, 한 프레임이 제1 시점(view point) 영상(예를 들어, 좌안 영상)을 표시하는 제1 서브 프레임과 제2 시점(view point) 영상(예를 들어, 우안 영상)을 표시하는 제2 서브 프레임으로 구성될 수 있다. 도 1의 구동 방법에 적용하자면, 제1 필드(EFD)의 제1 서브 프레임(1FE)에 제1 그룹 화소들이 좌안 영상을 표시하고, 제1 필드(EFD)의 제2 서브 프레임(2FE)에 제1 그룹 화소들이 우안 영상을 표시한다.
또한 제1 필드(EFD)와 제2 필드(OFD)는 소정 기간(SF)만큼 이동된 시점에 동기되어 구동되는데, 제1 필드(EFD)의 제1 서브 프레임(1FE)에 시간적으로 인접하여 제2 필드(OFD)의 제1 서브 프레임(1FO)이 개시된다. 즉, 소정의 기간(SF)만큼 시프트되어 제1 시점 영상(예를 들어, 좌안 영상)을 표시하는 제2 필드(OFD)의 제1 서브 프레임(1FO)이 개시된다.
제2 필드(OFD)의 제1 서브 프레임(1FO)에 이어서, 제2 시점 영상(예를 들어, 우안 영상)을 표시하는 제2 서브 프레임(2FO)이 시작된다.
마찬가지로, 제2 필드(OFD)의 제2 서브 프레임(2FO)도 제1 필드(EFD)의 제2 서브 프레임(2FE)에 시간적으로 소정의 기간(SF)만큼 시프트 됨은 물론이다.
따라서, 본 발명에 따른 유기 발광 표시 장치가 입체 영상을 표시하는 경우, 시간의 경과에 따라 순차적으로 제1 그룹 화소들이 제1 필드(EFD)의 제1 서브 프레임(1FE) 동안 좌안 영상을 표시하고, 제2 그룹 화소들이 제2 필드(OFD)의 제1 서브 프레임(1FO) 동안 좌안 영상을 표시하고, 이어서 제1 그룹 화소들이 제1 필드(EFD)의 제2 서브 프레임(2FE) 동안 우안 영상을 표시하며, 제2 그룹 화소들이 제2 필드(OFD)의 제2 서브 프레임(2FO) 동안 우안 영상을 표시하게 된다.
이러한 본 발명의 구동 방식에 따르면, 제1 그룹 화소들 또는 제2 그룹 화소들이 좌안 또는 우안 영상을 표시하는 발광 기간(4) 동안 타 그룹 화소들(제2 그룹 화소들 또는 제1 그룹 화소들) 각각에 대응하는 영상 데이터 신호가 기입되는 주사기간(3)이 발생하므로, 주사 기간(3)을 충분히 확보하여 3차원 입체 영상 구현을 위한 구동의 시간적 마진이 확보된다.
도 2, 3A, 3B, 4A, 4B는 본 발명의 실시 예에 따라 표시 패널을 2 분할하는 경우, 하나의 필드에 발광하는 제1 그룹 화소의 영역 및 제2 그룹 화소의 영역을 나타낸 도면이다.
즉, 도 2, 3A, 3B, 4A, 4B는 표시 패널을 2 분할하는 경우, 하나의 필드에 발광하는 제1 그룹 화소의 영역과 제2 그룹 화소의 영역을 함께 나타낸 도면이다.
도 2, 3A, 3B, 4A, 4B에서, 제1 그룹 화소가 배치된 영역(이하, 제1 영역)을 구성하는 복수의 단위 영역(이하, 제1 단위 영역)을 E로 표시하고, 제2 그룹 화소가 배치된 영역(이하, 제2 영역)을 구성하는 복수의 단위 영역(이하, 제2 단위 영역)을 O로 표시한다. 각 단위 영역은 적어도 하나의 화소(pixel)로 구성될 수 있거나, 혹은 세 개의 부화소(sub-pixel) R, G, B로 구성될 수 있다.
제1 단위 영역 화소(E)과 제2 단위 영역 화소(O) 별로 휘도 차이가 발생할 수 있으므로, 제1 단위 영역 화소(E)과 제2 단위 영역 화소(O)이 공간적으로 인접하도록 배치시키는 것이 적절하다.
구체적으로, 도 2는 1X1 도트(dot) 배열에 따라 복수의 제1 단위 영역 화소(E) 및 복수의 제2 단위 영역 화소(O)이 번갈아 배열된 표시 패널을 나타낸 도면이다. 설명의 편의를 위해 6X8 매트릭스로 표시 패널이 분할된 것으로 도시하였으나 본 발명이 이에 한정되는 것은 아니다. 1X1 도트 배열은 프로그레시브(progressive) 방송에 적합한 표시 배열 방법이다. 또한, 제1 단위 영역 화소(E) 및 제2 단위 영역 화소(O) 서로가 수직 및 수평 방향으로 인접 배치되어 있어, 제1 단위 영역 화소(E) 및 제2 단위 영역 화소(O) 간의 휘도차를 분산시킬 수 있다.
도 3A 및 도 3B는 각각 1X2 도트 배열과 2X1 도트 배열에 따라 복수의 제1 단위 영역 화소(E) 및 복수의 제2 단위 영역 화소(O)이 배열된 표시 패널을 나타낸 도면이다.
설명의 편의를 위해 6X8 매트릭스로 표시 패널이 분할된 것으로 도시하였으나 본 발명이 이에 한정되는 것은 아니다. 1X2 도트 배열과 2X1 도트 배열은 디더링(dithering) 패턴이 두드러지는 것을 피하는데 적합하다. 2X2 디더링 패턴이 일반적으로 선택되는데, 1X1 도트 배열에 따라 배치된 표시 패널에 2X2 디더링 패턴으로 생성된 영상 신호에 따라 영상이 표시되면, 2X2 디더링 패턴이 강조된다. 1X2 도트 배열과 2X1 도트 배열은 2X2 디더링 패턴의 강조 현상을 방지할 수 있다.
도 3A의 1X2 도트 화소 배열에 따르면, 인접한 두 개의 제1 단위 영역 화소(E)을 기준으로 할 때, 수직 방향으로 인접한 두 개의 제2 단위 영역 화소(O)이 존재하고 수평방향으로 인접한 하나의 제2 단위 영역 화소(O)이 존재한다.
도 3B의 2X1 도트 화소 배열에 따르면 인접한 두 개의 제1 단위 영역 화소(E)을 기준으로 할 때, 수직 방향으로 인접한 한 개의 제2 단위 영역 화소(O)이 존재하고 수 평 방향으로 인접한 두 개의 제2 단위 영역 화소(O)이 존재한다.
도 4A 및 도 4B는 각각 라인 바이 라인(line by line) 배열 방식에 따라 복수의 제1 단위 영역 화소(E) 및 복수의 제2 단위 영역 화소(O)이 수평 라인 또는 수직 라인을 이루어 교대로 배열된 표시 패널을 나타낸 도면이다.
도 4A는 수평 라인을 따라 복수의 제1 단위 영역 화소(E)이 배열된 제1 수평 라인(HE1-HE3)과 복수의 제2 단위 영역 화소(O)이 배열된 제2 수평 라인(HO1-HO3)가 교대로 위치하도록 배열되는 수평 라인 배열 방법을 나타낸 도면이다. 설명의 편의를 위해 3 개의 제1 수평 라인 및 3 개의 제2 수평 라인만을 도시하였으나 본 발명이 이에 한정되는 것은 아니다. 수평 라인 배열 방법은 인터레이스(interlace) 방송을 표현하는데 적합하다.
도 4B는 수직 라인을 따라 복수의 제1 단위 영역 화소(E)이 배열된 제1 수직 라인(VE1-VE4)과 복수의 제2 단위 영역 화소(O)이 배열된 제2 수직 라인(VO1-VO4)가 교대로 위치하도록 배열되는 수직 라인 배열 방법을 나타낸 도면이다. 설명의 편의를 위해 4 개의 제1 수직 라인 및 4 개의 제2 수직 라인만을 도시하였으나 본 발명이 이에 한정되는 것은 아니다. 수직 라인 배열 방법은 가로 움직임이 많은 영상을 표현하는데 적합하다.
도 5A 및 5B는 제1 그룹 화소 및 제2 그룹 화소 중 제1 단위 영역 화소(E) 및 제2 단위 영역 화소(O)에 해당되는 한 화소의 구조를 나타낸 회로도이다.
도 5A를 참조하면, 제1 단위 영역 화소(E)에 포함되는 제1 그룹 화소(EPX)는 스위칭 트랜지스터(ETS), 구동 트랜지스터(ETR), 보상 트랜지스터(ETH), 보상 커패시터(ECH), 및 저장 커패시터(ECS)를 포함한다.
구동 트랜지스터(ETR)는 유기발광다이오드(OLED_E)의 애노드 전극이 연결되어 있는 드레인 전극, 보상 커패시터(ECH)의 일전극에 연결되어 있는 게이트 전극, 및 제1 전원 전압(EVDD)에 연결되어 있는 소스 전극을 포함한다. 구동 트랜지스터(ETR)는 유기발광다이오드(OLED_E)에 공급되는 구동 전류를 제어한다.
보상 트랜지스터(ETH)는 제1 보상제어신호(GCE)가 입력되는 게이트 전극, 및 구동 트랜지스터(ETR)의 드레인 전극 및 게이트 전극 각각에 연결되어 있는 두 전극을 포함한다.
보상 커패시터(ECH)의 타 전극은 저장 커패시터(ECS)의 일 전극 및 스위칭 트랜지스터(ETS)의 일 전극에 연결되어 있다. 저장 커패시터(ECS)의 타 전극은 제1 전원 전압(EVDD)에 연결되어 있다.
스위칭 트랜지스터(ETS)의 게이트 전극에는 주사 신호(S[i])가 입력되고, 스위칭 트랜지스터(ETS)의 타 전극은 데이터 라인(Dj)에 연결되어 있다. 데이터 라인(Dj)을 통해 데이터 신호(data[j])가 전달된다.
유기발광다이오드(OLED_E)의 캐소드 전극은 제2 전원 전압(EVSS)에 연결된다.
제1 전원 전압(EVDD) 및 제2 전원 전압(EVSS)은 화소 동작에 필요한 구동 전압을 공급한다. 구체적으로, 제1 전원 전압(EVDD) 및 제2 전원 전압(EVSS)은 구동 트랜지스터(ETR) 및 유기 발광 다이오드(OLED_E)가 리셋 기간(1), 보상기간(2), 주사기간(3) 및 발광기간(4) 각각에 따라 동작에 필요한 구동 전압을 공급한다.
제1 전원 전압(EVDD)은 리셋 기간(1), 보상기간(2), 주사기간(3) 및 발광 기간(4)에 따라 적어도 두 개의 레벨을 가진다. 제1 보상 제어신호(GCE)는 보상기간(2) 동안만 보상 트랜지스터(ETH)를 턴 온 시키는 레벨이 된다.
주사 신호(S[i])는 리셋 기간(1), 보상기간(2), 주사기간(3) 및 발광 기간(4)에 따라 적어도 두 개의 레벨을 가진다. 구체적으로, 주사 신호(S[i])는 적어도 보상기간(2) 및 주사기간(3) 중 대응하는 주사 라인에 데이터 신호가 기입되는 기간 동안 스위칭 트랜지스터(ETS)를 턴 온 시키는 레벨이 된다.
제2 전원 전압(EVSS)은 일정한 레벨로 유지되거나, 리셋 기간(1)의 전압 레벨과 나머지 3 기간 전압 레벨이 다를 수 있다.
도 5B에 도시된 바와 같이, 제2 단위 영역 화소(O)에 포함되는 제2 그룹 화소(OPX)는 스위칭 트랜지스터(OTS), 구동 트랜지스터(OTR), 보상 트랜지스터(OTH), 보상 커패시터(OCH), 및 저장 커패시터(OCS)를 포함한다.
구동 트랜지스터(OTR)는 유기발광다이오드(OLED_O)의 애노드 전극이 연결되어 있는 드레인 전극, 보상 커패시터(OCH)의 일전극에 연결되어 있는 게이트 전극, 및 제3 전원 전압(OVDD)에 연결되어 있는 소스 전극을 포함한다.
보상 트랜지스터(OTH)는 제2 보상제어신호(GCO)가 입력되는 게이트 전극, 및 구동 트랜지스터(OTR)의 드레인 전극 및 게이트 전극 각각에 연결되어 있는 두 전극을 포함한다.
보상 커패시터(OCH)의 타 전극은 저장 커패시터(OCS)의 일 전극 및 스위칭 트랜지스터(OTS)의 일 전극에 연결되어 있다. 저장 커패시터(OCS)의 타 전극은 제3 전원 전압(OVDD)에 연결되어 있다.
스위칭 트랜지스터(OTS)의 게이트 전극에는 주사 신호(S[m])이 입력되고, 스위칭 트랜지스터(OTS)의 타 전극은 데이터 라인(Dk)에 연결되어 있다. 데이터 라인(Dk)를 통해 데이터 신호(data[k])가 전달된다.
유기발광다이오드(OLED_O)의 캐소드 전극은 제4 전원 전압(OVSS)에 연결된다.
제3 전원 전압(OVDD)은 리셋 기간(1), 보상기간(2), 주사기간(3) 및 발광 기간(4)에 따라 적어도 두 개의 레벨을 가진다. 제2 보상 제어신호(GCO)는 보상기간(2) 동안만 보상 트랜지스터(OTH)를 턴 온 시키는 레벨이 된다.
주사 신호(S[m])는 리셋 기간(1), 보상기간(2), 주사기간(3) 및 발광 기간(4)에 따라 적어도 두 개의 레벨을 가진다. 구체적으로, 주사 신호(S[m])는 적어도 보상기간(2) 및 주사기간(3) 중 대응하는 주사 라인에 데이터 신호가 기입되는 기간 동안 스위칭 트랜지스터(OTS)를 턴 온 시키는 레벨이 된다.
제4 전원 전압(OVSS)은 일정한 레벨로 유지되거나, 리셋 기간(1)의 전압 레벨과 나머지 3 기간 전압 레벨이 다를 수 있다.
이와 같이 본 발명의 실시 예에 따른 화소 구조에서, 제1 그룹 화소(EPX) 및 제2 그룹 화소(OPX)의 구조 및 동작은 동일하다.
제1 화소는 제1 단위 영역 화소(E)의 화소이므로, 제1 필드(EFD) 동안 구동되는 화소이고, 제2 화소는 제2 단위 영역 화소(O)의 화소이므로, 제2 필드(OFD) 동안 구동되는 화소이다.
본 발명의 일 실시 예에 따른 유기 발광 표시 장치는, 상기와 같은 구조를 가지고 동작을 수행하는 제1 그룹 화소(EPX) 및 제2 그룹 화소(OPX)가 복수 개 배열된 도 2, 3A, 3B, 4A, 및 4B 등의 배열 구조에 적용하도록 설계된 표시 패널을 가진다.
즉, 제1 그룹 화소(EPX) 및 제2 그룹 화소(OPX)가 제1 영역 및 제2 영역에 따라 복수 개 배열된 표시 패널은, 제1 전원 전압(EVDD) 및 제3 전원 전압(OVDD)을 공급하는 배선들, 주사 신호를 공급하는 배선들, 및 제1 보상제어신호(GCE) 및 제2 보상제어신호(GCO)을 공급하는 배선들을 포함하고 있다.
도 6은 상술한 도 5A 및 도 5B의 화소 회로 구조를 바탕으로 본 발명의 일 실시 예에 따른 유기 발광 표시 장치의 구동 방법을 나타낸 신호 타이밍도이다.
특히 도 6은 도 1에 적용할 경우 한 프레임 동안 제1 필드(EFD)와 제2 필드(OFD)에서 이루어지는 화소의 구동 방법을 나타낸 것이다. 따라서, 본 발명에 따른 유기 발광 표시 장치의 일 실시 예일 뿐이고 이러한 구동 방식에 반드시 제한되지 않음은 물론이다. 본 발명의 다른 실시 예로서 입체 영상의 구동 방법인 경우, 도 6의 구동 방법은 한 프레임 중 좌안용 영상 또는 우안용 영상을 표시하는 제1 필드(EFD)와 제2 필드(OFD)의 화소 구동 방법일 수 있다.
도 6의 실시 예에 따른 신호 타이밍도는 도 5A 및 도 5B의 화소를 기준으로 작성된 것이므로 피모스 트랜지스터로 구현되는 화소 회로에 적용된다.
먼저 도 6을 참조하면, 시점 t1에서 제1 필드(EFD)의 화소, 즉 제1 필드에 발광하는 복수의 제1 그룹 화소(EPX)에 전달되는 모든 주사 신호(SCAN[2]~ SCAN[540])가 소정의 제1 레벨로 전달된다. 복수의 제1 그룹 화소는 편의상 짝수 화소 행에 해당하는 화소를 상정한다. 또한 이때 제1 레벨은 피모스 트랜지스터를 턴 온 시키는 소정의 전압 레벨로서 로우 레벨로 생각할 수 있다.
시점 t1 내지 시점 t6에 이르는 기간 동안 복수의 제1 그룹 화소(EPX)에 전달되는 주사 신호가 로우 레벨이므로 해당 화소들의 스위칭 트랜지스터(ETS)가 그 기간 동안 턴 온 된다.
상기 스위칭 트랜지스터(ETS)의 턴 온 기간 중 시점 t2 내지 시점 t3 기간 동안 제2 전원 전압(VSS)은 소정의 제2 레벨로 전달된다. 상기 제2 레벨은 피모스 트랜지스터를 턴 오프 시키는 소정의 전압 레벨 이상의 하이 레벨일 수 있다. 그러나 이에 반드시 제한되는 것은 아니며, 제1 전원 전압(EVDD, OVDD)과의 관계에서 상대적으로 높은 레벨로 설정될 수 있다.
시점 t2 내지 시점 t3 기간에 복수의 제1 그룹 화소의 스위칭 트랜지스터(ETS)의 소스 전극에 전달되는 데이터 신호는 소정의 제3 레벨로 인가된다. 이때 상기 제3 레벨은 피모스 트랜지스터를 턴 온 시키는 소정의 전압 레벨 이하의 로우 레벨일 수 있다.
시점 t2 내지 시점 t3 기간 동안 턴 온 된 복수의 제1 그룹 화소의 스위칭 트랜지스터(ETS)를 통해 제3 레벨의 낮은 데이터 신호에 따른 전압이 노드(MD)에 전달된다. 그러면 커플링 효과에 의해 제3 레벨의 낮은 데이터 신호에 따른 전압만큼 구동 트랜지스터(ETR)의 게이트 전극 전압이 낮아지고, 이로 인해 구동 트랜지스터(ETR)가 턴 온 된다. 이때 제2 레벨의 높은 전압의 제2 전원 전압(VSS)에서 낮은 레벨 전압의 제1 전원 전압(VDD)로 전류 경로가 형성된다. 이로 인해 이전 프레임의 데이터 신호에 따른 데이터 전압이 리셋된다. 따라서 시점 t2 내지 시점 t3 기간은 복수의 제1 그룹 화소의 구동 트랜지스터(ETR)의 리셋 기간(1)(RSE)이 된다.
그리고 나서, 여전히 제1 그룹 화소의 스위칭 트랜지스터(ETS)가 턴 온 되는 기간 중 시점 t4에 보상 트랜지스터(ETH)로 전달되는 보상 제어 신호(GCE)가 제1 레벨로 시프트된다. 보상 제어 신호(GCE)는 시점 t4에서 시점 t5 기간 동안 제1 레벨의 로우 레벨로 유지된다. 그러면 보상 트랜지스터(ETH)가 턴 온 되어 구동 트랜지스터(ETR)를 다이오드 연결하게 된다. 이 기간 동안에 제2 전원 전압(VSS)은 로우 레벨로 이미 낮아진 상태이다. 상기 다이오드 연결로 인해 구동 트랜지스터(ETR)의 게이트 전극에 걸리는 전압은 제1 전원 전압(EVDD)과 구동 트랜지스터(ETR)의 문턱 전압(Vth)을 합한 전압값이다. 구동 트랜지스터(ETR)의 문턱 전압(Vth)은 이후에 기입될 영상 데이터 신호에 따른 구동 전류를 산출하는 계산식에서 소거될 것이다. 따라서 구동 트랜지스터(ETR)를 다이오드 연결하는 시점 t4에서 시점 t5 기간은 문턱전압 보상 기간(2)(THE)이 된다.
다음으로 시점 t6에 모든 주사 신호(SCAN[2]~ SCAN[540])가 하이 레벨로 시프트 된 후, 시점 t7부터 시점 t8까지 복수의 제1 그룹 화소(EPX)에 전달되는 주사 신호(SCAN[2]~ SCAN[540])가 순차적으로 제1 레벨의 로우 레벨로 전달된다. 시점 t7 내지 시점 t8의 기간은 복수의 제1 그룹 화소(EPX)의 주사 기간(3)이 된다. 그러면 순차적으로 복수의 제1 그룹 화소(EPX)의 스위칭 트랜지스터(ETS)가 턴 온 되고, 노드(MD)에 대응하는 영상 데이터 신호가 전달된다. 복수의 제1 그룹 화소(EPX)의 저장 커패시터(ECS)는 순차적으로 리셋 기간(RSE)에 인가된 소정의 제3 레벨 전압에서 각 영상 데이터 신호에 따른 전압 차이만큼 데이터 신호에 따른 전압을 저장한다. 따라서, 시점 t7 내지 시점 t9의 기간은 복수의 제1 그룹 화소(EPX)에 데이터 신호가 기입되는 프로그래밍 기간(SCE)이 된다.
이후 시점 t13부터 시점 t17까지 복수의 제1 그룹 화소(EPX)의 제1 전원 전압(EVDD)이 소정의 제3 레벨로 시프트 된다. 상기 제3 레벨은 제2 전원 전압(VSS)보다 높은 하이 레벨이다. 따라서, 시점 t13 내지 시점 t17 기간 동안 복수의 제1 그룹 화소(EPX)는 각각 기입된 영상 데이터 신호에 대응하는 구동 전류에 따라 발광하게 된다. 즉, 상기 시점 t13 내지 시점 t17 기간은 제1 필드의 발광 기간(4)(LEE)이 된다.
한편, 도 6을 참조하면, 복수의 제1 그룹 화소(EPX)의 프로그래밍 기간(SCE)이 끝난 이후, 시점 t10에, 모든 복수의 제2 그룹 화소(OPX)에 전달되는 주사 신호(SCAN[1]~SCAN[541])가 제1 레벨로 시프트 된다. 이후부터 상술한 복수의 제1 그룹 화소(EPX)와 같이 시점 t11 내지 시점 t12 동안 복수의 제2 그룹 화소(OPX)의 리셋 기간(RSO)이 이어진다. 또한 시점 t13 내지 시점 t14 동안 복수의 제2 그룹 화소(OPX)의 보상 트랜지스터(OTH)에 보상 제어 신호(GCO)가 로우 레벨로 전달되면서 구동 트랜지스터(OTR)의 보상 기간(THO)이 연속한다. 이어서, 시점 t16 내지 시점 t18 동안 복수의 제2 그룹 화소(OPX)의 스위칭 트랜지스터(OTS)에 로우 레벨의 주사 신호(SCAN[1]~SCAN[541])가 순차로 전달되면서 시점 t16 내지 시점 t19 기간 동안 복수의 제2 그룹 화소(OPX)의 영상 데이터 신호가 기입된다. 즉, 시점 t16 내지 시점 t19 기간은 복수의 제2 그룹 화소(OPX)에 데이터 신호가 기입되는 프로그래밍 기간(SCO)이 된다.
프로그래밍 기간(SCO)이 경과한 후, 시점 t20부터 복수의 제2 그룹 화소(OPX)에 공급되는 제1 전원 전압(OVDD)이 하이 레벨인 제2 레벨로 시프트 되므로, 복수의 제2 그룹 화소(OPX)에 각각 저장된 데이터 신호에 따른 구동 전류로 발광하게 된다. 즉, 복수의 제2 그룹 화소(OPX)의 발광 기간(LEO)이 개시된다.
도 6을 참조하면, 제1 필드의 발광 기간(LEE)은 제2 필드의 문턱 전압 보상 기간(THO) 및 프로그래밍 기간(SCO)가 중첩되지만, 제2 필드의 발광 기간(LEO)과는 전혀 중첩되지 않는다. 또한 제1 필드의 발광 기간(LEE)은 이전 프레임의 제2 필드의 발광 기간(LEO')과도 중첩되지 않는다. 즉, 복수의 제1 그룹 화소(EPX)와 복수의 제2 그룹 화소(OPX) 각각에 공급되는 제1 전원 전압(EVDD, OVDD)의 전압 레벨을 교대로 하이 레벨로 유지시킴으로써, 한 프레임 내에 제1 필드의 발광 기간(LEE)과 제2 필드의 발광 기간(LEO)을 번갈아 구현한다. 또한 어느 하나의 그룹 화소의 발광 기간 동안 타 그룹 화소의 문턱 전압 보상 기간과 데이터 프로그래밍 기간을 확보하게 되어 영상 구현의 시간적 마진을 확보할 수 있게 된다.
따라서, 도 6과 같은 구동 방법으로 본 발명의 유기 발광 표시 장치를 구동하기 위해서는 복수의 제1 그룹 화소(EPX)와 복수의 제2 그룹 화소(OPX) 각각으로 서로 다른 시점에 제1 전원 전압과 보상 제어 신호를 전달하는 배선의 설계가 필요하다. 또한 복수의 제1 그룹 화소(EPX)와 복수의 제2 그룹 화소(OPX)의 그룹별로 대응하는 화소를 활성화시키는 주사 신호를 서로 다른 타이밍으로 전달하는 스캔 라인의 배선 설계가 요구된다.
하나의 표시 패널을 두 개의 그룹으로 나누어 구동시키기 위해서는 배선의 연결이 복잡해질 수 밖에 없고, 이로 인해 생산 단가 역시 증가될 수 있다. 이러한 문제를 해결하기 위해 본 발명의 유기 발광 표시 장치는 이하의 도면과 같은 표시 패널의 배치를 제안한다.
우선 유기 발광 표시 장치의 표시 패널의 배치 구조에 따른 전체 배치도를 살펴보기 전에, 도 7 내지 도 10에서 상기 도 5A 및 5B에 도시된 제1 그룹 화소(EPX) 또는 제2 그룹 화소(OPX)의 적층 순서별 레이아웃(lay-out)을 나타낸 배치도를 살펴보기로 한다.
제1 그룹 화소(EPX) 또는 제2 그룹 화소(OPX)의 회로 구조는 서로 동일하므로 도 7 내지 도 10의 회로 구조에서는 구분하지 않기로 한다.
이하에서는 본 발명의 일 실시 예로서, 제1 단위 영역 화소(E) 또는 제2 단위 영역 화소(O)가 부화소 R, G, B 로 구성된다.
따라서 상술한 제1 그룹 화소(EPX) 또는 제2 그룹 화소(OPX)의 회로 구조가 부화소(sub-pixel) R, G, B의 회로 구조가 될 수 있다.
도 7의 일 실시 예에서는 하나의 화소가 부화소 B, 부화소 G, 부화소 R의 순서로 배치된다. 그러나, 이러한 순서에 한정되어 화소가 형성되지 않음은 물론이다.
먼저 도 7에 도시된 실시 예와 같이, 부화소(sub-pixel) B를 구성하기 위하여 구동 액티브층(142), 스위칭 액티브층(122), 보상 액티브층(147), 제1 저장 커패시터 전극(110), 및 제1 보상 캐패시터 전극(130)이 형성된다. 구동 액티브층(142), 스위칭 액티브층(123), 보상 액티브층(147), 제1 저장 커패시터 전극(110), 및 제1 보상 캐패시터 전극(130)은 동일한 층에 동일한 소재를 사용하여 형성된다.
또한 본 발명의 일 실시 예에서는, 구동 소스 전극(143), 구동 드레인 전극(141), 스위칭 소스 전극(122), 스위칭 드레인 전극(121), 보상 제1 전극(146), 보상 제2 전극(148)도 구동 액티브층(142), 스위칭 액티브층(123), 보상 액티브층(147)과 서로 동일한 층에 동일한 소재를 사용하여 형성된다.
이하, 구동 액티브층(142), 구동 소스 전극(143), 구동 드레인 전극(141)을 구동 트랜지스터 반도체층(140)이라 하고, 스위칭 액티브층(123), 스위칭 소스 전극(122), 스위칭 드레인 전극(121)을 스위칭 트랜지스터 반도체층(120)이라 하며, 보상 액티브층(147), 보상 제1 전극(146), 보상 제2 전극(148)을 보상 트랜지스터 반도체층(145)라 한다.
또한, 구동 트랜지스터 반도체층(140), 스위칭 트랜지스터 반도체층(120), 보상 트랜지스터 반도체층(145), 제1 저장 커패시터 전극(110), 및 제1 보상 캐패시터 전극(130)을 통칭하여 반도체층 패턴이라 한다.
도 7에 도시된 바와 같이, 부화소 B 이외에 부화소 G, 부화소 R 각각을 구성하기 위하여, 부화소 B의 반도체층 패턴과 이격되어 두 개의 반도체층 패턴이 추가로 형성된다. 즉, 부화소 G를 형성하기 위한 구동 트랜지스터 반도체층(140-1), 스위칭 트랜지스터 반도체층(120-1), 보상 트랜지스터 반도체층(145-1), 제1 저장 커패시터 전극(110-1), 및 제1 보상 캐패시터 전극(130-1)의 반도체층 패턴이 형성된다. 그리고 부화소 R을 형성하기 위한 구동 트랜지스터 반도체층(140-2), 스위칭 트랜지스터 반도체층(120-2), 보상 트랜지스터 반도체층(145-2), 제1 저장 커패시터 전극(110-2), 및 제1 보상 캐패시터 전극(130-2)의 반도체층 패턴이 형성된다.
반도체층 패턴은 다결정 규소막을 패터닝하여 만들어진다.
반도체층 패턴 중에서 구동 소스 전극(143), 구동 드레인 전극(141), 스위칭 소스 전극(122), 스위칭 드레인 전극(121), 보상 제1 전극(146), 보상 제2 전극(148)에는 불순물이 도핑되어 도체가 된다. 즉, 구동 액티브층(142)과 스위칭 액티브층(123), 보상 액티브층(147) 위에 도 8에서 후술할 구동 게이트 전극(144), 스위칭 게이트 전극(124), 보상 게이트 전극(149)을 형성하고, 구동 게이트 전극(144)와 스위칭 게이트 전극(124), 보상 게이트 전극(149)을 도핑 방지막으로 사용하여 구동 액티브층(142), 스위칭 액티브층(123), 보상 액티브층(147)에 불순물을 도핑한다.
불순물은 알루미늄, 붕소, 갈륨, 및 인듐 등의 원소를 포함하는 P형 불순물일 수 있다. 하지만, 본 발명의 일 실시 예가 이에 한정되는 것은 아니며, 경우에 따라 N형 불순물이 도핑될 수도 있다.
도 8을 참조하면, 반도체층 패턴 상에 절연막을 사이에 두고 구동 게이트 전극(144), 스위칭 게이트 전극(124), 보상 게이트 전극(149), 스캔 라인(150), 제2 저장 커패시터 전극(115), 제2 보상 커패시터 전극(135), 및 수평 보상 라인(160)이 동일한 층에 동일한 소재를 사용하여 형성된다.
이들 구동 게이트 전극(144), 스위칭 게이트 전극(124), 보상 게이트 전극(149), 스캔 라인(150), 제2 저장 커패시터 전극(115), 제2 보상 커패시터 전극(135), 및 수평 보상 라인(160)을 게이트 배선이라 한다.
반도체층 패턴과 상기 게이트 배선 사이의 절연막을 특히 게이트 절연막이라 정의할 수 있다.
도 8에 도시된 바와 같이, 부화소 B 이외에 부화소 G, 부화소 R 각각을 구성하기 위하여, 두 개의 게이트 배선이 추가로 형성된다. 즉, 부화소 G를 형성하기 위한 구동 게이트 전극(144-1), 스위칭 게이트 전극(124-1), 보상 게이트 전극(149-1), 제2 저장 커패시터 전극(115-1), 및 제2 보상 커패시터 전극(135-1)이 형성된다. 그리고 부화소 R을 형성하기 위한 구동 게이트 전극(144-2), 스위칭 게이트 전극(124-2), 보상 게이트 전극(149-2), 제2 저장 커패시터 전극(115-2), 및 제2 보상 커패시터 전극(135-2)이 형성된다.
또한 게이트 배선 중 스캔 라인(150)과 수평 보상 라인(160)은 부화소 B, G, R의 영역에 이르기까지 수평적으로 연장된다.
게이트 배선은 금속막을 패터닝하여 만들어진다.
금속막은 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al), 은(Ag), 티타늄(Ti), 탄탈(Ta), 및 텅스텐(W) 등과 같이 해당 기술 분야의 당업자에게 공지된 다양한 금속 물질 중 하나 이상을 포함하여 형성된다.
상기 절연막은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화규소(SiNx), 및 산화규소(SiO2) 등과 같은 무기막 또는 다양한 유기막을 포함하는 해당 기술 분야의 당업자에게 공지된 다양한 절연 물질 중 하나 이상을 포함하여 형성된다.
도 8을 참조하여 보다 구체적으로 게이트 배선의 형상과 배치를 설명한다.
구동 액티브층(142) 위의 소정의 위치에 구동 게이트 전극(144)이 형성되고, 스위칭 액티브층(123) 위의 소정의 위치에 스위칭 게이트 전극(124)이 형성된다. 또한 보상 액티브층(147) 위의 소정의 위치에 보상 게이트 전극(149)이 배치된다.
따라서, 구동 게이트 전극(144)은 구동 액티브층(142)의 일부와 중첩되고, 스위칭 게이트 전극(124)은 스위칭 액티브층(123)의 일부와 중첩되며, 보상 게이트 전극(149)은 보상 액티브층(147)의 일부와 중첩된다.
특히, 스위칭 게이트 전극(124)은 보상 커패시터와 저장 커패시터 사이에 배치되는 스캔 라인(150) 중 스위칭 액티브층(123)과 중첩되는 부분일 수 있다.
또한, 보상 게이트 전극(149)은 구동 트랜지스터 반도체층(140)과 보상 커패시터 사이에 배치되는 수평 보상 라인(160) 중 보상 액티브층(147)과 중첩되는 부분일 수 있다.
한편, 제2 저장 커패시터 전극(115)는 절연막을 사이에 두고 제1 저장 커패시터 전극(110)과 중첩되도록 배치된다. 그리고, 제2 보상 커패시터 전극(135) 역시 절연막을 사이에 두고 제1 보상 커패시터 전극(130)과 중첩되도록 형성된다.
제1 및 제2 저장 커패시터 전극(110,115) 사이 및 제1 및 제2 보상 커패시터 전극(130,135) 사이의 절연막은 유전체가 된다.
제1 및 제2 저장 커패시터 전극(110,115) 상호 간, 또는 제1 및 제2 보상 커패시터 전극(130,135) 상호 간은 거의 동일한 형태로 중첩될 수 있는데, 화소 회로 구조에 따라 배선을 연결하기 위한 소정의 연결부를 가지도록 일부 형태를 달리할 수 있다.
즉, 도 5A 또는 도 5B의 화소 회로 구조에 따라 각 구성부를 연결하기 위한 소정의 연결부 패턴을 형성할 수 있다.
저장 커패시터(ECS, OCS)의 일전극과 보상 커패시터(ECH, OCH)의 타전극을 서로 연결하기 위하여, 저장 커패시터(ECS, OCS)의 일전극에 해당하는 제1 저장 커패시터 전극(110)을 노출시켜 연결 배선(185)에 의해 연결되도록, 저장 커패시터(ECS, OCS)의 타전극에 해당하는 제2 저장 커패시터 전극(115)의 일부를 패터닝한다. 상기 제2 저장 커패시터 전극(115)의 패터닝된 부분이 컨택홀이 된다. 그러면, 연결 배선(185)에 의해 상기 콘택홀과 보상 커패시터(ECH, OCH)의 타전극에 해당하는 제2 보상 커패시터 전극(135)의 일부가 연결된다.
한편, 보상 커패시터(ECH, OCH)의 일전극과 구동 트랜지스터(ETR, OTR)의 게이트 전극과 연결하기 위하여, 보상 커패시터(ECH, OCH)의 일전극에 해당하는 제1 보상 커패시터 전극(130)을 노출시켜 연결 배선(180)에 의해 연결되도록, 보상 커패시터(ECH, OCH)의 타전극에 해당하는 제2 보상 커패시터 전극(135)의 일부를 패터닝한다. 상기 제2 보상 커패시터 전극(135)의 일부를 패터닝하여 드러나게 된 제1 보상 커패시터 전극(130)의 일부가 콘택홀이 된다. 그러면 연결 배선(180)에 의해 상기 콘택홀과 구동 트랜지스터의 게이트 전극(144)의 일부가 연결된다.
도 8을 참조하면, 본 발명의 일 실시 예에 따른 화소 배치에서 수평적으로 각 부화소 B, G, R에 전원 전압을 공급하기 위하여 각각의 부화소 B, G, R의 제2 저장 커패시터 전극(115,115-1,115-2)은 서로 연결되어 있다.
따라서, 각각의 부화소 B, G, R의 제2 저장 커패시터 전극(115,115-1,115-2)이 서로 연결되기 때문에, 이중 일부에 전원 전압 라인이 연결되면 모든 부화소에 수평적으로 전원 전압이 공급된다.
도 9에 도시된 바와 같이, 게이트 배선 상에는 절연막을 사이에 두고 부화소 B, G, R 각각에 대응하는 데이터 라인(BDATA, GDATA, RDATA), 제1 전원 라인(ELVDD), 수직 보상 라인(GC), 제2 전원 라인(170,170-1,170-2), 제1 연결 배선(180,180-1,180-2), 제2 연결 배선(185,185-1,185-2)이 형성된다.
즉, 도 9를 참조하면, 각각의 부화소마다 대응하는 데이터 라인, 제2 전원 라인, 제1 연결 배선, 제2 연결 배선이 형성되고, 하나의 화소에 한 개의 제1 전원 라인과 한 개의 수직 보상 라인이 배치된다.
이하, 데이터 라인(BDATA, GDATA, RDATA), 제1 전원 라인(ELVDD), 수직 보상 라인(GC), 제2 전원 라인(170,170-1,170-2), 제1 연결 배선(180,180-1,180-2), 제2 연결 배선(185,185-1,185-2)을 데이터 배선이라 한다.
데이터 배선은 금속막을 패터닝하여 만들어진다.
부화소 B의 데이터 라인(BDATA)은 부화소 B의 배치 영역에서 스위칭 트랜지스터 반도체층(120)의 스위칭 소스 전극(122)과 중첩된다. 데이터 라인(BDATA)와 스위칭 소스 전극(122)이 중첩된 영역에는 콘택홀(1221)이 형성된다. 이 콘택홀(1221)을 통하여 연결된 데이터 라인(BDATA)으로부터 영상 데이터 신호를 전달받게 된다. 나머지 부화소 G, R의 경우도 마찬가지 형태로 데이터 라인(GDATA, RDATA)이 형성된다. 이들 데이터 라인은 복수의 화소에 수직 방향으로 뻗어 있다.
수직 보상 라인(GC)는 복수의 화소마다 한 개씩 배치되는데, 복수의 화소에 수직 방향으로 뻗어 있고, 화소를 구성하는 부화소를 수평적으로 연결하는 수평 보상 라인(160)에 연결되도록 배치된다. 따라서, 화소의 부화소 배치 영역의 어느 곳에 배치될 수 있음은 물론이다. 도 9의 경우 부화소 B 영역의 좌측부에 배치된다.
수직 보상 라인(GC)와 수평 보상 라인(160)이 중첩되는 영역에 콘택홀(1601)을 형성하고, 이 콘택홀(1601)을 통하여 수직 보상 라인(GC)으로부터 수평 보상 라인(160)에 전달되는 보상 제어 신호들이 각 부화소 B, G, R의 보상 트랜지스터 반도체층의 보상 게이트 전극(149,149-1,149-2)에 인가된다.
수직 방향으로 뻗어 있는 수직 보상 라인(GC)은 복수의 화소 각각의 수평 보상 라인과 연결되는 콘택홀을 하나 이상 더 포함하는데, 도 9에서 콘택홀(1602)는 도시되지 않은 다른 화소의 수평 보상 라인과 연결하기 위한 것이다.
제1 전원 라인(ELVDD)은 복수의 화소에 수직 방향으로 뻗어 있으며, 화소를 구성하는 부화소 각각에서 수평적으로 연결된 제2 저장 커패시터 전극(115,115-1,115-2)의 일부에 연결되도록 배치된다. 따라서, 화소의 부화소 배치 영역의 어느 곳에 배치될 수 있음은 물론이다. 도 9의 경우 부화소 B 영역과 G 영역 사이에 배치된다.
도 9를 참조하면, 제1 전원 라인(ELVDD)과 부화소 B 영역의 제2 저장 커패시터 전극(115)가 중첩된 영역에 적어도 하나의 콘택홀(1151)이 형성된다. 이 콘택홀(1151)을 통해 제1 전원 라인(ELVDD)에서 전달되는 제1 전원 전압(EVDD)이 각 부화소의 제2 저장 커패시터 전극(115,115-1,115-2)에 수평적으로 공급된다.
한편, 도 5A 및 5B에 따른 본 발명의 화소 회로 구조에 의하면, 제2 저장 커패시터 전극(115)에 공급되는 제1 전원 전압(EVDD)이 구동 트랜지스터의 소스 전극에도 공급되므로, 제2 저장 커패시터 전극(115)과 구동 소스 전극(143)을 연결하는 제2 전원 라인(170)이 형성된다. 나머지 부화소 G, R의 경우도 마찬가지 형태로 제2 전원 라인(170-1,170-2)이 형성된다.
제2 전원 라인(170) 중에서 제2 저장 커패시터 전극(115) 및 구동 트랜지스터의 소스 전극(143) 각각에 중첩되는 영역에 적어도 하나의 콘택홀(1152, 1401)이 형성된다. 이 콘택홀(1152, 1401)을 통하여 제1 전원 라인(ELVDD)를 통해 제2 저장 커패시터 전극(115)에 공급된 제1 전원 전압(EVDD)이 구동 소스 전극(143)에 전달된다.
제1 연결 배선(180)은 제1 보상 커패시터 전극(130)과 구동 게이트 전극(144)와 각각 중첩되고, 상기 중첩된 영역에는 콘택홀(1301,1402)이 형성된다. 이들 콘택홀(1301,1402)을 통하여 제1 보상 커패시터 전극(130)과 구동 게이트 전극(144)은 서로 연결된다. 특히 이러한 연결을 위하여 상기 콘택홀(1301)은 제2 보상 커패시터 전극(135)을 형성할 때 제1 보상 커패시터 전극(130)의 연결부로서 노출되도록 패터닝된 부분에 형성된다. 나머지 부화소 G, R의 경우도 마찬가지 형태로 제1 연결 배선(180-1,180-2)이 형성된다.
제2 연결 배선(185)은 제1 저장 커패시터 전극(110), 제2 보상 커패시터 전극(135), 및 스위칭 드레인 전극(121) 각각과 중첩되고, 상기 중첩된 영역에는 콘택홀(1101,1351,1211)이 형성된다. 이들 콘택홀(1101,1351,1211)을 통하여 제1 저장 커패시터 전극(110), 제2 보상 커패시터 전극(135), 및 스위칭 드레인 전극(121) 각각은 서로 연결된다. 특히 이러한 연결을 위하여 상기 콘택홀(1101)은 제2 저장 커패시터 전극(115)을 형성할 때 제1 저장 커패시터 전극(110)의 연결부로서 노출되도록 패터닝된 부분에 형성된다. 나머지 부화소 G, R의 경우도 마찬가지 형태로 제2 연결 배선(185-1,185-2)이 형성된다.
상술한 콘택홀들은 데이터 배선이 형성되기 전에 먼저 형성된다.
도 10에 도시된 바와 같이, 데이터 배선이 형성되고 난 뒤, 그 위에는 유기발광소자(OLED)가 형성된다. 유기발광소자(OLED)의 일 전극(195)은 구동 드레인 전극(144)과 연결된다. 도 10에서 유기발광소자(OLED)의 일 전극(195)은 애노드 전극으로서, 연결부(1951)를 매개로 구동 드레인 전극(144)과 연결된다. 유기 발광 소자(OLED)의 일 전극(195)과 연결부(1951)는 투명 도전막으로 형성되며, 유기 발광 표시 장치는 유기발광소자(OLED)의 일 전극(195)과 동일한 층에 동일한 소재로 형성된 기타 배선을 더 포함할 수 있다. 연결부(1951)는 콘택홀(1952)을 통하여 구동 드레인 전극(144)과 접속된다.
투명 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZITO (Zinc Indium Tin Oxide), GITO(Gallium Indium Tin Oxide), In2O3(Indium Oxide), ZnO(Zinc Oxide), GIZO(Gallium Indium Zinc Oxide), GZO(Gallium Zinc Oxide), FTO(Fluorine Tin Oxide), 및 AZO(Aluminum-Doped Zinc Oxide) 중 하나 이상을 포함한다.
유기 발광 소자(OLED)의 일 전극(195) 위에 유기 발광층(190)이 형성되고 그 위에 타 전극, 즉 캐소드 전극(도면 미도시)이 형성된다. 즉 도 10에는 캐소드 전극을 도시하지 않았으나, 각 부화소 영역의 캐소드 전극은 일체로 연결되어 하나의 동일한 층으로 형성할 수 있다. 캐소드 전극은 도 6의 구동 방법에서 제2 전원 전압(VSS)이 공급되는 전극이다.
도 10을 참조하면 부화소 B 영역 외에 나머지 부화소 G, R의 영역에, 애노드 전극으로서의 유기발광소자(OLED)의 일 전극(195-1,195-2), 유기 발광층(190-1,190-2), 및 캐소드 전극으로서의 유기발광소자(OLED)의 타 전극(도면 미도시)이 형성된다.
본 발명의 유기 발광 표시 장치는 배면 발광 형태이지만 이에 반드시 제한 되는 것은 아니다. 유기발광소자(OLED)는 정공을 주입하는 애노드 전극과 전자를 주입하는 캐소드 전극, 그리고 양 전극 사이에 배치된 유기 발광층(190)을 포함한다. 유기 발광층(190)에 정공과 전자가 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기 상태로부터 기저 상태로 떨어질 때 발광이 이루어진다.
도 11과 도 12는 도 10에 도시된 화소 배치도에서 A-A` 부분과 B-B` 부분의 단면도이다.
도 11을 참조하면, A-A` 부분은 절연 기판(1011) 위에 산화 규소 등으로 이루어진 버퍼층(1012)이 형성된다.
버퍼층(1012) 위에 반도체층인 다결정 규소층(polysilicon layer)이 패터닝되어 형성된다. 상기 다결정 규소층은 액티브층과 같은 반도체층 패턴(1013)이 된다.
A-A` 부분에 해당하는 영역에서 반도체층 패턴(1013)은 구동 트랜지스터의 구동 소스 전극(143), 제1 보상 커패시터 전극(130), 스위칭 트랜지스터의 스위칭 소스 전극(122), 및 제1 저장 커패시터 전극(110)을 형성한다.
반도체층 패턴(1013) 위에 게이트 절연막(1014)을 형성하고, 그 위에 금속막으로 이루어진 게이트 배선(1015)을 패터닝하여 형성한다.
A-A` 부분에 해당하는 영역에서 게이트 배선(1015)은 수평 보상 라인(160), 제2 보상 커패시터 전극(135), 스캔 라인(150), 및 제2 저장 커패시터 전극(115)을 형성한다.
게이트 배선(1015)이 형성되고 난 후 반도체층 패턴(1013)에 불순물을 도핑하게 되는데, 게이트 배선(1015)이 도핑 방지막이 되기 때문에 A-A` 부분에서 구동 소스 전극(143) 및 스위칭 소스 전극(122)에 불순물이 도핑될 수 있다.
불순물을 도핑하고 난 후 게이트 배선(1015) 위에 층간 절연막(1016)이 형성된다. 층간 절연막(1016) 위에는 다수의 콘택홀이 형성되는데, 이들 콘택홀들을 통하여 해당 전극들에 접촉된다.
그리고 A-A` 부분에서는 구동 소스 전극(143)에 접속하기 위한 적어도 하나의 콘택홀(1401)과, 제2 저장 커패시터 전극(115)에 접속하기 위한 적어도 하나의 콘택홀(1152)이 형성된다.
그런 다음, 층간 절연막(1016) 위에 전극 배선(1017)이 형성된다. 전극 배선(1017)은 도 9의 제2 전원 라인(170)에 해당된다.
전극 배선(1017)은 콘택홀(1401)과 콘택홀(1152)을 통하여 접속하므로 제2 저장 커패시터 전극(115)에 공급되는 제1 전원 전압(VDD)이 제2 저장 커패시터 전극(115)으로부터 구동 소스 전극(143)에 전달될 수 있다.
마지막으로 전극 배선(1017) 위에는 화소 정의막(1018)이 형성된다.
도 12를 참조하면, B-B` 부분 역시 절연 기판(1021) 위에 버퍼층(1022)이 형성된다. 버퍼층(1022) 위에 반도체층 패턴(1023)으로서의 제1 저장 커패시터 전극(110)이 형성된다.
그 위에 게이트 절연막(1024)과 금속막으로 이루어진 게이트 배선(1025)으로서의 제2 저장 커패시터 전극(115)이 순차로 형성된다. 게이트 배선(1025)으로서의 제2 저장 커패시터 전극(115)은 도핑 방지막으로 기능하기 때문에 불순물 도핑 과정에서 하부 반도체층 패턴(1023)은 도핑되지 않는다. 게이트 배선(1025) 위에 다시 층간 절연막(1026)을 형성하고, 층간 절연막(1026)에 다수의 콘택홀을 형성한다. 즉, 게이트 배선(1025)으로서의 제2 저장 커패시터 전극(115)에 접속하도록 콘택홀(1151, 1152)을 형성한다. 콘택홀(1151, 1152)을 통하여 전극 배선(1027)이 게이트 배선(1025)에 접속한다. 콘택홀(1151)에 형성되는 전극 배선(1027)은 제1 전원 전압(VDD)을 공급하는 제1 전원 라인(ELVDD)이고, 콘택홀(1152)에 형성되는 전극 배선(1027)은, 게이트 배선(1025)으로서의 제2 저장 커패시터 전극(115)에 공급된 제1 전원 전압(VDD)을 전달하는 제2 전원 라인(170)이다.
마지막으로 전극 배선(1027)과 층간 절연막(1026) 위에 화소 정의막(1018)이 형성된다.
도 13은 도 2에 도시된 바와 같은 유기 발광 표시 패널의 1X1 도트(dot) 구조와 각종 배선의 배치를 개략적으로 나타낸 도면이다.
1X1 도트(dot) 구조를 구현하기 위하여 본 발명의 표시 패널은 도 13에 도시된 바와 같이 수직으로 뻗어 있는 수직의 제1 전원 라인(V-ELVDD)이 수평 방향으로 화소 라인마다 복수 개 배치된다. 구체적으로 제1 단위 영역 화소(E)에 제1 전원 전압(EVDD)을 공급하는 제1 전원 라인(VE-ELVDD)과 제2 단위 영역 화소(O)에 제3 전원 전압(OVDD)을 공급하는 제1 전원 라인(VO-ELVDD)이 라인마다 번갈아 배치된다.
1X1 도트(dot) 구조이기 때문에 제1 단위 영역 화소(E) 및 제2 단위 영역 화소(O)의 제1 전원 라인의 배치 순서는 제한되지 않는데, 도 13에 따르면 첫 번째 화소 라인에 제1 단위 영역 화소(E)에 전압을 공급하는 제1 전원 라인(VE1-ELVDD)이 배치되고 그 다음 화소 라인에 제2 단위 영역 화소(O)에 전압을 공급하는 제1 전원 라인(VO1-ELVDD)이 배치된다. 이하 복수의 화소 라인에 VE2-ELVDD, VO2-ELVDD, VE3-ELVDD, VO3-ELVDD, VE4-ELVDD, VO4-ELVDD 등과 같이 순차적으로 번갈아 배치된다.
한편, 표시 패널의 화소 행에 따라서, 수직의 제1 전원 라인(V-ELVDD)으로부터 공급되는 제1 전원 전압(EVDD)과 제3 전원 전압(OVDD)을 각 화소의 부화소에 수평 방향으로 공급하는 수평의 제1 전원 라인(H-ELVDD)이 형성된다. 구체적으로 제1 단위 영역 화소(E)에 수평 방향으로 제1 전원 전압(EVDD)을 전달하는 수평의 제1 전원 라인(HE-ELVDD)과 제2 단위 영역 화소(O)에 수평 방향으로 제3 전원 전압(OVDD)을 전달하는 수평의 제1 전원 라인(HO-ELVDD)이 화소 행마다 번갈아 배치된다.
1X1 도트(dot) 구조이기 때문에 제1 단위 영역 화소(E) 및 제2 단위 영역 화소(O)의 수평 방향의 제1 전원 라인의 배치 순서는 제한되지 않는데, 도 13에 따르면 첫 번째 화소 행의 상부에 제2 단위 영역 화소(O)에 전압을 수평 방향으로 전달하는 수평의 제1 전원 라인(HO1-ELVDD)이 배치되고 첫 번째 화소 행에 제1 단위 영역 화소(E)에 전압을 수평 방향으로 공급하는 수평의 제1 전원 라인(HE1-ELVDD)이 배치된다. 두 번째 화소 행에 제2 단위 영역 화소(O)에 전압을 수평 방향으로 공급하는 제1 전원 라인(HO2-ELVDD)이 배치된다. 이하의 복수의 화소 행에 따라 HE2-ELVDD, HO3-ELVDD, HE3-ELVDD, HO4-ELVDD, HE4-ELVDD, HO5-ELVDD 등과 같이 번갈아 순차적으로 배치된다.
각 화소의 부화소에 수평 방향으로 공급하는 수평의 제1 전원 라인(H-ELVDD)은 도 7 내지 도 10에서 살펴본 바와 같이 게이트 배선 중 부화소 간, 나아가서 화소 간 서로 연결한 제2 저장 커패시터 전극(115,115-1,115-2)일 수 있다. 이하의 도 14에서 후술될 것이지만, 각 화소의 회로 구조의 배치가 상하로 번갈아서 배치되고, 제2 저장 커패시터 전극(115,115-1,115-2)이 상하로 번갈아 배치되기 때문에, 제1 단위 영역 화소(E)과 제2 단위 영역 화소(O)에 해당하는 화소에 공급되는 제1 전원 전압을 수평 방향으로 전달하는 수평의 제1 전원 라인(H-ELVDD) 역시 화소 행별로 번갈아 배치된다.
일례로, 첫 번째 화소 라인의 첫 번째 화소 행에 배치된 제1 단위 영역 화소(E)의 화소는 수직의 제1 전원 라인(VE1-ELVDD)로부터 제1 전원 전압(EVDD)을 공급받고, 수평의 제1 전원 라인(HE1-ELVDD)인 제2 저장 커패시터 전극(115,115-1,115-2)을 통해 부화소에 제1 전원 전압(EVDD)을 수평 방향으로 전달한다.
한편, 첫 번째 화소 라인의 두 번째 화소 행에 배치된 제2 단위 영역 화소(O)의 화소는 수직의 제1 전원 라인(VO1-ELVDD)로부터 제1 전원 전압(OVDD)을 공급받고, 수평의 제1 전원 라인(HO1-ELVDD)인 제2 저장 커패시터 전극(115,115-1,115-2)을 통해 부화소에 제1 전원 전압(OVDD)을 수평 방향으로 전달한다. 동일한 화소 라인에 속한다 하여도 제2 단위 영역 화소(O)의 화소 구조는 제1 단위 영역 화소(E)의 화소 구조와 배치가 상하로 역전된 상태이므로 수평의 제1 전원 라인을 달리하게 된다.
한편, 1X1 도트 구조로서 각 화소의 회로 구조가 상하로 역전되어 번갈아 배치되기 때문에 스캔 라인 역시 화소 행마다 번갈아 배치된다.
즉 도 13을 참조하면, 첫 번째 화소 행 상부에 제2 단위 영역 화소(O)의 주사 신호를 전달하는 첫 번째 스캔 라인(O1)이 형성된다.
다음으로 첫 번째 화소 행 하부에 제1 단위 영역 화소(E)의 주사 신호를 전달하는 첫 번째 스캔 라인(E1)이 형성된다.
이하의 복수의 화소 행을 따라서 제2 단위 영역 화소(O)의 스캔 라인과 제1 단위 영역 화소(E)의 스캔 라인이 O2, E2, O3, E3, O4, E4, O5 식으로 번갈아 배치된다.
한편, 복수의 화소 라인을 따라서 수직으로 뻗은 복수의 수직 보상 라인(GC)이 배치된다. 구체적으로 제1 단위 영역 화소(E)의 보상 제어 신호를 전달하는 수직 보상 라인(E-GC)과 제2 단위 영역 화소(O)의 보상 제어 신호를 전달하는 수직 보상 라인(O-GC)이 화소 라인을 따라서 번갈아 수평 방향으로 배치된다. 1X1 도트 구조이므로 제1 단위 영역 화소(E)의 수직 보상 라인(E-GC)과 제2 단위 영역 화소(O)의 수직 보상 라인(O-GC)의 배치의 순서는 제한되지 않으나, 도 12와 같이 첫 번째 화소 라인에 제1 단위 영역 화소(E)의 수직 보상 라인(E1-GC)을 배치하고, 두 번째 화소 라인에 제2 단위 영역 화소(O)의 수직 보상 라인(O1-GC)을 배치할 수 있다. 이하 복수의 화소 라인을 따라서 E2-GC, O2-GC, E3-GC, O3-GC, E4-GC, O4-GC, E5-GC 식으로 번갈아 배치될 수 있다.
도 13의 간략한 배치도 중 첫 번째 화소 라인의 첫 번째 화소행 및 두 번째 화소행, 및 두 번째 화소 라인의 첫 번째 화소행 및 두 번째 화소행으로 정의되는 구역(SPX)의 상세한 회로도를 도 14에 도시하였다.
더욱 구체적으로 도 14에 도시된 바와 같이 구역(SPX)은, 첫 번째 화소 행의 첫 번째 화소 라인에 대응하는 제1 단위 영역의 화소(E11), 첫 번째 화소 행의 두 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O12)의 발광부, 두 번째 화소 행의 첫 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O21), 두 번째 화소 행의 두 번째 화소 라인에 대응하는 제1 단위 영역의 화소(E22), 및 세 번째 화소 행의 두 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O32)의 회로부로 구성된다. 여기서, 발광부는 유기발광소자(OLED)를 말하며, 회로부는 유기발광소자를 제외한 나머지 화소의 구성부로서, 특히 유기발광소자에 구동 전류를 공급하기 위한 여러 구성부분을 말한다. 수평 방향으로 이어지는 회로부는 각 화소별로 상하가 역전되어 배치된다.
이는 하나의 실시 예로서 화소의 배치는 달라질 수 있음은 상술한 바와 같다.
도 14를 참조하면 첫 번째 화소 행의 제1 단위 영역 화소(E)의 화소에 주사 신호를 전달하는 제1 스캔 라인(E1-150)이 수평 방향으로 뻗어 있다. 또한, 두 번째 화소 행의 제2 단위 영역 화소(O)의 화소에 주사 신호를 전달하는 제2 스캔 라인(O2-150)이 수평 방향으로 뻗어 있다. 그러면, 제1 스캔 라인(E1-150)을 통해 전달되는 주사 신호에 의해 첫 번째 화소 행의 제1 단위 영역 화소(E)의 화소가 복수 개 선택된다. 도 14에서는 화소(E11)가 선택된다. 화소(E11)의 회로부와 배치 형태가 역전된 화소(E22)는 역전된 회로부로 인해 제1 스캔 라인(E1-150)을 공유하고, 제1 스캔 라인(E1-150)으로부터 주사 신호를 전달받아 선택된다.
한편 첫 번째 화소 행에 포함된 복수의 제2 단위 영역 화소(O)의 화소는 회로부가 역전된 구조이므로 첫 번째 화소 행의 상부에 배치된 스캔 라인(도면 미도시)으로부터 주사 신호를 전달 받아 선택된다.
제2 스캔 라인(O2-150)을 통해 전달되는 주사 신호에 의해 두 번째 화소 행의 제2 단위 영역 화소(O)의 화소가 복수 개 선택된다. 도 14에서는 화소(O21)가 선택되고, 화소(O21)의 회로부와 배치 형태가 역전된 화소(O32)는 역전된 회로부로 인해 제2 스캔 라인(O2-150)을 공유하고, 제2 스캔 라인(O2-150)으로부터 주사 신호를 전달받아 선택된다.
이렇게 제1 스캔 라인(E1-150)으로부터 순차적으로 전달되는 주사 신호에 의해 표시 패널의 두 개의 화소 행에 속한 제1 단위 영역 화소(E)의 화소들이 행별로 순차적으로 선택된다. 마찬가지로 제2 스캔 라인(O2-150)으로부터 순차적으로 전달되는 주사 신호에 의해 표시 패널의 두 개의 화소 행에 속한 제2 단위 영역 화소(O)의 화소들이 행별로 순차적으로 선택된다.
본 발명의 실시 예에 따른 이러한 스캔 라인의 배치구조는 하나의 스캔 라인으로 상하에 접속하는 단위 영역별 화소들을 선택할 수 있으므로 설계가 복잡해지는 것을 방지할 수 있고 개구율의 감소를 막을 수 있다.
제1 스캔 라인(E1-150)에는 화소(E11) 및 화소(E22)의 부화소의 데이터 배선(BDATA, GDATA, RDATA)이 접속되어 이를 통해 영상 데이터 신호가 기입된다. 또한 제2 스캔 라인(O2-150)에는 화소(O21)과 화소(O32)의 부화소의 데이터 배선(BDATA, GDATA, RDATA)이 접속되어 이를 통해 영상 데이터 신호가 기입된다.
즉, 스캔 라인을 통하여 단위 영역별 화소들이 순차로 선택되어 주사 신호를 전달받는 주사 기간(3) 동안, 스캔 라인에 접속된 데이터 배선을 통하여 순차로 선택된 단위 영역별 화소들 각각에 영상 데이터 신호가 기입된다.
도 14에서 화소(E11)과 화소(O21)에 뻗어 제1 단위 영역 화소(E)의 화소에 제1 전원 전압을 공급하는 제1 전원 라인(VE1-ELVDD)과, 화소(O12), 화소(E22), 및 화소(O32)에 뻗어 제2 단위 영역 화소(O)의 화소에 제1 전원 전압을 공급하는 제1 전원 라인(VO1-ELVDD)이 나타나있다.
제1 전원 라인(VE1-ELVDD)으로부터 제1 전원 전압이 공급되면, 상기 제1 전원 전압은 화소(E11) 및 화소(E22)에 서로 연결된 수평의 제1 전원 라인(HE1-ELVDD)를 통하여 수평 방향으로 전달된다. 특히 제1 전원 라인(VE1-ELVDD)으로부터 공급된 제1 전원 전압은 화소(E11)의 수평의 제1 전원 라인(HE1-ELVDD)의 일부에 위치한 메쉬 콘택 포인트(MCP1)를 통해 수평 방향으로 전달된다. 메쉬 콘택 포인트(MCP1)는 수직 방향으로 뻗고 수평 방향으로 배치된 수직 제1 전원 라인과 수평 방향으로 뻗고 수직 방향으로 배치된 수평 제1 전원 라인이 중첩된 영역 중 콘택홀에 의해 서로 접속하는 지점을 말한다.
메쉬 콘택 포인트(MCP1)를 통해 수평의 제1 전원 라인(HE1-ELVDD)의 수평 방향으로 전달된 제1 전원 전압은 화소(E11) 및 화소(E22)의 각 부화소의 구동 트랜지스터로 전달되기 때문에, 제1 전원 전압의 전압 레벨의 변화에 따라 화소(E11) 및 화소(E22)의 부화소의 구동 트랜지스터들은 그에 각각 연결된 유기발광소자로 영상 데이터 신호에 따른 구동 전류를 공급할 수 있다. 그러면, 제1 전원 전압의 레벨이 변화되어 유지되는 발광 기간(4) 동안 구동 전류에 대응하여 유기발광소자는 빛을 방출한다. 일례로, 도 5A, 5B에 도시된 화소와 같이 피모스 트랜지스터로 구성된 화소인 경우 제1 전원 전압이 로우 레벨에서 하이 레벨로 변화되어 유지되는 발광 기간(4) 동안, 저장된 영상 데이터 신호에 따른 구동 전류가 화소(E11) 및 화소(E22)의 부화소의 구동 트랜지스터들을 통해 유기발광소자로 공급되어 발광하게 된다.
동일한 방식으로 제1 전원 라인(VO1-ELVDD)으로부터 제1 전원 전압이 공급되면, 상기 제1 전원 전압은 화소(O32) 및 화소(O21)에 서로 연결된 수평의 제1 전원 라인(HO2-ELVDD)를 통하여 수평 방향으로 전달된다. 특히 제1 전원 라인(VO1-ELVDD)으로부터 공급된 제1 전원 전압은 화소(O32)의 수평의 제1 전원 라인(HO2-ELVDD)의 일부에 위치한 메쉬 콘택 포인트(MCP2)를 통해 수평 방향으로 전달된다. 이때 전달되는 제1 전원 전압의 레벨을 발광 기간(4) 동안 변화시킴으로써 표시 패널의 제2 단위 영역 화소(O)의 화소에 포함되는 부화소의 유기발광소자들로 구동 전류를 공급하여 발광할 수 있다.
이렇듯 화소 라인마다 번갈아 배치된 제1 전원 라인을 따라 두 개의 화소 라인에 위치한 제1 단위 영역 화소(E)들 또는 제2 단위 영역 화소(O)들에 제1 전원 전압을 전달할 수 있도록 배치됨으로써 설계를 단순화시킬 수 있다. 다만, 도 6의 신호 타이밍도와 같이, 제1 단위 영역 화소(E)들에 전달되는 제1 전원 전압(EVDD)과 제2 단위 영역 화소(O)들에 전달되는 제1 전원 전압(OVDD)의 전압 레벨이 교대로 소정의 하이 레벨로 유지됨에 따라 제1 단위 영역 화소(E)들과 제2 단위 영역 화소(O)들의 발광 기간(4)이 하나의 프레임 내에서 중첩되지 않게 된다.
한편, 도 14를 참조하면, 첫 번째 화소 라인에 포함된 제1 단위 영역 화소(E)의 화소들에 보상 제어 신호를 전달하는 수직 보상 라인(E1-GC), 첫 번째 화소 라인 및 두 번째 화소 라인에 포함된 제2 단위 영역 화소(O)의 화소들에 보상 제어 신호를 전달하는 수직 보상 라인(O1-GC), 및 두 번째 화소 라인 및 세 번째 화소 라인에 포함된 제1 단위 영역 화소(E)의 화소들에 보상 제어 신호를 전달하는 수직 보상 라인(E2-GC)이 수평 방향으로 배치되어 있다.
또한 이들 수직 보상 라인과 중첩되는 영역에 콘택홀을 형성하여 접속하는 수평 보상 라인이 각 화소마다 하나씩 수평 방향으로 뻗어서 배치되어 있다.
구체적으로 콘택홀을 통해 제1 수직 보상 라인(E1-GC)에 접속되는 화소(E11)의 수평 보상 라인(E11-160)은 보상 제어 신호를 전달받아 화소(E11)의 부화소 각각의 보상 게이트 전극에 전달한다.
화소(E11)의 회로부와 상하 배치가 역전된 구조의 화소(E22)의 회로부에서 수평 보상 라인(E22-160)은 콘택홀을 통해 제3 수직 보상 라인(E2-GC)과 접속하고, 보상 제어 신호를 전달받아 화소(E22)의 부화소 각각의 보상 게이트 전극에 전달한다.
또한 화소(O21)의 회로부, 및 화소(O21)의 회로부와 상하 배치가 역전된 구조의 화소(O32)의 회로부 각각의 수평 보상 라인(O21-160, O32-160)은 콘택홀을 통해 제2 수직 보상 라인(O1-GC)과 각각 접속하고, 보상 제어 신호를 전달받아 화소(O21) 및 화소(O32)의 부화소 각각의 보상 게이트 전극에 전달한다.
상기 보상 제어 신호들은 보상 기간(2)에 보상 트랜지스터를 턴 온 시켜 구동 트랜지스터의 드레인 전극과 게이트 전극을 다이오드 연결하여 구동 트랜지스터의 문턱 전압을 보상한다.
도 15는 도 3A에 도시된 바와 같은 표시 패널의 1X2 도트(dot) 구조와 각종 배선의 배치를 개략적으로 나타낸 도면이다. 1X2 도트(dot) 구조의 표시 패널은 1X1 도트(dot) 구조의 표시 패널과 동일한 방법으로 제1 단위 영역 화소(E) 또는 제2 단위 영역 화소(O)에 전원 전압을 공급하는 전원 라인, 제1 단위 영역 화소(E) 또는 제2 단위 영역 화소(O)에 보상 제어 신호를 공급하는 보상 라인, 제1 단위 영역 화소(E) 또는 제2 단위 영역 화소(O)의 화소들을 선택하는 주사 신호를 공급하는 스캔 라인 등이 배치될 수 있다.
도 15에 도시된 바와 같이, 1X2 도트(dot) 구조를 구현하기 위하여 본 발명의 표시 패널은 수직으로 뻗어 있는 수직의 제1 전원 라인(V-ELVDD)이 수평 방향으로 화소 라인마다 복수 개 배치된다. 즉, 제1 단위 영역 화소(E) 또는 제2 단위 영역 화소(O)의 화소들을 구별하지 않고, 화소 행을 따라서 수평 방향으로 하나의 화소마다, 제1 단위 영역 화소(E)에 제1 전원 전압(EVDD)을 공급하는 제1 전원 라인(VE-ELVDD)과 제2 단위 영역 화소(O)에 제3 전원 전압(OVDD)을 공급하는 제1 전원 라인(VO-ELVDD)이 교대로 배치된다.
도 15에 따르면 첫 번째 화소 라인에 제1 단위 영역 화소(E)에 전압을 공급하는 제1 전원 라인(VE1-ELVDD)이 배치되고 그 다음 화소 라인에 제2 단위 영역 화소(O)에 전압을 공급하는 제1 전원 라인(VO1-ELVDD)이 배치된다. 이하 복수의 화소 라인마다 수평 방향으로 VE2-ELVDD, VO2-ELVDD, VE3-ELVDD, VO3-ELVDD, VE4-ELVDD, VO4-ELVDD 등의 전원 라인이 교대로 배치된다.
한편, 표시 패널의 화소 행에 따라서, 수직의 제1 전원 라인(V-ELVDD)으로부터 공급되는 제1 전원 전압(EVDD)과 제3 전원 전압(OVDD)을 각 화소의 부화소에 수평 방향으로 공급하는 수평의 제1 전원 라인(H-ELVDD)이 형성된다. 구체적으로 제1 단위 영역 화소(E)에 수평 방향으로 제1 전원 전압(EVDD)을 전달하는 수평의 제1 전원 라인(HE-ELVDD)과 제2 단위 영역 화소(O)에 수평 방향으로 제3 전원 전압(OVDD)을 전달하는 수평의 제1 전원 라인(HO-ELVDD)이 화소 행마다 교대로 배치된다.
도 15에 도시되지는 않았으나, 첫 번째 화소 행의 상부에 제2 단위 영역 화소(O)에 전압을 수평 방향으로 전달하는 수평의 제1 전원 라인(HO1-ELVDD)이 배치된다. 따라서, 첫 번째 화소 행에 포함된 제2 단위 영역 화소(O)의 화소들의 발광부(ES)들은 그 상부에 배치된 수평의 제1 전원 라인(HO1-ELVDD)(도면 미도시)으로부터 전압을 전달 받는다.
다음으로 첫 번째 화소 행의 하부에 제1 단위 영역 화소(E)에 전압을 수평 방향으로 공급하는 수평의 제1 전원 라인(HE1-ELVDD)이 배치된다. 두 번째 화소 행의 하부에 제2 단위 영역 화소(O)에 전압을 수평 방향으로 공급하는 제1 전원 라인(HO2-ELVDD)이 배치된다. 도 15에서는 표시하지 않았으나, 복수의 화소 행에 따라 제1 단위 영역 화소(E)에 전압을 전달하는 수평의 제1 전원 라인(HE-ELVDD)과 제2 단위 영역 화소(O)에 전압을 전달하는 수평의 제1 전원 라인(HO-ELVDD)이 교대로 배치된다.
수평의 제1 전원 라인(H-ELVDD)은 도 7 내지 도 10에서 살펴본 바와 같이 게이트 배선 중 부화소 간, 나아가서 화소 간 서로 연결한 제2 저장 커패시터 전극(115,115-1,115-2)일 수 있다. 각 화소의 회로 구성부는 수평 방향으로 두 개의 화소마다 상하가 역전되어 배치된다. 즉, 제2 저장 커패시터 전극(115,115-1,115-2)의 위치가 두 개의 화소마다 상하 역전되어 배치되기 때문에, 수평의 제1 전원 라인(H-ELVDD)은 두 개의 화소마다 구동 전류의 공급 방향이 바뀌도록 전원 전압을 공급한다.
구체적으로 본 발명의 표시 패널의 구조에서 전원 라인은 메쉬 구조로 배치되지만, 제1 단위 영역 화소(E) 또는 제2 단위 영역 화소(O)의 화소에서 수직 전원 라인과 수평 전원 라인이 중첩되는 영역에 콘택홀을 형성함으로써 전기적으로 접속시키고, 해당 화소의 부화소 각각에 구동 전류를 공급하여 발광시킨다.
일례로, 첫 번째 화소 행의 첫 번째 화소 라인에 배치된 제1 단위 영역 화소(E)의 화소(E11) 및 첫 번째 화소 행의 두 번째 화소 라인에 배치된 제1 단위 영역 화소(E)의 화소(E12)는 첫 번째 수직의 제1 전원 라인(VE1-ELVDD)로부터 제1 전원 전압(EVDD)을 공급받고, 수평의 제1 전원 라인(HE1-ELVDD)인 제2 저장 커패시터 전극(115,115-1,115-2)을 통해 각각의 부화소에 제1 전원 전압(EVDD)을 수평 방향으로 전달한다. 이때 전원 전압에 의해 구동 전류가 위로 흐르게 되어 화소(E11) 및 화소(E12)가 발광 기간(4) 동안 영상을 표시한다.
이것은 수직의 제1 전원 라인(VE1-ELVDD)과 수평의 제1 전원 라인(HE1-ELVDD)이 중첩되는 지점에 콘택홀(m1)을 형성함으로써 이루어진다.
상기 수평의 제1 전원 라인(HE1-ELVDD)은 수평 방향으로 뻗고, 두 번째 수직의 제1 전원 라인(VE2-ELVDD)과 중첩되는 지점에 형성된 콘택홀(m2)을 통해, 두 번째 화소 행의 세 번째 화소 라인에 배치된 제1 단위 영역 화소(E)의 화소(E23) 및 두 번째 화소 행의 네 번째 화소 라인에 배치된 제1 단위 영역 화소(E)의 화소(E24) 각각의 부화소에 제1 전원 전압(EVDD)을 수평 방향으로 전달한다. 이때 전원 전압에 의해 구동 전류가 아래로 흐르게 되어 화소(E23) 및 화소(E24)가 발광 기간(4) 동안 영상을 표시한다.
수평의 제1 전원 라인(HO2-ELVDD)과 두 개의 수직의 제1 전원 라인(VO1-ELVDD, VO2-ELVDD)이 각각 중첩하는 지점에 형성된 콘택홀(m3, m4)들을 통해서 전원 전압이 수평 방향으로 공급되고, 상기 전원 전압을 공급받아 구동 전류의 방향이 두 개의 화소마다 상하로 교차된다.
이들 콘택홀(m1, m2, m3, m4)들을 메쉬 구조의 전원 라인의 메쉬 콘택 포인트라고 한다. 상기 메쉬 콘택 포인트는 도 15에 도시된 바와 같이 두 개의 화소마다 형성된다.
한편, 1X2 도트 구조로서 두 개의 화소마다 회로 구조가 상하로 역전되어 배치되기 때문에 스캔 라인 역시 화소 행마다 번갈아 배치된다.
즉 도 15에 도시되지 않았으나, 첫 번째 화소 행 상부에 제2 단위 영역 화소(O)의 주사 신호를 전달하는 첫 번째 스캔 라인(O1)(도면 미도시)이 형성된다.
다음으로 첫 번째 화소 행 하부에 제1 단위 영역 화소(E)의 주사 신호를 전달하는 첫 번째 스캔 라인(E1)이 형성된다.
이하의 복수의 화소 행마다 제2 단위 영역 화소(O)의 스캔 라인과 제1 단위 영역 화소(E)의 스캔 라인이 O2, E2, O3 식으로 번갈아 배치된다.
두 개의 화소마다 상하 역전되어 배치된 구조로 인해, 첫 번째 스캔 라인(E1)을 통해 전달되는 주사 신호는 첫 번째 화소 행에 포함된 제1 단위 영역 화소(E)의 화소들과 두 번째 화소 행에 포함된 제1 단위 영역 화소(E)의 화소들을 순차로 선택하여 주사 기간(3) 동안 해당 화소들에 영상 데이터 신호들을 기입한다.
이러한 방식으로 교대로 배치된 제1 단위 영역 화소(E)의 스캔 라인과 제2 단위 영역 화소(O)의 스캔 라인은 각각 두 개의 화소 행에 포함된 대응하는 단위 영역의 화소들을 선택할 수 있다.
한편, 복수의 화소 라인을 따라서 수직으로 뻗은 복수의 수직 보상 라인(GC)이 배치된다. 구체적으로 제1 단위 영역 화소(E)의 보상 제어 신호를 전달하는 수직 보상 라인(E-GC)과 제2 단위 영역 화소(O)의 보상 제어 신호를 전달하는 수직 보상 라인(O-GC)이 화소 라인을 따라서 교대로 수평 방향으로 배치된다. 1X2 도트 구조이지만 1X1 구조와 동일하게 배치된다. 즉, 도 15에 도시된 바와 같이 첫 번째 화소 라인에 제1 단위 영역 화소(E)의 수직 보상 라인(E1-GC)을 배치하고, 두 번째 화소 라인에 제2 단위 영역 화소(O)의 수직 보상 라인(O1-GC)을 배치할 수 있다. 이하 복수의 화소 라인을 따라서 E2-GC, O2-GC, E3-GC, O3-GC, E4-GC, O4-GC 식으로 번갈아 배치될 수 있다.
도 15의 간략한 배치도 중 첫 번째 화소 행의 첫 번째 화소 라인 내지 네 번째 화소 라인, 및 두 번째 화소 행의 첫 번째 화소 라인 내지 네 번째 화소 라인으로 정의되는 구역(PPX1)의 8개 화소에 대한 상세한 회로도를 도 16에 도시하였다.
좀더 구체적으로 도 16에 도시된 바와 같이 구역(PPX1)은, 첫 번째 화소 행의 첫 번째 화소 라인에 대응하는 제1 단위 영역의 화소(E11), 첫 번째 화소 행의 두 번째 화소 라인에 대응하는 제1 단위 영역의 화소(E12), 첫 번째 화소 행의 세 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O13)의 발광부, 첫 번째 화소 행의 네 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O14)의 발광부, 두 번째 화소 행의 첫 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O21), 두 번째 화소 행의 두 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O22), 두 번째 화소 행의 세 번째 화소 라인에 대응하는 제1 단위 영역의 화소(E23), 두 번째 화소 행의 네 번째 화소 라인에 대응하는 제1 단위 영역의 화소(E24), 세 번째 화소 행의 세 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O33)의 회로부, 및 세 번째 화소 행의 네 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O34)의 회로부로 구성된다. 여기서, 수평 방향으로 이어지는 회로부는 각 화소별로 상하가 역전되어 배치된다.
도 16의 상세한 화소 회로도는 도 14와 유사하므로, 차이가 있는 부분을 제외한 나머지 부분에 대한 설명은 생략하기로 한다.
도 16에서 구역(PPX1)의 8개 화소는 단위 영역별 화소가 두 개씩 짝을 이루어 배치되는데 단위 영역이 다른 화소 쌍이 배치될 때마다 화소의 회로부와 발광부의 위치가 상하 역전된다.
이로 인해 수평 방향의 하나의 스캔 라인으로부터 두 개의 화소 행에 배치된 동일한 단위 영역의 두 개의 화소 쌍으로 번갈아 주사 신호가 입력된다. 즉, 도 16에서 첫 번째 화소 행의 화소 E11 및 E12와 두 번째 화소 행의 화소 E23 및 E24가 하나의 제1 스캔 라인(E1)을 공유하고, 이로부터 주사 신호를 전달받아 주사 기간(3) 동안 영상 데이터 신호를 공급받게 된다. 마찬가지로, 두 번째 화소 행의 화소 O21 및 O22와 도 15에 도시되지 않았으나 세 번째 화소 행의 화소 O33 및 O34가 하나의 제1 스캔 라인(O2)을 공유한다.
또한 제1 전원 전압을 공급하는 수직의 전원 라인에 연결되어, 화소 각각에 포함된 부화소에 상기 제1 전원 전압을 공급하는 수평의 전원 라인의 경우에도, 수평 방향으로 배치되고, 하나의 수평 제1 전원 라인으로부터 두 개의 화소 행에 배치된 동일한 단위 영역의 두 개의 화소 쌍으로 번갈아 전압이 전달된다. 즉, 도 16에서 첫 번째 화소 행의 화소 E11 및 E12와 두 번째 화소 행의 화소 E23 및 E24가 하나의 수평 제1 전원 라인(HE1-ELVDD)으로부터 수평 방향으로 전원 전압을 전달받고, 전원 전압의 전압 레벨 변화에 따라 발광 기간(4) 동안 영상을 표시하게 된다. 이때 화소 E11 및 E12의 수평 제1 전원 라인(HE1-ELVDD)은 화소 E11을 지나는 수직 제1 전원 라인(VE1-ELVDD)과 콘택홀(m1)을 통해 접속한다. 그리고 화소 E23 및 E24의 수평 제1 전원 라인(HE1-ELVDD)은 화소 E23을 지나는 수직 제1 전원 라인(VE2-ELVDD)과 콘택홀(m3)을 통해 접속한다.
마찬가지의 방식으로, 두 번째 화소 행의 화소 O21 및 O22, 및 도 16에 도시되지 않았으나 세 번째 화소 행의 화소 O33 및 O34가 하나의 수평 제1 전원 라인(HO2-ELVDD)으로부터 수평 방향으로 전원 전압을 전달 받는다. 이때 화소 O21 및 O22의 수평 제1 전원 라인(HO2-ELVDD)은 화소 O22를 지나는 수직 제1 전원 라인(VO1-ELVDD)과 콘택홀(m2)을 통해 접속한다. 그리고 화소 O33 및 O34의 수평 제1 전원 라인(HE1-ELVDD)은 화소 O34을 지나는 수직 제1 전원 라인(VO2-ELVDD)과 콘택홀(m4)을 통해 접속한다.
한편, 1X2 도트 구조의 도 15에서도 보상 라인의 배치 및 연결은 도 14의 1X1 도트 구조와 동일하다. 즉, 화소 E11는 수직 보상 라인(E1-GC)에 접속된 수평 보상 라인(EGC1)을 통해 보상 제어 신호를 전달 받는다. 화소 E12와 화소 E23 각각은 수직 보상 라인(E2-GC)을 공유하고 이에 접속된 수평 보상 라인 EGC2 및 EGC3을 통해 보상 제어 신호를 전달 받는다. 화소 E24는 수직 보상 라인(E3-GC)에 접속된 수평 보상 라인(EGC4)을 통해 보상 제어 신호를 전달 받는다.
또한 화소 O21와 화소 O22 각각은 수직 보상 라인(O1-GC)을 공유하여 접속된 수평 보상 라인 OGC1을 가지고, 도 16에 도시되지 않은 세 번째 화소 행의 화소 O33와 화소 O34 각각은 수직 보상 라인(O2-GC)을 공유하여 접속된 수평 보상 라인 OGC2를 가진다.
이러한 메쉬 방식으로 수직 및 수평의 전원 라인과 수직 및 수평의 보상 라인을 콘택홀을 통하여 연결하고, 단위 영역별로 각 화소에 전원 전압 또는 보상 제어 신호를 공급하므로 화소 배치의 설계가 복잡해지는 것을 피할 수 있다.
도 17에서는 도 15의 C-C` 부분의 단면도, 즉 화소 E11의 각 부화소에 수직 보상 라인(E1-GC)으로부터 공급되는 보상 제어 신호를 전달하는 수평 보상 라인(EGC1) 배치 영역에 해당하는 단면도를 나타내었다.
도 17을 참조하면, 도 15의 표시 패널 화소를 배치하는 단계와 표시 패널을 이루는 구성들을 알 수 있다.
먼저 절연 기판(1031) 위에 산화 규소 등으로 이루어진 버퍼층(1032)을 형성하고, 그 위에 반도체층 패턴(1033)을 형성한다. 본 발명에서 반도체층 패턴(1033)은 다결정 규소층으로서 트랜지스터의 액티브층을 구성하게 된다.
반도체층 패턴(1033) 위에 게이트 절연막(1034)을 형성하고, 그 위에 금속막으로 이루어진 게이트 배선(1035)을 패터닝하여 형성한다. 도 17은 C-C` 부분의 단면이기 때문에 게이트 배선(1035)은 수평 보상 라인(EGC1)을 가리킨다.
게이트 배선(1035)을 패터닝하고 난 후 게이트 배선(1035)을 도핑 방지막으로 하여 불순물을 도핑하는데, 도핑된 부분은 트랜지스터의 소스 전극 또는 드레인 전극을 이루게 된다. 그러나, C-C` 부분은 화소에 포함된 부화소 각각에 걸쳐 수평적으로 뻗어있는 수평 보상 라인(EGC1)이기 때문에, 수평 보상 라인(EGC1) 하부에 적층된 반도체층 패턴(1033)은 수평 보상 라인(EGC1)으로 인해 불순물이 도핑되지 않고 채널을 형성하게 된다. 즉, 반도체층 패턴(1033)은 각 부화소에 포함된 보상 트랜지스터의 보상 액티브층(147, 147-1,147-2)이 되고, 보상 액티브층(147, 147-1,147-2) 각각의 상부에 해당하는 게이트 배선(1035)은 보상 게이트 전극이 된다.
다음으로 게이트 배선(1035) 위에 층간 절연막(1036)을 형성한다. 층간 절연막(1036) 위에는 패터닝되어 배치된 전극 배선(1037)을 형성한다.
C-C` 부분에 해당하는 전극 배선(1037)은 좌측부터 B, G, R 세 개의 부화소에 각각 배치된다. 구체적으로 C 부분의 전극 배선(1037)은 수직의 보상 라인(E1-GC)이다. 그리고, 부화소 B의 영역에, 부화소 B에 대응하는 영상 데이터 신호를 공급하는 데이터 배선(BDATA1), 저장 커패시터와 구동 트랜지스터의 소스 전극이 연결된 노드로서 제1 전원 전압을 전달하는 제2 전원 라인(170), 및 보상 커패시터와 구동 트랜지스터의 게이트 전극이 연결된 노드인 제1 연결 배선(180)이 각각 배치된다. 또한, 부화소 B의 영역과 부화소 G의 영역 사이에 형성되는 전극 배선(1037)은, 제1 전원 전압을 공급하는 수직의 제1 전원 라인(VE1-ELVDD)이다. 부화소 G의 영역에, 부화소 G에 대응하는 영상 데이터 신호를 공급하는 데이터 배선(GDATA1), 보상 커패시터와 구동 트랜지스터의 게이트 전극이 연결된 노드인 제1 연결 배선(180-1), 및 저장 커패시터와 구동 트랜지스터의 소스 전극이 연결된 노드로서 제1 전원 전압을 전달하는 제2 전원 라인(170-1)이 각각 배치된다.
그리고, 그 다음에 해당하는 전극 배선(1037)은 부화소 R 영역에서 부화소 R에 영상 데이터 신호를 공급하는 데이터 배선(RDATA1)이 된다. 그리고 C` 부분은 부화소 R의 보상 트랜지스터의 보상 게이트 전극 부분에 해당하므로, 비록 도 16에 도시되지 않았지만 나머지 부화소 R 영역에 전극 배선(1037)이 배치됨은 물론이다. 즉, 도 17에 도시되지 않았으나, 부화소 R 영역에 보상 커패시터와 구동 트랜지스터의 게이트 전극이 연결된 노드인 제1 연결 배선(180-2), 및 저장 커패시터와 구동 트랜지스터의 소스 전극이 연결된 노드로서 제1 전원 전압을 전달하는 제2 전원 라인(170-2)이 형성된다.
특히 도 17에 도시된 전극 배선(1037) 중 수직의 보상 라인(E1-GC)은 층간 절연막(1036) 위에 패터닝되어 형성될 때, 콘택홀(1601)을 형성하여 수평 보상 라인(EGC1)에 연결되게 한다. 콘택홀(1601)을 통하여 수직의 보상 라인(E1-GC)으로부터 공급되는 보상 제어 신호가 수평 보상 라인(EGC1)을 통해 각 부화소의 보상 트랜지스터의 게이트 전극에 전달된다.
마지막으로 패터닝된 전극 배선(1037)과 층간 절연막(1036) 위에는 화소 정의막(1038)이 형성된다.
도 18은 본 발명의 실시 예에 따른 표시 장치의 표시 패널의 라인 바이 라인(line by line) 구조와 각종 배선의 배치를 개략적으로 나타낸 도면이다.
표시 패널의 화소 배치가 라인 바이 라인(line by line) 형태인 도 18에 있어서도, 제1 단위 영역 화소(E) 또는 제2 단위 영역 화소(O)에 전원 전압을 공급하는 전원 라인, 제1 단위 영역 화소(E) 또는 제2 단위 영역 화소(O)에 보상 제어 신호를 공급하는 보상 라인, 제1 단위 영역 화소(E) 또는 제2 단위 영역 화소(O)의 화소들을 선택하는 주사 신호를 공급하는 스캔 라인 등의 배치는 도 13 및 도 15와 크게 다르지 않으므로 유사한 배치에 대한 설명은 생략한다.
다만, 도 18의 실시 예에 따른 표시 패널은, 제1 단위 영역 화소(E)의 화소들이 하나의 화소 행을 이루고, 제2 단위 영역 화소(O)의 화소들이 하나의 화소 행을 이루어 교대로 배치되므로, 인접한 화소간 회로부와 발광부의 위치가 상하 역전되지 않는다. 따라서, 첫 번째 화소 행에 포함된 제1 단위 영역 화소(E) 화소에 주사 신호를 전달하는 스캔 라인(E1)과, 두 번째 화소 행에 포함된 제2 단위 영역 화소(O) 화소에 주사 신호를 전달하는 스캔 라인(O1) 등과 같이 제1 단위 영역 화소(E)에 대응하는 스캔 라인과 제2 단위 영역 화소(O)에 대응하는 스캔 라인이 화소 행에 따라 순차로 배치될 때, 수평적으로 인접한 화소의 회로부로 인해 직선 형태로 배치될 수 있다.
마찬가지로 수직의 제1 전원 라인(V-ELVDD)으로부터 공급되는 제1 전원 전압(EVDD)과 제3 전원 전압(OVDD)을 각 화소의 부화소에 수평 방향으로 공급하는 수평의 제1 전원 라인(H-ELVDD) 역시 화소 행마다 교대로 배치될 때 수평적으로 연결된 화소의 회로부로 인해 직선 형태로 배치될 수 있다.
라인 바이 라인(line by line) 구조로 인한 상기 차이점은 도 19의 표시 패널의 구체적인 화소 배치도를 이용하여 설명하기로 한다. 특히 도 19는 도 18의 PPX2 부분의 8개 화소에 대한 레이아웃을 나타낸 배치도이다.
도 19는 도 14 및 도 16과 달리, 발광부와 회로부의 배치가 상하 역전되지 않은 상태로 화소들이 나란히 배치된다. 즉, 도 18의 PPX2 구역은 첫 번째 화소 행의 첫 번째 화소 라인에 대응하는 제1 단위 영역의 화소(E11), 첫 번째 화소 행의 두 번째 화소 라인에 대응하는 제1 단위 영역의 화소(E12), 첫 번째 화소 행의 세 번째 화소 라인에 대응하는 제1 단위 영역의 화소(E13), 첫 번째 화소 행의 네 번째 화소 라인에 대응하는 제1 단위 영역의 화소(E14), 두 번째 화소 행의 첫 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O21), 두 번째 화소 행의 두 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O22), 두 번째 화소 행의 세 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O23), 두 번째 화소 행의 네 번째 화소 라인에 대응하는 제2 단위 영역의 화소(O24)로 구성된다.
도 19에 도시된 바와 같이 이들 화소들은 모두 발광부와 회로부의 순서로 나란히 배열되어 있기 때문에, 첫 번째 화소 행의 제1 단위 영역의 화소들에 연결되는 스캔 라인(E1)과 두 번째 화소 행의 제2 단위 영역의 화소들에 연결되는 스캔 라인(O1)은 모두 직선의 금속 배선으로 구현될 수 있다. 따라서, 스캔 라인과 각각 연결된 화소 내 부화소들의 스위칭 트랜지스터들이 주사 기간(3) 동안 주사 신호를 전달받고, 대응하는 영상 데이터 신호를 공급받아 발광 기간(4) 동안 상기 스캔 라인이 배치된 부화소들의 회로부 상부에 위치한 발광부를 발광시키게 된다.
상기 부화소들의 발광부를 영상 데이터 신호에 따른 구동 전류로 발광시키기 위해서는 각 부화소들에 공급되는 제1 전원 전압의 전압 레벨이 변화되어야 한다. 이러한 제1 전원 전압을 수직 제1 전원 라인(V-ELVDD)으로부터 공급받아 수평 방향으로 배열된 화소들에게 공급하는 수평 전원 라인 역시 직선의 형태로 배선된다.
즉, 첫 번째 화소 행을 구성하는 화소 E11, E12, E13, 및 E14은 수평 제1 전원 라인(HE1-ELVDD)으로 연결되어 있다. 수평 제1 전원 라인(HE1-ELVDD)은 각 부화소의 제2 저장 커패시터 전극으로서 복수 개의 제2 저장 커패시터 전극이 서로 연결되어 있다. 두 번째 화소 행 역시 화소 O21, O22, O23, 및 O24가 수평 제1 전원 라인(HO1-ELVDD)으로 연결되어 있다.
이때 수평 제1 전원 라인(HE1-ELVDD)은 수직 제1 전원 라인으로부터 전압을 공급받기 위하여 화소 E11을 지나는 수직 제1 전원 라인(VE1-ELVDD) 및 화소 E13을 지나는 수직 제1 전원 라인(VE2-ELVDD)과 각각 콘택홀(P1) 및 콘택홀(P3)을 통해 접속한다. 그리고 수평 제1 전원 라인(HO1-ELVDD)은 수직 제1 전원 라인으로부터 전압을 공급받기 위하여 화소 O22를 지나는 수직 제1 전원 라인(VO1-ELVDD) 및 화소 O24를 지나는 수직 제1 전원 라인(VO2-ELVDD)과 각각 콘택홀(P2) 및 콘택홀(P4)을 통해 접속한다.
도 19에서 나머지 화소의 구조들과 보상 라인의 배치는 이미 상술한 실시 예들과 동일하므로 자세한 설명은 생략한다.
이렇듯 본 발명의 표시 장치에서는 표시 패널의 각 화소의 배치를 단위 영역별로 다양하게 구성하고, 수직 및 수평 전원 라인의 메쉬 구조 및 수직 및 수평 보상 라인의 메쉬 구조를 통해 단위 영역별로 연결 배선이 오버랩 되지 않게 배치함으로써 설계가 복잡해지는 것을 피할 수 있다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대체할 수 있다. 또한 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.
110: 제1 저장 커패시터 전극 115: 제2 저장 커패시터 전극
120: 스위칭 트랜지스터 반도체층 121: 스위칭 드레인 전극
122: 스위칭 소스 전극 123: 스위칭 액티브층
130: 제1 보상 커패시터 전극 135: 제2 보상 커패시터 전극
140: 구동 트랜지스터 반도체층 141: 구동 드레인 전극
142: 구동 액티브층 143: 구동 소스 전극
145: 보상 트랜지스터 반도체층 146: 보상 제1 전극
147: 보상 액티브층 148: 보상 제2 전극
150: 스캔 라인 160: 수평 보상 라인
170: 제2 전원 라인 180: 제1 연결 배선
185: 제2 연결 배선 190: 유기 발광층
195: 유기발광소자 일 전극

Claims (53)

  1. 제1 필드 중 동시에 발광하는 복수의 화소를 포함하는 제1 그룹 화소;
    상기 제1 필드와 다른 제2 필드 중 동시에 발광하는 복수의 화소를 포함하는 제2 그룹 화소;
    상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 연결되어 있는 복수의 제1 스캔 라인 및 복수의 제2 스캔 라인; 및
    상기 제1 그룹 화소 각각에 제1 전원 전압을 공급하는 복수의 제1 전원 라인 및 상기 제2 그룹 화소 각각에 제2 전원 전압을 공급하는 복수의 제2 전원 라인을 포함하고,
    상기 복수의 제1 전원 라인 및 상기 복수의 제2 전원 라인은 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각의 저장 커패시터의 일 전극과 연결되며,
    상기 제1 전원 전압은 상기 제1 그룹 화소가 동시에 발광하는 제1 기간 동안 제1 레벨의 전압으로 공급되고, 상기 제2 전원 전압은 상기 제2 그룹 화소가 동시에 발광하는 상기 제1 기간과 다른 제2 기간 동안 제2 레벨의 전압으로 공급되고,
    상기 제1 레벨의 전압과 상기 제2 레벨의 전압은, 상기 복수의 제1 스캔 라인과 상기 복수의 제2 스캔 라인을 통해 복수의 주사 신호가 전달되는 주사 기간 동안의 상기 제1 전원 전압 레벨 및 상기 제2 전원 전압 레벨과 다른 유기 발광 표시 장치.
  2. 제 1항에 있어서,
    상기 제1 레벨의 전압과 상기 제2 레벨의 전압은 동일한 레벨인 유기 발광 표시 장치.
  3. 삭제
  4. 제 1항에 있어서,
    상기 복수의 제1 전원 라인 및 상기 복수의 제2 전원 라인이 형성된 방향과 상기 저장 커패시터의 일 전극이 연결되는 방향은 서로 수직인 유기 발광 표시 장치.
  5. 제 1항에 있어서,
    상기 복수의 제1 전원 라인 및 상기 복수의 제2 전원 라인은 상기 복수의 화소의 행 방향 또는 열 방향으로 교대로 형성되는 유기 발광 표시 장치.
  6. 제 1항에 있어서,
    상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각은, 상기 저장 커패시터의 일 전극에 연결되고, 상기 저장 커패시터의 일 전극에 공급되는 상기 제1 전원 전압 및 상기 제2 전원 전압을 각각 전달하는 적어도 하나의 전원 연결 배선을 포함하는 유기 발광 표시 장치.
  7. 제 1항에 있어서,
    상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각은, 상기 복수의 제1 스캔 라인 및 상기 복수의 제2 스캔 라인과 교차하고, 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 영상 데이터 신호를 전달하는 적어도 하나 이상의 데이터 라인을 포함하는 유기 발광 표시 장치.
  8. 제 7항에 있어서,
    상기 영상 데이터 신호는 입체 영상 데이터 신호로서, 좌안 영상 데이터 신호 또는 우안 영상 데이터 신호인 유기 발광 표시 장치.
  9. 제 7항에 있어서,
    상기 데이터 라인은 복수의 제1 전원 라인 및 복수의 제2 전원 라인과 각각 평행하게 이격되어 형성되는 유기 발광 표시 장치.
  10. 제 1항에 있어서,
    상기 복수의 제1 스캔 라인 및 상기 복수의 제2 스캔 라인은 상기 복수의 화소의 행 방향 또는 열 방향으로 교대로 형성되는 유기 발광 표시 장치.
  11. 제 1항에 있어서,
    상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각의 구동 트랜지스터 문턱 전압을 보상하는 동작을 제어하는 제1 보상제어신호 및 제2 보상제어신호가 전달되는 복수의 제1 보상 라인 및 복수의 제2 보상 라인, 및
    상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 연결되고, 상기 복수의 제1 보상 라인 및 상기 복수의 제2 보상 라인 각각을 통해 전달되는 상기 제1 보상제어신호 및 상기 제2 보상제어신호를 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 전달하는 복수의 제1 보상 제어 연결선 및 복수의 제2 보상 제어 연결선을 더 포함하는 유기 발광 표시 장치.
  12. 제 11항에 있어서,
    상기 구동 트랜지스터 문턱 전압을 보상하는 기간은 상기 유기 발광 표시 장치의 복수의 제1 스캔 라인과 복수의 제2 스캔 라인을 통해 복수의 주사 신호가 전달되는 주사 기간보다 이전인 유기 발광 표시 장치.
  13. 제 11항에 있어서,
    상기 복수의 제1 보상 라인 및 상기 복수의 제2 보상 라인 각각은, 상기 유기 발광 표시 장치의 복수의 제1 전원 라인 및 복수의 제2 전원 라인 각각과 평행하게 이격되어 형성되는 유기 발광 표시 장치.
  14. 제 11항에 있어서,
    상기 복수의 제1 보상 라인 및 상기 복수의 제2 보상 라인 각각은, 상기 유기 발광 표시 장치의 복수의 제1 스캔 라인 및 복수의 제2 스캔 라인 각각과 교차되어 형성되는 유기 발광 표시 장치.
  15. 제 11항에 있어서,
    상기 복수의 제1 보상 라인 및 상기 복수의 제2 보상 라인이 형성된 방향과 상기 복수의 제1 보상 제어 연결선 및 상기 복수의 제2 보상 제어 연결선이 형성된 방향은 서로 수직인 유기 발광 표시 장치.
  16. 제 11항에 있어서,
    상기 복수의 제1 보상 라인 및 상기 복수의 제2 보상 라인은 복수의 화소의 행 방향 또는 열 방향으로 교대로 형성되는 유기 발광 표시 장치.
  17. 제 1항에 있어서,
    상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각은, 유기발광소자로 이루어진 발광부 및 상기 발광부에 영상 데이터 신호에 따른 구동 전류를 공급하는 회로부를 포함하는 적어도 하나의 부화소를 포함하는 유기 발광 표시 장치.
  18. 제 17항에 있어서,
    상기 부화소는 R, G, B 부화소인 유기 발광 표시 장치.
  19. 제 17항에 있어서,
    상기 부화소 각각의 저장 커패시터의 일 전극은 상호 연결된 유기 발광 표시 장치.
  20. 제 17항에 있어서,
    상기 발광부는 상기 회로부가 형성되고 난 후, 상기 회로부와 다른 층에 형성되는 유기 발광 표시 장치.
  21. 제 17항에 있어서,
    상기 발광부는, 상기 회로부와 연결되는 제1 전극층, 유기 발광층, 및 제3 전원 전압이 인가되는 제2 전극층을 포함하는 유기 발광 표시 장치.
  22. 제 21항에 있어서,
    상기 제3 전원 전압은, 복수의 제1 스캔 라인과 복수의 제2 스캔 라인을 통해 복수의 주사 신호가 전달되는 주사 기간 이전의 소정의 제3 기간 동안 제3 레벨의 전압인 것을 특징으로 하는 유기 발광 표시 장치.
  23. 제 22항에 있어서,
    상기 제3 레벨의 전압은 상기 제3 기간 동안 제1 그룹 화소 및 제2 그룹 화소 각각에 공급되는 제1 전원 전압 레벨 및 제2 전원 전압 레벨보다 높은 것을 특징으로 하는 유기 발광 표시 장치.
  24. 제 17항에 있어서,
    상기 회로부는,
    상기 발광부의 제1 전극층과 연결되는 구동 드레인 전극, 구동 게이트 전극, 구동 액티브층, 및 구동 소스 전극을 포함하는 구동 트랜지스터,
    스위칭 게이트 전극, 스위칭 액티브층, 스위칭 소스 전극, 및 스위칭 드레인 전극을 포함하는 스위칭 트랜지스터,
    보상 게이트 전극, 보상 액티브층, 보상 제1 전극, 및 보상 제2 전극을 포함하는 보상 트랜지스터,
    저장 커패시터 일 전극 및 저장 커패시터 타 전극을 포함하는 저장 커패시터, 및
    제1 보상 커패시터 전극 및 제2 보상 커패시터 전극을 포함하는 보상 커패시터를 포함하는 유기 발광 표시 장치.
  25. 제 24항에 있어서,
    상기 저장 커패시터 일 전극은 제1 전원 라인 또는 제2 전원 라인과 교차하는 지점에 적어도 하나의 콘택홀을 통해 연결되고,
    상기 저장 커패시터 일 전극은 상기 제1 전원 라인 또는 상기 제2 전원 라인을 통해 공급되는 제1 전원 전압 또는 제2 전원 전압을 상기 구동 소스 전극에 전달하는 적어도 하나의 전원 연결 배선과 중첩하는 지점에 적어도 하나의 콘택홀을 통해 연결되는 유기 발광 표시 장치.
  26. 제 24항에 있어서,
    상기 스위칭 게이트 전극은 제1 스캔 라인 또는 제2 스캔 라인에 연결되고,
    상기 스위칭 소스 전극은 영상 데이터 신호를 전달하는 데이터 라인에 연결되고,
    상기 보상 게이트 전극은 제1 보상 제어 연결선 또는 제2 보상 제어 연결선과 연결되는 유기 발광 표시 장치.
  27. 제 24항에 있어서,
    상기 회로부는,
    상기 저장 커패시터 일 전극과 상기 구동 소스 전극을 연결하고, 상기 저장 커패시터 일 전극에 전달된 제1 전원 전압 또는 제2 전원 전압을 상기 구동 소스 전극에 전달하는 전원 연결 배선,
    상기 저장 커패시터 타 전극, 상기 스위칭 드레인 전극, 및 상기 제1 보상 커패시터 전극을 연결하는 제1 연결 배선, 및
    상기 제2 보상 커패시터 전극과 상기 구동 게이트 전극을 연결하는 제2 연결 배선을 더 포함하는 유기 발광 표시 장치.
  28. 제 24항에 있어서,
    상기 회로부는, 상기 발광부의 제1 전극층과 상기 구동 드레인 전극을 연결하는 연결부를 더 포함하고,
    상기 보상 제1 전극은 상기 연결부에 연결되는 유기 발광 표시 장치.
  29. 제 24항에 있어서,
    상기 스위칭 액티브층, 스위칭 소스 전극, 스위칭 드레인 전극, 구동 액티브층, 구동 소스 전극, 구동 드레인 전극, 보상 액티브층, 보상 제1 전극, 보상 제2 전극, 저장 커패시터 타 전극, 및 제1 보상 커패시터 전극은 서로 동일한 제1층에 형성되는 유기 발광 표시 장치.
  30. 제 24항에 있어서,
    상기 스위칭 게이트 전극, 구동 게이트 전극, 보상 게이트 전극, 저장 커패시터 일 전극, 및 제2 보상 커패시터 전극은 서로 동일한 제2층에 형성되고, 절연막을 사이에 두고 각각 상기 스위칭 액티브층, 상기 구동 액티브층, 상기 보상 액티브층, 상기 저장 커패시터 타 전극, 및 제1 보상 커패시터 전극 상에 형성되는 유기 발광 표시 장치.
  31. 제 30항에 있어서,
    상기 스위칭 게이트 전극에 접속하는 제1 스캔 라인 또는 제2 스캔 라인은 상기 저장 커패시터 일 전극과 상기 제2 보상 커패시터 전극 사이에 이격되어 상기 제2층에 형성되는 유기 발광 표시 장치.
  32. 제 30항에 있어서,
    상기 보상 게이트 전극에 접속하는 제1 보상 제어 연결선 또는 제2 보상 제어 연결선은 상기 구동 게이트 전극과 제2 보상 커패시터 전극 사이에 이격되어 상기 제2층에 형성되는 유기 발광 표시 장치.
  33. 제 30항에 있어서,
    상기 제2층 상부에 절연막을 사이에 두고,
    영상 데이터 신호를 전달하는 데이터 라인,
    제1 전원 전압 또는 제2 전원 전압을 공급하는 제1 전원 라인 또는 제2 전원 라인,
    제1 보상제어신호 또는 제2 보상제어신호를 전달하는 제1 보상 라인 또는 제2 보상 라인,
    상기 제1 전원 전압 또는 상기 제2 전원 전압을 전달하는 전원 연결 배선,
    저장 커패시터 타 전극, 스위칭 드레인 전극, 및 제1 보상 커패시터 전극을 연결하는 제1 연결 배선, 및
    제2 보상 커패시터 전극과 구동 게이트 전극을 연결하는 제2 연결 배선을 서로 동일한 제3층에 형성하는 유기 발광 표시 장치.
  34. 제 33항에 있어서,
    상기 데이터 라인은 스위칭 소스 전극과 중첩된 영역에 콘택홀을 포함하고,
    상기 제1 전원 라인 또는 제2 전원 라인은 저장 커패시터의 일 전극과 중첩된 영역에 콘택홀을 포함하고,
    상기 제1 보상 라인 또는 제2 보상 라인은 제1 보상 제어 연결선 또는 제2 보상 제어 연결선과 중첩된 영역에 콘택홀을 포함하고,
    전원 연결 배선은 상기 저장 커패시터의 일 전극 및 구동 소스 전극과 각각 중첩된 영역에 콘택홀을 포함하고,
    제1 연결 배선은 상기 저장 커패시터 타 전극, 상기 스위칭 드레인 전극, 및 상기 제1 보상 커패시터 전극 각각과 중첩된 영역에 콘택홀을 포함하고,
    제2 연결 배선은 상기 제2 보상 커패시터 전극과 상기 구동 게이트 전극과 각각 중첩된 영역에 콘택홀을 포함하는 유기 발광 표시 장치.
  35. 제 1항에 있어서,
    상기 제1 그룹 화소에 포함된 복수의 화소는 복수의 제1 화소 행을 형성하여 제1 방향으로 배열되고,
    상기 제2 그룹 화소에 포함된 복수의 화소는 복수의 제2 화소 행을 형성하여 상기 제1 방향으로 배열되며,
    상기 제1 화소 행과 제2 화소 행은 교대로 배열되는 유기 발광 표시 장치.
  36. 제 1항에 있어서,
    상기 제1 그룹 화소에 포함된 복수의 화소 및 상기 제2 그룹 화소에 포함된 복수의 화소는, 각 그룹에 포함된 하나의 화소씩 제1 방향 및 상기 제1 방향과 수직인 제2 방향으로 교대로 배열되는 유기 발광 표시 장치.
  37. 제 36항에 있어서,
    상기 제1 방향으로 교대로 배열되고 서로 인접하는 상기 제1 그룹 화소 및 제2 그룹 화소에서, 상기 하나의 화소마다 발광부의 배치를 기준으로 회로부의 배치가 상기 발광부의 하부 또는 상부로 바뀌는 것을 특징으로 하는 유기 발광 표시 장치.
  38. 제 36항에 있어서,
    상기 제1 방향으로 교대로 배열된 상기 제1 그룹 화소 및 제2 그룹 화소는 두 개의 화소 행이 하나의 제1 스캔 라인 또는 제2 스캔 라인을 공유하는 것을 특징으로 하는 유기 발광 표시 장치.
  39. 제 36항에 있어서,
    상기 제1 방향으로 교대로 배열된 상기 제1 그룹 화소 및 제2 그룹 화소는 두 개의 화소 열이 하나의 제1 보상 라인 또는 제2 보상 라인을 공유하는 것을 특징으로 하는 유기 발광 표시 장치.
  40. 제 1항에 있어서,
    상기 제1 그룹 화소에 포함된 복수의 화소는 적어도 두 개 화소로 복수의 제1 화소 영역을 형성하여 제1 방향 및 상기 제1 방향과 수직인 제2 방향으로 배열되고,
    상기 제2 그룹 화소에 포함된 복수의 화소는 적어도 두 개 화소로 복수의 제2 화소 영역을 형성하여 상기 제1 방향 및 상기 제2 방향으로 배열되며,
    상기 제1 화소 영역과 제2 화소 영역은 교대로 배열되는 유기 발광 표시 장치.
  41. 제 40항에 있어서,
    상기 제1 방향으로 교대로 배열되고 서로 인접하는 상기 제1 화소 영역과 제2 화소 영역에서, 상기 화소 영역마다 발광부의 배치를 기준으로 회로부의 배치가 상기 발광부의 하부 또는 상부로 바뀌는 것을 특징으로 하는 유기 발광 표시 장치.
  42. 제 40항에 있어서,
    상기 제1 방향으로 교대로 배열된 상기 제1 화소 영역과 제2 화소 영역은 두 개의 화소 행이 하나의 제1 스캔 라인 또는 제2 스캔 라인을 공유하는 것을 특징으로 하는 유기 발광 표시 장치.
  43. 제 40항에 있어서,
    상기 제1 방향으로 교대로 배열된 상기 제1 화소 영역과 제2 화소 영역은 두 개의 화소 열이 하나의 제1 보상 라인 또는 제2 보상 라인을 공유하는 것을 특징으로 하는 유기 발광 표시 장치.
  44. 제1 필드 중 동시에 발광하는 복수의 화소를 포함하는 제1 그룹 화소;
    상기 제1 필드와 다른 제2 필드 중 동시에 발광하는 복수의 화소를 포함하는 제2 그룹 화소;
    상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 연결되어 있는 복수의 제1 스캔 라인 및 복수의 제2 스캔 라인;
    상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 구동 트랜지스터 문턱 전압을 보상하는 동작을 제어하는 제1 보상제어신호 및 제2 보상제어신호를 전달하는 복수의 제1 보상 라인 및 복수의 제2 보상 라인;
    상기 복수의 제1 보상 라인 및 상기 복수의 제2 보상 라인 각각에 연결되고, 상기 제1 보상제어신호 및 상기 제2 보상제어신호를 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 전달하는 복수의 제1 보상 제어 연결선 및 복수의 제2 보상 제어 연결선; 및
    상기 제1 그룹 화소 각각에 제1 전원 전압을 공급하는 복수의 제1 전원 라인 및 상기 제2 그룹 화소 각각에 제2 전원 전압을 공급하는 복수의 제2 전원 라인을 포함하고,
    상기 제1 전원 전압은 상기 제1 그룹 화소가 동시에 발광하는 제1 기간 동안 제1 레벨의 전압으로 공급되고, 상기 제2 전원 전압은 상기 제2 그룹 화소가 동시에 발광하는 상기 제1 기간과 다른 제2 기간 동안 제2 레벨의 전압으로 공급되며,
    상기 제1 기간 및 상기 제2 기간 이전의 상기 제1 보상제어신호 및 제2 보상제어신호에 따라 상기 구동 트랜지스터 문턱 전압을 보상하는 제4 기간 및 제5 기간 동안 상기 제1 전원 전압 및 상기 제2 전원 전압은 상기 제1 레벨 및 상기 제2 레벨과 다른 제4 레벨의 전압인 유기 발광 표시 장치.
  45. 제 44항에 있어서,
    상기 제4 레벨은 상기 제1 레벨 및 상기 제2 레벨보다 낮은 유기 발광 표시 장치.
  46. 제 44항에 있어서,
    상기 복수의 제1 전원 라인 및 상기 복수의 제2 전원 라인은 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각의 상호 연결된 저장 커패시터의 일 전극과 연결되는 유기 발광 표시 장치.
  47. 제 44항에 있어서,
    상기 제1 레벨의 전압과 상기 제2 레벨의 전압은 동일한 레벨인 유기 발광 표시 장치.
  48. 제 44항에 있어서,
    상기 제1 레벨의 전압과 상기 제2 레벨의 전압은, 상기 복수의 제1 스캔 라인과 상기 복수의 제2 스캔 라인을 통해 복수의 주사 신호가 전달되는 주사 기간 동안의 상기 제1 전원 전압 레벨 및 상기 제2 전원 전압 레벨과 다른 유기 발광 표시 장치.
  49. 제 44항에 있어서,
    상기 제4 기간 및 상기 제5 기간 동안 상기 제1 보상제어신호 및 제2 보상제어신호는 상기 복수의 화소의 트랜지스터를 턴 온 시키는 전압 레벨인 것을 특징으로 하는 다른 유기 발광 표시 장치.
  50. 제 44항에 있어서,
    상기 제4 기간 및 상기 제5 기간 동안 상기 복수의 제1 스캔 라인과 상기 복수의 제2 스캔 라인을 통해 전달되는 모든 주사 신호는 상기 복수의 화소의 트랜지스터를 턴 온 시키는 전압 레벨인 것을 특징으로 하는 다른 유기 발광 표시 장치.
  51. 제 44항에 있어서,
    상기 제1 기간은, 상기 제2 그룹 화소에 포함된 복수의 화소에 상기 제2 스캔 라인을 통해 주사 신호가 순차로 전달되는 제2 그룹 화소의 주사 기간과 중첩하고,
    상기 제2 기간은, 상기 제1 그룹 화소에 포함된 복수의 화소에 상기 제1 스캔 라인을 통해 주사 신호가 순차로 전달되는 제1 그룹 화소의 주사 기간과 중첩하는 유기 발광 표시 장치.
  52. 제 44항에 있어서,
    상기 제1 그룹 화소 또는 상기 제2 그룹 화소 각각의 발광부의 제2 전극층에 공급되는 제3 전원 전압은 상기 제4 기간 또는 상기 제5 기간 이전의 소정의 제6 기간 동안 제5 레벨의 전압인 유기 발광 표시 장치.
  53. 제 52항에 있어서,
    상기 제5 레벨의 전압은 상기 제6 기간 동안 상기 제1 그룹 화소 및 상기 제2 그룹 화소 각각에 공급되는 제1 전원 전압 레벨 및 제2 전원 전압 레벨보다 높은 것을 특징으로 하는 유기 발광 표시 장치.
KR1020110048159A 2011-05-20 2011-05-20 유기 발광 표시 장치 KR101812176B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110048159A KR101812176B1 (ko) 2011-05-20 2011-05-20 유기 발광 표시 장치
US13/397,563 US9305478B2 (en) 2011-05-20 2012-02-15 Organic light emitting diode display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110048159A KR101812176B1 (ko) 2011-05-20 2011-05-20 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20120129704A KR20120129704A (ko) 2012-11-28
KR101812176B1 true KR101812176B1 (ko) 2017-12-27

Family

ID=47174601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110048159A KR101812176B1 (ko) 2011-05-20 2011-05-20 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US9305478B2 (ko)
KR (1) KR101812176B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140050361A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
KR20140123219A (ko) * 2013-04-12 2014-10-22 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
TWI478128B (zh) * 2013-05-23 2015-03-21 Au Optronics Corp 發光二極體顯示面板
CN103439824A (zh) * 2013-08-30 2013-12-11 京东方科技集团股份有限公司 阵列基板、像素驱动方法及显示装置
KR102156780B1 (ko) * 2014-04-29 2020-09-16 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 이의 제조 방법
KR102337353B1 (ko) * 2014-08-20 2021-12-09 삼성디스플레이 주식회사 투명 표시 패널 및 이를 포함하는 투명 유기 발광 다이오드 표시 장치
US20160077329A1 (en) * 2014-09-11 2016-03-17 Pixtronix, Inc. Dithered displays and dithering processes and apparatus
US9425141B2 (en) * 2014-10-09 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with elongated coupling
KR102336004B1 (ko) * 2015-04-28 2021-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
US10373556B1 (en) * 2016-05-18 2019-08-06 Facebook Technologies, Llc Organic light emitting diode display device including segmented power lines
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
JP6775376B2 (ja) * 2016-10-14 2020-10-28 株式会社ジャパンディスプレイ 表示装置
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) * 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
CN109559673A (zh) 2019-01-18 2019-04-02 京东方科技集团股份有限公司 一种显示面板的驱动方法及显示装置
KR20200098779A (ko) * 2019-02-12 2020-08-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109817146B (zh) * 2019-03-08 2023-02-28 京东方科技集团股份有限公司 一种显示面板、显示装置及驱动方法
CN110515249B (zh) * 2019-08-28 2022-10-18 武汉天马微电子有限公司 异形显示面板及显示装置
CN112053661B (zh) * 2020-09-28 2023-04-11 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
KR20220113558A (ko) * 2021-02-05 2022-08-16 삼성디스플레이 주식회사 표시 장치, 이를 포함하는 헤드 마운트 표시 시스템 및 이의 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018983A1 (en) * 2009-07-22 2011-01-27 Kim Seonggyun Stereoscopic image display and driving method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330387A (ja) * 2002-03-05 2003-11-19 Sanyo Electric Co Ltd 表示装置
KR100741961B1 (ko) * 2003-11-25 2007-07-23 삼성에스디아이 주식회사 평판표시장치 및 그의 구동방법
KR100607513B1 (ko) * 2003-11-25 2006-08-02 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치 및 그 구동방법
KR100626007B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법
KR100688798B1 (ko) 2004-11-17 2007-03-02 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
KR20080014331A (ko) 2006-08-10 2008-02-14 주식회사 인테그마 두 종류의 구동선으로 구동되는 디스플레이 장치 및 이구동선으로 구동되는 디스플레이 방법
KR100936882B1 (ko) * 2008-06-11 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101641538B1 (ko) * 2008-12-24 2016-07-22 삼성디스플레이 주식회사 표시 패널
KR20110013693A (ko) 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
TWM391116U (en) * 2010-04-19 2010-10-21 Chunghwa Picture Tubes Ltd Display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018983A1 (en) * 2009-07-22 2011-01-27 Kim Seonggyun Stereoscopic image display and driving method thereof

Also Published As

Publication number Publication date
US9305478B2 (en) 2016-04-05
KR20120129704A (ko) 2012-11-28
US20120293496A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
KR101812176B1 (ko) 유기 발광 표시 장치
KR102528296B1 (ko) 표시 장치
US9449547B2 (en) Organic light emitting display
CN100541583C (zh) 显示装置及其驱动方法
US10103214B2 (en) Display device
CN1941050B (zh) 显示设备及其驱动方法
KR101768848B1 (ko) 유기 전계 발광 표시 장치
US10872945B2 (en) Display device including an emission layer
US10629125B2 (en) Display device
US8508438B2 (en) Organic light emitting display with reduced dead space
US9633593B2 (en) Organic light emitting diode display panel
JP2015125366A (ja) 表示装置
CN109727996A (zh) 薄膜晶体管阵列基板和具有其的有机发光显示装置
KR20170015746A (ko) 유기 발광 표시 장치
US8847943B2 (en) Organic light emitting display
WO2019200901A1 (zh) 信号处理电路及其驱动方法、显示面板及其驱动方法及显示装置
JP2004286816A (ja) アクティブマトリクス型表示装置及びその駆動方法
CN114830222B (zh) 显示面板及其驱动方法和显示装置
CN115023751B (zh) 显示面板和显示装置
US20130300725A1 (en) Organic light emitting display device and driving method thereof
JP6186127B2 (ja) 表示装置
KR20150077169A (ko) 유기발광다이오드 표시장치 및 이의 제조방법
JP2011170244A (ja) 表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法
JP6101509B2 (ja) 表示装置及び表示装置の駆動方法
WO2023184352A1 (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant