JP2006019682A - 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた平板表示装置及びその平板表示装置の製造方法 - Google Patents
薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた平板表示装置及びその平板表示装置の製造方法 Download PDFInfo
- Publication number
- JP2006019682A JP2006019682A JP2004350347A JP2004350347A JP2006019682A JP 2006019682 A JP2006019682 A JP 2006019682A JP 2004350347 A JP2004350347 A JP 2004350347A JP 2004350347 A JP2004350347 A JP 2004350347A JP 2006019682 A JP2006019682 A JP 2006019682A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- source
- thin film
- alloy
- film pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910001069 Ti alloy Inorganic materials 0.000 claims abstract description 11
- 229910001362 Ta alloys Inorganic materials 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 179
- 229910052751 metal Inorganic materials 0.000 claims description 106
- 239000002184 metal Substances 0.000 claims description 106
- 239000010410 layer Substances 0.000 claims description 94
- 239000011229 interlayer Substances 0.000 claims description 38
- 229910052715 tantalum Inorganic materials 0.000 claims description 21
- 229910052719 titanium Inorganic materials 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 14
- 229910052750 molybdenum Inorganic materials 0.000 claims description 10
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229910000599 Cr alloy Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 4
- 229910016570 AlCu Inorganic materials 0.000 claims description 3
- -1 AlNd Inorganic materials 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 9
- 239000001257 hydrogen Substances 0.000 abstract description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 7
- 238000011109 contamination Methods 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 239000012044 organic layer Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 7
- 238000005984 hydrogenation reaction Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920002098 polyfluorene Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- YOZHUJDVYMRYDM-UHFFFAOYSA-N 4-(4-anilinophenyl)-3-naphthalen-1-yl-n-phenylaniline Chemical compound C=1C=C(C=2C(=CC(NC=3C=CC=CC=3)=CC=2)C=2C3=CC=CC=C3C=CC=2)C=CC=1NC1=CC=CC=C1 YOZHUJDVYMRYDM-UHFFFAOYSA-N 0.000 description 1
- MBPCKEZNJVJYTC-UHFFFAOYSA-N 4-[4-(n-phenylanilino)phenyl]aniline Chemical compound C1=CC(N)=CC=C1C1=CC=C(N(C=2C=CC=CC=2)C=2C=CC=CC=2)C=C1 MBPCKEZNJVJYTC-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた平板表示装置及びその平板表示装置の製造方法を提供する。
【解決手段】 チャンネル領域、ソース、及びドレイン領域を有する活性層と、前記チャンネル領域に信号を印加するゲート電極と、前記ソース及びドレイン領域にそれぞれ接続し、Ｔｉ、Ｔｉ合金、Ｔａ、及びＴａ合金のうち少なくとも一つを含むソース及びドレイン電極と、前記ソース及びドレイン電極と前記活性層との間に介在され、シリコンナイトライドを含む絶縁膜と、を含むことを特徴とする薄膜トランジスタ。これにより、ソース／ドレイン電極の配線抵抗を低め、活性層からの汚染を防止し、画素電極との接触抵抗特性が改善され、活性層への水素供給を円滑にして移動度、オンカレント特性、スレショルド電圧特性などに優れたＴＦＴ及びそれを備えた平板表示装置が得られる。
【選択図】 図２
【解決手段】 チャンネル領域、ソース、及びドレイン領域を有する活性層と、前記チャンネル領域に信号を印加するゲート電極と、前記ソース及びドレイン領域にそれぞれ接続し、Ｔｉ、Ｔｉ合金、Ｔａ、及びＴａ合金のうち少なくとも一つを含むソース及びドレイン電極と、前記ソース及びドレイン電極と前記活性層との間に介在され、シリコンナイトライドを含む絶縁膜と、を含むことを特徴とする薄膜トランジスタ。これにより、ソース／ドレイン電極の配線抵抗を低め、活性層からの汚染を防止し、画素電極との接触抵抗特性が改善され、活性層への水素供給を円滑にして移動度、オンカレント特性、スレショルド電圧特性などに優れたＴＦＴ及びそれを備えた平板表示装置が得られる。
【選択図】 図２
Description
本発明は、薄膜トランジスタ、その製造方法及びそれを備えた平板表示装置に係り、より詳細には層間絶縁膜及びソース／ドレイン電極構造を改善した薄膜トランジスタ、その製造方法及びそれを備えた平板表示装置に関する。
液晶ディスプレイ素子や有機電界発光ディスプレイ素子または無機電界発光ディスプレイ素子などの平板ディスプレイ装置はその駆動方式によって、受動駆動方式のパッシブマトリックス(Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ：ＰＭ)型と、能動駆動方式のアクティブマトリックス(Ａｃｔｉｖｅ Ｍａｔｒｉｘ：ＡＭ)型とに区分される。前記ＰＭ型は単純に正極と負極とがそれぞれカラムとローとに配列されて負極にはロー駆動回路からスキャン信号が供給され、この時、複数のローのうち一つのローだけが選択される。また、カラム駆動回路には各画素にデータ信号が入力される。一方、前記ＡＭ型は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を用いて各画素当たり入力される信号を制御するものであって、膨大な量の信号の処理に適して動映像を具現するためのディスプレイ装置として広く使われている。
図１は、従来技術による平板表示装置におけるＴＦＴを示す断面図である。
図１を参照すれば、基板１０上に半導体からなる活性層２０が形成される。前記活性層２０上に前記活性層２０を覆うゲート絶縁膜３０が備えられ、前記ゲート絶縁膜３０上にゲート電極４０が形成される。このゲート電極４０は層間絶縁膜５０により覆われ、ゲート絶縁膜３０及び層間絶縁膜５０には前記活性層２０のソース／ドレイン領域を露出させるコンタクトホール５０ａが形成される。前記層間絶縁膜５０上には前記コンタクトホール５０ａを通じて前記活性層２０のソース／ドレイン領域にそれぞれ接するソース／ドレイン電極５５が形成される。前記ソース／ドレイン電極５５の形成時に、前記平板表示装置の各種信号配線(図示せず)を共に形成しうる。
前記ソース／ドレイン電極５５及び前記信号配線は、モリブデンまたはモリブデン合金を使用して形成できるが、このモリブデンは比抵抗が高く、前記ソース／ドレイン電極５５及び信号配線の配線抵抗を高める。これは、前記ＴＦＴをはじめとする平板表示装置において信号遅延を誘発させる恐れがある。前記信号遅延は平板表示装置の画質低下をもたらす。
その問題を解決するために、前記ソース／ドレイン電極５５及び前記信号配線をモリブデン膜と前記モリブデン膜上に低抵抗を有するアルミニウム膜とが位置する二層膜に形成しようとする試みがある。しかし、前記ソース／ドレイン電極５５のうち何れか一つは画素電極(図示せず)であるＩＴＯ膜と接するが、この場合、前記アルミニウム膜と前記ＩＴＯ膜との間には酸化膜が形成される可能性があって前記画素電極とそれに接するソース／ドレイン電極５５との間の接触抵抗が増加する。
本発明の目的は、前述した従来技術の問題点を解決するためのものであって、ソース／ドレイン電極の配線抵抗を低め、活性層からの汚染を防止し、画素電極との接触抵抗特性が改善され、活性層への水素供給を円滑にして、移動度、オンカレント特性、スレショルド電圧特性などに優れたＴＦＴ及びそれを備えた平板表示装置を提供することである。
前述した目的を達成するために、チャンネル領域、ソース、及びドレイン領域を有する活性層と、前記チャンネル領域に信号を印加するゲート電極と、前記ソース及びドレイン領域にそれぞれ接続して、Ｔｉ、Ｔｉ合金、Ｔａ、及びＴａ合金のうち少なくとも一つを含むソース及びドレイン電極と、前記ソース及びドレイン電極と前記活性層との間に介在され、シリコンナイトライドを含む絶縁膜と、を含むことを特徴とする薄膜トランジスタ及びそれを備えた平板表示装置を提供する。
本発明はまた、前述した目的を達成するために、基板上に、ゲート絶縁膜により互いに絶縁された活性層及びゲート電極を形成し、前記活性層及びゲート電極を覆うように層間絶縁膜を形成するが、前記ゲート絶縁膜及び層間絶縁膜のうち少なくとも一つにシリコンナイトライドが含まれるようにする段階と、前記基板を熱処理する段階と、前記層間絶縁膜にソース及びドレインコンタクトホールを形成する段階と、前記層間絶縁膜上に位置し、前記ソース及びドレインコンタクトホールを通じて前記活性層に接し、Ｔｉ、Ｔｉ合金、Ｔａ、及びＴａ合金のうち少なくとも一つを含むソース及びドレイン電極を形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法を提供する。
本発明によれば、次のような効果が得られる。
第１に、ソース／ドレイン電極の配線抵抗を低め、活性層からの汚染を防止し、画素電極との接触抵抗特性が改善されたＴＦＴ及びそれを備えた平板表示装置が得られる。
第２に、活性層への水素供給を円滑にして、移動度、オンカレント特性、スレショルド電圧特性などに優れたＴＦＴ及びそれを備えた平板表示装置が得られる。
以下、本発明をより具体的に説明するために本発明に係る望ましい実施例を添付された図面に基づいて詳細に説明する。ところが、本発明はここで説明する実施例に限定されることなく、他の形態に具体化できる。本発明の実施例は、その内容が徹底して完全に開示できるように、また当業者に本発明の思想を十分に伝えるために提供されるものである。図面において、ある層が他の層または基板“上”にあると記載された場合、それは他の層または基板上に直接形成されても良く、または、その間に第３の層が介在されても良い。明細書全体にわたって同じ参照番号は同じ構成要素を示す。
図２は、本発明の望ましい第１実施例による薄膜トランジスタを示した断面図である。
図２を参照すれば、本発明の望ましい第１実施例による薄膜トランジスタ（以下、ＴＦＴ）は基板１００上に備えられる。前記基板１００は、ガラス材、プラスチック材、または金属材が用いられる。前記基板１００上にはバッファ層１０５が備えられる。前記バッファ層１０５は、前記基板１００から流出されるアルカリイオンのような不純物から後続する工程で形成されるＴＦＴを保護するための層であって、シリコンオキシドまたはシリコンナイトライドから形成されうる。
前記バッファ層１０５上に非晶質シリコン膜を積層し、これを結晶化して多結晶シリコン膜を形成することが望ましい。前記非晶質シリコン膜を結晶化することはＥＬＡ(Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ)、ＳＬＳ(Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ)、ＭＩＣ(Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ)またはＭＩＬＣ(Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ)法を使って行なう。
かかる多結晶シリコン膜をパターニングすることによって、前記基板１００上に活性層１１０を形成する。次に、前記活性層１１０を含む基板の全面にゲート絶縁膜１１５を形成する。前記ゲート絶縁膜１１５上にゲート電極物質を積層し、これをパターニングすることによって前記活性層１１０の所定部分、例えば少なくとも活性層１１０のチャンネル領域１１０ｂに対応するようにゲート電極１２０を形成する。前記ゲート電極物質は、Ａｌ、Ａｌ合金、Ｍｏ、及びＭｏ合金のうち少なくとも一つで備えられる。さらに具体的には、前記ゲート電極物質として、モリブデン−タングステン合金が使われる。
このように形成されたゲート電極１２０をマスクとして前記活性層１１０にイオンをドーピングして前記活性層１１０にソース／ドレイン領域１１０ａを形成し、同時に前記ソース／ドレイン領域１１０ａの間に介在されたチャンネル領域１１０ｂを定義する。次に、前記ゲート電極１２０を覆う層間絶縁膜１２５を形成する。この時、前記ゲート電極１２０と活性層１１０との積層順序は逆になってもよい。
前記層間絶縁膜１２５の形成後、前記層間絶縁膜１２５及び前記ゲート絶縁膜１１５を貫通して前記活性層１１０のソース／ドレイン領域１１０ａがそれぞれ露出されるようにソース／ドレインコンタクトホール１２２が形成される。
そして、前記ソース／ドレインコンタクトホール１２２を通じてＴｉ、Ｔｉ合金、Ｔａ、及びＴａ合金のうち少なくとも一つを含むソース／ドレイン電極１３１が形成される。
本発明の第１実施例によれば、前記ソース／ドレイン電極１３１は、前記活性層１１０の方向から順次に積層された第１金属膜パターン１３１ａ、第２金属膜パターン１３１ｃ、及び第３金属膜パターン１３１ｄを含みうる。
前記第１金属膜パターン１３１ａは、耐熱性金属であるＣｒ、Ｃｒ合金、Ｍｏ、及びＭｏ合金などで備えられるか、ＴｉまたはＴａなどで備えられる。
そして、前記第２金属膜パターン１３１ｃはアルミニウムを含む金属膜より形成できるが、このようなアルミニウム系金属としては、Ａｌ、ＡｌＳｉ、ＡｌＮｄ、及びＡｌＣｕなどが使われ、望ましくは、所定比率のシリコンが含まれたＡｌＳｉを使用して形成することができる。
前記第３金属膜パターン１３１ｄは、ＴｉまたはＴａを使用して形成することができる。
前記第１金属膜パターン１３１ａは、その上に積層されるアルミニウム系の第２金属膜パターン１３１ｃが活性層１１０の多結晶シリコン膜の表面突起部に直接接触することを防止できる厚さに形成することが望ましいが、約５００〜１５００Åの厚さでありうる。
前記第１金属膜パターン１３１ａを耐熱性金属であるＣｒ、Ｃｒ合金、Ｍｏ、及びＭｏ合金などで備える場合、前記第１金属膜パターン１３１ａは、後続熱処理工程で優秀な熱安定性を示し、また、第２金属膜パターン１３１ｃであるアルミニウム系金属よりも耐腐食性に優れ、かつソース／ドレイン電極１３１と活性層１１０及び絶縁膜達１１５、１２５との接触性を向上させうる。
前記第１金属膜パターン１３１ａをＴｉまたはＴａを使用して形成する場合には、前記第２金属膜パターン１３０ｃであるアルミニウム系金属が直接活性層１１０に接して活性層１１０のシリコンがアルミニウム系金属である第２金属膜パターン１３０ｃ内に拡散されて不良が発生することを防止することができる。また、このようなＴｉまたはＴａなどはアルミニウム系である第２金属膜パターン１３０ｃのヒロック(ｈｉｌｌｏｃｋ)のような不良を防ぐ役割をする。
前記第２金属膜パターン１３１ｃとしてアルミニウム系金属を使用することによって、ソース／ドレイン電極１３１の電気伝導度を高め得、これにより、配線抵抗を低めうる。
また、このように第２金属膜パターン１３１ｃとしてアルミニウム系金属を使用する場合、この第２金属膜パターン１３１ｃが平板表示装置の画素電極と直接接触する時、前述したように、酸化膜の形成が誘発されるが、これを防止するために第３金属膜パターン１３１ｄとしてアルミニウム系金属のヒロックのような不良を防止できるＴｉまたはＴａなどが使用される。
前記のような第１ないし第３金属膜パターン１３１ａ、１３１ｃ、１３１ｄは、ソース／ドレインコンタクトホール１２２に第１金属膜パターン１３１ａをまず形成した後、その上に第２金属膜パターン１３１ｃ及び第３金属膜パターン１３１ｄをなす金属を順次に積層し、それらを同時にパターニングして第２金属膜パターン１３１ｃ及び第３金属膜パターン１３１ｄを形成する。
しかし、必ずしもこれに限定されるものではなく、第１金属膜パターン１３１ａ、第２金属膜パターン１３１ｃ、及び第３金属膜パターン１３１ｄを順次に蒸着した後、一括パターニングして形成してもよい。
一方、このような本発明の第１実施例において、前記ゲート絶縁膜１１５及び層間絶縁膜１２５のうち少なくとも一つはシリコンナイトライドを含みうる。このシリコンナイトライドはその形成工程中に水素を多量に含有するが、このようにシリコンナイトライド内に含まれていた水素は、熱処理工程により前記活性層１１０に拡散させうる。前記活性層１１０に拡散された水素は、前記活性層１１０内の不完全結合を防止する。
ところで、前述したように、ソース／ドレイン電極１３１中に含まれたＴｉまたはＴａなどはこのようにシリコンナイトライドに含まれている水素との反応性が非常に良いので、水素が拡散されることを防止して活性層の水素化減少現象を誘発させる。したがって、本発明の第１実施例は、このような水素化減少現象を補償するために、シリコンナイトライドを含む膜をＴｉまたはＴａなどを含んだソース／ドレイン電極１３１よりも先に形成されるゲート絶縁膜１１５及び／または層間絶縁膜１２５を形成し、前記ソース／ドレイン電極１３１の形成前に熱処理を行なう。
前記熱処理は、約３８０℃の温度で行なわれ、この熱処理により、活性層１１０のソース／ドレイン領域１１０ａにドーピングされたイオンが活性化され、ゲート絶縁膜１１５及び／または層間絶縁膜１２５に含まれている水素を前記活性層１１０に拡散させうる。
一方、図３による本発明の第２実施例によれば、層間絶縁膜１２５を第１層間絶縁膜１２５ａ及び第２層間絶縁膜１２５ｂの２層膜で形成し、そのうち、ソース／ドレイン電極１３１から距離が遠い第１層間絶縁膜１２５ａにシリコンナイトライドを含ませうる。この場合も、やはりソース／ドレイン電極１３１の形成前に熱処理を行って水素化現象を補償することができる。図３では層間絶縁膜１２５が２層である場合だけを示したが、必ずしもこれに限定されるものではなく、層間絶縁膜１２５が多層構造である場合にも同様に適用可能である。この場合も、活性層１１０に最も近い側にシリコンナイトライド膜を備えることが望ましい。もちろん、このような２層または多層構造はゲート絶縁膜１１５にも同様に適用可能である。
図３による第２実施例の他の特徴は前述した第１実施例と同一なので、詳細な説明は省略する。
図４は、本発明の第３実施例を示したものであって、第１金属膜パターン１３１ａと第２金属膜パターン１３１ｃとの間に保護膜パターン１３１ｂを形成したものである。
この時、第１金属膜パターン１３１ａはＣｒ、Ｃｒ合金、Ｍｏ、及びＭｏ合金のうち少なくとも一つを含み、保護膜パターン１３１ｂは、ＴｉまたはＴａなどを含みうる。
このように４層膜を形成することは、第１金属膜パターン１３１ａが十分に厚く形成されない場合、活性層１１０の表面粗さによって活性層１１０と第２金属膜パターン１３１ｃとが接触できるためである。
前記活性層１１０をレーザーを使って結晶化、すなわちＥＬＡまたはＳＬＳを使って結晶化することによって多結晶シリコン膜を形成した場合、前記多結晶シリコン膜は表面突起部による粗い表面を有する。この粗い表面が第１金属膜パターン１３１ａを貫通して第２金属膜パターン１３１ｃに接触して第２金属膜パターン１３１ｃを損傷させる可能性があるので、その防止のために保護膜３１３ｂが形成される。
かかる本発明の第３実施例の場合にも、シリコンナイトライドは、ゲート絶縁膜１１５及び／または層間絶縁膜１２５に形成されるが、ソース／ドレイン電極１３１のＴｉまたはＴａなどが活性層１１０の水素化を阻害することを防止するために、ソース／ドレイン電極１３１の形成前に基板の熱処理を行なう。
図４による第３実施例の他の特徴は、前述した第１実施例及び第２実施例と同一なので詳細な説明は省略する。
図５は、本発明の望ましい第４実施例を示したものであって、図３による第２実施例のように、層間絶縁膜１２５を第１層間絶縁膜１２５ａ及び第２層間絶縁膜１２５ｂの２層膜で形成し、そのうち、ソース／ドレイン電極１３１から遠い第１層間絶縁膜１２５ａにシリコンナイトライドを含ませた。この時にも、ソース／ドレイン電極１３１の形成前に熱処理を行って水素化現象を補償しうる。図５では層間絶縁膜１２５が２層である場合だけを示したが、必ずしもこれに限定されるものではなく、層間絶縁膜１２５が多層構造である場合にも同一に適用可能である。この時にも、活性層１１０に最も近い側にシリコンナイトライド膜が備えられることが望ましい。もちろん、このような２層または多層構造はゲート絶縁膜１１５にも同一に適用可能である。
図５による第４実施例の他の特徴は、前述した第１実施例ないし第３実施例と同一なので、詳細な説明は省略する。
一方、前記のようなＴＦＴはＡＭ型有機電界発光表示装置に適用されるか、液晶表示装置に適用されうる。
図６は、図２による本発明の第１実施例によるＴＦＴを適用した有機電界発光表示装置を示したものであって、画像を具現する発光領域の一副画素を示したものである。
本発明の望ましい一実施例によれば、前記発光領域はこのような副画素を複数具備し、フルカラー有機電界発光表示装置の場合には赤色(Ｒ)、緑色(Ｇ)及び青色(Ｂ）の副画素がライン状、モザイク状、格子状などの多様なパターンに配列されて画素を構成し、フルカラー平板表示装置ではないモノカラー平板表示装置であっても良い。
図面に示されたＴＦＴの数及び配置は必ずしもこれに限定されるものではなく、ディスプレイの特性及び駆動方法などによって多様な数が存在し、その配置方法も多様に存在することができる。
図６から分かるように、基板１００上に前述した本発明の第１実施例によるＴＦＴが形成される。このＴＦＴは前述した第１実施例と同一なので詳細な説明は省略する。
但し、図６から分かるように、層間絶縁膜１２５上にソース／ドレイン電極１３１が形成される時に、別途の配線１３５も形成されうる。図６による実施例の場合、ソース／ドレイン電極１３１の第１金属膜パターン１３１ａの形成時には配線を形成せず、第２金属膜パターン１３１ｃ及び第３金属膜パターン１３１ｄの形成時に配線１３５を形成したものであって、第２金属膜パターン１３１ｃと同じ物質の第２金属配線１３５ｃと、第３金属膜パターン１３１ｄと同じ物質の第３金属配線１３５ｄとで配線１３５が備えられる。もちろん、必ずしもこれに限定されるものではなく、ソース／ドレイン電極１３１の第１金属膜パターン１３１ａが第２金属膜パターン１３１ｃ及び第３金属膜パターン１３１ｄと同時にパターニングされて形成される場合には、第１金属膜パターン１３１ａと同じ第１金属配線(図示せず)をさらに備えることもできる。
このように配線１３５及びソース／ドレイン電極１３１が形成された後には、この配線１３５及びソース／ドレイン電極１３１を覆うようにパッシベーション膜１６０が形成される。このパッシベーション膜１６０は、シリコンオキシド、シリコンナイトライドなどの無機物や、アクリル、ポリイミド、ＢＣＢなどの有機物からなり、これらの複合構造からなることもある。
このパッシベーション膜１６０にビアホール１６０ａが形成された後、パッシベーション膜１６０の上部に画素電極１７０がソース／ドレイン電極１３１の何れか一つと接触するように形成される。そして、これを覆うように有機物で画素定義膜(Ｐｉｘｅｌ Ｄｅｆｉｎｅ Ｌａｙｅｒ）１７５が形成される。この画素定義膜１７５に所定の開口１７５ａを形成した後、少なくともこの開口１７５ａで限定された領域内に有機層２００を形成する。有機層２００は発光層を含む。そして、有機層２００上には全画素を覆うように対向電極２２０が形成される。本発明は、必ずしも前記のような構造に限定されるものではなく、多様な有機電界発光表示装置の構造がそのまま適用可能なのはもちろんである。
前記有機電界発光素子は、電流の流れによって赤、緑、青色の光を発光して所定の画像情報を表示するものであって、ＴＦＴのソース／ドレイン電極１３１のうち何れか一つに連結された画素電極１７０と、全体画素を覆うように備えられる対向電極２２０と、これら画素電極１７０と対向電極２２０との間に配置されて発光する有機層２００と、で構成される。
前記画素電極１７５及び対向電極２２０は、前記有機層２００によって互いに絶縁され、有機層２００に相異なる極性の電圧を加えて有機層２００で発光がなされるようにする。
前記有機層２００は、低分子または高分子有機層が使われるが、低分子有機層を使用する場合、ホール注入層(ＨＩＬ：Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ)、ホール輸送層(ＨＴＬ：Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ)、発光層(ＥＭＬ：Ｅｍｉｓｓｉｏｎ Ｌａｙｅｒ)、電子輸送層(ＥＴＬ：Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ)、電子注入層(ＥＩＬ：Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ)などが単一あるいは複合構造で積層されて形成でき、使用可能な有機材料も銅フタロシアニン(ＣｕＰｃ：ｃｏｐｐｅｒ ｐｈｔｈａｌｏｃｙａｎｉｎｅ)、Ｎ,Ｎ−ジ（ナフタレン−１−イル）−Ｎ,Ｎ’−ジフェニル−ベンジジン(ＮＰＢ)、トリス−８−ハイドロキシキノリンアルミニウム（Ａｌｑ３）を始めとして多様に適用できる。これら低分子有機膜は、真空蒸着の方法で形成される。
高分子有機層の場合には、通常、ＨＴＬ及びＥＭＬで備えられた構造を有し、この時、前記ＨＴＬとしてＰＥＤＯＴを使用し、ＥＭＬとしてＰＰＶ(Ｐｏｌｙ−Ｐｈｅｎｙｌｅｎｅ Ｖｉｎｙｌｅｎｅ)系及びポリフルオレン(Ｐｏｌｙｆｌｕｏｒｅｎｅ)系なとの高分子有機物質を使用し、これをスクリーン印刷やインクジェット印刷方法で形成する。
前記のような有機層は、必ずしもこれに限定されるものではなく、多様な実施例が適用できる。
前記画素電極１７０は、アノード電極の機能をし、前記対向電極２２０はカソード電極の機能をするが、これら画素電極１７０と対向電極２２０との極性は逆になっても良い。
前記画素電極１７０は、透明電極または反射型電極で備えられるが、透明電極として使われる時にはＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３で備えられ、反射型電極として使われる時にはＡｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、及びこれらの化合物などで反射膜を形成した後、その上にＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３を形成できる。
一方、前記対向電極２２０も透明電極または反射型電極で備えられるが、透明電極として使われる時にはこの対向電極２２０がカソード電極として使われるので、仕事関数が小さい金属、すなわち、Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ａｇ、Ｍｇ、及びこれらの化合物が有機層２００方向に向くように蒸着した後、その上にＩＴＯ、ＩＺＯ、ＺｎＯ、またはＩｎ２Ｏ３などの透明電極形成用の物質で補助電極層やバス電極ラインを形成しうる。そして、反射型電極として使われる時には、前記Ｌｉ、Ｃａ、ＬｉＦ／Ｃａ、ＬｉＦ／Ａｌ、Ａｌ、Ａｇ、Ｍｇ、及びこれらの化合物を全面蒸着して形成する。
それに対して、液晶表示装置の場合には、前記画素電極１７０を覆う下部配向膜(図示せず)を形成することによって、液晶表示装置の下部基板の製造を完成する。
このような本発明において、前記画素電極１７０は、ソース／ドレイン電極１３１のうち何れか一つにビアホール１６０ａを通じて接触するが、この時、ＴｉまたはＴａなどで備えられた第３金属膜パターン１３１ｄに接触して、アルミニウム系からなる第２金属膜パターン１３１ｃに直接接触することを防止する。
一方、前記ＴＦＴは、このように画素内で画素電極に接触する以外にスイッチングＴＦＴや、補償回路用ＴＦＴとして使われ、発光領域外側のドライバ回路のＴＦＴとしても使うことができる。
図７は、図３による本発明の第２実施例を適用した有機電界発光表示装置を示したものであって、図６による実施例とは層間絶縁膜１２５の構造が異なる。この層間絶縁膜１２５の構造は前述した第２実施例のＴＦＴで説明したので、具体的な説明は省略する。
図８は、図４による本発明の第３実施例を適用した有機電界発光表示装置を示したものであって、図６による実施例とはソース／ドレイン電極１３１の構造が異なる。このソース／ドレイン電極１３１の構造は前述した第３実施例のＴＦＴと同一なので、具体的な説明は省略する。
但し、この場合、配線１３５は、第１金属膜パターン１３１ａと同じ材料である第１金属膜配線１３５ａ、保護膜パターン１３１ｂと同じ材料である保護膜配線１３５ｂ、第２金属膜パターン１３１ｃと同じ材料である第２金属膜配線１３５ｃ、及び第３金属膜パターン１３１ｄと同じ材料である第３金属膜配線１３５ｄが順次に形成された構造でありうる。
図９は、図５による本発明の第４実施例を適用した有機電界発光表示装置を表したものであって、図８による実施例とは層間絶縁膜１２５の構造が異なる。この層間絶縁膜１２５の構造は前述した第４実施例のＴＦＴで説明したので、具体的な説明は省略する。
前記のような有機電界発光表示装置の場合、前述した実施例のあらゆる作用効果をそのまま有することはもちろんである。
本発明は、各種電子装置の薄膜回路パターンに用いられ、特に各種ディスプレイ装置に用いられる。
１００ 基板
１１０ 活性層
１１０ａ ソース／ドレイン領域
１１０ｂ チャンネル領域
１０５ バッファ層
１１５ ゲート絶縁膜
１２０ ゲート電極
１２２ ソース／ドレインコンタクトホール
１２５ 層間絶縁膜
１３１ ソース／ドレイン電極
１３１ａ 第１金属膜パターン
１３１ｃ 第２金属膜パターン
１３１ｄ 第３金属膜パターン
１１０ 活性層
１１０ａ ソース／ドレイン領域
１１０ｂ チャンネル領域
１０５ バッファ層
１１５ ゲート絶縁膜
１２０ ゲート電極
１２２ ソース／ドレインコンタクトホール
１２５ 層間絶縁膜
１３１ ソース／ドレイン電極
１３１ａ 第１金属膜パターン
１３１ｃ 第２金属膜パターン
１３１ｄ 第３金属膜パターン
Claims (22)
- チャンネル領域、ソース、及びドレイン領域を有する活性層と、
前記チャンネル領域に信号を印加するゲート電極と、
前記ソース及びドレイン領域にそれぞれ接続し、Ｔｉ、Ｔｉ合金、Ｔａ、及びＴａ合金のうち少なくとも一つを含むソース及びドレイン電極と、
前記ソース及びドレイン電極と前記活性層との間に介在され、シリコンナイトライドを含む絶縁膜と、
を含むことを特徴とする薄膜トランジスタ。 - 前記ソース及びドレイン電極は、前記活性層の方向から順次に積層された第１金属膜パターン、第２金属膜パターン、及び第３金属膜パターンを含むことを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記第１金属膜パターンは、Ｃｒ、Ｃｒ合金、Ｍｏ、及びＭｏ合金のうち少なくとも一つを含むことを特徴とする請求項２に記載の薄膜トランジスタ。
- 前記第２金属膜パターンは、Ａｌ、ＡｌＳｉ、ＡｌＮｄ、及びＡｌＣｕのうち少なくとも一つを含むことを特徴とする請求項２に記載の薄膜トランジスタ。
- 前記第３金属膜パターンは、Ｔｉ、Ｔｉ合金、Ｔａ、及びＴａ合金のうち少なくとも一つを含むことを特徴とする請求項２に記載の薄膜トランジスタ。
- 前記第１金属膜パターンは、Ｔｉ、Ｔｉ合金、Ｔａ、及びＴａ合金のうち少なくとも一つを含むことを特徴とする請求項２に記載の薄膜トランジスタ。
- 前記第１金属膜パターンと前記第２金属膜パターンとの間に位置する保護膜パターンをさらに含むことを特徴とする請求項３に記載の薄膜トランジスタ。
- 前記保護膜パターンは、Ｔｉ、Ｔｉ合金、Ｔａ、及びＴａ合金のうち少なくとも一つを含むことを特徴とする請求項７に記載の薄膜トランジスタ。
- 前記絶縁膜は、前記ゲート電極を覆うように備えられることを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記絶縁膜は、前記ゲート電極と前記活性層との間に介在されたことを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記活性層は、多結晶シリコンよりなることを特徴とする請求項１に記載の薄膜トランジスタ。
- 請求項１に記載の薄膜トランジスタを備えたことを特徴とする平板表示装置。
- 基板上に、ゲート絶縁膜により互いに絶縁された活性層及びゲート電極を形成し、前記活性層及びゲート電極を覆うように層間絶縁膜を形成するが、前記ゲート絶縁膜及び層間絶縁膜のうち少なくとも一つにシリコンナイトライドが含まれるようにする段階と、
前記基板を熱処理する段階と、
前記ゲート絶縁膜及び層間絶縁膜のうち少なくとも一つにソース及びドレインコンタクトホールを形成する段階と、
前記層間絶縁膜上に位置し、前記ソース及びドレインコンタクトホールを通じて前記活性層に接し、Ｔｉ、Ｔｉ合金、Ｔａ、及びＴａ合金のうち少なくとも一つを含むソース及びドレイン電極を形成する段階と、
を含むことを特徴とする薄膜トランジスタの製造方法。 - 前記ソース及びドレイン電極を形成する段階は、
前記層間絶縁膜上に位置し、前記ソース及びドレインコンタクトホールを通じて前記活性層に接するように第１金属膜パターン、第２金属膜パターン、及び第３金属膜パターンを順次に形成することを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。 - 前記ソース及びドレイン電極を形成する段階は、
前記ソース及びドレインコンタクトホールを通じて露出された前記活性層を含む基板の全面に第１金属膜を積層する段階と、
前記第１金属膜をパターニングして第１金属膜パターンを形成する段階と、
前記第１金属膜パターン上に第２金属膜及び第３金属膜を順次に積層する段階と、
前記第２金属膜と前記第３金属膜とをパターニングして前記第２金属膜パターンと前記第３金属膜パターンとを形成する段階と、
を含むことを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。 - 前記ソース及びドレイン電極を形成する段階は、
前記ソース及びドレインコンタクトホールを通じて露出された前記活性層を含む基板の全面に第１金属膜、第２金属膜、及び第３金属膜を順次に積層する段階と、
前記第１金属膜、第２金属膜、及び第３金属膜をパターニングして前記第１金属膜パターン、第２金属膜パターン、及び第３金属膜パターンを形成する段階と、
を含むことを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。 - 前記第１金属膜パターンは、Ｃｒ、Ｃｒ合金、Ｍｏ、及びＭｏ合金のうち少なくとも一つを含むことを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
- 前記第２金属膜パターンは、Ａｌ、ＡｌＳｉ、ＡｌＮｄ、及びＡｌＣｕのうち少なくとも一つを含むことを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
- 前記第３金属膜パターンパターンは、Ｔｉ、Ｔｉ合金、Ｔａ、及びＴａ合金のうち少なくとも一つを含むことを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
- 前記第１金属膜パターンは、Ｔｉ、Ｔｉ合金、Ｔａ、及びＴａ合金のうち少なくとも一つを含むことを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
- 前記第２金属膜パターンの形成前に前記第１金属膜パターン上に保護膜パターンを形成する段階をさらに含むことを特徴とする請求項１７に記載の薄膜トランジスタの製造方法。
- 請求項１３に記載の方法により薄膜トランジスタを製造し、前記薄膜トランジスタを覆うように絶縁膜を形成した後、前記絶縁膜上に前記薄膜トランジスタのソース電極またはドレイン電極に接続した画素電極を形成する段階を含むことを特徴とする平板表示装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050421A KR100626007B1 (ko) | 2004-06-30 | 2004-06-30 | 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006019682A true JP2006019682A (ja) | 2006-01-19 |
Family
ID=35512998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004350347A Pending JP2006019682A (ja) | 2004-06-30 | 2004-12-02 | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタを備えた平板表示装置及びその平板表示装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20060001091A1 (ja) |
| JP (1) | JP2006019682A (ja) |
| KR (1) | KR100626007B1 (ja) |
| CN (1) | CN100487920C (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010232635A (ja) * | 2009-03-27 | 2010-10-14 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、並びにそれを含む有機電界発光表示装置 |
| US8409887B2 (en) | 2009-03-03 | 2013-04-02 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| US8546248B2 (en) | 2009-03-05 | 2013-10-01 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same |
| US8890165B2 (en) | 2009-11-13 | 2014-11-18 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same |
| KR101784995B1 (ko) | 2010-10-21 | 2017-10-13 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 그를 포함하는 유기 전계 발광 표시장치 및 그들의 제조방법 |
| CN110161761A (zh) * | 2019-05-10 | 2019-08-23 | 香港科技大学 | 液晶显示面板及其制作方法以及显示设备 |
| JP2019159321A (ja) * | 2018-03-08 | 2019-09-19 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459351B2 (en) * | 2005-08-16 | 2008-12-02 | Chunghwa Picture Tubes, Ltd. | Method of manufacturing an AMOLED |
| US7381596B2 (en) * | 2005-09-26 | 2008-06-03 | Chunghwa Picture Tubes, Ltd. | Method of manufacturing an AMOLED |
| KR100717758B1 (ko) * | 2006-06-07 | 2007-05-11 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 |
| US20080032431A1 (en) * | 2006-08-03 | 2008-02-07 | Tpo Displays Corp. | Method for fabricating a system for displaying images |
| KR100830318B1 (ko) * | 2007-04-12 | 2008-05-16 | 삼성에스디아이 주식회사 | 발광표시장치 및 그의 제조방법 |
| TW200904232A (en) * | 2007-07-05 | 2009-01-16 | Tpo Displays Corp | Organic light emitting device, and methods of forming the same and electronic devices having the same |
| KR101446770B1 (ko) * | 2008-01-30 | 2014-11-03 | 삼성전자주식회사 | 디지털 일안 리플렉스 카메라 |
| KR101513601B1 (ko) * | 2008-03-07 | 2015-04-21 | 삼성전자주식회사 | 트랜지스터 |
| KR100964230B1 (ko) * | 2008-08-27 | 2010-06-17 | 삼성모바일디스플레이주식회사 | 평판표시장치 및 그 제조방법 |
| US8252390B2 (en) * | 2009-05-22 | 2012-08-28 | Sharp Kabushiki Kaisha | Optical structure to reduce internal reflections |
| US8669644B2 (en) | 2009-10-07 | 2014-03-11 | Texas Instruments Incorporated | Hydrogen passivation of integrated circuits |
| KR101802860B1 (ko) * | 2010-12-14 | 2017-11-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US8946874B2 (en) * | 2011-01-25 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | IC in-process solution to reduce thermal neutrons soft error rate |
| KR101812176B1 (ko) * | 2011-05-20 | 2017-12-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| JP2013080159A (ja) * | 2011-10-05 | 2013-05-02 | Japan Display East Co Ltd | 液晶表示装置およびその製造方法 |
| TWI496220B (zh) * | 2012-04-12 | 2015-08-11 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
| KR102144992B1 (ko) * | 2012-11-30 | 2020-08-18 | 삼성전자주식회사 | 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자 |
| TWI535034B (zh) * | 2014-01-29 | 2016-05-21 | 友達光電股份有限公司 | 畫素結構及其製作方法 |
| KR20150137214A (ko) * | 2014-05-28 | 2015-12-09 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 및 그 제조방법 |
| CN104681627B (zh) * | 2015-03-10 | 2019-09-06 | 京东方科技集团股份有限公司 | 阵列基板、薄膜晶体管及制作方法、显示装置 |
| CN104867904B (zh) * | 2015-04-03 | 2018-05-04 | 京东方科技集团股份有限公司 | 导电结构及其制作方法、阵列基板、显示装置 |
| CN104851891B (zh) * | 2015-04-24 | 2017-12-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| KR102379192B1 (ko) * | 2017-03-10 | 2022-03-29 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN107256869A (zh) * | 2017-06-07 | 2017-10-17 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN107170830B (zh) * | 2017-06-12 | 2022-01-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法及显示装置 |
| CN109713043A (zh) * | 2017-10-25 | 2019-05-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、电子装置 |
| KR102361115B1 (ko) | 2017-11-30 | 2022-02-09 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
| CN111697007A (zh) * | 2020-06-08 | 2020-09-22 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
| CN114141793A (zh) * | 2021-11-30 | 2022-03-04 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板及其制备方法、显示装置 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5493129A (en) * | 1988-06-29 | 1996-02-20 | Hitachi, Ltd. | Thin film transistor structure having increased on-current |
| JP2607147B2 (ja) | 1989-06-12 | 1997-05-07 | 松下電子工業株式会社 | 画像表示装置及びその製造方法 |
| JPH07109573A (ja) * | 1993-10-12 | 1995-04-25 | Semiconductor Energy Lab Co Ltd | ガラス基板および加熱処理方法 |
| JP3330255B2 (ja) * | 1995-04-26 | 2002-09-30 | シャープ株式会社 | 半導体装置の製造方法 |
| US6790714B2 (en) * | 1995-07-03 | 2004-09-14 | Sanyo Electric Co., Ltd. | Semiconductor device, display device and method of fabricating the same |
| JP3744980B2 (ja) * | 1995-07-27 | 2006-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3645378B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645379B2 (ja) * | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW324862B (en) * | 1996-07-03 | 1998-01-11 | Hitachi Ltd | Liquid display apparatus |
| JPH10198292A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| TW386238B (en) * | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US6291837B1 (en) * | 1997-03-18 | 2001-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof |
| KR100509221B1 (ko) * | 1997-03-31 | 2005-12-09 | 세이코 엡슨 가부시키가이샤 | 표시장치 |
| TW381187B (en) * | 1997-09-25 | 2000-02-01 | Toshiba Corp | Substrate with conductive films and manufacturing method thereof |
| JP3916334B2 (ja) * | 1999-01-13 | 2007-05-16 | シャープ株式会社 | 薄膜トランジスタ |
| JP3538084B2 (ja) * | 1999-09-17 | 2004-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001175198A (ja) * | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4522529B2 (ja) | 2000-03-29 | 2010-08-11 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| KR100767233B1 (ko) * | 2000-04-18 | 2007-10-17 | 이 잉크 코포레이션 | 박막 트랜지스터의 제조 공정 및 기판 |
| JP4731715B2 (ja) | 2000-04-19 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| JP4801278B2 (ja) * | 2001-04-23 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| JP2003338509A (ja) * | 2002-03-11 | 2003-11-28 | Sanyo Electric Co Ltd | トップゲート型薄膜トランジスタ |
| JP2004172150A (ja) | 2002-11-15 | 2004-06-17 | Nec Kagoshima Ltd | 積層構造配線の製造方法 |
| KR101131531B1 (ko) * | 2003-02-06 | 2012-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치의 제작 방법 |
| KR100971950B1 (ko) * | 2003-06-30 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| KR100626008B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 및 이를 구비한 평판표시장치 |
| JP2006190757A (ja) * | 2005-01-05 | 2006-07-20 | Konica Minolta Holdings Inc | 有機半導体層の形成方法および有機薄膜トランジスタの製造方法 |
-
2004
- 2004-06-30 KR KR1020040050421A patent/KR100626007B1/ko active IP Right Grant
- 2004-12-02 JP JP2004350347A patent/JP2006019682A/ja active Pending
-
2005
- 2005-06-29 US US11/169,301 patent/US20060001091A1/en not_active Abandoned
- 2005-06-30 CN CNB2005100913114A patent/CN100487920C/zh active Active
-
2008
- 2008-07-03 US US12/216,424 patent/US7749827B2/en active Active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8409887B2 (en) | 2009-03-03 | 2013-04-02 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| US9035311B2 (en) | 2009-03-03 | 2015-05-19 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| US8546248B2 (en) | 2009-03-05 | 2013-10-01 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same |
| JP2010232635A (ja) * | 2009-03-27 | 2010-10-14 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、並びにそれを含む有機電界発光表示装置 |
| US9117798B2 (en) | 2009-03-27 | 2015-08-25 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same |
| US8890165B2 (en) | 2009-11-13 | 2014-11-18 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same |
| KR101784995B1 (ko) | 2010-10-21 | 2017-10-13 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 그를 포함하는 유기 전계 발광 표시장치 및 그들의 제조방법 |
| JP2019159321A (ja) * | 2018-03-08 | 2019-09-19 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置 |
| JP7280716B2 (ja) | 2018-03-08 | 2023-05-24 | 三星ディスプレイ株式會社 | 表示装置 |
| CN110161761A (zh) * | 2019-05-10 | 2019-08-23 | 香港科技大学 | 液晶显示面板及其制作方法以及显示设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060001321A (ko) | 2006-01-06 |
| KR100626007B1 (ko) | 2006-09-20 |
| CN1716637A (zh) | 2006-01-04 |
| US20060001091A1 (en) | 2006-01-05 |
| CN100487920C (zh) | 2009-05-13 |
| US20080299713A1 (en) | 2008-12-04 |
| US7749827B2 (en) | 2010-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100626007B1 (ko) | 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법 | |
| EP1587154B1 (en) | Organic electro-luminescent display device and method of manufacturing the same | |
| KR102180037B1 (ko) | 가요성 표시 장치 및 그 제조 방법 | |
| JP4335233B2 (ja) | 平板ディスプレイ装置 | |
| JP4974661B2 (ja) | 平板表示装置及び平板表示装置の製造方法 | |
| KR101873448B1 (ko) | 유기발광표시장치 및 이의 제조방법 | |
| JP4049330B2 (ja) | 電界発光ディスプレイ装置及びその製造方法 | |
| US8643019B2 (en) | Organic light emitting display device and manufacturing method for the same | |
| US7626330B2 (en) | Organic electroluminescence display device | |
| JP4640690B2 (ja) | アクティブマトリクス有機ｅｌ表示装置の製造方法 | |
| KR20130053053A (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 | |
| KR20120126950A (ko) | 유기발광표시장치 및 이의 제조방법 | |
| US20090261712A1 (en) | Organic light emitting diode display and method for manufacturing the same | |
| KR20130007902A (ko) | 유기발광표시장치 및 이의 제조방법 | |
| US20060001092A1 (en) | Thin film transistor (TFT) and flat panel display including TFT | |
| US8299470B2 (en) | Flat display device and method of manufacturing the same | |
| US20080197354A1 (en) | Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof | |
| KR20080074565A (ko) | 표시 장치 및 그 제조 방법 | |
| US8426863B2 (en) | Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor | |
| KR20080078409A (ko) | 평판 디스플레이 장치 및 그 제조 방법 | |
| KR100603336B1 (ko) | 전계 발광 디스플레이 장치 및 이의 제조 방법 | |
| KR100563065B1 (ko) | 전계 발광 디스플레이 장치 및 이의 제조 방법 | |
| KR100739579B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR100625996B1 (ko) | 전계 발광 디스플레이 장치 | |
| KR20080054927A (ko) | 유기 발광 표시 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |