KR100958644B1 - 유기 발광 디스플레이 장치 - Google Patents

유기 발광 디스플레이 장치 Download PDF

Info

Publication number
KR100958644B1
KR100958644B1 KR1020080103208A KR20080103208A KR100958644B1 KR 100958644 B1 KR100958644 B1 KR 100958644B1 KR 1020080103208 A KR1020080103208 A KR 1020080103208A KR 20080103208 A KR20080103208 A KR 20080103208A KR 100958644 B1 KR100958644 B1 KR 100958644B1
Authority
KR
South Korea
Prior art keywords
light emitting
pixel electrode
organic light
electrode
substrate
Prior art date
Application number
KR1020080103208A
Other languages
English (en)
Other versions
KR20100043943A (ko
Inventor
강진구
김무현
안드레이 마튜셴코
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020080103208A priority Critical patent/KR100958644B1/ko
Publication of KR20100043943A publication Critical patent/KR20100043943A/ko
Application granted granted Critical
Publication of KR100958644B1 publication Critical patent/KR100958644B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

본 발명은 투명 디스플레이 장치로 활용할 수 있도록 투과도가 향상된 유기 발광 디스플레이 장치를 위하여, (i) 기판과, (ii) 화소전극, 상기 화소전극과 대향된 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재되며 발광층을 포함하는 중간층을 갖는 유기 발광 소자를 구비하며, 상기 유기 발광 소자는 상기 기판에 대하여 비스듬하게 배치된 것을 특징으로 하는 유기 발광 디스플레이 장치를 제공한다.

Description

유기 발광 디스플레이 장치{Organic light emitting display apparatus}
본 발명은 유기 발광 디스플레이 장치에 관한 것으로서, 더 상세하게는 투명 디스플레이 장치로 활용할 수 있도록 투과도가 향상된 유기 발광 디스플레이 장치에 관한 것이다.
일반적으로 유기 발광 디스플레이 장치는 화소전극과, 화소전극에 대향하는 대향전극과, 화소전극과 대향전극 사이에 개재된 발광층을 포함하는 중간층을 구비한다. 이러한 유기 발광 디스플레이 장치는 화소전극과 대향전극에 인가되는 전기적 신호로부터 중간층에 포함된 발광층에서 광을 생성하여 외부로 방출함으로써 이미지를 구현할 수 있다.
도 1은 종래의 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다. 도 1을 참조하면, 종래의 유기 발광 디스플레이 장치, 특히 능동 구동형 유기 발광 디스플레이 장치는 기판(10) 상에 배치된 박막 트랜지스터(20)와, 이 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자(30)를 구비한다. 박막 트랜지스터(20)는 소스전극(21), 드레인전극(23), 반도체층(25) 및 게이트전극(27)을 구비한다. 물론 필요에 따라 도 1에 도시된 것과 같이 게이트절연막(12), 층간절연 막(14)을 구비할 수 있다. 유기 발광 소자(30)는 화소전극(31), 대향전극(33) 및 중간층(35)을 구비한다. 박막 트랜지스터(30) 상부에는 평탄화막(16)이 배치되며, 이 평탄화막(16) 상에 유기 발광 소자(30)가 화소정의막(18)에 의해 정의되는 화소영역에 배치된다.
이러한 유기 발광 디스플레이 장치는 중간층(35)에서 생성되는 광을 기판(10)을 통해 외부로 방출하는 배면발광형과 대향전극(33)을 통해 외부로 방출하는 전면발광형으로 나뉠 수 있다. 배면발광형의 경우 대향전극(33)은 반사성 물질로 형성되며 전면발광형의 경우 화소전극(31)이 반사성 물질로 형성될 수 있다.
한편, 투명 유기 발광 디스플레이 장치라 함은 광이 유기 발광 디스플레이 장치를 통과함으로써 유기 발광 디스플레이 장치 일측에 배치된 피사체를 유기 발광 디스플레이 장치의 타측에서 관찰할 수 있는 유기 발광 디스플레이 장치이다. 이를 위해서는 기판(10)의 전면(全面)에 배치되는 대향전극(33)이 반사성 물질로 형성되어서는 안되기 때문에, 전면발광형과 관련하여 투명 유기 발광 디스플레이 장치 구현이 시도되고 있다.
그러나 전면발광형 유기 발광 디스플레이 장치라 하더라도 광이 화소전극(31)을 광이 통과할 수는 없기에, 도 1에서 A로 표시된 부분과 같이 화소전극(31)에 해당하는 부분을 광이 통과할 수 없어 투명 디스플레이 장치의 구현에 있어서 한계가 있을 수밖에 없었다. 물론 화소전극(13)들 사이의 간격을 넓히면 광 투과도를 높일 수는 있으나, 그러할 경우 유기 발광 디스플레이 장치를 이용하여 이미지를 구현할 시 화소전극(13)들 사이의 간격이 넓기 때문에 고해상도의 이미지 디스플레이가 용이하지 않게 된다는 문제점이 있었다. 한편 화소전극(13)의 사이즈를 줄일 수도 있으나, 그 경우 유기 발광 디스플레이 장치를 이용하여 이미지를 구현할 시 발광면적이 줄어들게 되어 휘도가 저하된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 투명 디스플레이 장치로 활용할 수 있도록 투과도가 향상된 유기 발광 디스플레이 장치를 제공하는 것을 목적으로 한다.
본 발명은 (i) 기판과, (ii) 화소전극, 상기 화소전극과 대향된 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재되며 발광층을 포함하는 중간층을 갖는 유기 발광 소자를 구비하며, 상기 유기 발광 소자는 상기 기판에 대하여 비스듬하게 배치된 것을 특징으로 하는 유기 발광 디스플레이 장치를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 기판 상에 배치되며, 상기 기판과 평행한 제1상면 및 상기 기판에 대해 비스듬한 제2상면을 갖는 경사형성부를 더 구비하고, 상기 유기 발광 소자는 상기 경사형성부의 상기 제2상면 상에 배치되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 기판 상에 배치되는 박막 트랜지스터와, 상기 박막 트랜지스터를 덮는 평탄화막을 더 구비하고, 상기 경사형성부는 상기 평탄화막 상에 배치되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소전극은 상기 평탄화막 상에 배치되어 상기 기판과 평행한 제1부분과, 상기 경사형성부의 제2상면 상에 배치되어 상기 기판에 대하여 비스듬한 제2부분을 갖는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 중간층은 상기 화소전극의 상기 제1부분을 제외한 부분 상에 배치되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소전극의 가장자리를 덮는 화소정의막을 더 구비하며, 상기 화소정의막은 상기 화소전극의 제2부분의 적어도 일부를 상기 화소정의막 외측으로 노출시키는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 평탄화막은 상기 박막 트랜지스터의 소스전극과 드레인전극 중 어느 한 전극의 적어도 일부를 상기 평탄화막 외측으로 노출시키는 컨택홀을 가지며, 상기 화소전극은 상기 박막 트랜지스터의 소스전극과 드레인전극 중 상기 컨택홀에 의해 노출된 전극에 전기적으로 연결되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소전극은 상기 경사형성부 상에 배치되거나 상기 평탄화막과 상기 경사형성부에 걸쳐 배치되며, 상기 박막 트랜지스터는 상기 화소전극 하부에 배치되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 박막 트랜지스터의 상기 기판 상으로의 정사영 이미지와 상기 화소전극의 상기 기판 상으로의 정사영 이미지가 중첩되도록 상기 박막 트랜지스터와 상기 화소전극이 배치되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 화소전극은 반사성 물질로 형성된 층을 포함하는 것으로 할 수 있다.
상기한 바와 같이 이루어진 본 발명의 유기 발광 디스플레이 장치에 따르면, 투명 디스플레이 장치로 활용할 수 있도록 투과도가 향상된 유기 발광 디스플레이 장치를 구현할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 본 실시예에 따른 유기 발광 디스플레이 장치는 기판(100)과, 유기 발광 소자(130)를 구비한다. 기판(100)은 글라스재 또는 플라스틱재 등의 다양한 투광성 재료로 형성된 것일 수 있다. 여기서 투광성 재료라고 함은 입사하는 광의 적어도 일부를 투과시키는 것을 의미한다.
유기 발광 소자(130)는 화소전극(131)과, 화소전극(131)과 대향된 대향전극(133) 및 화소전극(131)과 대향전극(133) 사이에 개재되며 발광층을 포함하는 중간층(135)을 갖는다.
화소전극(131)은 애노드 전극의 기능을 하고, 대향전극(133)은 캐소드 전극의 기능을 한다. 물론, 이 화소전극(131)과 대향전극(133)의 극성은 반대로 되어도 무방하다.
화소전극(131)은 반사형 전극으로 구비될 수 있는 바, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막층을 포함할 수 있다. 물론 이 반사막층 상에 ITO, IZO, ZnO 또는 In2O3로 형성된 층을 더 구비할 수도 있는 등 다양한 변형이 가능함은 물론이다.
대향전극(133)은 투명 전극으로 구비될 수 있는데, 예컨대 광이 투과할 수 있도록 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물로 형성된 박막층과 ITO, IZO, ZnO 또는 In2O3 등의 투명 도전성 물질 형성된 보조전극이나 버스전극을 구비할 수 있다.
화소전극(131)과 대향전극(133) 사이에 구비되는 중간층(135)은 저분자 또는 고분자 물질로 구비될 수 있다. 저분자 물질로 형성될 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 물질이 사용될 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
고분자 물질로 형성될 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분 자 물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 물론 중간층(135)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다.
이와 같은 본 실시예에 따른 유기 발광 디스플레이 장치의 경우, 유기 발광 소자(130)가 기판(100)에 대하여 비스듬하게 배치된다. 따라서 도 2에 도시된 것과 같이 유기 발광 디스플레이 장치에 광이 입사할 경우 유기 발광 소자(130)에 의해 광의 투과가 이루어지지 않는 부분(B)의 면적은 유기 발광 소자(130)의 면적보다 작게 된다. 따라서 도 1에 도시된 것과 같은 종래의 유기 발광 디스플레이 장치에 광이 입사할 경우 유기 발광 소자(130)에 의해 광의 투과가 이루어지지 않는 부분(A)의 넓이보다 도 2에 도시된 것과 같은 본 실시예에 따른 유기 발광 디스플레이 장치에 광이 입사할 경우 유기 발광 소자(130)에 의해 광의 투과가 이루어지지 않는 부분(B)의 넓이가 훨씬 더 작아지게 된다. 이에 따라 종래의 유기 발광 디스플레이 장치보다 본 실시예에 따른 유기 발광 디스플레이 장치는 광 투과율을 획기적으로 높일 수 있게 되어, 투명 디스플레이 장치를 효과적으로 구현할 수 있다. 특히 유기 발광 소자(130)와 기판(100) 사이의 각도(화소전극(131)과 기판(100) 사이의 각도)가 20° 이상일 시 투과면적이 10% 증가하는 것을 알 수 있으며, 제조공정에서 불량 발생 없이 형성할 수 있는 유기 발광 소자(130)와 기판(100) 사이의 최대 각도(화소전극(131)과 기판(100) 사이의 최대 각도)는 70° 이므로, 유기 발광 소자(130)와 기판(100) 사이의 각도(화소전극(131)과 기판(100) 사이의 각도)는 20° 내지 70°가 되도록 하는 것이 바람직하다.
물론 유기 발광 소자(130) 자체의 면적(결국 화소전극(131)의 면적)은 도 1에 도시된 것과 같은 종래의 유기 발광 디스플레이 장치의 유기 발광 소자(30)에 비해 크게 줄어들지 않게 되므로, 유기 발광 소자(130)에서 광을 생성하여 유기 발광 디스플레이 장치에서 이미지를 구현할 시에는 그 휘도가 종래의 유기 발광 디스플레이 장치보다 저하되거나 하지 않게 된다. 또한 유기 발광 소자(130)들 사이의 간격 역시 종래의 유기 발광 디스플레이 장치에 구비되는 유기 발광 소자들 사이의 간격보다 커지지 않도록 할 수 있으므로, 투명 디스플레이 장치를 구현하면서도 해상도가 저하되지 않도록 할 수 있다.
유기 발광 소자(130)가 기판(100)에 대해 비스듬하게 배치되도록 하기 위하여, 구체적으로는 도 2에 도시된 것과 같이 경사형성부(119)를 더 구비할 수 있다. 이 경사형성부(119)는 기판(100) 상에 배치되는 것으로, 기판(100)과 평행한 제1상면(119a) 및 기판(100)에 대해 비스듬한 제2상면(119b)을 갖는다. 유기 발광 소자(130)는 경사형성부(119)의 제2상면(119b) 상에 배치된다. 이러한 경사형성부(119)는 입사하는 광의 적어도 일부를 투과시키는 물질로 형성할 수 있는 바, 예컨대 실리콘 나이트라이드 또는 실리콘 옥사이드 등과 같은 물질로 형성할 수 있다.
한편, 능동 구동형 유기 발광 디스플레이 장치의 경우에는 도 2에 도시된 것과 같이 기판(100) 상에 박막 트랜지스터(120)가 배치되고 이 박막 트랜지스터(120)를 덮는 평탄화막(116)을 더 구비할 수도 있는데, 이 경우 경사형성부(119)는 평탄화막(116) 상에 배치된다.
박막 트랜지스터(120)는 소스전극(121)과, 드레인전극(123)과, 소스전극(121) 및 드레인전극(123)에 각각 접하는 반도체층(125)과, 소스전극(121)과 드레인전극(123)과 반도체층(125)과 절연된 게이트전극(127)을 포함한다. 반도체층(125)을 게이트전극(127)으로부터 절연시키기 위해 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 절연성 물질로 형성된 게이트절연막(114)이 그 사이에 개재될 수 있으며, 소스전극(121)과 드레인전극(123)을 게이트전극(127)으로부터 절연시키기 위해 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 절연성 물질로 형성된 층간절연막(116)이 그 사이에 개재될 수 있다. 물론 소스전극(121)과 드레인전극(123)은 반도체층(125)에 각각 접하는 바, 이를 위해 게이트절연막(114)과 층간절연막(116)에는 컨택홀들이 형성될 수 있다.
반도체층(125)은 비정질 실리콘층, 다결정질 실리콘층, 산화물 반도체물질층으로 형성될 수 있으며, 또는 유기 반도체 물질로 형성될 수도 있다. 도면에서 자세히 도시되지는 않았으나, 필요에 따라 반도체층(125)은 도펀트로 도핑되는 소스 영역 및 드레인 영역과, 채널 영역을 구비할 수 있다. 소스전극(121)과 드레인전극(123)은 도전성 등을 고려하여 예컨대 티타늄, 몰리텅스텐, 은, 구리 또는 알루미늄 등과 같은 물질로 형성될 수 있다. 물론 이와 같은 소스전극(121)과 드레인전극(123)은 단일층으로 형성될 수도 있을 뿐만 아니라 다층 구조로도 형성될 수도 있는데, 예컨대 티타늄층과 알루미늄층과 티타늄층의 구조를 가질 수도 있다. 게이트전극(127)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 MoW, Ag, Cu 또는 Al 등과 같은 물질로 형성될 수 있다.
평탄화막(116)은 박막 트랜지스터(120)를 덮으면서 그 상면이 평탄한 것으로, 아크릴 등과 같은 물질로 형성할 수 있다. 화소전극(131)은 박막 트랜지스터(120)의 소스전극(121)과 드레인전극(123) 중 어느 한 전극에 전기적으로 연결되는 바, 이를 위해 평탄화막(116)은 박막 트랜지스터(120)의 소스전극(121)과 드레인전극(123) 중 어느 한 전극의 적어도 일부를 평탄화막(116) 외측으로 노출시키는 컨택홀(116a)을 가지며, 화소전극(131)은 박막 트랜지스터(120)의 소스전극(121)과 드레인전극(123) 중 컨택홀(116a)에 의해 노출된 전극에 전기적으로 연결될 수 있다.
이 경우, 화소전극(131)은 도 2의 일부분을 확대하여 개략적으로 도시하는 도 3에 도시된 것과 같이 평탄화막(116) 상에 배치되어 기판(100)과 평행한 제1부분(131a)과, 경사형성부(119)의 제2상면(119b) 상에 배치되어 기판(100)에 대하여 비스듬한 제2부분(131b)을 가질 수 있다. 중간층(135)은 도 3에 도시된 것과 같이 화소전극(131)의 제1부분(131a)과 제2부분(131b) 상에 걸쳐 배치될 수도 있고, 본 발명의 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도인 도 4에 도시된 바와 같이 중간층(135)은 화소전극(131)의 제1부분(131a)을 제외한 부분 상에 배치될 수도 있다. 도 4에 도시된 것과 같은 경우 중간층(135) 하면이 도 3에 도시된 것과 같은 경우보다 꺾이는 부분이 적기 때문에 중간층(135)을 더욱 균일하게 형성할 수 있으며, 이에 따라 유기 발광 소자의 불량률을 획기적으로 낮출 수 있다.
한편, 화소전극(131)의 가장자리를 덮는 화소정의막(118)을 더 구비할 수 있 는 바, 이 화소정의막(118)이 화소전극(131)의 제2부분(131b)의 적어도 일부를 화소정의막(118) 외측으로 노출시키도록 할 수 있다. 이를 통해 중간층(135)이 화소전극(131)의 제1부분(131a)을 제외한 부분 상에 배치되도록 할 수 있다.
한편, 박막 트랜지스터(120)는 전술한 바와 같이 소스전극(121), 드레인전극(123), 게이트전극(125) 등과 같은 광을 통과시키지 않는 구성요소들을 구비할 수 있는 바, 유기 발광 소자(130)를 기판(100)에 대해 비스듬하게 배치시킴으로써 유기 발광 디스플레이 장치에 입사한 광의 투과도를 높인다 하더라도 유기 발광 디스플레이 장치에 입사한 광이 박막 트랜지스터(120)에 의해 차단될 수도 있다. 따라서, 화소전극(131)이 경사형성부(119) 상에 배치되거나 평탄화막(116)과 경사형성부(119)에 걸쳐 배치되도록 하고, 박막 트랜지스터(120)는 이 화소전극(131) 하부에 배치되도록 할 수 있다. 화소전극(131)은 반사성 물질로 형성될 수 있어 광을 통과시키지 않은 바, 따라서 박막 트랜지스터(120) 역시 이러한 화소전극(131)에 의해 광이 차단되는 영역에 배치시킴으로써 박막 트랜지스터(120)에 의해 추가적으로 광이 차단되는 것을 방지하기 위함이다. 이러한 구성을 효과적으로 구현하기 위하여, 박막 트랜지스터(120)의 기판(100) 상으로의 정사영 이미지와 화소전극(131)의 기판(100) 상으로의 정사영 이미지가 중첩되도록 박막 트랜지스터(120)와 화소전극(131)을 배치할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정 한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 종래의 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 3은 도 2의 일부분을 확대하여 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 112: 게이트절연막
114: 층간절연막 116: 평탄화막
118: 화소정의막 119: 경사형성부
120: 박막 트랜지스터 121: 소스전극
123: 드레인전극 125: 반도체층
127: 게이트전극 130: 유기 발광 소자
131: 화소전극 133: 대향전극
135: 중간층

Claims (10)

  1. 삭제
  2. 기판; 및
    화소전극, 상기 화소전극과 대향된 대향전극 및 상기 화소전극과 상기 대향전극 사이에 개재되며 발광층을 포함하는 중간층을 갖는 유기 발광 소자;를 구비하며,
    상기 유기 발광 소자는 상기 기판에 대하여 비스듬하게 배치되고,
    상기 기판 상에 배치되며 상기 기판과 평행한 제1상면 및 상기 기판에 대해 비스듬한 제2상면을 갖는 경사형성부를 더 구비하고,
    상기 유기 발광 소자는 상기 경사형성부의 상기 제2상면 상에 배치되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  3. 제2항에 있어서,
    상기 기판 상에 배치되는 박막 트랜지스터; 및
    상기 박막 트랜지스터를 덮는 평탄화막;을 더 구비하고,
    상기 경사형성부는 상기 평탄화막 상에 배치되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  4. 제3항에 있어서,
    상기 화소전극은 상기 평탄화막 상에 배치되어 상기 기판과 평행한 제1부분과, 상기 경사형성부의 제2상면 상에 배치되어 상기 기판에 대하여 비스듬한 제2부분을 갖는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  5. 제4항에 있어서,
    상기 중간층은 상기 화소전극의 상기 제1부분을 제외한 부분 상에 배치되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  6. 제4항에 있어서,
    상기 화소전극의 가장자리를 덮는 화소정의막을 더 구비하며, 상기 화소정의막은 상기 화소전극의 제2부분의 적어도 일부를 상기 화소정의막 외측으로 노출시키는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  7. 제3항에 있어서,
    상기 평탄화막은 상기 박막 트랜지스터의 소스전극과 드레인전극 중 어느 한 전극의 적어도 일부를 상기 평탄화막 외측으로 노출시키는 컨택홀을 가지며, 상기 화소전극은 상기 박막 트랜지스터의 소스전극과 드레인전극 중 상기 컨택홀에 의해 노출된 전극에 전기적으로 연결되는 것을 특징으로 하는 유기 발광 디스플레이 장 치.
  8. 제3항에 있어서,
    상기 화소전극은 상기 경사형성부 상에 배치되거나 상기 평탄화막과 상기 경사형성부에 걸쳐 배치되며,
    상기 박막 트랜지스터는 상기 화소전극 하부에 배치되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  9. 제8항에 있어서,
    상기 박막 트랜지스터의 상기 기판 상으로의 정사영 이미지와 상기 화소전극의 상기 기판 상으로의 정사영 이미지가 중첩되도록 상기 박막 트랜지스터와 상기 화소전극이 배치되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 화소전극은 반사성 물질로 형성된 층을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
KR1020080103208A 2008-10-21 2008-10-21 유기 발광 디스플레이 장치 KR100958644B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080103208A KR100958644B1 (ko) 2008-10-21 2008-10-21 유기 발광 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080103208A KR100958644B1 (ko) 2008-10-21 2008-10-21 유기 발광 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20100043943A KR20100043943A (ko) 2010-04-29
KR100958644B1 true KR100958644B1 (ko) 2010-05-20

Family

ID=42218852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080103208A KR100958644B1 (ko) 2008-10-21 2008-10-21 유기 발광 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100958644B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108170B1 (ko) * 2010-03-15 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
KR101714539B1 (ko) * 2010-08-24 2017-03-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101397110B1 (ko) * 2010-10-28 2014-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9287339B2 (en) 2010-10-28 2016-03-15 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR20160010708A (ko) * 2014-07-17 2016-01-28 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102341032B1 (ko) * 2014-09-19 2021-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN104716167B (zh) 2015-04-13 2017-07-25 京东方科技集团股份有限公司 一种有机电致发光显示器件、其制作方法及显示装置
KR102423547B1 (ko) 2017-11-21 2022-07-21 삼성디스플레이 주식회사 표시 장치
KR102463582B1 (ko) * 2017-12-18 2022-11-03 엘지디스플레이 주식회사 멀티 뷰 디스플레이장치
CN112542485A (zh) * 2019-09-23 2021-03-23 台湾积体电路制造股份有限公司 显示设备与其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189243A (ja) * 1996-12-24 1998-07-21 Denso Corp Ｅｌ表示装置
JP2003133057A (ja) 2001-10-24 2003-05-09 Seiko Epson Corp 発光装置および電子機器
KR20050043625A (ko) * 2003-11-07 2005-05-11 세이코 엡슨 가부시키가이샤 발광 장치, 발광 장치의 제조 방법, 및 전자 기기
JP2006012585A (ja) 2004-06-25 2006-01-12 Kyocera Corp 有機ｅｌ表示パネルとその製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189243A (ja) * 1996-12-24 1998-07-21 Denso Corp Ｅｌ表示装置
JP2003133057A (ja) 2001-10-24 2003-05-09 Seiko Epson Corp 発光装置および電子機器
KR20050043625A (ko) * 2003-11-07 2005-05-11 세이코 엡슨 가부시키가이샤 발광 장치, 발광 장치의 제조 방법, 및 전자 기기
JP2006012585A (ja) 2004-06-25 2006-01-12 Kyocera Corp 有機ｅｌ表示パネルとその製法

Also Published As

Publication number Publication date
KR20100043943A (ko) 2010-04-29

Similar Documents

Publication Publication Date Title
KR100958644B1 (ko) 유기 발광 디스플레이 장치
US10347706B2 (en) Organic light emitting display apparatus having shield layer
KR101074803B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101084171B1 (ko) 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조 방법
KR100875103B1 (ko) 유기 발광 디스플레이 장치
TWI609482B (zh) 有機發光顯示設備與其製造方法
US7576482B2 (en) Flat panel display device comprising an electrically conductive layer between a display area and an outer area and method of manufacturing the same
US8222809B2 (en) Flat panel display apparatus
US8203264B2 (en) Flat panel display and method of fabricating the same
US8022618B2 (en) Structure of organic light emitting display apparatus
KR102022395B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR101922177B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR102327087B1 (ko) 유기 발광 표시 장치
EP1933402A1 (en) Organic light emitting display apparatus
KR102349285B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20220130631A (ko) 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
US9245905B2 (en) Back plane for flat panel display device and method of manufacturing the same
KR102124044B1 (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 유기 발광 디스플레이 장치
KR20140077626A (ko) 유기 발광 디스플레이 장치
KR101753773B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100741097B1 (ko) 유기 발광 표시 장치
KR100813838B1 (ko) 평판 디스플레이 장치
KR100987383B1 (ko) 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이 장치
KR102281331B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR100858818B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 10