KR20220130631A - 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20220130631A
KR20220130631A KR1020220113723A KR20220113723A KR20220130631A KR 20220130631 A KR20220130631 A KR 20220130631A KR 1020220113723 A KR1020220113723 A KR 1020220113723A KR 20220113723 A KR20220113723 A KR 20220113723A KR 20220130631 A KR20220130631 A KR 20220130631A
Authority
KR
South Korea
Prior art keywords
electrode
layer
organic light
forming
light emitting
Prior art date
Application number
KR1020220113723A
Other languages
English (en)
Other versions
KR102483959B1 (ko
Inventor
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220113723A priority Critical patent/KR102483959B1/ko
Publication of KR20220130631A publication Critical patent/KR20220130631A/ko
Application granted granted Critical
Publication of KR102483959B1 publication Critical patent/KR102483959B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3265—
    • H01L51/5218—
    • H01L51/5234—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/84—Parallel electrical configurations of multiple OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Abstract

본 발명의 일 실시예는 박막 트랜지스터의 활성층과 커패시터의 제1 전극을 하프톤 마스크 공정으로 형성하고, 제1 층간 절연막을 무기막으로 제2 층간 절연막을 유기막으로 형성하고, 제2 층간 절연막 상에 화소 전극을 형성한 후, 소스 전극과 드레인 전극을 드라이 에칭으로 패터닝하여 화소 전극의 상부면에 직접 접촉하도록 형성한다. 본 발명의 일 실시예는 6개의 포토마스크 공정으로 진행된다.

Description

유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치{Manufacturing method for organic light-emitting display apparatus and the Organic light-emitting display apparatus manufactured by the same method}
본 발명의 실시예들은 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치(organic light-emitting display apparatus)는 정공 주입 전극과 전자 주입 전극, 그리고 정공 주입 전극과 전자 주입 전극 사이에 형성되어 있는 유기 발광층을 포함하고, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 재결합하고 소멸하면서 빛을 내는 자발광형 표시 장치이다. 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타내므로 차세대 표시 장치로 주목 받고 있다.
본 발명의 실시예들은 불량을 줄이고 제조 비용을 절감할 수 있는 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치를 제공한다.
본 발명의 일 실시예는 기판 상에 박막 트랜지스터의 활성층과 커패시터의 제1 전극을 형성하는 제1 마스크 공정; 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 박막트랜지스터의 게이트 전극과 커패시터의 제2 전극을 형성하는 제2 마스크 공정; 제1 층간 절연막 및 제2 층간 절연막을 형성하고, 상기 제1 층간 절연막 및 상기 제2 층간 절연막에 상기 활성층의 일부를 노출시키는 콘택홀을 형성하는 제3 마스크 공정; 상기 제2 층간 절연막 상에 화소 전극을 형성하는 제4 마스크 공정; 소스 전극 및 드레인 전극 중 하나는 상기 화소 전극의 상부 면과 직접 접촉하도록 상기 소스 전극 및 드레인 전극을 형성하고, 상기 소스 전극 및 드레인 전극은 드라이 에칭으로 형성하는 제5 마스크 공정; 및 상기 화소 전극의 단부를 덮는 화소 정의막을 형성하는 제6 마스크 공정;을 포함하는 유기 발광 표시 장치의 제조 방법을 제공한다.
본 실시예에 따르면, 상기 제1 마스크 공정은, 상기 기판 상에 반도체층을 형성하는 공정; 상기 반도체층 상에, 제1 포토레지스터와, 상기 제1 포토레지스터보다 두꺼운 제2 포토레지스터를 형성하는 공정; 상기 제1 포토레지스터를 제거하고, 이온 불순물을 1차 도핑하는 공정; 및 상기 제2 포토레지스터를 제거하는 공정을 포함할 수 있다.
본 실시예에 따르면, 상기 상기 제1 포토레지스터와 상기 제2 포토레지스터는 하프톤(half-tone) 마스크를 사용하여 형성할 수 있다.
본 실시예에 따르면, 상기 제2 포토레지스터를 제거하는 공정 후, 상기 게이트 전극과 중첩되지 않는 활성층 영역에 이온 불순물을 2차 도핑할 수 있다.
본 실시예에 따르면, 상기 제1 층간 절연막은 무기막으로 형성하고, 상기 제2 층간 절연막은 유기막으로 형성할 수 있다.
본 실시예에 따르면, 상기 제3 마스크 공정에서, 상기 콘택홀은 드라이 에칭(dry etching)으로 형성할 수 있다.
본 실시예에 따르면, 상기 제4 마스크 공정에서, 상기 소스 전극 및 드레인 전극과 동일층에 패드 전극을 동시에 형성할 수 있다.
본 실시예에 따르면, 상기 제6 마스크 공정에서, 상기 패드 전극의 단부를 덮는 화소 정의막의 두께를 상기 소스 전극 및 드레인 전극을 덮는 화소 정의막의 두께보다 낮게 형성할 수 있다.
본 실시예에 따르면, 상기 제6 마스크 공정에서 하프톤(half-tone) 마스크를 사용하여 상기 화소 정의막을 형성할 수 있다.
본 실시예에 따르면, 상기 제6 마스크 공정에서, 상기 화소 정의막에 상기 화소 전극의 상면을 노출시키는 개구를 형성하고, 상기 개구는 상기 커패시터와 중첩되도록 형성할 수 있다.
본 실시예에 따르면, 상기 제6 마스크 공정 후에, 상기 화소 전극 상에 유기 발광층을 형성하는 공정; 및 상기 유기 발광층 상에 대향 전극을 형성하는 공정을 더 포함할 수 있다.
본 실시예에 따르면, 상기 화소 전극은 반사 전극으로 형성하고, 상기 대향 전극은 투과 전극으로 형성할 수 있다.
본 실시예에 따르면, 상기 화소 전극은 은(Ag) 또는 은 합금을 포함하도록 형성할 수 있다.
본 발명의 다른 측면에 의하면, 기판; 상기 기판 상에 형성된 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 활성층과 동일층에 형성된 제1 전극, 상기 게이트 전극과 동일층에 형성된 제2 전극을 포함하는 커패시터; 상기 게이트 전극 및 상기 제1 전극 상에 형성된 제1 층간 절연막; 상기 제1 층간 절연막 상에 형성된 제2 층간 절연막; 상기 커패시터와 오버랩되는 위치에 형성되고, 하부면은 상기 제2 층간 절연막 상부면에 직접 접촉하고, 상부면 일부는 상기 소스 전극 및 드레인 전극 중 하나의 하부면과 직접 접촉하는 화소 전극; 상기 화소 전극의 단부를 덮는 화소 정의막; 상기 화소 전극 상에 형성된 유기 발광층; 및 상기 유기 발광층 상에 형성된 대향 전극;을 포함하는 유기 발광 표시 장치를 제공한다.
본 실시예에 따르면, 상기 화소 전극은 반사 전극이고, 상기 대향 전극은 투과 전극일 수 있다.
본 실시예에 따르면, 상기 화소 전극은 은(Ag) 또는 은 합금을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 층간 절연막은 무기물을 포함하고, 상기 제2 층간 절연막은 유기물을 포함할 수 있다.
본 실시예에 따르면, 상기 커패시터의 제1 전극은 이온 불순물이 도핑된 반도체를 포함할 수 있다.
본 실시예에 따르면, 상기 소스 전극 및 드레인 전극과 동일층에 형성된 패드 전극을 더 포함할 수 있다.
본 실시예에 따르면, 상기 화소 정의막은 상기 화소 전극의 단부와 상기 패드 전극의 단부를 서로 다른 두께로 덮을 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따른 본 유기 발광 표시 장치의 제조 방법에 따르면 커패시터와 화소 전극(120)이 오버랩 되어 형성됨으로써, 유기 발광 표시 장치의 개구율을 높일 수 있다.
또한, 층간 절연막을 무기막인 제1 층간 절연막(15-1)과 유기막인 제2 층간 절연막(15-2)으로 형성함으로써, 배선간 기생 용량을 낮추어 신호 전달 품질을 개선할 수 있다.
또한, 화소 전극(120) 형성 후에 소스 전극(216a)과 드레인 전극(216)을 형성하더라도, 소스 전극(216a)과 드레인 전극(216)을 드라이 에칭으로 패터닝함으로써, 화소 전극(120)에 포함된 은(Ag)입자의 재석출을 방지하여 파티클성 불량을 줄일 수 있다.
또한, 6단계의 마스크 공정으로 유기 발광 표시 장치를 제조 할 수 있기 때문에 제조 비용을 절감할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 평면도이다.
도 2는 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 발광 화소와 패드의 일부를 개략적으로 도시한 단면도이다.
도 3a 내지 3c는 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 제1 마스크 공정을 개략적으로 도시한 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 제2 마스크 공정의 결과물을 개략적으로 도시한 단면도이다.
도 5는 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 제3 마스크 공정의 결과물을 개략적으로 도시한 단면도이다.
도 6은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 제4 마스크 공정의 결과물을 개략적으로 도시한 단면도이다.
도 7은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 제5 마스크 공정의 결과물을 개략적으로 도시한 단면도이다.
도 8은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 제6 마스크 공정의 결과물을 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 평면도이고, 도 2는 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 발광 화소와 패드의 일부를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 기판(10) 상에는 복수의 화소(P)가 포함되어 화상을 표시하는 표시 영역(DA)이 구비된다. 표시 영역(DA)은 밀봉 라인(SL) 내부에 형성되고, 밀봉 라인(SL)을 따라 표시 영역(DA)을 봉지하는 봉지 부재(미도시)가 구비된다.
도 2를 참조하면, 기판(10) 상에 적어도 하나의 유기 발광층(121)이 구비된 픽셀 영역(PXL1), 적어도 하나의 박막 트랜지스터가 구비된 트랜지스터 영역(TR1), 적어도 하나의 커패시터가 구비된 커패시터 영역(CAP1), 및 패드 영역(PAD1)이 구비된다.
트랜지스터 영역(TR1)에는 기판(10) 및 버퍼층(11) 상에 박막 트랜지스터의 활성층(212)이 구비된다.
기판(10)은 유리 기판뿐만 아니라, PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등을 포함하는 플라스틱 기판으로 구비될 수 있다.
기판(10)의 상부에 평활한 면을 형성하고 불순 원소가 침투하는 것을 차단하기 위한 버퍼층(11)이 더 구비될 수 있다. 버퍼층(11)은 실리콘질화물 및/또는 실리콘산화물 등으로 단수층 또는 복수층으로 형성될 수 있다.
버퍼층(11) 상의 박막 트랜지스터 영역(TR1)에 활성층(212)이 구비된다. 활성층(212)은 비정질 실리콘 또는 결정질 실리콘을 포함하는 반도체로 형성될 수 있다. 활성층(212)은 채널영역(212c)과, 채널영역(212c) 외측에 이온 불순물이 도핑된 소스 영역(212a) 및 드레인 영역(212b)을 포함할 수 있다. 활성층(212)은 비정질 실리콘 또는 결정질 실리콘에만 한정되지는 않으며, 산화물 반도체를 포함할 수 있다.
활성층(212) 상에는 게이트 절연막(13)이 구비된다. 게이트 절연막(13)은 실리콘질화물 및/또는 실리콘산화물 등으로 단수층 또는 복수층으로 형성될 수 있다.
게이트 절연막(13) 상에 게이트 전극(214)이 구비된다.
게이트 전극(214)은, 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단수층 또는 복수층으로 형성될 수 있다.
도 2에는 도시되어 있지 않지만, 게이트 전극(214)과 동일층에 게이트 전극(214)과 동일한 재료로 예들 들어, 스캔 라인과 같은 배선 등이 형성될 수 있다.
도 2에는 도시되어 있지 않지만, 게이트 전극(214)과 동일층에 게이트 전극(214)과 동일한 재료로 예들들어, 스캔 라인과 같은 배선 등이 형성될 수 있다. 유기 발광 표시 장치(1)의 화면이 커질수록 배선의 두께를 두껍게 하여야 대화면화에 따른 신호 지연을 방지할 수 있다. 본 실시예에서, 게이트 전극(214)과 배선의 두께는 6,000 내지 12,000 옴스트롱(Å) 범위에서 형성될 수 있다. 게이트 전극(214)과 배선의 두께는 적어도 6,000 옴스트롱(Å) 이상일 때 50인치 이상의 대화면에서 신호 지연 방지 효과를 기대할 수 있다. 한편, 게이트 전극(214)과 배선의 두께를 증착으로 12,000 옴스트롱(Å) 보다 두껍게 형성하는 것은 공정상 어렵다.
게이트 전극(214) 상에는 제1 층간절연막(15-1)과 제2 층간절연막(15-2)이 위치한다. 제1 층간절연막(15-1)은 무기 절연막으로, 제2 층간절연막(15-2)은 유기 절연막으로 형성될 수 있다.
대화면 유기 발광 표시 장치(1)에서 신호지연을 방지하기 위하여 전술한 게이트 전극(4)과 배선의 두께를 두껍게 형성하여야 하는데, 이때, 제1 층간절연막(15-1)과 같은 무기 절연막 만을 형성하게 되면, 배선의 두께로 인하여 무기 절연막에 크랙이 발생할 수 있다. 또한, 제1 층간절연막(15-1) 만 형성하게 되면, 제1 층간절연막(15-1) 아래에 형성된 배선과 제1 층간절연막(15-1) 위에 형성된 배선 사이에 기생 용량이 증가하여 용량성 커플링이 발생하여 정확한 신호 전달을 방해할 수 있다.
그러나, 본 실시예에 따른 유기 발광 표시 장치(1)에 따르면, 게이트 전극(214)과 배선의 두께를 두껍게 하여도 유기막인 제2층간절연막(15-2)을 더 형성하였기 때문에, 제1층간절연막(15-1)의 크랙을 방지할 수 있고, 제1 및 제2 층간절연막(15-1, 15-2) 상하의 배선간 기생 용량을 낮추어 정확한 신호 전달을 유지할 수 있다.
제2 층간 절연막(15-2) 위에 소스 전극(216a) 및 드레인 전극(216b)이 구비된다.
소스 전극(216a) 및 드레인 전극(216b)은 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 일 실시예로, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다. 또 다른 실시예로, 소스 전극(216a) 및 드레인 전극(216b)은 티타늄(Ti)을 포함하는 제1층(126b-1), 알루미늄(Al)을 포함하는제2층(216b-2), 및 티타늄(Ti)을 포함하는 제3층(216b-3)을 포함할 수 있다.
상술한 티타늄(Ti)을 포함하는 제1층(126b-1), 알루미늄(Al)을 포함하는제2층(216b-2), 및 티타늄(Ti)을 포함하는 제3층(216b-3)을 포함하는 소스 전극(216a)과 드레인 전극(216b)은 드라이 에칭으로 일괄 패터닝 될 수 있다.
소스 전극(216a) 및 드레인 전극(216b) 상에는, 소스 전극(216a) 및 드레인 전극(216b)을 덮는 화소 정의막(20)이 위치한다.
화소 정의막(20)은 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
화소 전극(120)은 소스 전극(216a) 및 드레인 전극(216b) 중 하나와 접속한다. 도 2에는 화소 전극(120)은 드레인 전극(216b)과 직접 접촉하는 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 즉, 화소 전극(120)은 소스 전극(216a)과 직접 접촉할 수 있다.
픽셀 영역(PXL1)에서 제2 층간 절연막(15-2) 상에 화소 전극(120)이 구비된다.
화소 전극(120)은 반사 전극의 역할을 한다. 화소 전극은 은(Ag) 또는 은 합금을 포함할 수 있다.
화소 전극이 은(Ag) 또는 은 합금을 포함할 때, 화소 전극(120)과 제2 층간 절연막(15-2) 사이에는 제2 층간 절연막(15-2)과 화소 전극(120) 간의 접착력을 강화하는 제1 투명 도전성 산화물층(미도시)이 더 형성될 수 있다. 화소 전극(120)과 유기 발광층(121) 사이에는 화소 전극(120)을 보호하는 보호층으로서 제2 투명 도전성 산화물층(미도시)이 더 형성될 수 있다.
제1 및 제2 투명 도전성 산화물층(미도시)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
화소 전극(120)의 하부 면은 제2 층간 절연막(15-2) 상부 면에 직접 접촉한다.
화소 전극(120)의 단부의 일부와 드레인 전극(210b)의 일부는 오버랩 되는 영역(OL)에서 직접 접촉한다. 상기 오버랩 되는 영역(OL)에서 드레인 전극(216b)의 하부면은 화소 전극(120)의 상부면에 직접 접촉한다.
화소 전극(120)의 단부는 화소 정의막(20)에 의해 커버된다.
화소 정의막(20)에는 화소 전극(120)의 상부면을 노출시키는 개구(C8)가 형성된다. 화소 전극(120)의 단부와, 소스 전극(126a) 및 드레인 전극(126b)을 커버하는 화소 정의막(120)의 두께는 50㎛ 이상 70㎛이하일 수 있다.
개구(C8)에 의해 상면이 노출된 화소 전극(120) 상에는 유기 발광층(121)을 포함하는 중간층(미도시)이 구비된다. 유기 발광층(121)은 저분자 유기물 또는 고분자 유기물일 수 있다.
유기 발광층(121)이 저분자 유기물일 경우, 중간층(미도시)은 홀 수송층(hole transport layer: HTL), 홀 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등을 더 포함할 수 있다. 이외에도 필요에 따라 다양한 층들을 더 포함할 수 있다.
이때, 사용 가능한 유기 재료로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N'-디(나프탈렌-1-일)-N(N'-Di(naphthalene-1-yl)-N), N'-디페닐-벤지딘(N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다.
유기 발광층(121)이 고분자 유기물일 경우, 중간층(미도시)은 홀 수송층(HTL)을 더 포함할 수 있다. 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용할 수 있다.
이때, 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있다. 또한, 유기 발광층(121)과 화소 전극(120) 및 대향 전극(122) 사이에는 무기 재료가 더 구비될 수도 있다.
도 2에는 유기 발광층(121)이 개구(C8) 안쪽에 위치하는 것으로 도시되어 있으나 이는 설명의 편의를 위한 것이며 본 발명은 이에 한정되지 않는다. 유기 발광층(121)은 개구(C8)의 안쪽뿐만 아니라 화소 정의막(20)에 형성된 개구(C8)의 식각면을 따라 화소 정의막(20)의 상면까지 연장되어 형성될 수 있다.
유기 발광층(121) 상에는 복수의 픽셀에 공통으로 형성된 대향 전극(122)이 구비된다. 본 실시예에 따른 유기 발광 표시 장치(1)의 경우, 화소 전극(120)은 애노드로 사용되고, 대향 전극(122)은 캐소드로 사용되었다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
대향 전극(122)은 유기 발광층(121)에서 방출된 광을 투과하는 투과 전극일 수 있다. 화소 전극(120)이 반사적으로, 대향 전극(122)이 투과 전극으로 형성됨으로써, 유기 발광층(121)에서 방출된 빛은 화소 전극(120)에 반사되어 투과 전극인 대향 전극(122)을 투과하여 기판(10)의 반대 방향으로 방출된다.
대향 전극(122)은 각 화소 마다 별개로 형성되는 것이 아니라, 표시 영역(DA, 도 1) 전체를 하나로 덮는 공통 전극으로 구성된다.
커패시터 영역(CAP1)에는 제1 전극(312)과, 유전층인 게이트 절연막(13), 제2 전극(314)이 구비된다.
제1 전극(312)은 활성층(212)과 동일층에 형성된다. 제1 전극(312)은 활성층(212)의 소스 영역(212a) 및 드레인 영역(212b)과 같은, 이온 불순물이 도핑된 반도체를 포함할 수 있다.
제2 전극(314)은 게이트 전극(214)과 동일층에 형성된다. 제2 전극(314)은 게이트 전극(214)과 동일한 물질로, 동일한 두께로 형성될 수 있다.
커패시터가 위치하는 커패시터 영역(CAP1)은 발광 영역이 위치하는 픽셀 영역(PXL1)과 중첩된다. 커패시터 영역(CAP1)을 배치하기 위한 별도의 공간을 줄이는 대신, 픽셀 영역(PXL1)을 넓게 형성할 수 있기 때문에, 유기 발광 표시 장치의 개구율을 높일 수 있다.
표시 영역(DA)의 외곽에는 외장 드라이버의 접속 단자인 패드 전극(416)이 배치되는 패드 영역(PAD1)이 위치한다.
패드 전극(416)은 제2 층간절연막(15-2) 상에 위치하고, 패드 전극(416)의 단부는 화소 정의막(20)에 의해 커버된다.
패드 전극(416)은 소스 전극(216a) 및 드레인 전극(216b)과 동일한 물질로 형성될 수 있다.
패드 전극(416)의 단부를 덮는 화소 정의막(20)의 두께는 박막 트랜지스터 영역(TR1) 및 커패시터 영역(CPA1)에서 소스 전극(126a)과 드레인 전극(126b), 제2 전극(316)을 덮는 화소 정의막(20)의 두께보다 얇다.
화소 정의막(20)은 패드 전극(416)의 단부를 커버함으로써 패드 전극(416) 단부가 열화되는 것을 방지하지만, 화소 정의막(20)의 두께가 두꺼울 경우 외장 드라이버의 접속 시 접속 불량을 일으킬 수 있기 때문에, 소스 전극(126a) 및 드레인 전극(126b)을 커버하는 화소 정의막(120)의 두께보다 얇게 하는 것이 바람직하다.
한편, 도 2에는 도시되어 있지 않으나, 본 실시예에 따른 유기 발광 표시 장치(1)는 픽셀 영역(PXL1), 커패시터 영역(CAP1), 및 박막 트랜지스터 영역(TR1)을 포함하는 표시 영역을 봉지하는 봉지 부재(미도시)를 더 포함할 수 있다.
봉지 부재는 글라스재를 포함하는 기판, 금속 필름, 또는 유기 절연막 및 무기 절연막이 교번하여 배치된 봉지 박막 등으로 형성될 수 있다.
이하, 도 3a 내지 8을 참조하여 본 실시예에 따른 유기 발광 표시 장치(1)의 제조 방법을 설명한다.
도 3a 내지 3c는 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 제1 마스크 공정을 개략적으로 도시한 단면도이다.
도 3a를 참조하면, 기판(10) 상에 버퍼층(11)을 형성하고, 버퍼층(11) 상에 반도체층(12)을 형성한다. 반도체층(12) 상에 포토레지스터(미도시)를 형성하고, 하프톤 마스크(half-tone mask)를 이용하여 두께가 다른 제1 포토레지스터(PR1)와 제2 포토레지스터(PR2)를 형성한다. 제2 포토레지스터(PR2)는 제1 포토레지스터(PR1)보다 두껍게 형성한 상태에서 반도체층(12)을 식각한다.
도 3b를 참조하면, 제1 포토레지스터(PR1)는 제거되었지만, 제1 포토레지스터(PR1)가 위치하던 영역에 커패시터의 제1 전극(312) 패턴이 형성된다. 제2 포토레지스터(PR2)는 두께가 줄어들고, 제2 포토레지스터(PR2) 하부에는 박막트랜지스터의 활성층(212) 패턴이 형성된다.
커패시터의 제1 전극(312) 패턴과 박막트랜지스터의 활성층(212) 패턴에 B 또는 P 이온을 포함하는 이온 불순물을 1차 도핑한다.
도 3c를 참조하면, 커패시터의 제1 전극(312)은 이온 불순물로 도핑된다. 박막트랜지스터의 활성층(212) 위에 위치하던 제2 포토레지스터(PR2)는 제거된다.
반도체층(12)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)으로 구비될 수 있다. 이때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallization)법, ELA(excimer laser annealing)법, MIC(metal induced crystallization)법, MILC(metal induced lateral crystallization)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다. 한편, 반도체층(미도시)은 비정질 실리콘 또는 결정질 실리콘에만 한정되지는 않으며, 산화물 반도체를 포함할 수 있다.
도 4는 본 실시예에 따른 유기 발광 표시 장치(1)의 제2 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3c의 제1 마스크 공정의 결과물 상에 게이트 절연막(13)을 형성하고, 게이트 절연막(13) 상에 제1 금속층(미도시)을 형성한 후 이를 패터닝한다.
본 실시예에서, 제1 금속층(미도시)으로 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
유기 발광 표시 장치(1)의 화면이 커질수록 배선의 두께를 두껍게 하여야 대화면화에 따른 신호 지연을 방지할 수 있다. 본 실시예에서, 게이트 전극(214)과 배선의 두께는 6,000 내지 12,000 옴스트롱(Å) 범위에서 형성될 수 있다.
패터닝 결과, 게이트 절연막(13) 상에 게이트 전극(214)과 커패시터의 제2 전극(314)이 형성된다.
상기와 같은 구조물 위에 이온 불순물이 도핑 된다. 이온 불순물은 B 또는 P 이온을 도핑할 수 있는데, 1×1015 atoms/㎠ 이상의 농도로 박막 트랜지스터의 활성층(212)을 타겟으로 하여 도핑한다.
게이트 전극(214)을 셀프-얼라인(self-align) 마스크로 사용하여 활성층(212)에 이온불순물을 도핑함으로써 활성층(212)은 이온불순물이 도핑된 소스 영역(212a) 및 드레인 영역(212b)과, 그 사이에 채널 영역(212c)을 구비하게 된다.
도 5는 본 실시예에 따른 유기 발광 표시 장치(1)의 제3 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 4의 제2 마스크 공정의 결과물 상에 제1 층간 절연막(15-1)과 제2 층간 절연막(15-2)을 순차로 형성하고, 1 층간 절연막(15-1)과 제2 층간 절연막(15-2)을 동시에 패터닝하여 활성층(212)의 소스 영역(212a) 및 드레인 영역(212b)을 노출시키는 개구(C3, C4)를 형성한다. 1 층간 절연막(15-1)과 제2 층간 절연막(15-2)에 드라이 에칭하여 개구(C3, C4)를 형성할 수 있다.
제1 층간절연막(15-1)은 실리콘질화물 및/또는 실리콘산화물 등으로 단수층 또는 복수층으로 형성될 수 있다.
제2 층간절연막(15-2)은 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 실록산(siloxane) 가운데 적어도 하나를 포함하는 유기 절연막으로 형성될 수 있다.
도 6은 본 실시예에 따른 유기 발광 표시 장치(1)의 제4 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 6을 참조하면, 도 5의 제4 마스크 공정의 결과물 상에 은(Ag) 또는 은 합금을 포함하는 화소 전극(120)을 형성한다.
도 7은 본 실시예에 따른 유기 발광 표시 장치(1)의 제5 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 7을 참조하면, 도 6의 제4 공정의 결과물 상에 제2 금속층(미도시)을 형성하고, 제2 금속층(미도시)을 드라이 에칭을 이용하여 패터닝하여 소스 전극(216a), 드레인 전극(216b), 및 패드 전극(416)을 동시에 형성한다.
소스 전극(216a), 드레인 전극(216b), 및 패드 전극(416)은 동일한 마스크 공정에서 동일한 재료로 패터닝된다.
제2 금속층(미도시)은 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다.
이때, 화소 전극(120)의 단부의 일부와 드레인 전극(210b)의 일부는 오버랩 되는 영역(OL)에서 직접 접촉한다. 오버랩 되는 영역(OL)에서 드레인 전극(216b)의 하부면은 화소 전극(120)의 상부면에 직접 접촉한다.
은(Ag)과 같이 환원성이 강한 금속을 포함하는 화소 전극(120)을, 소스 전극(126a)과 드레인 전극(126b), 제2 전극(316), 패드 전극(416)을 형성하기 전에 먼저 형성하고, 소스 전극(126a)과 드레인 전극(126b), 제2 전극(316), 패드 전극(416)을 습식 에칭을 하게 되면, 화소 전극(120)에 포함되어 있는 은(Ag)이 습식 식각 중 환원되어 은(Ag) 입자로 재석출된다. 이 과정에서 파티클 성 불량이 발생하게 된다. 그러나, 본 실시예와 같이, 소스 전극(126a)과 드레인 전극(126b), 제2 전극(316), 패드 전극(416)을 드라이 에칭하게 되면, 은(Ag) 입자가 재석출되는 문제가 발생하지 않는다. 따라서, 유기 발광 표시 장치의 파티클성 불량을 줄일 수 있다.
도 8은 본 실시예에 따른 유기 발광 표시 장치(1)의 제6 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 8을 참조하면, 도 7의 제5 공정의 결과물 상에 화소 정의막(20)을 형성한 후, 화소 전극(120)을 노출시키는 개구(C8) 및 패드 전극(418)을 노출시키는 개구(C7)를 형성하는 제6 공정을 실시한다.
화소 전극(120)의 상부면을 노출시키는 개구(C8)는 커패시터와 중첩되는 영역에 형성된다. 커패시터 영역(CAP1)을 배치하기 위한 별도의 공간을 줄이는 대신, 픽셀 영역(PXL1)을 넓게 형성할 수 있기 때문에, 유기 발광 표시 장치의 개구율을 높일 수 있다.
화소 정의막(20)은 예를 들어, 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함하는 유기 절연막으로 형성될 수 있다.
화소 정의막(120)의 두께는 50㎛ 이상 70㎛이하일 수 있다. 하프톤(half-tone) 마스크(미도시)를 이용하여, 패드 전극(416)의 단부를 덮는 화소 정의막(20)의 두께를 소스 전극(126a)과 드레인 전극(126b)을 덮는 화소 정의막(20)의 두께보다 낮게 형성함으로써, 패드 전극(416)에 외장 드라이버의 접속 시 접속 불량을 줄일 수 있다.
도 8의 6마스크 공정의 결과물 상에 유기 발광층(121, 도 2 참조)을 포함하는 중간층(미도시)형성하고, 유기 발광층(121) 상에 대향 전극(122)을 투과 전극으로 형성한다.
상술한 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)는, 커패시터와 화소 전극(120)이 오버랩 되어 형성됨으로써, 유기 발광 표시 장치의 개구율을 높일 수 있다.
또한, 층간 절연막을 무기막인 제1 층간 절연막(15-1)과 유기막인 제2 층간 절연막(15-2)으로 형성함으로써, 배선간 기생 용량을 낮추어 신호 전달 품질을 개선할 수 있다.
또한, 화소 전극(120) 형성 후에 소스 전극(216a)과 드레인 전극(216)을 형성하더라도, 소스 전극(216a)과 드레인 전극(216)을 드라이 에칭으로 패터닝함으로써, 화소 전극(120)에 포함된 은(Ag)입자의 재석출을 방지하여 파티클성 불량을 줄일 수 있다.
또한, 6단계의 마스크 공정으로 유기 발광 표시 장치를 제조 할 수 있기 때문에 제조 비용을 절감할 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 유기 발광 표시 장치
P: 화소 DA: 표시 영역
SL: 밀봉 라인 PXL1: 픽셀 영역
TR1: 트랜지스터 영역 PAD1: 패드 영역
10: 기판 11: 버퍼층
13: 게이트 절연막 15-1: 제1 층간 절연막
15-2: 제2 층간 절연막 20: 화소 정의막
120: 화소 전극 121: 유기 발광층
122: 대향 전극 212: 활성층
212a: 소스 영역 212b: 드레인 영역
212c: 채널 영역 214: 게이트 전극
216a: 소스 전극 216b: 드레인 전극
312: 커패시터의 제1 전극 314: 커패시터의 제2 전극
416: 패드 전극 C8: 개구

Claims (11)

  1. 기판 상에 박막 트랜지스터의 활성층과 커패시터의 제1 전극을 형성하는 제1 마스크 공정;
    게이트 절연막을 형성하고, 상기 게이트 절연막 상에 박막트랜지스터의 게이트 전극과 커패시터의 제2 전극을 형성하는 제2 마스크 공정;
    제1 층간 절연막 및 제2 층간 절연막을 형성하고, 상기 제1 층간 절연막 및 상기 제2 층간 절연막에 상기 활성층의 일부를 노출시키는 콘택홀을 형성하는 제3 마스크 공정;
    상기 제2 층간 절연막 상에 상기 커패시터의 제1 전극 및 제2 전극과 중첩하도록 화소 전극을 형성하는 제4 마스크 공정;
    일 전극의 저면이 상기 화소 전극의 상부 면과 직접 접촉하도록 소스 전극 및 드레인 전극을 형성하고, 상기 소스 전극 및 드레인 전극은 드라이 에칭으로 형성하는 제5 마스크 공정; 및
    상기 화소 전극의 상면을 노출하며 상기 커패시터의 제1 전극 및 제2 전극과 중첩하는 개구를 포함하며, 상기 화소 전극의 단부를 덮는 화소 정의막을 형성하는 제6 마스크 공정;을 포함하고,
    상기 화소 전극은 은(Ag) 또는 은 합금을 포함하도록 형성하는, 유기 발광 표시 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1 마스크 공정은,
    상기 기판 상에 반도체층을 형성하는 공정;
    상기 반도체층 상에, 제1 포토레지스터와, 상기 제1 포토레지스터보다 두꺼운 제2 포토레지스터를 형성하는 공정;
    상기 제1 포토레지스터를 제거하고, 이온 불순물을 1차 도핑하는 공정; 및
    상기 제2 포토레지스터를 제거하는 공정을 포함하는 유기 발광 표시 장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 제1 포토레지스터와 상기 제2 포토레지스터는 하프톤(half-tone) 마스크를 사용하여 형성하는 유기 발광 표시 장치의 제조 방법.
  4. 제 2 항에 있어서,
    상기 제2 포토레지스터를 제거하는 공정 후, 상기 게이트 전극과 중첩되지 않는 활성층 영역에 이온 불순물을 2차 도핑하는 유기 발광 표시 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제1 층간 절연막은 무기막으로 형성하고,
    상기 제2 층간 절연막은 유기막으로 형성하는 유기 발광 표시 장치의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제3 마스크 공정에서, 상기 콘택홀은 드라이 에칭(dry etching)으로 형성하는 유기 발광 표시 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제5 마스크 공정에서, 상기 소스 전극 및 드레인 전극과 동일층에 패드 전극을 동시에 형성하는 유기 발광 표시 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 제6 마스크 공정에서,
    상기 패드 전극의 단부를 덮는 화소 정의막의 두께를 상기 소스 전극 및 드레인 전극을 덮는 화소 정의막의 두께보다 낮게 형성하는 유기 발광 표시 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 제6 마스크 공정에서 하프톤(half-tone) 마스크를 사용하여 상기 화소 정의막을 형성하는 유기 발광 표시 장치의 제조 방법.
  10. 제 1 항에 있어서,
    상기 제6 마스크 공정 후에, 상기 화소 전극 상에 유기 발광층을 형성하는 공정; 및
    상기 유기 발광층 상에 대향 전극을 형성하는 공정을 더 포함하는 유기 발광 표시 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 화소 전극은 반사 전극으로 형성하고, 상기 대향 전극은 투과 전극으로 형성하는 유기 발광 표시 장치의 제조 방법.
KR1020220113723A 2014-12-30 2022-09-07 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치 KR102483959B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220113723A KR102483959B1 (ko) 2014-12-30 2022-09-07 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140194322A KR20160081101A (ko) 2014-12-30 2014-12-30 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR1020220113723A KR102483959B1 (ko) 2014-12-30 2022-09-07 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140194322A Division KR20160081101A (ko) 2014-12-30 2014-12-30 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20220130631A true KR20220130631A (ko) 2022-09-27
KR102483959B1 KR102483959B1 (ko) 2023-01-03

Family

ID=56165251

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140194322A KR20160081101A (ko) 2014-12-30 2014-12-30 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR1020220113723A KR102483959B1 (ko) 2014-12-30 2022-09-07 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140194322A KR20160081101A (ko) 2014-12-30 2014-12-30 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US9627620B2 (ko)
KR (2) KR20160081101A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150102180A (ko) * 2014-02-27 2015-09-07 삼성디스플레이 주식회사 레이저 빔 조사 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
KR102374754B1 (ko) * 2017-09-27 2022-03-15 엘지디스플레이 주식회사 터치 구조물을 포함하는 디스플레이 장치
CN109991817A (zh) * 2017-12-29 2019-07-09 上海视涯信息科技有限公司 一种硅基显示面板及其形成方法以及其曝光工艺的光罩
KR102661283B1 (ko) 2018-11-26 2024-05-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847661B1 (ko) * 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
KR20090116131A (ko) * 2008-05-06 2009-11-11 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR20110057592A (ko) * 2009-11-24 2011-06-01 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120063745A (ko) * 2010-12-08 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120080887A (ko) * 2011-01-10 2012-07-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20120089151A (ko) * 2011-02-01 2012-08-09 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
KR20130009137A (ko) * 2011-07-14 2013-01-23 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20130051813A (ko) * 2011-11-10 2013-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140032267A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522752B (en) 2000-10-20 2003-03-01 Toshiba Corp Self-luminous display panel and method of manufacturing the same
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
US6844215B1 (en) 2003-08-25 2005-01-18 Eastman Kodak Company Method of forming tapered drain-to-anode connectors in a back plane for an active matrix OLED device
TWI339442B (en) 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
KR100883072B1 (ko) 2007-07-12 2009-02-10 엘지전자 주식회사 표시장치
KR100958640B1 (ko) 2008-06-09 2010-05-20 삼성모바일디스플레이주식회사 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법
KR101074788B1 (ko) 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
JP5611718B2 (ja) 2009-08-27 2014-10-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜蒸着装置及びこれを利用した有機発光表示装置の製造方法
KR101193197B1 (ko) * 2010-07-07 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN103415654A (zh) 2011-02-28 2013-11-27 惠普发展公司，有限责任合伙企业 模拟阳极氧化系统和方法
KR101801349B1 (ko) 2011-09-06 2017-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101885329B1 (ko) 2012-01-05 2018-08-06 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
KR102349285B1 (ko) * 2014-11-17 2022-01-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102339284B1 (ko) * 2014-12-30 2021-12-15 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847661B1 (ko) * 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
KR20090116131A (ko) * 2008-05-06 2009-11-11 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR20110057592A (ko) * 2009-11-24 2011-06-01 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120063745A (ko) * 2010-12-08 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120080887A (ko) * 2011-01-10 2012-07-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20120089151A (ko) * 2011-02-01 2012-08-09 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
KR20130009137A (ko) * 2011-07-14 2013-01-23 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20130051813A (ko) * 2011-11-10 2013-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140032267A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법

Also Published As

Publication number Publication date
KR102483959B1 (ko) 2023-01-03
US9627620B2 (en) 2017-04-18
US20160190456A1 (en) 2016-06-30
KR20160081101A (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
KR102369300B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102327087B1 (ko) 유기 발광 표시 장치
KR102077143B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101837625B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101802860B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102188029B1 (ko) 유기 발광 표시 장치 및 유기 발광 장치의 제조 방법
KR102393371B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102483959B1 (ko) 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR101954984B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102349285B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102339284B1 (ko) 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102081289B1 (ko) 유기 발광 표시 장치
KR102124044B1 (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 유기 발광 디스플레이 장치
KR20140140989A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102393369B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102417123B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102239839B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant