CN1215568C - 平板显示器及其制造方法 - Google Patents

平板显示器及其制造方法 Download PDF

Info

Publication number
CN1215568C
CN1215568C CNB021058229A CN02105822A CN1215568C CN 1215568 C CN1215568 C CN 1215568C CN B021058229 A CNB021058229 A CN B021058229A CN 02105822 A CN02105822 A CN 02105822A CN 1215568 C CN1215568 C CN 1215568C
Authority
CN
China
Prior art keywords
conductive pattern
electrode
semiconductor layer
substrate
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021058229A
Other languages
English (en)
Other versions
CN1381898A (zh
Inventor
金昌树
李相沅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1381898A publication Critical patent/CN1381898A/zh
Application granted granted Critical
Publication of CN1215568C publication Critical patent/CN1215568C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种平板显示器及其制造方法。显示器至少包括第一至第四薄膜晶体管。方法包括：提供具有非显示区和显示区的衬底；在衬底上形成第一至第四薄膜晶体管的第一至第四半导体层；在衬底整个表面上形成栅极绝缘层；在栅极绝缘层上形成第一至第四导电构图和像素电极；形成第一至第四栅电极和第五导电构图；在第一、三和四半导体层内离子注入第一导电类型的高密度杂质，形成第一导电类型的高密度源极和漏极区；将第一至第四栅电极用作蚀刻掩模蚀刻第一至第四导电构图；形成光致抗蚀剂构图以暴露非显示区与第二半导体层对应的部分；第二半导体层内离子注入第二导电类型的高密度杂质以形成第二导电类型的高密度源极和漏极区。

Description

平板显示器及其制造方法
技术领域
本发明涉及一种平板显示器及其制造方法，更具体地，涉及一种根据如下方法制造的平板显示器，该方法使用了较少的掩模，并导致了高的亮度和简化的制造。
背景技术
通常，平板显示器包括显示板和驱动显示板的驱动电路。显示板和驱动电路通过不同的工艺制造，然后彼此粘接在一起。于是，存在一个问题，即每个组件的制造工艺复杂，且每个组件的生产成本高。
为了解决此问题，开发了一种技术，使得像素和驱动集成电路(IC)以如下方式形成在单一衬底上，该方式即：像素排列在衬底的显示区上，而驱动IC排列在衬底的非显示区上。例如，在有机电致发光(EL)显示器中，在显示区上形成两个薄膜晶体管(TFT)、一存储电容器和一有机EL元件，在非显示区上形成作为驱动电路元件的CMOS晶体管。
图1是横截面视图，示出具有用作驱动电路元件的CMOS晶体管的传统平板显示器。以下参照图1给出制造传统平板显示器的方法。
首先，提供具有显示区11和非显示区15的透明绝缘衬底10。显示区11包括形成有用于驱动像素的TFT的第一显示区12，还包括其上形成有有机EL元件的第二显示区13。非显示区15包括其上形成有NMOS TFT的第一非显示区16，还包括其上形成有PMOS TFT的第二非显示区17。
在透明绝缘衬底10上形成有缓冲层。然后，使用第一掩模在透明绝缘衬底10的缓冲层上形成第一至第三半导体层21至23。第一半导体层21排列在第一非显示区16上，第二半导体层22排列在第二非显示区17上。第三半导体层23排列在第一显示区12上。
栅极绝级层40形成在透明绝缘衬底10的整个表面上。第一至第三栅电极41至43使用第二掩模形成在栅极绝缘层40上。第一栅电极41排列在第一半导体层21上方，第二栅电极42排列在第二半导体层22上方。第三栅电极43排列在第三半导体层22上方。
将第一栅电极41用作掩模，在第一半导体层21内离了注入n型低密度杂质，以形成第一低密度源极区和漏极区37和38。
使用第三掩模，在第一半导体层21内离子注入n型高密度杂质，以形成第一高密度源极区和漏极区31和32。
此处，第一半导体层21具有轻度掺杂的漏极(LDD)结构。然而，当略去离子注入工艺(用于形成第一低密度源极区和漏极区37和38)时，第一半导体层21具有一偏置(offset)结构
使用暴露除第一非显示区16以外的其余部分的第四掩模，在第二和第三半导体层22和23内离子注入p型高密度杂质，分别形成第二源极区和漏极区33和34、第三源极区和漏极区35和36。
此时，第三源极区和漏极区35和36通过离子注入p型杂质而形成，以形成作为驱动像素的TFT的PMOS TFT。然而，为了形成作为驱动像素的TFT的NMOS TFT，在第三掩模工艺过程中，n型高密度杂质可能被离子注入到第三半导体层23内。
接着，在透明绝缘衬底10的整个表面上形成中间层绝缘层50。然后，使用第五掩模，同时蚀刻栅极绝缘层40和中间层绝缘层50，以形成接触孔51和56。
其后，使用第六掩模，形成第一至第三源电极和漏电极61和66。第一至第三源电极和漏电极61和66分别通过接触孔51至56电连接至第一至第三源极区和漏极区31至36。
钝化层70形成在透明绝缘衬底10的整个表面上方。使用第七掩模，蚀刻钝化层70，形成通孔71。通孔71暴露第三源电极和漏电极65和66两者之一的一部分。在图1中，通孔71暴露第三漏电极66。
使用第八掩模，像素电极80形成在第二显示区13上方。像素电极80用作有机EL元件的下电极，并由透明导电材料制造。像素电极80还通过通孔71电连接至第三漏电极66。
平面层90形成在透明绝缘衬底10的整个表面上方，并使用第九掩模进行蚀刻，以形成暴露像素电极80的一部分的开口部分91。
即使图1未示出，有机EL层形成在像素电极80上以覆盖开口部分91。此外，形成上电极，以覆盖有机EL层。于是，传统的平板显示器得以完成。
然而，因为需要九个掩模以制造如上所述的传统平板显示器，所以制造工艺非常复杂，从而降低了产量。另外，从形成在像素电极80上的有机EL层发射的光必须穿过若干层，包括栅极绝缘层40、中间层绝缘层50和钝化层70。因此，自有机EL层发射的光中的大多数因多次反射而损失。结果，光透射率降低，显示板的亮度也降低。
发明内容
为了克服上述问题，本发明的优选实施例给出了一种具有简化的制造工艺的平板显示器。
本发明的另一个目的是提供一种具有高亮度的平板显示器。
为了实现以上目的，本发明的优选实施例提供了一种制造平板显示器的方法，该显示器至少包括第一至第四TFT、第一、第三和第四TFT具有第一导电类型，第二TFT具有第二导电类型。所述方法包括：a)提供一具有非显示区和显示区的衬底，在非显示区上形成有第一和第二TFT，在显示区上形成有第三和第四TFT；b)在衬底上形成第一至第四TFT的第一至第四半导体层以获得衬底的第一表面；c)在衬底的整个表面上形成栅极绝缘层；d)在栅极绝缘层上形成第一至第四导电构图和像素电极，使得第一至第四导电构图形成在第一至第四半导体层上方，且像素电极形成在显示区的一部分上方；e)形成第一至第四栅电极和第五导电构图，使得第一至第四栅电极分别形成在第一至第四导电构图上，且第五导电构图形成在像素电极上；f)在第一、第三和第四半导体层内离子注入第一导电类型的高密度杂质，形成第一导电类型的高密度源极区和漏极区；g)将第一至第四栅电极用作蚀刻掩模，蚀刻第一至第四导电构图；h)形成光致抗蚀剂构图，以暴露非显示区的与第二半导体层对应的部分；以及i)在第二半导体层内离子注入第二导电类型的高密度杂质，以形成第二导电类型的高密度源极区和漏极区。
在步骤(g)后，该方法还包括在第一至第四半导体层内离子注入第一导电类型的低密度杂质，形成第一导电类型的低密度源极区和漏极区。第二导电构图具有足以整个覆盖第二半导体层的宽度，且第一、第三和第四导电构图具有一宽度，该宽度小于第一、第三和第四半导体层，但宽于第一、第三和第四栅电极。
本发明还提供一种制造平板显示器的方法，该显示器至少包括第一至第四TFT，使得第一、第三和第四TFT具有第一导电类型，而第二TFT具有第二导电类型，该方法包括：a)提供一具有非显示区和显示区的衬底，在非显示区上形成有第一和第二TFT，在显示区上形成有第三和第四TFT；b)在衬底上形成第一至第四TFT的第一至第四半导体层以获得衬底的第一表面；c)在衬底的整个表面上方形成栅极绝缘层；d)在栅极绝缘层上形成第一至第四导电构图和像素电极，使得第一至第四导电构图形成在第一至第四半导体层上方，且像素电极形成在显示区的一部分上方；e)形成第一至第四栅电极和第五导电构图，使得第一至第四栅电极分别形成在第一至第四导电构图上，且第五导电构图形成在像素电极上；f)在第二半导体层内离子注入第二导电类型的高密度杂质，形成第二导电类型的高密度源极区和漏极区；g)将第一至第四栅电极用作蚀刻掩模，蚀刻第一至第四导电构图；h)形成光致抗蚀剂构图，以覆盖非显示区的与第二半导体层对应的部分；以及i)在第一、第三和第四半导体层内离子注入第一导电类型的高密度杂质，以形成第一导电类型的高密度源极和漏极区。
该方法还包括步骤：在衬底的整个表面上方形成一中间层绝缘层；形成第一至第四源电极和漏电极，第一至第四源电极和漏电极电连接至第一至第四高密度源极区和漏极区，第四源电极和漏电极两者之一连接至第五导电构图；在衬底的整个表面上方形成平面层；以及蚀刻第五导电构图和平面层以形成开口部分，该开口部分暴露像素电极的一部分。
第一、第三和第四导电构图具有足以整个覆盖第一、第三和第四半导体层的宽度，而第二导电构图具有小于第二半导体层并小于第二栅电极的宽度。第五导电构图具有等于或宽于像素电极的宽度。第一至第四导电构图和像素电极由透明导电材料制成。第一至第四栅电极和第五导电构优选地由铝(Al)或铝合金制造。
本发明还提供一种平板显示器。第一至第四半导体层形成在衬底上。第一至第四半导体层分别包括第一至第四源极区和漏极区。第二源极区和漏极区具有与第一、第三和第四源极区和漏极区不同的电导率。栅极绝缘层形成在衬底的整个表面上方。第一至第四导电构图形成在栅极绝缘层的分别对应第一至第四半导体层的部分上方。第一至第四栅电极形成在第一至第四导电构图上。像素电极形成在栅极绝缘层的邻近第四导电构图的部分上。在整个衬底上方形成中间层绝缘层。第一至第四源电极和漏电极分别接触第一至第四源极区和漏极区。在整个衬底上方形成平面层。一开口部分暴露像素电极。
第一至第四导电构图由与像素电极相同的材料制造。像素电极优选地由透明导电材料制造。第一至第四源极区和漏极区具有LDD结构或偏置结构。该平板显示器还包括在像素电极上形成的第五导电构图。
附图说明
为了更全面地理解本发明及其优点，现在参考结合附图的以下描述，其中，类似的附图标记表示类似的部件，其中：
图1是横截面视图，示出了具有作为驱动电路元件的CMOS晶体管的传统平板显示器；以及
图2A至2H是说明制造根据本发明的平板显示器的工艺的横截面视图。
具体实施方式
现在详细参考本发明的优选实施例，其一个例子示于附图。
以下，根据本发明的平板显示器侧重于有机EL显示器得以描述。
参照图2A，提供具有非显示区401和显示区405的透明绝缘衬底400。透明绝缘衬底400优选地由玻璃制造。非显示区401包括其上形成有NMOS薄膜晶体管(TFT)的第一非显示区402，还包括其上形成有PMOS TFT的第二非显示区403。显示区405包括其上形成有第一TFT和存储电容器的第一显示区406，还包括其上形成有第二TFT和有机EL元件的第二显示区407。
缓冲层410形成在透明绝缘衬底400上。缓冲层410用于防止透明绝缘衬底400中包含的杂质离子扩散至形成在透明绝缘衬底400上的TFT内。
然后，在缓冲层410上沉积并用第一掩模构图多晶硅层，以形成第一至第四半导体层242、243、311和321。第一半导体层242布置在第一非显示区402上方，第二半导体层243排列在第二非显示区403上方。第三半导体层311排列在第一显示区406上方，第四半导体层321排列在第二显示区407上方。
或者，半导体层242、243、311和321可通过以下方法形成：首先将非晶硅层沉积在缓冲层410上，并利用诸如准分子激光退火(ELA)、固相结晶(SPC)或金属诱导横向结晶(MILC)的技术使之结晶，以在缓冲层410上形成多晶硅层，然后使用如前所述的第一掩模构图该多晶硅层。
现在参照图2B，栅极绝缘层420形成在透明绝缘衬底400的整个表面上方。在栅极绝缘层420上，沉积透明导电材料层，并使用第二掩模对其进行构图，以形成像素电极323，并形成第一至第四导电构图244、245、312和322。像素电极323形成在第二显示区407的上方。第一至第四导电构图244、245、312和322分别形成在第一至第一四半导体层242、243、311和321上方。透明导电材料层优选地由氧化铟锡(ITO)或氧化铟锌(IZO)制造。
第一导电构图244具有比第一半导体层242窄，但比将在后续工艺中形成的第一栅电极宽的宽度。第三导电构图312具有比第三半导体层311窄，但比将在后续工艺中形成的第三栅电极宽的宽度。第四导电构图322具有比第四半导体层321窄，但比将在后续工艺中形成的第四栅电极窄的宽度。于是，在用于在后续工艺中形成源极区和漏极区的离子注入工艺过程中，第一、第三和第四导电构图244、312和322用作离子终止层，以形成偏置区或形成轻度掺杂漏极(LDD)区。同时，第二导电构图245具有足以覆盖第二半导体层243的宽度。因此，第二导电构图245用作离子终止层，以在后续离子注入工艺过程中防止n型杂质被注入到第二半导体层243内。
现在参照图2C，第一金属层沉积在衬底400的整个表面上方，并用第三掩模构图，以形成第一至第四栅电极248、247、314和325、第一电容器电极331和第五导电构图323a。第一金属层优选地用Al或Al合金制造。第一至第四栅电极248、247、314和325分别形成在第一至第四导电构图244、245、312、和322上，且每个分别具有比第一至第四导电构图244、245、312和322窄的宽度。第五导电构图323a形成在像素电极323上，并具有等于或宽于像素电极323的宽度。于是，在第一至第四导电构图244、245、312和322的蚀刻工艺过程中，第五导电构图323a用作蚀刻掩模以防止像素电极323被蚀刻。
接着，将第一至第四导电构图244、245、312和322用作掩模，离子注入n型高密度杂质，以形成第一源极区和漏极区246-1和246-2、第三源极区和漏极区313-1和313-2，以及第四源极区和漏极区324-1和324-2。此处，因为第二半导体层243完全被第二导电构图245覆盖，所以n型高密度杂质未离子注入到第二半导体层243内。
接着，将第一至第四栅电极248、247、314和325用作蚀刻掩模，蚀刻第一至第四导电构图244、245、312和322的暴露部分。
现在参照图2D，将栅电极248、247、314和325用作掩模，在半导体层242、311和321内离子注入n型低密度杂质，形成第一源极区和漏极区249-1和249-2、第三源极区和漏极区315-1和315-2，以及第四源极区和漏极区326-1和326-2。于是，CMOS晶体管的NMOS TFT具有轻度掺杂的漏极(LDD)结构，且第一和第二TFT也具有LDD结构。
此时，当略去离子注入n型低密度杂质的工艺时，NMOS TFT与第一和第二TFT具有偏置结构。
同时，在CMOS晶体管的PMOS晶体管的第二半导体层243内离子注入n型低密度杂质，以形成低密度掺杂区251a-1和251a-2。然而，因为低密度掺杂区251a-1和251a-2在随后的工艺中用p型高密度杂质反掺杂，所以这不影响PMOS晶体管的形成。
现在参照图2E，在透明绝缘衬底400的整个表面上涂覆光致抗蚀剂层，并用第四掩模对其构图，形成光致抗蚀剂构图250。光致抗蚀剂构图250仅暴露第二非显示区403。将光致抗蚀剂构图250用作掩模，在第二半导体层243内离子注入p型高密度杂质，以形成第二源极区和漏极区251-1和251-2。在此结合点处，低密度掺杂区251a-1和251a-2用p型高密度杂质反掺杂，并变成为p型高密度源极区和漏极区251-1和251-2。
现在参照图2F，在去除光致抗蚀剂构图250后，在透明绝缘衬底400的整个表面上方形成中间层绝缘层430。使用第五掩模蚀刻中间层绝缘层430，以形成接触孔431至439。接触孔431和432分别暴露第一高密度源极区和漏极区246-1和246-2。接触孔433和434分别暴露第二源极区和漏极区251-1和251-2。接触孔435和436分别暴露第三高密度源极区和漏极区313-1和313-2。接触孔437和438分别暴露第四高密度源极区和漏极区324-1和324-2。接触孔439暴露像素电极323上第五导电构图323a的一部分。
现在参照图2G，第二金属层沉积在透明绝缘衬底400的整个表面上方，并用第六掩模构图，以形成第一源电极和漏电极441和442a、第二源电极和漏电极442b和443、第三源电极和漏电极444和445，以及第四源电极和漏电极456和457。第二漏电极442b和第三漏电极445一体形成。第四漏电极457在第一电容器电极311上方延伸，也用作第二电容器电极。
第一源电极和漏电极441和442a分别通过接触孔431和432电连接至第一源极区和漏极区246-1和246-2。第二源电极和漏电极442b和443分别通过接触孔433和434电连接至第二源极区和漏极区251-1和251-2。第三源电极和漏电极444和445分别通过接触孔435和436电连接至第三源极区和漏极区313-1和313-2。第四源电极和漏电极456和457分别通过接触孔435和436电连接至第四源极区和漏极区324-1和324-2。第四漏电极457通过接触孔439也电连接至第五导电构图323a。
现在参照图2H，平面层460形成在透明绝缘衬底400的整个表面上方。然后，用第七掩模构图第五导电构图323a和平面层460，以形成开口部分465。开口部分465暴露像素电极323的一部分。在此结合点上，开口部分465的尺寸小于像素电极323的尺寸，使得将在后续工艺中形成的有机EL层不与像素电极323的边缘邻接。
接着，即使图2H未示出，在像素电极323上形成有机EL层，以覆盖开口部分465。形成上电极以覆盖有机EL层。于是，NMOS TFT 510形成在第一非显示区402上，PMOS TFT 520形成在第二非显示区403上。另外，第一TFT 530和存储电容器550形成在第一显示区406上，第二TFT 540和有机EL元件560形成在第二显示区407上。
在根据本发明的平板显示器中，排列在显示区上的第一和第二TFT是NMOS晶体管，但第一和第二TFT可以变成PMOS晶体管。在此情况下，如图2B所示，第二至第四导电构图245、312和322被形成，以完全覆盖第二至第四半导体层243、311和321。其中，仅在第一半导体层242内离子注入n型高密度杂质。此外，如图2E所示，光致抗蚀剂构图250被形成来暴露除第一非显示区402以外的其余部分。然后，在第二至第四半导体层243、311和321内离子注入p型高密度杂质。
此外，可以略去形成第一至第四导电构图的工艺。
如此处所述，本发明提供了多种优点。因为平板显示器通过七道掩模工艺选择，所以制造工艺明显简化，从而提高了产量。另外，因为具有偏置结构或LDD结构的TFT可以无需额外的掩模而制造，所以可以提高开/关电流比。此外，因为在像素电极323下方未形成钝化层和中间层绝缘层，所以从有机EL层发射的光的透射率明显提高，从而提高显示板的亮度。
虽然本发明已经参照其优选实施例具体显示和说明，但是本领域技术人员应当理解的是，在不脱离本发明的精髓和范围的情况下，可对其作出形式和细节上的前述和其它改变。

Claims (18)

1.一种制造平板显示器的方法，该显示器至少包括第一至第四薄膜晶体管，第一、第三和第四薄膜晶体管具有第一导电类型，第二薄膜晶体管具有第二导电类型，该方法包括：
a)提供一具有非显示区和显示区的衬底，在该非显示区上形成有第一薄膜晶体管和第二薄膜晶体管，在该显示区上形成有第三薄膜晶体管和第四薄膜晶体管；
b)在衬底上形成第一至第四薄膜晶体管的第一至第四半导体层以获得衬底的第一表面；
c)在衬底的整个第一表面上方形成栅极绝缘层；
d)在栅极绝缘层上形成第一至第四导电构图和像素电极，第一至第四导电构图形成在第一至第四半导体层上方，像素电极形成在显示区的一部分上方；
e)形成第一至第四栅电极和第五导电构图，第一至第四栅电极分别形成在第一至第四导电构图上，第五导电构图形成在像素电极上；
f)在第一、第三和第四半导体层内离子注入第一导电类型的高密度杂质，以形成第一导电类型的高密度源极区和漏极区；
g)将第一至第四栅电极用作蚀刻掩模，来蚀刻第一至第四导电构图；
h)形成光致抗蚀剂构图，以暴露非显示区的与第二半导体层对应的部分；以及
i)在第二半导体层内离子注入第二导电类型的高密度杂质，以形成第二导电类型的高密度源极区和漏极区。
2.如权利要求1所述的方法，其特征在于，还包括：
j)在衬底的所述整个第一表面上方形成中间层绝缘层；
k)形成第一至第四源电极和漏电极，第一至第四源电极和漏电极分别电连接至第一至第四高密度源极区和漏极区，第四源电极和漏电极两者之任一电连接至第五导电构图；
l)在衬底的所述整个第一表面上方形成平面层；以及
m)蚀刻第五导电构图和平面层以形成开口部分，该开口部分暴露像素电极的一部分。
3.如权利要求1所述的方法，其特征在于，第二导电构图具有足以整个覆盖第二半导体层的宽度，且第一、第三和第四导电构图具有一宽度，该宽度分别小于第一、第三和第四半导体层，且分别宽于第一、第三和第四栅电极。
4.如权利要求1所述的方法，其特征在于，第五导电构图具有等于或大于像素电极的宽度。
5.如权利要求1所述的方法，其特征在于，在步骤(g)之后还包括在第一至第四半导体层内离子注入第一导电类型的低密度杂质，以形成第一导电类型的低密度源极区和漏极区。
6.如权利要求1所述的方法，其特征在于，第一至第四导电构图和像素电极由透明导电材料构成。
7.如权利要求1所述的方法，其特征在于，第一至第四栅电极和第五导电构图由铝或铝合金制成。
8.一种制造平板显示器的方法，该显示器至少包括第一至第四薄膜晶体管，第一、第三和第四薄膜晶体管具有第一导电类型，且第二薄膜晶体管具有第二导电类型，该方法包括：
a)提供一具有非显示区和显示区的衬底，在该非显示区上形成有第一和第二薄膜晶体管，在该显示区上形成有第三和第四薄膜晶体管；
b)在衬底上形成第一至第四薄膜晶体管的第一至第四半导体层以获得衬底的第一表面；
c)在衬底的整个第一表面上方形成栅极绝缘层；
d)在栅极绝缘层上形成第一至第四导电构图和像素电极，第一至第四导电构图形成在第一至第四半导体层上方，像素电极形成在显示区的一部分上方；
e)形成第一至第四栅电极和第五导电构图，第一至第四栅电极分别形成在第一至第四导电构图上，第五导电构图形成在像素电极上；
f)在第二半导体层内离子注入第二导电类型的高密度杂质，以形成第二导电类型的高密度源极区和漏极区；
g)将第一至第四栅电极用作蚀刻掩模，来蚀刻第一至第四导电构图；
h)形成光致抗蚀剂构图，以覆盖非显示区的与第二半导体层对应的部分；以及
i)在第一、第三和第四半导体层内离子注入第一导电类型的高密度杂质，以形成第一导电类型的高密度源极区和漏极区。
9.如权利要求8所述的方法，其特征在于，还包括：
j)在衬底的所述整个第一表面上方形成中间层绝缘层；
k)形成第一至第四源电极和漏电极，第一至第四源电极和漏电极分别电连接至第一至第四高密度源极区和漏极区，第四源电极和漏电极两者之任一电连接至第五导电构图；
l)在衬底的所述整个第一表面上方形成平面层；以及
m)蚀刻第五导电构图和平面层以形成开口部分，该开口部分暴露像素电极的一部分。
10.如权利要求8所述的方法，其特征在于，第一、第三和第四导电构图分别具有足以整个覆盖第一、第三和第四半导体层的宽度，第二导电构图具有一宽度，该宽度小于第二半导体层并小于第二栅电极。
11.如权利要求8所述的方法，其特征在于，第五导电构图具有等于或大于像素电极的宽度。
12.如权利要求8所述的方法，其特征在于，第一至第四导电构图和像素电极由透明导电材料构成。
13.如权利要求8所述的方法，其特征在于，第一至第四栅电极和第五导电构图由铝或铝合金制成。
14.一种平板显示器，包括：
形成在衬底上的第一至第四半导体层，该第一至第四半导体层分别包括第一至第四源极区和漏极区，第二源极区和漏极区具有与第一、第三和第四源极区和漏极区不同的导电类型；
形成在衬底的整个第一表面上方的栅极绝缘层；
形成在栅极绝缘层部分上、并分别对应第一至第四半导体层的第一至第四导电构图；
形成在第一至第四导电构图上的第一至第四栅电极；
形成在栅极绝缘层的邻近第四导电构图的部分上的像素电极；
在衬底的所述整个第一表面上方形成的中间层绝缘层；
分别接触第一至第四源极区和漏极区的第一至第四源电极和漏电极；
在衬底的所述整个第一表面上方形成的平面层；以及
暴露像素电极的开口部分。
15.如权利要求14所述的显示器，其特征在于，第一至第四导电构图由与像素电极相同的材料构成。
16.如权利要求15所述的显示器，其特征在于，像素电极由透明导电材料构成。
17.如权利要求14所述的显示器，其特征在于，第一至第四源极区和漏极区具有轻度掺杂的漏极结构或偏置结构。
18.如权利要求14所述的显示器，其特征在于，还包括在像素电极上形成的第五导电构图。
CNB021058229A 2001-04-13 2002-04-11 平板显示器及其制造方法 Expired - Lifetime CN1215568C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR19932/2001 2001-04-13
KR10-2001-0019932A KR100437475B1 (ko) 2001-04-13 2001-04-13 평판 디스플레이 장치용 표시 소자 제조 방법
KR19932/01 2001-04-13

Publications (2)

Publication Number Publication Date
CN1381898A CN1381898A (zh) 2002-11-27
CN1215568C true CN1215568C (zh) 2005-08-17

Family

ID=19708234

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021058229A Expired - Lifetime CN1215568C (zh) 2001-04-13 2002-04-11 平板显示器及其制造方法

Country Status (3)

Country Link
US (2) US6617203B2 (zh)
KR (1) KR100437475B1 (zh)
CN (1) CN1215568C (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
TWI305681B (en) * 2002-11-22 2009-01-21 Toppoly Optoelectronics Corp Method for fabricating thin film transistor array and driving circuits
KR100905473B1 (ko) * 2002-12-03 2009-07-02 삼성전자주식회사 유기 이엘 표시판 및 그 제조 방법
KR100891989B1 (ko) * 2002-12-11 2009-04-08 엘지디스플레이 주식회사 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법
KR100595456B1 (ko) * 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
KR100615211B1 (ko) * 2004-02-26 2006-08-25 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
KR100635065B1 (ko) * 2004-05-17 2006-10-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
KR101043991B1 (ko) * 2004-07-28 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR101043992B1 (ko) 2004-08-12 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101037322B1 (ko) 2004-08-13 2011-05-27 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101048998B1 (ko) 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101048903B1 (ko) 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101050899B1 (ko) 2004-09-09 2011-07-20 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101073403B1 (ko) 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100659761B1 (ko) * 2004-10-12 2006-12-19 삼성에스디아이 주식회사 반도체소자 및 그 제조방법
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR101066489B1 (ko) * 2004-11-12 2011-09-21 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 그 제조 방법
KR101078360B1 (ko) 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
KR101192746B1 (ko) * 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
KR101146522B1 (ko) 2004-12-08 2012-05-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR101153297B1 (ko) 2004-12-22 2012-06-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101086487B1 (ko) 2004-12-24 2011-11-25 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
US7189991B2 (en) * 2004-12-29 2007-03-13 E. I. Du Pont De Nemours And Company Electronic devices comprising conductive members that connect electrodes to other conductive members within a substrate and processes for forming the electronic devices
KR101107251B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101107252B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
KR101125252B1 (ko) 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
KR101108369B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR101107712B1 (ko) * 2005-02-28 2012-01-25 엘지디스플레이 주식회사 액정표시장치
KR101198127B1 (ko) 2005-09-30 2012-11-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR100739065B1 (ko) * 2005-11-29 2007-07-12 삼성에스디아이 주식회사 유기 발광 표시장치 및 이의 제조 방법
KR20070063300A (ko) * 2005-12-14 2007-06-19 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100978263B1 (ko) * 2006-05-12 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101264688B1 (ko) * 2006-06-23 2013-05-16 엘지디스플레이 주식회사 박막 패턴의 제조장치 및 방법
KR101250789B1 (ko) * 2006-06-30 2013-04-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101117725B1 (ko) * 2009-11-11 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101210146B1 (ko) 2010-04-05 2012-12-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102075529B1 (ko) * 2013-05-29 2020-02-11 삼성디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP2873660B2 (ja) * 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3678437B2 (ja) * 1994-03-16 2005-08-03 株式会社日立製作所 液晶表示装置の製造方法および液晶表示装置
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US5985708A (en) * 1996-03-13 1999-11-16 Kabushiki Kaisha Toshiba Method of manufacturing vertical power device
JP3527009B2 (ja) * 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3593212B2 (ja) * 1996-04-27 2004-11-24 株式会社半導体エネルギー研究所 表示装置
JP3525316B2 (ja) * 1996-11-12 2004-05-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US6133075A (en) * 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR19990039940A (ko) * 1997-11-15 1999-06-05 구자홍 박막트랜지스터 제조방법
GB9806609D0 (en) * 1998-03-28 1998-05-27 Philips Electronics Nv Electronic devices comprising thin-film transistors
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4641582B2 (ja) * 1998-12-18 2011-03-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100336897B1 (ko) * 1998-12-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자의제조방법
KR20010043359A (ko) * 1999-03-10 2001-05-25 모리시타 요이찌 박막 트랜지스터와 패널 및 그들의 제조 방법
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
DE60025296T2 (de) * 1999-05-14 2006-07-13 Semiconductor Energy Laboratory Co., Ltd., Atsugi Brillenartiges Anzeige-Gerät
US6545656B1 (en) * 1999-05-14 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device in which a black display is performed by a reset signal during one sub-frame
TW464915B (en) * 1999-07-19 2001-11-21 United Microelectronics Corp Structure of multilayer thin-film coating passivation layer and the manufacturing method thereof
US6563482B1 (en) * 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
JP2001272929A (ja) * 2000-03-24 2001-10-05 Toshiba Corp 平面表示装置用アレイ基板の製造方法
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
KR100495701B1 (ko) * 2001-03-07 2005-06-14 삼성에스디아이 주식회사 유기 전계 발광 표시장치의 제조방법
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
JP2002341355A (ja) * 2001-05-16 2002-11-27 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法およびアレイ基板ならびに液晶表示装置
KR100441436B1 (ko) * 2002-06-17 2004-07-21 삼성에스디아이 주식회사 투과율이 향상된 평판표시장치 및 그의 제조방법
US6692983B1 (en) * 2002-08-01 2004-02-17 Chih-Chiang Chen Method of forming a color filter on a substrate having pixel driving elements

Also Published As

Publication number Publication date
CN1381898A (zh) 2002-11-27
KR100437475B1 (ko) 2004-06-23
US6927464B2 (en) 2005-08-09
US6617203B2 (en) 2003-09-09
KR20020079196A (ko) 2002-10-19
US20020151119A1 (en) 2002-10-17
US20030181002A1 (en) 2003-09-25

Similar Documents

Publication Publication Date Title
CN1215568C (zh) 平板显示器及其制造方法
JP7058724B2 (ja) Ｔｆｔ基板とその製造方法、及びｏｌｅｄパネルの製造方法
CN1220268C (zh) 平板显示器及其制造方法
KR101102261B1 (ko) 반도체 장치
US7575966B2 (en) Method for fabricating pixel structure of active matrix organic light-emitting diode
CN101043047B (zh) 显示装置及其制造方法
CN1455630A (zh) 有机电致发光显示装置及其制造方法
CN1716635A (zh) 薄膜晶体管及其制备方法
JP2001109405A (ja) Ｅｌ表示装置
CN1708197A (zh) 有机发光显示装置及其制造方法
CN1636235A (zh) 有源矩阵型有机电致发光显示装置及其制造方法
JP2001109404A (ja) Ｅｌ表示装置
CN1455629A (zh) 有机电致发光显示器件及其制造方法
KR20100003612A (ko) 트랜지스터의 제조방법 및 이를 이용한 유기전계발광표시장치의 제조방법
CN101047199A (zh) 有机电激发光显示元件及其制造方法
CN1873989A (zh) 薄膜晶体管以及制造薄膜晶体管基板的方法
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
CN1479559A (zh) 有机电致发光显示装置及其制造方法
CN1215567C (zh) 平板显示器及其制造方法
US20230157089A1 (en) Display Apparatus
CN1324715C (zh) 有源矩阵型有机电致发光显示装置及其制造方法
WO2021227106A1 (zh) 显示面板及其制作方法
JP2001100655A (ja) Ｅｌ表示装置
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US6635504B2 (en) Method of manufacturing organic EL display

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121018

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121018

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.

CX01 Expiry of patent term

Granted publication date: 20050817

CX01 Expiry of patent term