KR100336897B1 - 박막트랜지스터액정표시소자의제조방법 - Google Patents

박막트랜지스터액정표시소자의제조방법 Download PDF

Info

Publication number
KR100336897B1
KR100336897B1 KR10-1998-0061861A KR19980061861A KR100336897B1 KR 100336897 B1 KR100336897 B1 KR 100336897B1 KR 19980061861 A KR19980061861 A KR 19980061861A KR 100336897 B1 KR100336897 B1 KR 100336897B1
Authority
KR
South Korea
Prior art keywords
gate
metal
electrode
metal pattern
layer
Prior art date
Application number
KR10-1998-0061861A
Other languages
English (en)
Other versions
KR20000045303A (ko
Inventor
유봉렬
전정목
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR10-1998-0061861A priority Critical patent/KR100336897B1/ko
Publication of KR20000045303A publication Critical patent/KR20000045303A/ko
Application granted granted Critical
Publication of KR100336897B1 publication Critical patent/KR100336897B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 공정의 단순화를 얻기 위하여 소오스/드레인 전극을 포함한 데이터 라인을 ITO 금속막으로 형성하는 박막 트랜지스터 액정표시소자의 제조방법에 관한 것으로, 본 발명의 박막 트랜지스터 액정표시소자의 제조방법은, 유리기판 상에 게이트용 금속막을 전면 증착하는 단계; 상기 게이트용 금속막을 패터닝하여 게이트 라인과, 상기 게이트 라인과 전기적으로 단락됨과 동시에 바 형태를 갖는 금속 패턴을 형성하는 단계; 상기 게이트 라인과 금속 패턴이 형성된 유리기판 전면 상에 게이트 절연막을 도포하는 단계; 상기 게이트 절연막 상에 비정질실리콘층을 도포하는 단계; 상기 게이트 전극을 마스크로 하는 후면 노광 공정을 실시하여 게이트 전극 상부의 게이트 절연막 상에 비정질실리콘층으로된 반도체층을 형성하는 단계; 상기 후면 노광 공정시에 금속 패턴 상부에 잔류되어 있는 비정질실리콘층과 그 하부에 있는 게이트 절연막을 식각하여 상기 금속 패턴을 노출시키는 단계; 전체 상부에 투명 금속막을 증착하는 단계; 및 상기 투명 금속막을 패터닝하여 상기 금속 패턴과 콘택되는 데이터 라인과, 상기 데이터 라인으로부터 인출되어 반도체층의 일측 상부에 배치되는 드레인 전극과, 상기 드레인 전극과 이격되어 반도체층의 타측 상부에 배치되는 소오스 전극 및 상기 소오스 전극과 일체형으로 되어 화소영역에 배치되는 화소전극을 형성하는 단계를 포함한다.

Description

박막 트랜지스터 액정표시소자의 제조방법
본 발명은 박막 트랜지스터 액정표시소자에 관한 것으로, 보다 상세하게는, 공정의 단순화를 얻기 위하여, 소오스/드레인 전극을 포함한 데이터 라인을 ITO 금속막으로 형성하는 박막 트랜지스터 액정표시소자의 제조방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자(Liquid Crystal Display : 이하, LCD)는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다.
특히, 각 화소의 구동을 독립적으로 제어하기 위한 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT LCD는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.
도 1은 종래 TFT LCD의 단위셀을 개략적으로 도시한 평면도로서, 도시된 바와 같이, 게이트 라인(2)과 데이터 라인(7)이 수직·교차하도록 배열되며, 상기 게이트 라인(2)과 데이터 라인(7)의 교차부에 인접된 게이트 라인(2) 부분, 즉, 게이트 전극(2a) 상에는 단위셀의 온/오프를 제어하는 TFT(10)가 배치되고, 게이트 라인(2)과 데이터 라인(7)에 의해 한정된 화소영역에는 ITO 금속으로된 화소 전극(8)이 배치된다.
여기서, TFT(10)는 게이트 라인의 일부분인 게이트 전극(2a)과, 이를 피복하는 게이트 절연막(도시안됨), 상기 게이트 전극(2a) 상부의 게이트 절연막 상에 패턴의 형태로 형성되는 반도체층(도시안됨), 및 반도체층 상에 이격되어 배치되는 소오스/드레인 전극(7a, 7b)으로 구성되며, 이때, 소오스 전극(7a)은 화소 전극(8)과 콘택된다.
도 2는 종래 TFT LCD의 제조방법을 설명하기 위한 단면도로서, 이를 설명하면 다음과 같다.
우선, 유리 기판(1) 상에 게이트 전극(2a)을 형성하고, 상기 게이트 전극(2a)을 피복하도록 유리기판(1) 전면 상에 게이트 절연막(3)을 도포한다.
그런 다음, 게이트 전극(2a) 상부의 게이트 절연막(3) 부분에 패턴의 형태로 반도체층(4)을 형성하고, 이어서, 상기 반도체층(4)의 중심부 상에 패턴의 형태로 에치 스톱퍼(5)를 형성한 후, 노출된 반도체층(4) 및 에치 스톱퍼(5) 상에 오믹층(6)을 형성한다.
이후, 전체 상부에 ITO 금속막을 증착한 상태에서, 상기 ITO 금속막을 패터닝하여 화소영역에 ITO 금속막으로된 화소 전극(8)을 형성하고, 그리고 나서, 전체 상부에 소정의 불투명 금속막을 소정 두께로 증착한 후, 상기 금속막을 식각하여 소오스/드레인 전극(7a, 7b)을 형성한다.
이때, 금속막의 식각시에는 소오스 전극(7a)과 드레인 전극(7b)이 소정 간격 이격되도록 식각하며, 아울러, 소오스 전극(7a)은 화소 전극(9)과 콘택되도록 식각한다.
또한, 소오스 전극(7a)과 드레인 전극(7b)간을 이격시키기 위한 식각시에는에치 스톱퍼(5) 상에 형성되어 있는 오믹층(6) 부분도 함께 제거되며, 이에 따라, 에치 스톱퍼(5)의 상부면은 노출된다.
그러나, 상기와 같은 종래 TFT LCD는 통상 7매 정도의 식각 마스크를 사용하여 제작하는데, TFT LCD의 단가를 감소시키기 위해서는 상기한 식각 마스크의 수를 감소시켜야만 함에도 불구하고, 현재의 제조 공정에서는 식각 마스크의 수를 감소시키는 것이 어렵기 때문에 TFT LCD의 단가를 감소시키는데, 그 한계가 있는 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 소오스/드레인 전극과 화소전극을 ITO 금속막으로 동시에 형성시킴으로써, 식각 마스크의 수를 감소시킬 수 있는 TFT LCD의 제조방법을 제공하는데, 그 목적이 있다.
도 1은 종래 박막 트랜지스터 액정표시소자의 단위셀을 개략적으로 도시한 평면도.
도 2는 종래 박막 트랜지스터 액정표시소자의 제조방법을 설명하기 위한 단면도.
도 3은 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자의 단위셀을 개략적으로 도시한 평면도.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시소자의 제조방법을 설명하기 위한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
21 : 유리기판 22 : 게이트 라인
22a : 게이트 전극 23 : 보조용량 라인
23a : 보조용량 전극 24 : 금속 패턴
25 : 게이트 절연막 26 : 비정질실리콘층
26a : 반도체층 27 : 데이터 라인
27a ; 소오스 전극 27b : 드레인 전극
28 : 화소 전극 29 : 보호층
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 TFT LCD의 제조방법은, 유리기판 상에 게이트용 금속막을 전면 증착하는 단계; 상기 게이트용 금속막을 패터닝하여 게이트 라인과, 데이터 라인이 형성될 유리기판 부분에 상기 게이트 라인과 전기적으로 단락됨과 동시에 바 형태를 갖는 금속 패턴을 형성하는 단계; 상기 게이트 라인과 금속 패턴이 형성된 유리기판 전면 상에 게이트 절연막을 도포하는 단계; 상기 게이트 절연막 상에 비정질실리콘층을 도포하는 단계; 상기 게이트 전극을 마스크로 하는 후면 노광 공정을 실시하여 게이트 전극 상부의 게이트 절연막 상에 비정질실리콘층으로된 반도체층을 형성하는 단계; 상기 후면 노광공정시에 금속 패턴 상부에 잔류되어 있는 비정질실리콘층과 그 하부에 있는 게이트 절연막을 식각하여 상기 금속 패턴을 노출시키는 단계; 전체 상부에 투명 금속막을 증착하는 단계; 및 상기 투명 금속막을 패터닝하여 상기 금속 패턴과 콘택되는 데이터 라인과, 상기 데이터 라인으로부터 인출되어 반도체층의 일측 상부에 배치되는 드레인 전극과, 상기 드레인 전극과 이격되어 반도체층의 타측 상부에 배치되는 소오스 전극 및 상기 소오스 전극과 일체형으로 되어 화소영역에 배치되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 화소전극과 소오스/드레인 전극을 ITO 금속막으로 동시에 형성하기 때문에 식각 마스크의 수를 감소시킬 수 있게 되며, 이에 따라, TFT LCD의 단가를 감소시킬 수 있게 된다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 3은 본 발명의 실시예에 따른 TFT LCD의 단위셀을 개략적으로 도시한 평면도로서, 도시된 바와 같이, 종래와 동일하게 게이트 라인들(22)과 보조용량 라인(23)이 동일 방향으로 배열되며, 상기 라인들(22, 23)과 수직·교차하도록 데이터 라인(27)이 배열된다.
또한, 게이트 라인(22)과 데이터 라인(24)의 교차점에 인접된 상기 게이트 라인(22) 부분 상에는 TFT가 배치되고, 상기 게이트 라인(22)과 데이터 라인(27)에 의해 한정된 화소영역에는 ITO 금속으로된 화소 전극(28)이 배치된다.
상기에서, 게이트 라인(22) 및 보조용량 라인(23)은 종래와 동일하게 MoW과같은 불투명 금속막으로 형성되지만, 소오스/드레인 전극(27a, 27b)을 포함한 데이터 라인(27)은 종래와는 달리 투명 금속막, 즉, ITO 금속막으로 형성된다.
이에 따라, 데이터 라인(27)은 화소전극(28)을 형성하기 위한 ITO 금속막의 패터닝시에 동시에 형성되며, 특히, TFT의 소오스 전극(27a)은 화소전극(28)과 일체형으로 형성된다.
한편, 데이터 라인(27)을 ITO 금속막으로 형성하는 경우에는 상기한 ITO 금속막이 저항이 큰 것에 기인하여 신호 지연 현상이 발생된다.
따라서, 이러한 신호 지연 현상을 방지하기 위하여 ITO 금속막으로된 데이터 라인(27)의 하부에는 게이트 라인(22)의 형성시에 동시에 형성된 바(Bar) 형태의 금속 패턴(24)이 배치되고, 이러한 금속 패턴(24)과 ITO 금속막으로된 데이터 라인(27)은 콘택된다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 TFT LCD의 제조방법을 설명하기 위한 공정 단면도이다.
우선, 도 4a에 도시된 바와 같이, 유리기판(21) 상에 MoW과 같은 게이트용 금속막을 전면 증착한 상태에서, 상기 금속막을 패터닝하여 게이트 전극(22a) 및 보조용량 전극(23a)과 후속 공정에서 데이터 라인이 형성될 부분에 금속 패턴(24)을 형성하고, 이어서, 상기한 게이트 전극(22a) 및 보조용량 전극(23a)과 금속 패턴(24)을 피복하도록 유리기판(21) 상에 게이트 절연막(25)을 전면 도포한 후에, 상기 게이트 절연막(25) 상에 비정질실리콘층(26)을 증착한다.
다음으로, 도 4b에 도시된 바와 같이, 게이트 전극(22a)을 마스크로 하는 후면 노광(Back Exposure) 공정을 실시하여 게이트 전극(22a) 상부의 게이트 절연막(25) 부분 상에 패턴의 형태로 비정질실리콘층으로된 반도체층(26a)을 형성한다.
이때, 후면 노광 공정을 실시하였기 때문에 보조용량 전극(23a) 및 금속 패턴(24)의 상부에도 패턴형태의 비정질실리콘층으로된 반도체층(26)이 잔류된다.
이어서, 도 4c에 도시된 바와 같이, 식각 공정을 통해 보조용량 전극(23a) 상부에 잔류되어 있는 비정질실리콘층을 제거함과 동시에 금속 패턴(24)이 노출되도록 한 상태에서, 전체 상부에 ITO 금속막을 증착한 후, 이를 패터닝하여 ITO 금속막으로된 데이터 라인(27) 및 TFT의 소오스/드레인 전극(27a, 27b)과 화소전극(28)을 동시에 형성한다.
이때, 데이트 라인(27)은 그 하부에 형성되어진 바 형태의 금속 패턴(24)과 콘택되며, 화소전극(28)과 소오스 전극(27a)은 일체형으로 형성되고, 드레인 전극(27b)은 종래와 동일하게 데이터 라인(27)으로부터 인출된 형태로 형성된다.
한편, 도시되지는 않았으나, 상기 식각 공정에서는 전극 패드 부분을 노출시키기 위한 식각 공정도 함께 수행된다.
이후, 상기한 구조물들이 형성된 유리기판(21) 상에 유기절연막을 도포한 상태에서, 상기 유기절연막을 패터닝하여 TFT의 부분 상에 보호막(29)을 형성함으로써, TFT LCD를 완성한다.
상기에서, 후면 노광 공정을 통해 반도체층을 형성하기 때문에 통상의 TFT LCD의 제조시에 반도체층을 형성하기 위한 식각 마스크의 사용을 삭제시킬 수 있으며, 아울러, 소오스/드레인 전극을 포함한 데이터 라인과 화소전극을 ITO 금속막을 패터닝하여 동시에 형성하기 때문에 마찬가지로 통상의 TFT LCD에서 소오스/드레인 전극을 포함한 데이터 라인의 형성시에 사용되는 식각 마스크의 사용을 삭제시킬 수 있기 때문에 TFT LCD의 제조 비용을 감소시킬 수 있다.
그러므로, 종래에는 게이트 및 보조용량 라인과, 에치 스톱퍼와, 반도체층 및 오믹층과, 화소전극과, 소오스/드레인 전극을 포함한 데이터 라인, 및, 보호층을 형성하기 위한 공정시에 사용되는 6장의 식각 마스크와, 전극패드 부분을 노출시키기 위한 또 하나의 식각 마스크가 필요하게 되지만, 본 발명의 실시예에서는 4장의 식각 마스크, 즉, 게이트 라인 및 보조용량 라인과 금속 패턴을 형성하기 위한 식각 마스크, 금속 패턴 및 전극패드 부분을 노출시키기 위한 식각 마스크, ITO 금속막을 식각하기 위한 식각 마스크, 및 보호층을 형성하기 위한 식각 마스크를 사용하여 TFT LCD를 제조하기 때문에 종래 보다는 적은 수의 식각 마스크를 사용하면서도 TFT LCD를 제작할 수 있으며, 이에 따라, TFT LCD의 제조 공정의 단순화를 얻기 때문에 결과적으로는 TFT LCD의 단가를 낮출 수 있게 된다.
이상에서와 같이, 본 발명은 ITO 금속막을 패터닝하여 소오스/드레인 전극을 포함한 데이터 라인과 화소전극을 동일 재질로 동시에 형성하기 때문에 TFT LCD의 제작시에 사용되는 식각 마스크의 수를 감소시킬 수 있고, 이에 따라, 식각 마스크의 수를 감소시킬 수 있는 것에 기인하여 TFT LCD의 제조 비용을 감소시킬 수 있기 때문에 결과적으로는 소비자에게 저가의 TFT LCD를 제공할 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (2)

  1. 유리기판 상에 게이트용 금속막을 전면 증착하는 단계;
    상기 게이트용 금속막을 패터닝하여 게이트 라인과, 상기 게이트 라인과 전기적으로 단락됨과 동시에 바 형태를 갖는 금속 패턴을 형성하는 단계;
    상기 게이트 라인과 금속 패턴이 형성된 유리기판 전면 상에 게이트 절연막을 도포하는 단계;
    상기 게이트 절연막 상에 비정질실리콘층을 도포하는 단계;
    상기 게이트 라인을 마스크로 하는 후면 노광 공정을 실시하여 상기 게이트 라인 상부의 게이트 절연막 상에 비정질실리콘층으로된 반도체층을 형성하는 단계;
    상기 후면 노광 공정시에 금속 패턴 상부에 잔류되어 있는 비정질실리콘층과 그 하부에 있는 게이트 절연막을 식각하여 상기 금속 패턴을 노출시키는 단계;
    전체 상부에 투명 금속막을 증착하는 단계; 및
    상기 투명 금속막을 패터닝하여 상기 금속 패턴과 콘택되는 데이터 라인과, 상기 데이터 라인으로부터 인출되어 반도체층의 일측 상부에 배치되는 드레인 전극과, 상기 드레인 전극과 이격되어 반도체층의 타측 상부에 배치되는 소오스 전극 및 상기 소오스 전극과 일체형으로 되어 화소영역에 배치되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 제조방법.
  2. 제 1 항에 있어서, 상기 투명 금속막은 ITO 금속막인 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 제조방법.
KR10-1998-0061861A 1998-12-30 1998-12-30 박막트랜지스터액정표시소자의제조방법 KR100336897B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0061861A KR100336897B1 (ko) 1998-12-30 1998-12-30 박막트랜지스터액정표시소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0061861A KR100336897B1 (ko) 1998-12-30 1998-12-30 박막트랜지스터액정표시소자의제조방법

Publications (2)

Publication Number Publication Date
KR20000045303A KR20000045303A (ko) 2000-07-15
KR100336897B1 true KR100336897B1 (ko) 2003-06-19

Family

ID=19568558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0061861A KR100336897B1 (ko) 1998-12-30 1998-12-30 박막트랜지스터액정표시소자의제조방법

Country Status (1)

Country Link
KR (1) KR100336897B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07191347A (ja) * 1993-12-27 1995-07-28 Casio Comput Co Ltd 薄膜トランジスタアレイの製造方法
JPH1082991A (ja) * 1996-09-09 1998-03-31 Toshiba Corp 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07191347A (ja) * 1993-12-27 1995-07-28 Casio Comput Co Ltd 薄膜トランジスタアレイの製造方法
JPH1082991A (ja) * 1996-09-09 1998-03-31 Toshiba Corp 液晶表示装置

Also Published As

Publication number Publication date
KR20000045303A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US7576809B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
US7531372B2 (en) Method for manufacturing array substrate for liquid crystal display device
US7499118B2 (en) Structure of switching device for liquid crystal display device and fabrication method thereof
JP2004341550A (ja) 液晶表示装置および液晶表示装置の製造方法
US20020054247A1 (en) Method for fabricating an array substrate of a liquid crystal display device
KR100661200B1 (ko) 액정표시장치의 티에프티 어레이 기판 제조방법
KR100336897B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100551725B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100488936B1 (ko) 액정표시소자
KR100303348B1 (ko) 액정표시소자의 데이터 라인 형성방법
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
KR100261976B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100559219B1 (ko) 박막 트랜지스터 액정표시장치
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR100569262B1 (ko) 액정표시소자의 제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100349380B1 (ko) 박막 트랜지스터 어레이 기판
KR100289654B1 (ko) 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법
JP2000187241A (ja) 液晶表示装置及びその製造方法
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR19990052395A (ko) 액정 표시 소자 및 그의 제조방법
KR20020056111A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100375734B1 (ko) 티에프티 어레이 기판의 제조방법
KR20020043860A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100336893B1 (ko) 박막트랜지스터-액정표시소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 17

EXPY Expiration of term