CN100390946C - 低温多晶硅薄膜晶体管的制造方法 - Google Patents
低温多晶硅薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN100390946C CN100390946C CNB031522955A CN03152295A CN100390946C CN 100390946 C CN100390946 C CN 100390946C CN B031522955 A CNB031522955 A CN B031522955A CN 03152295 A CN03152295 A CN 03152295A CN 100390946 C CN100390946 C CN 100390946C
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- amorphous silicon
- silicon layer
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种低温多晶硅薄膜晶体管的制造方法,包括以下步骤:提供基板;接着,形成缓冲层于基板上;然后,形成低表面自由能材料于缓冲层上;接着,形成第一非晶硅层于低表面自由能材料上;然后,以激光退火法全熔第一非晶硅层,并致使液态的第一非晶硅层于低表面自由能材料上形成均匀分散的数个多晶硅晶种;接着,形成第二非晶硅层于低表面自由能材料之上,以覆盖多晶硅晶种;然后,以激光退火法全熔第二非晶硅层,并致使液态的第二非晶硅层藉由多晶硅晶种结晶成多晶硅层。
Description
(1)技术领域
本发明有关一种薄膜晶体管(thin film transistor,TFT)的制造方法,且特别是有关于一种低温多晶硅(low temperature polysilicon,LTPS)薄膜晶体管的制造方法。
(2)背景技术
在科技发展日新月异的现今时代中,显示面板已被广泛地被运用在笔记本电脑、个人数字助理及移动电话等可携式电子装置上。其中,显示面板可以分为非多晶硅(amorphous silicon,α-Si)薄膜晶体管(thin film transistor,TFT)显示面板及低温多晶硅(low temperature polysilicon,LTPS)TFT显示面板。LTPS TFT显示面板与α-Si TFT显示面板最大差异在于,LTPS TFT显示面板是以激光退火(Laser Annealing)法将α-Si层转变成多晶硅层,大幅地提升薄膜晶体管的电子迁移率(electron mobility)。因此,面板驱动电路及集成电路(integrated circuit,IC)即可被整合到LTPS TFT显示面板上,不需要额外的电路板设计,有助于增加面板及电路设计的灵活度。所以,LTPS TFT显示面板将成为极具潜力的显示面板。
请参照第1A~1I图,其是示出传统的低温多晶硅薄膜晶体管的制造方法的流程剖面图。首先,在图1A中,提供一玻璃基板(glass substrate)11,并形成二氧化硅(silicon dioxide,SiO2)层12于玻璃基板11上,再形成一非晶硅层13是于二氧化硅层13上。其中,非晶硅层13的厚度约为500埃接着,以激光退火法将非晶硅层13转变成一多晶硅层14,如图1B所示。然后,去除部分的多晶硅层14,以形成至少一多晶硅岛层14a于二氧化硅层12上,如图1C所示。
接着,掺杂多晶硅岛层14a的两端,以形成一重掺杂N型(N+)欧姆接触层(ohmic contact layer)15于剩余的多晶硅岛层14b的两侧上,如图1D所示。在图1D中,再形成一第一绝缘层16于二氧化硅层12之上,以覆盖N+欧姆接触层15及剩余的多晶硅岛层14b。然后,掺杂剩余的多晶硅岛层14b的两端,以形成一轻掺杂N型(N-)欧姆接触层17于多晶硅通道(channel)层14c及N+欧姆接触层15之间,如图1E所示。在图1E中,再形成一栅极(gate)18于多晶硅通道层14c的正上方的第一绝缘层16上。其中,轻掺杂N型(N-)欧姆接触层17即所谓的轻掺杂漏极(light doping drain,LDD)。
接着,形成一第二绝缘层19于第一绝缘层16之上,以覆盖栅极18,如图1F所示。其中,第二绝缘层19及第一绝缘层16具有一第一接触孔(contact hole)20a及一第二接触孔20b,第一接触孔20a及第二接触孔20b是位于栅极18的两侧外,用以暴露部分的N+欧姆接触层17。然后,形成一源极(source)21a及一漏极(drain)21b于栅极18的两侧外的部分的第二绝缘层19上,如图1G所示。在图1G中,源极21a及漏极21b是分别藉由第一接触孔20a及第二接触孔20b与N+欧姆接触层17电性连接。
接着,形成一保护层(passivation layer)22于第二绝缘层19之上,以覆盖源极21a及漏极21b,如图1H所示。在图1H中,保护层22具有一第三接触孔23,用以暴露部分的源极21a。然后,形成一铟锡氧化物(indiumtin oxide,ITO)电极23’于保护层22上,而ITO电极23’是藉由第三接触孔23与源极21a电性连接,且低温多晶硅薄膜晶体管10在此终告完成,如图1I所示。
在以激光退火法将图1A的非晶硅层13转变成多晶硅层14的过程中,当非晶硅层13被半熔时,如图1J所示,未熔的非晶硅层13a及液态的非晶硅13b之间的界面将会产生非均质成核(heterogeneous nucleation),导致多晶硅晶种(seed)14d将不规则地分布于未熔的非晶硅层13a的凹凸不平的表面上。这样液态的非晶硅13b将以这些多晶硅晶种14d为成核位置(nucleation site)并非均质地结晶成晶体大小(grain size)不一的多晶硅层,无法大幅度地提升薄膜晶体管的电子迁移率。
另外,当非晶硅层13被全熔时,如图1K所示,根据热力学(thermodynamics)观点,当液态的非晶硅13c的温度低于非晶硅层13的熔点时,液态的非晶硅13c的自由能将大于非晶硅层13的自由能,液态的非晶硅13c将处于一过冷状态(super-cooling condition)。这样,液态的非晶硅13c将会产生均质成核(homogeneous nucleation),慢慢有分布均匀且颗粒大小相同的多晶硅晶种14e出现,最后液态的非晶硅13c将均质地结晶形成一晶体大小(grain size)偏小的多晶硅层,一样无法改善薄膜晶体管的电子迁移率。所以,以激光退火法将图1A的非晶硅层13转变成多晶硅层14的过程中,要找到一个最佳深度(superlateral growth,SLG),使得多晶硅晶种能够在彼此具有足够的距离下分布于未熔的非晶硅层上,这是相当困难的。因此,如何控制非晶硅层能够转变为晶体大小偏大及晶体分布均匀的多晶硅层的技术,将是一个刻不容缓的待研发课题。
(3)发明内容
有鉴于此,本发明的目的是提供一种低温多晶硅薄膜晶体管的制造方法。其形成一低表面自由能材料于缓冲层上或以氢气等离子体处理缓冲层的表面的设计,可以致使低表面自由能材料上或被氢气等离子体处理过的缓冲层上的第一非晶硅层经由激光退火法转变为分散均匀的多晶硅晶种。此外,覆盖这些多晶硅晶种的第二多晶硅层经由激光退火法而容易结晶成晶体大小较大及晶体分布均匀的多晶硅层,以提升低温多晶硅薄膜晶体管的电子迁移率。
根据本发明一方面提出的一种低温多晶硅薄膜晶体管的制造方法,首先,提供一基板。接着,形成一缓冲层于基板上。然后,形成一低表面自由能材料于缓冲层的表面上。接着,形成一第一非晶硅层于低表面自由能材料上。然后,以激光退火法全熔第一非晶硅层,并致使液态的第一非晶硅层于低表面自由能材料上形成均匀分散的数个多晶硅晶种。接着,形成一第二非晶硅层于低表面自由能材料之上,以覆盖这些多晶硅晶种。然后,以激光退火法全熔第二非晶硅层,并致使液态的第二非晶硅层藉由这些多晶硅晶种结晶成一多晶硅层。
根据本发明另一方面提出的一种低温多晶硅薄膜晶体管的制造方法,首先,提供一基板。接着,形成一缓冲层于基板上。然后,以氢气等离子体处理缓冲层的表面。接着,形成一第一非晶硅层于缓冲层的表面上。然后,以激光退火法全熔第一非晶硅层,并致使液态的第一非晶硅层于缓冲层的表面上形成均匀分散的数个多晶硅晶种。接着,形成一第二非晶硅层于缓冲层的表面之上,以覆盖这些多晶硅晶种。然后,以激光退火法全熔第二非晶硅层,并致使液态的第二非晶硅层藉由这些多晶硅晶种结晶成一多晶硅层。
为让本发明的上述目的、特点和优点能更明显易懂,下文特举一较佳实施例,并配合附图进行详细说明如下:
(4)附图说明
图1A~1I是传统的低温多晶硅薄膜晶体管(LTPS TFT)的制造方法的流程剖面图。
图1J是图1A的非晶硅层被半熔时的状态的剖面图。
图1K是图1A的非晶硅层被全熔时的状态的剖面图。
图2是依照本发明的实施例一的低温多晶硅薄膜晶体管的制造方法的部分流程示意图。
图3A~3K是依照本发明的实施例一的低温多晶硅薄膜晶体管的制造方法的流程剖面图。
图4A~4D是依照本发明的实施例二的低温多晶硅薄膜晶体管的制造方法的部分流程剖面图。
(5)具体实施方式
实施例一
请同时参照图2及图3A~3K,图2是依照本发明的实施例一的低温多晶硅(low temperature polysilicon,LTPS)薄膜晶体管(thin film transistor,TFT)的制造方法的部分流程示意图,图3A~3K是依照本发明的实施例一的低温多晶硅薄膜晶体管的制造方法的流程剖面图。首先,在步骤40中,提供一基板111,如玻璃基板(glass substrate)或塑料基板。接着,进入步骤50中,形成一缓冲层(buffer layer)112于基板111上,如图3A所示。其中,缓冲层112例如是一二氧化硅(silicon dioxide,SiO2)层。然后,进入步骤60中,形成一低表面自由能材料140于缓冲层112的表面上。接着,进入步骤70中,形成一第一非晶硅(amorphous silicon,α-Si)层113于低表面自由能材料(low surface energy material)140上,如图3B所示。其中,第一非晶硅层113的厚度约为50埃。
然后,进入步骤80中,以激光退火法(laser annealing)全熔第一非晶硅层113,液态的第一非晶硅层113将于低表面自由能材料140上均匀地分散为许多内聚区块,这些内聚区块将结晶形成均匀分散的数个多晶硅晶种(seed)113a。接着,进入步骤90中,形成一第二非晶硅层113b于低表面自由能材料140之上,以覆盖多晶硅晶种113a,如图3C所示。其中,第二非晶硅层113b的厚度是大于第一非晶硅层113的厚度,第二非晶硅层113b的厚度约为450埃。然后,进入步骤100中,以激光退火法全熔第二非晶硅层113b,并致使液态的第二非晶硅层113b藉由多晶硅晶种113a结晶成一多晶硅层114,如图3D所示。
需要注意的是,由于本发明先形成均匀分布的多晶硅晶种113a于低表面自由能材料140上,故本发明所获得的多晶硅层114的晶体大小(grain size)是比传统LTPS TFT制程所获得的多晶硅层的晶体大小还要大,甚至可以到达1微米(μm)。此外,本发明所获得的多晶硅层114的晶体分布是比传统LTPSTFT制程所获得的多晶硅层的晶体分布更加均匀。
接着,去除部分的多晶硅层114,以形成至少一多晶硅岛层114a于低表面自由能材料140上,如图3E所示。然后,掺杂多晶硅岛层114a的两端,以形成一重掺杂N型(N+)欧姆接触层(ohmic contact layer)115于剩余的多晶硅岛层114b的两侧上。再形成一第一绝缘层116于低表面自由能材料140之上,以覆盖N+欧姆接触层115及剩余的多晶硅岛层114b,如图3F所示。接着,掺杂剩余的多晶硅岛层114b的两端,以形成一轻掺杂N型(N-)欧姆接触层117于多晶硅通道(channel)层114c及N+欧姆接触层115之间,再形成一栅极(gate)118于多晶硅通道层114c的正上方的第一绝缘层116上,如图3G所示。其中,N-欧姆接触层117即所谓的轻掺杂漏极(light dopingdrain,LDD)。
然后,形成一第二绝缘层119于第一绝缘层116之上,以覆盖栅极118,如图3H所示。其中,第二绝缘层119及第一绝缘层116具有一第一接触孔(contact hole)120a及一第二接触孔120b,第一接触孔120a及第二接触孔120b是位于栅极118的两侧外,用以暴露部分的N+欧姆接触层117。接着,形成一源极(source)121a及一漏极(drain)121b于栅极118的两侧外的部分的第二绝缘层119上,源极121a及漏极121b是分别藉由第一接触孔120a及第二接触孔120b与N+欧姆接触层117电性连接,如图3I所示。
然后,形成一保护层(passivation layer)122于第二绝缘层119之上,以覆盖源极121a及漏极121b,保护层122具有一第三接触孔123,用以暴露部分的源极121a或漏极121b,第三接触孔123例如是暴露部分的源极121a,如图3J所示。接着,形成一铟锡氧化物(indium tinoxide,ITO)电极123’于保护层122上,而ITO电极123’是藉由第三接触孔123与源极121a或漏极1221b电性连接,ITO电极123’例如是跟源极121a电性连接,低温多晶硅薄膜晶体管110在此终告完成,如图3K所示。
由于多晶硅层114的晶体大小较大且晶体分布较均匀,故本发明的低温多晶硅薄膜晶体管110的电子迁移率(electron mobility)将比传统的低温多晶硅薄膜晶体管10的电子迁移率高。所以,本发明可以大幅度地提升低温多晶硅薄膜晶体管的电子迁移率。
实施例二
请参照图4A~4D,其是依照本发明的实施例二的低温多晶硅薄膜晶体管的制造方法的部分流程剖面图。首先,在图4A中,提供一基板211,如玻璃基板或塑料基板,并形成一缓冲层212于基板211上。其中,缓冲层212例如是一二氧化硅层。接着,以氢气等离子体(hydrogen plasma)处理缓冲层212的表面,并形成一第一非晶硅层213于缓冲层的表面212上,如图4B所示。其中,第一非晶硅层213的厚度约为50埃。在氢气等离子体处理缓冲层212的表面的过程中,氢气等离子体会将缓冲层212的表面的极性化学键结改成非极性化学键结。
然后,以激光退火法全熔第一非晶硅层213,液态的第一非晶硅层213将于被氢气等离子体处理过的缓冲层212的表面上均匀地分散为许多内聚区块,这些内聚区块将结晶形成均匀分散的数个多晶硅晶种213a,如图4C所示。待多晶硅晶种213a被形成后,再形成一第二非晶硅层213b于被氢气等离子体处理过的缓冲层212的表面之上,以覆盖多晶硅晶种213a。其中,第二非晶硅层213b的厚度是大于第一非晶硅层213的厚度,第二非晶硅层213b的厚度约为450埃。接着,以激光退火法全熔第二非晶硅层213b,并致使液态的第二非晶硅层213b藉由多晶硅晶种213a结晶成一多晶硅层214,如图4D所示。至于本实施例的多晶硅层214被形成后的制程与实施例一的多晶硅层114被形成后的制程相同,在此不再赘述。
本发明上述实施例所揭示的低温多晶硅薄膜晶体管的制造方法,其形成一低表面自由能材料于缓冲层上或以氢气等离子体处理缓冲层的表面的设计,可以致使低表面自由能材料上或被氢气等离子体处理过的缓冲层上的第一非晶硅层经由激光退火法转变为分散均匀的多晶硅晶种。此外,覆盖这些多晶硅晶种的第二多晶硅层经由激光退火法而容易结晶成晶体大小较大及晶体分布均匀的多晶硅层,以提升低温多晶硅薄膜晶体管的电子迁移率。
综上所述,虽然本发明已以较佳实施例揭示如上,然而其并非用以限定本发明,任何熟悉本技术的人员在不脱离本发明的精神和范围内,当可作各种的更动与替换,因此本发明的保护范围当视后附的权利要求所界定的为准。
Claims (14)
1.一种低温多晶硅薄膜晶体管的制造方法,至少包括:
提供一基板;
形成一缓冲层于该基板上;
形成一低表面自由能材料于该缓冲层的表面上;
形成一第一非晶硅层于该低表面自由能材料上;
以激光退火法全熔该第一非晶硅层,并致使液态的该第一非晶硅层于该低表面自由能材料上形成均匀分散的多个多晶硅晶种;
形成一第二非晶硅层于该低表面自由能材料之上,以覆盖这些多晶硅晶种;以及
以激光退火法全熔该第二非晶硅层,并致使液态的该第二非晶硅层藉由这些多晶硅晶种结晶成一多晶硅层。
2.如权利要求1所述的方法,其特征在于,该第二非晶硅层的厚度是大于该第一非晶硅层的厚度。
3.如权利要求3所述的方法,其特征在于,该第一非晶硅层的厚度是约为50埃。
4.如权利要求4所述的方法,其特征在于,该第二非晶硅层的厚度是约为450埃。
5.如权利要求1所述的方法,其特征在于,该基板是玻璃基板。
6.如权利要求1所述的方法,其特征在于,该缓冲层是二氧化硅层。
7.如权利要求1所述的方法,其特征在于,还包括:
去除部分的该多晶硅层,以形成一多晶硅岛层;
掺杂该多晶硅岛层的两端,以形成一重掺杂N型欧姆接触层于剩余的该多晶硅岛层的两侧上;
形成一第一绝缘层于该重掺杂N型欧姆接触层、剩余的该多晶硅岛层及部分的该低表面活化能材料上;
掺杂剩余的该多晶硅岛层的两端,以形成一轻掺杂N型欧姆接触层于一多晶硅通道层及该重掺杂N型欧姆接触层之间;
形成一栅极于该多晶硅通道层的正上方的该第一绝缘层上;
形成一第二绝缘层于该第一绝缘层之上,以覆盖该栅极,该第二绝缘层及该第一绝缘层是具有一第一接触孔及一第二接触孔,该第一接触孔及该第二接触孔是位于该栅极的两侧外,用以暴露该多晶硅层的两侧外的该重掺杂N型欧姆接触层;
形成一源极及一漏极于该栅极的两侧外的部分的该第二绝缘层上,该源极及该漏极是分别藉由该第一接触孔及该第二接触孔与该N+欧姆接触层电性连接;
形成一保护层于该第二绝缘层之上,以覆盖该源极及该漏极,该保护层具有一第三接触孔,用以暴露部分的该源极或该漏极;以及
形成一铟锡氧化物电极于该保护层上,该铟锡氧化物电极是藉由该第三接触孔与该源极或该漏极电性连接。
8.一种低温多晶硅薄膜晶体管的制造方法,至少包括:
提供一基板;
形成一缓冲层于该基板上;
以氢气等离子体处理该缓冲层的表面;
形成一第一非晶硅层于该缓冲层的表面上;
以激光退火法全熔该第一非晶硅层,并致使液态的该第一非晶硅层于该缓冲层的表面上形成均匀分散的多个多晶硅晶种;
形成一第二非晶硅层于该缓冲层的表面之上,以覆盖这些多晶硅晶种;以及
以激光退火法全熔该第二非晶硅层,并致使液态的该第二非晶硅层藉由这些多晶硅晶种结晶成一多晶硅层。
9.如权利要求8所述的方法,其特征在于,该第二非晶硅层的厚度是大于该第一非晶硅层的厚度。
10.如权利要求9所述的方法,其特征在于,该第一非晶硅层的厚度是约为50埃。
11.如权利要求10所述的方法,其特征在于,该第二非晶硅层的厚度是约为450埃。
12.如权利要求8所述的方法,其特征在于,该基板是玻璃基板。
13.如权利要求8所述的方法,其特征在于,该缓冲层是二氧化硅层。
14.如权利要求8所述的方法,其特征在于,还包括:
去除部分的该多晶硅层,以形成一多晶硅岛层;
掺杂该多晶硅岛层的两端,以形成一重掺杂N型欧姆接触层于剩余的该多晶硅岛层的两侧上;
形成一第一绝缘层于该N+欧姆接触层、剩余的该多晶硅岛层及部分的该缓冲层的表面上;
掺杂剩余的该多晶硅岛层的两端,以形成一轻掺杂N型欧姆接触层于一多晶硅通道层及该重掺杂N型欧姆接触层之间;
形成一栅极于该多晶硅通道层的正上方的该第一绝缘层上;
形成一第二绝缘层于该第一绝缘层之上,以覆盖该栅极,该第二绝缘层及该第一绝缘层具有一第一接触孔及一第二接触孔,该第一接触孔及该第二接触孔是位于该栅极的两侧外,用以暴露该多晶硅层的两侧外的该N+欧姆接触层;
形成一源极及一漏极于该栅极的两侧外的部分的该第二绝缘层上,该源极及该漏极是分别藉由该第一接触孔及该第二接触孔与该N+欧姆接触层电性连接;
形成一保护层于该第二绝缘层之上,以覆盖该源极及该漏极,该保护层具有一第三接触孔,用以暴露部分的该源极或该漏极;以及
形成一铟锡氧化物电极于该保护层上,该铟锡氧化物电极是藉由该第三接触孔与该源极或该漏极电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031522955A CN100390946C (zh) | 2003-08-05 | 2003-08-05 | 低温多晶硅薄膜晶体管的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031522955A CN100390946C (zh) | 2003-08-05 | 2003-08-05 | 低温多晶硅薄膜晶体管的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1581450A CN1581450A (zh) | 2005-02-16 |
CN100390946C true CN100390946C (zh) | 2008-05-28 |
Family
ID=34579816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031522955A Expired - Lifetime CN100390946C (zh) | 2003-08-05 | 2003-08-05 | 低温多晶硅薄膜晶体管的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100390946C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103515200A (zh) * | 2012-06-15 | 2014-01-15 | 无锡华润上华半导体有限公司 | 一种厚多晶硅的制备方法 |
CN104716200B (zh) * | 2015-04-03 | 2018-01-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
CN106367728B (zh) * | 2015-07-20 | 2019-03-01 | 成均馆大学校产学协力团 | 多晶硅沉积方法及用于其的沉积装置 |
CN107980176A (zh) * | 2016-12-24 | 2018-05-01 | 深圳市柔宇科技有限公司 | 薄膜晶体管阵列基板、低温多晶硅薄膜晶体管及制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150891A (ja) * | 1998-11-12 | 2000-05-30 | Toshiba Corp | 半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置 |
JP2001267240A (ja) * | 2000-03-22 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 低温ポリシリコンtft装置の製造方法 |
JP2003133560A (ja) * | 2001-10-30 | 2003-05-09 | Sony Corp | 薄膜トランジスタの製造方法 |
-
2003
- 2003-08-05 CN CNB031522955A patent/CN100390946C/zh not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150891A (ja) * | 1998-11-12 | 2000-05-30 | Toshiba Corp | 半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置 |
JP2001267240A (ja) * | 2000-03-22 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 低温ポリシリコンtft装置の製造方法 |
JP2003133560A (ja) * | 2001-10-30 | 2003-05-09 | Sony Corp | 薄膜トランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1581450A (zh) | 2005-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105552027B (zh) | 阵列基板的制作方法及阵列基板 | |
JP2022104922A (ja) | 液晶表示装置 | |
CN100379024C (zh) | 半导体器件 | |
TW200423408A (en) | Low temperature poly-Si thin film transistor and method of manufacturing the same | |
CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
CN105489552A (zh) | Ltps阵列基板的制作方法 | |
CN102280491A (zh) | 混合式薄膜晶体管及其制造方法以及显示面板 | |
CN100356506C (zh) | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 | |
CN102983155A (zh) | 柔性显示装置及其制作方法 | |
CN105513960A (zh) | 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法 | |
CN105070726B (zh) | 薄膜晶体管以及像素结构 | |
CN102751200A (zh) | 薄膜晶体管、阵列基板及其制造方法 | |
CN108376691B (zh) | 显示面板和显示装置 | |
JP5144001B2 (ja) | 多結晶シリコン半導体素子及びその製造方法 | |
TWI222225B (en) | Manufacturing method of low-temperature polysilicon thin-film transistor | |
CN101789434B (zh) | 影像显示系统及其制造方法 | |
US7256457B2 (en) | Thin-film transistor device, utilizing different types of thin film transistors | |
CN100390946C (zh) | 低温多晶硅薄膜晶体管的制造方法 | |
CN101236973B (zh) | 半导体装置以及其制造方法 | |
CN106548980B (zh) | 薄膜晶体管及其制作方法、显示基板和显示装置 | |
CN101123258B (zh) | 影像显示系统及其制造方法 | |
TW200418190A (en) | Method for manufacturing a thin film transistor | |
CN1300825C (zh) | 制造多晶硅层的方法 | |
CN100369266C (zh) | 控制薄膜晶体管及其制造方法与含其的电致发光显示装置 | |
CN107481938B (zh) | 显示面板、显示装置及低温多晶硅薄膜晶体管的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20080528 |