JPH07131026A - 薄膜半導体装置およびその製造方法 - Google Patents
薄膜半導体装置およびその製造方法Info
- Publication number
- JPH07131026A JPH07131026A JP27914893A JP27914893A JPH07131026A JP H07131026 A JPH07131026 A JP H07131026A JP 27914893 A JP27914893 A JP 27914893A JP 27914893 A JP27914893 A JP 27914893A JP H07131026 A JPH07131026 A JP H07131026A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- mobility
- semiconductor device
- semiconductor
- poly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【構成】 基板２６上に異なる大きさのａ−Ｓｉアイラ
ンド３０および３２をパターニングする。ａ−Ｓｉアイ
ランド３０および３２に、同一条件でエネルギビームを
照射すると、それぞれのアイランドに蓄えられる熱量が
異なるので、再結晶化によって形成されるｐｏｌｙ−Ｓ
ｉ３４および３６の粒径が異なり、移動度を変化でき
る。 【効果】 粒径および移動度を変化させることで、イン
バータ回路１０を構成する素子設計に際しての寸法自由
度が大きくなり、薄膜半導体装置を小型にできる。
ンド３０および３２をパターニングする。ａ−Ｓｉアイ
ランド３０および３２に、同一条件でエネルギビームを
照射すると、それぞれのアイランドに蓄えられる熱量が
異なるので、再結晶化によって形成されるｐｏｌｙ−Ｓ
ｉ３４および３６の粒径が異なり、移動度を変化でき
る。 【効果】 粒径および移動度を変化させることで、イン
バータ回路１０を構成する素子設計に際しての寸法自由
度が大きくなり、薄膜半導体装置を小型にできる。
Description
【０００１】
【産業上の利用分野】この発明は、薄膜半導体装置およ
びその製造方法に関し、特にたとえば多結晶シリコン
（ｐｏｌｙ−Ｓｉ）を構成材料とする薄膜トランジスタ
（ＴＦＴ）等の薄膜半導体装置およびその製造方法に関
する。
びその製造方法に関し、特にたとえば多結晶シリコン
（ｐｏｌｙ−Ｓｉ）を構成材料とする薄膜トランジスタ
（ＴＦＴ）等の薄膜半導体装置およびその製造方法に関
する。
【０００２】
【従来の技術】多結晶シリコン（以下、「ｐｏｌｙ−Ｓ
ｉ」という）は、非晶質シリコン（以下、「ａ−Ｓｉ」
という）に比べ高移動度であるため、ＬＣＤの画素用ス
イッチング素子だけでなくその駆動回路にも適用でき
る。このｐｏｌｙ−ＳｉをＬＣＤ用としてガラス基板の
使用を可能にするためには、６００℃以下の低温でｐｏ
ｌｙ−Ｓｉを形成することが望まれる。
ｉ」という）は、非晶質シリコン（以下、「ａ−Ｓｉ」
という）に比べ高移動度であるため、ＬＣＤの画素用ス
イッチング素子だけでなくその駆動回路にも適用でき
る。このｐｏｌｙ−ＳｉをＬＣＤ用としてガラス基板の
使用を可能にするためには、６００℃以下の低温でｐｏ
ｌｙ−Ｓｉを形成することが望まれる。
【０００３】このような低温ｐｏｌｙ−Ｓｉ形成法とし
ては、直接ｐｏｌｙ−Ｓｉを形成するＣＶＤ法のほか、
ａ−Ｓｉを形成した後に、低温の熱アニール処理を施し
てｐｏｌｙ−Ｓｉを得る固相成長法や、熱アニール処理
に代えてレーザビームを照射するレーザアニール法を用
いた再結晶化法が代表的である。ＣＶＤ法や固相成長法
では、基板上に形成されたシリコン薄膜を一括して処理
するために、基板内でのｐｏｌｙ−Ｓｉの粒径はほぼ均
一な分布を示す。したがって、このｐｏｌｙ−ＳｉをＴ
ＦＴのチャネル層に用いた場合、基板内の各ＴＦＴの電
界効果移動度は同程度のものとなる。
ては、直接ｐｏｌｙ−Ｓｉを形成するＣＶＤ法のほか、
ａ−Ｓｉを形成した後に、低温の熱アニール処理を施し
てｐｏｌｙ−Ｓｉを得る固相成長法や、熱アニール処理
に代えてレーザビームを照射するレーザアニール法を用
いた再結晶化法が代表的である。ＣＶＤ法や固相成長法
では、基板上に形成されたシリコン薄膜を一括して処理
するために、基板内でのｐｏｌｙ−Ｓｉの粒径はほぼ均
一な分布を示す。したがって、このｐｏｌｙ−ＳｉをＴ
ＦＴのチャネル層に用いた場合、基板内の各ＴＦＴの電
界効果移動度は同程度のものとなる。
【０００４】一方、レーザアニール法を用いる再結晶化
法においては、レーザビームを照射することによってａ
−Ｓｉ薄膜を再結晶化させるため、レーザビームの照射
にむらがあた場合、そのむらに応じて再結晶化に不均一
性が生じることがある。たとえば、エキシマレーザにお
いては、十分なエネルギ強度を確保するためにレーザス
ポットの大きさを数mmから数cm角程度に設定するので、
広い面積のａ−Ｓｉ薄膜を再結晶化するためにはレーザ
ビームを移動させながらａ−Ｓｉ薄膜に照射しなければ
ならない。この場合、レーザビームの内部では比較的均
一なエネルギ密度となるので、その部分では比較的均一
な粒径の再結晶化膜が得られるが、レーザビームのエッ
ジ部が照射されたところではエネルギ強度が小さいの
で、この部分では粒径が小さくなり、移動度も小さくな
ってしまう。このため、移動度等の特性が不均一になる
ので、大面積で均一に再結晶化する必要がある。
法においては、レーザビームを照射することによってａ
−Ｓｉ薄膜を再結晶化させるため、レーザビームの照射
にむらがあた場合、そのむらに応じて再結晶化に不均一
性が生じることがある。たとえば、エキシマレーザにお
いては、十分なエネルギ強度を確保するためにレーザス
ポットの大きさを数mmから数cm角程度に設定するので、
広い面積のａ−Ｓｉ薄膜を再結晶化するためにはレーザ
ビームを移動させながらａ−Ｓｉ薄膜に照射しなければ
ならない。この場合、レーザビームの内部では比較的均
一なエネルギ密度となるので、その部分では比較的均一
な粒径の再結晶化膜が得られるが、レーザビームのエッ
ジ部が照射されたところではエネルギ強度が小さいの
で、この部分では粒径が小さくなり、移動度も小さくな
ってしまう。このため、移動度等の特性が不均一になる
ので、大面積で均一に再結晶化する必要がある。
【０００５】
【発明が解決しようとする課題】そして、このようにし
て再結晶化されたｐｏｌｙ−Ｓｉ膜を用いてＬＣＤの画
素用スイッチング回路を形成する場合には、比較的大面
積で均一な膜が望まれる。他方、駆動回路においては、
その構成回路素子、たとえばバッファ，シフトレジス
タ，マルチプレクサ等の中での各ＴＦＴはその機能に応
じて電流量が異なる。そのため、各ＴＦＴ毎に素子サイ
ズが異なってくる。これは、ｐｏｌｙ−Ｓｉ基板の移動
度を均一にして、必要とする電流量を得るために必要な
素子のサイズが決定されるためである。
て再結晶化されたｐｏｌｙ−Ｓｉ膜を用いてＬＣＤの画
素用スイッチング回路を形成する場合には、比較的大面
積で均一な膜が望まれる。他方、駆動回路においては、
その構成回路素子、たとえばバッファ，シフトレジス
タ，マルチプレクサ等の中での各ＴＦＴはその機能に応
じて電流量が異なる。そのため、各ＴＦＴ毎に素子サイ
ズが異なってくる。これは、ｐｏｌｙ−Ｓｉ基板の移動
度を均一にして、必要とする電流量を得るために必要な
素子のサイズが決定されるためである。
【０００６】このため、ＴＦＴの所要のチャネル寸法比
（チャネル幅とチャネル長との比：Ｗ／Ｌ比）を得るた
めに大きな領域を必要とするなど、半導体装置の小型化
に問題が生じる。このことを、図４を参照して、詳しく
説明する。図４に示す従来のインバータ回路において、
駆動用ＴＦＴおよび負荷側ＴＦＴを設計する際、入力電
圧に対する出力電圧の関係（伝達特性）を急峻にした
り、オン時の出力を小さく抑えるために、設計パラメー
タβR を大きくしている。ただし、設計パラメータβR
は駆動用ＴＦＴのパラメータβD と負荷側ＴＦＴのパラ
メータβL との比（βD ／βL ）で表される。ここで、
パラメータβD およびβL は数１のように表される。
（チャネル幅とチャネル長との比：Ｗ／Ｌ比）を得るた
めに大きな領域を必要とするなど、半導体装置の小型化
に問題が生じる。このことを、図４を参照して、詳しく
説明する。図４に示す従来のインバータ回路において、
駆動用ＴＦＴおよび負荷側ＴＦＴを設計する際、入力電
圧に対する出力電圧の関係（伝達特性）を急峻にした
り、オン時の出力を小さく抑えるために、設計パラメー
タβR を大きくしている。ただし、設計パラメータβR
は駆動用ＴＦＴのパラメータβD と負荷側ＴＦＴのパラ
メータβL との比（βD ／βL ）で表される。ここで、
パラメータβD およびβL は数１のように表される。
【０００７】
【数１】 ただし、μは移動度、ε0 は真空の誘電率、εOXはゲー
ト酸化膜の比誘電率、ｄ OXはゲート酸化膜の膜厚、Ｗは
チャネル幅、Ｌはチャネル長であり、添字のL は負荷側
を示し、D は駆動側を示す。従来の粒径すなわち移動度
が均一なｐｏｌｙ−Ｓｉの場合、μL ＝μD となるの
で、βR ＝（ＷD ／ＬD ）／（ＷL ／ＬL ）となってし
まう。すなわち、設計パラメータβR はチャネル寸法比
で一義的に決まってしまう。たとえば、設計パラメータ
βR ＝２５にするとき、加工精度を考えると、ＷL ＝１
０μｍ，ＬL ＝２５μｍ，ＷD ＝５０μｍ，ＬD ＝５μ
ｍというように大きなサイズのＴＦＴを必要とすること
がわかる。
ト酸化膜の比誘電率、ｄ OXはゲート酸化膜の膜厚、Ｗは
チャネル幅、Ｌはチャネル長であり、添字のL は負荷側
を示し、D は駆動側を示す。従来の粒径すなわち移動度
が均一なｐｏｌｙ−Ｓｉの場合、μL ＝μD となるの
で、βR ＝（ＷD ／ＬD ）／（ＷL ／ＬL ）となってし
まう。すなわち、設計パラメータβR はチャネル寸法比
で一義的に決まってしまう。たとえば、設計パラメータ
βR ＝２５にするとき、加工精度を考えると、ＷL ＝１
０μｍ，ＬL ＝２５μｍ，ＷD ＝５０μｍ，ＬD ＝５μ
ｍというように大きなサイズのＴＦＴを必要とすること
がわかる。
【０００８】このため、各ＴＦＴ毎に移動度を異ならし
めることも考えられるが、微細な素子が入り組んでいる
薄膜回路においては１つ１つ異なるエネルギ強度でレー
ザビームを照射することは困難であり、またプロセス上
非常にスループットが小さくなるなどの理由により、従
来行われていなかった。すなわち、従来、ｐｏｌｙ−Ｓ
ｉを用いた薄膜半導体装置を形成する際、各素子の機能
毎に移動度の異なるｐｏｌｙ−Ｓｉを容易に形成できな
かった。したがって、再結晶化膜の均一性の故に、素子
形状が逆に制約を受けてしまい、設計の自由度が小さ
く、そのため半導体装置の小型化や設計の困難性等の従
来の問題を解決することはできなかった。
めることも考えられるが、微細な素子が入り組んでいる
薄膜回路においては１つ１つ異なるエネルギ強度でレー
ザビームを照射することは困難であり、またプロセス上
非常にスループットが小さくなるなどの理由により、従
来行われていなかった。すなわち、従来、ｐｏｌｙ−Ｓ
ｉを用いた薄膜半導体装置を形成する際、各素子の機能
毎に移動度の異なるｐｏｌｙ−Ｓｉを容易に形成できな
かった。したがって、再結晶化膜の均一性の故に、素子
形状が逆に制約を受けてしまい、設計の自由度が小さ
く、そのため半導体装置の小型化や設計の困難性等の従
来の問題を解決することはできなかった。
【０００９】それゆえに、この発明の主たる目的は、設
計の自由度を増し、小型化できる、薄膜半導体装置およ
びその製造方法を提供することである。
計の自由度を増し、小型化できる、薄膜半導体装置およ
びその製造方法を提供することである。
【００１０】
【課題を解決するための手段】第１発明は、薄膜多結晶
半導体を構成材料とする複数の薄膜半導体素子を含む薄
膜半導体装置において、薄膜半導体素子の機能に応じて
薄膜多結晶半導体の粒径を変化させたことを特徴とす
る、薄膜半導体装置である。第２発明は、(a) 非晶質半
導体を形成するステップ、(b) 薄膜半導体素子の機能に
応じて非晶質半導体を異なる大きさにパターニングする
ステップ、および(c) 非晶質半導体にエネルギビームを
照射して薄膜多結晶半導体に再結晶化させるステップを
備える、薄膜半導体装置の製造方法である。
半導体を構成材料とする複数の薄膜半導体素子を含む薄
膜半導体装置において、薄膜半導体素子の機能に応じて
薄膜多結晶半導体の粒径を変化させたことを特徴とす
る、薄膜半導体装置である。第２発明は、(a) 非晶質半
導体を形成するステップ、(b) 薄膜半導体素子の機能に
応じて非晶質半導体を異なる大きさにパターニングする
ステップ、および(c) 非晶質半導体にエネルギビームを
照射して薄膜多結晶半導体に再結晶化させるステップを
備える、薄膜半導体装置の製造方法である。
【００１１】
【作用】異なる大きさのアイランドに予めパターニング
された非晶質半導体に対し、同一条件でレーザビームな
どのエネルギビームを照射した場合、非晶質半導体の横
方向への放熱が抑えられ、アイランドに蓄えられる熱量
は各アイランド毎に異なってくる。このため、エネルギ
ビーム照射による再結晶化によって形成される薄膜多結
晶半導体の粒径が各アイランド毎に異なることになり、
したがって、各アイランド毎に移動度を変化させること
ができる。たとえば、アイランドの形状によっても異な
るため、一概にいえないが、アイランドが小さい方が蓄
熱量が大きく、大粒径の薄膜多結晶半導体が得られ、高
移動度の薄膜多結晶半導体となる。そのため、たとえば
ＴＦＴの場合、チャネル寸法比が一義的にパラメータを
決定することにはならず、したがって素子サイズを必要
な電流量と得られた移動度に応じて変化させることがで
きる。
された非晶質半導体に対し、同一条件でレーザビームな
どのエネルギビームを照射した場合、非晶質半導体の横
方向への放熱が抑えられ、アイランドに蓄えられる熱量
は各アイランド毎に異なってくる。このため、エネルギ
ビーム照射による再結晶化によって形成される薄膜多結
晶半導体の粒径が各アイランド毎に異なることになり、
したがって、各アイランド毎に移動度を変化させること
ができる。たとえば、アイランドの形状によっても異な
るため、一概にいえないが、アイランドが小さい方が蓄
熱量が大きく、大粒径の薄膜多結晶半導体が得られ、高
移動度の薄膜多結晶半導体となる。そのため、たとえば
ＴＦＴの場合、チャネル寸法比が一義的にパラメータを
決定することにはならず、したがって素子サイズを必要
な電流量と得られた移動度に応じて変化させることがで
きる。
【００１２】なお、実際に半導体装置を形成する場合に
は、前述のステップ(c) の後、さらに必要なパターニン
グを施せばよい。
は、前述のステップ(c) の後、さらに必要なパターニン
グを施せばよい。
【００１３】
【発明の効果】この発明によれば、薄膜半導体装置を構
成する各薄膜半導体素子の機能に応じて、薄膜多結晶半
導体の粒径、かつしたがって、移動度を容易に制御でき
るので、各素子の設計の寸法自由度が大きくなり、半導
体装置を小型化することができる。
成する各薄膜半導体素子の機能に応じて、薄膜多結晶半
導体の粒径、かつしたがって、移動度を容易に制御でき
るので、各素子の設計の寸法自由度が大きくなり、半導
体装置を小型化することができる。
【００１４】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【００１５】
【実施例】図１に示すこの発明の一実施例のインバータ
回路１０は、駆動側ＴＦＴ１２および負荷側ＴＦＴ１４
を含む。駆動側ＴＦＴ１２は、大電流が必要となるの
で、たとえば高移動度のｐｏｌｙ−Ｓｉからなる駆動側
チャネル１６を含み、負荷側ＴＦＴ１４はたとえば低移
動度のｐｏｌｙ−Ｓｉからなる負荷側チャネル１８を含
む。また、インバータ回路１０は、コンタクト部分とな
る金属電極２０，２２および２４を含む。金属電極２０
および２２は駆動側ＴＦＴ１２のソースまたはドレイン
となり、それと整合するように、金属電極２２および２
４は負荷側ＴＦＴ１４のソースまたはドレインとなる。
そして、駆動側チャネル１６には入力電圧ＶINが与えら
れ、金属電極２２からは出力電圧ＶOUT が引き出され
る。また、負荷側チャネル１８および金属電極２４には
電圧ＶDDが印加され、金属電極２０はアースされる。な
お、図１では図面の煩雑化を避けるため、絶縁膜等の図
示を省略している。
回路１０は、駆動側ＴＦＴ１２および負荷側ＴＦＴ１４
を含む。駆動側ＴＦＴ１２は、大電流が必要となるの
で、たとえば高移動度のｐｏｌｙ−Ｓｉからなる駆動側
チャネル１６を含み、負荷側ＴＦＴ１４はたとえば低移
動度のｐｏｌｙ−Ｓｉからなる負荷側チャネル１８を含
む。また、インバータ回路１０は、コンタクト部分とな
る金属電極２０，２２および２４を含む。金属電極２０
および２２は駆動側ＴＦＴ１２のソースまたはドレイン
となり、それと整合するように、金属電極２２および２
４は負荷側ＴＦＴ１４のソースまたはドレインとなる。
そして、駆動側チャネル１６には入力電圧ＶINが与えら
れ、金属電極２２からは出力電圧ＶOUT が引き出され
る。また、負荷側チャネル１８および金属電極２４には
電圧ＶDDが印加され、金属電極２０はアースされる。な
お、図１では図面の煩雑化を避けるため、絶縁膜等の図
示を省略している。
【００１６】図１に示すインバータ回路１０では、以下
のようにして、駆動側チャネル１６と負荷側チャネル１
８とで粒径かつしたがって移動度が変化される。まず、
図２（Ａ）に示すように、たとえばガラス等の基板２６
上に、非晶質半導体であるａ−Ｓｉ２８が形成される。
ａ−Ｓｉ２８の形成には、たとえばＬＰＣＶＤ法やプラ
ズマＣＶＤ法などが用いられ、膜中に水素が含まれる条
件ではアニール等によって脱水素処理される。
のようにして、駆動側チャネル１６と負荷側チャネル１
８とで粒径かつしたがって移動度が変化される。まず、
図２（Ａ）に示すように、たとえばガラス等の基板２６
上に、非晶質半導体であるａ−Ｓｉ２８が形成される。
ａ−Ｓｉ２８の形成には、たとえばＬＰＣＶＤ法やプラ
ズマＣＶＤ法などが用いられ、膜中に水素が含まれる条
件ではアニール等によって脱水素処理される。
【００１７】次いで、図２（Ｂ）に示すように、ａ−Ｓ
ｉ２８がたとえばフォトリソグラフィ技術によってパタ
ーニングされる。このようにして、駆動側ＴＦＴ１２用
のａ−Ｓｉアイランド３０および負荷側ＴＦＴ１４用の
ａ−Ｓｉアイランド３２がそれぞれ形成される。それぞ
れのアイランド３０および３２の大きさは、後述のレー
ザビーム照射によって再結晶化されるとき、駆動側ＴＦ
Ｔ１２の方を負荷側ＴＦＴ１４より移動度で２５倍大き
くするような粒径になるように設定される。
ｉ２８がたとえばフォトリソグラフィ技術によってパタ
ーニングされる。このようにして、駆動側ＴＦＴ１２用
のａ−Ｓｉアイランド３０および負荷側ＴＦＴ１４用の
ａ−Ｓｉアイランド３２がそれぞれ形成される。それぞ
れのアイランド３０および３２の大きさは、後述のレー
ザビーム照射によって再結晶化されるとき、駆動側ＴＦ
Ｔ１２の方を負荷側ＴＦＴ１４より移動度で２５倍大き
くするような粒径になるように設定される。
【００１８】そして、図２（Ｃ）に示すように、ａ−Ｓ
ｉアイランド３０および３２にそれぞれ、たとえば同一
条件（パワー，パルス数，波長あるいは基板温度等）で
エキシマレーザビームが照射され、各アイランド３０お
よび３２が再結晶化される。このとき、各アイランド３
０および３２における横方向の熱放散が異なるため、ア
イランド３０は大粒径のｐｏｌｙ−Ｓｉ３４として形成
され、アイランド３２は小粒径のｐｏｌｙ−Ｓｉ３６と
して形成される。すなわち、異なる大きさにパターニン
グされたａ−Ｓｉアイランド３０および３２に対し、同
一条件でエネルギビームを照射すると、ａ−Ｓｉアイラ
ンド３０および３２にそれぞれ蓄えられる熱量が異なっ
てくる。このため、再結晶化により形成されるｐｏｌｙ
−Ｓｉ３４および３６の粒径が、ａ−Ｓｉアイランド３
０および３２の大きさや形状により異なるのである。
ｉアイランド３０および３２にそれぞれ、たとえば同一
条件（パワー，パルス数，波長あるいは基板温度等）で
エキシマレーザビームが照射され、各アイランド３０お
よび３２が再結晶化される。このとき、各アイランド３
０および３２における横方向の熱放散が異なるため、ア
イランド３０は大粒径のｐｏｌｙ−Ｓｉ３４として形成
され、アイランド３２は小粒径のｐｏｌｙ−Ｓｉ３６と
して形成される。すなわち、異なる大きさにパターニン
グされたａ−Ｓｉアイランド３０および３２に対し、同
一条件でエネルギビームを照射すると、ａ−Ｓｉアイラ
ンド３０および３２にそれぞれ蓄えられる熱量が異なっ
てくる。このため、再結晶化により形成されるｐｏｌｙ
−Ｓｉ３４および３６の粒径が、ａ−Ｓｉアイランド３
０および３２の大きさや形状により異なるのである。
【００１９】ここで、図３を参照して、再結晶化膜にお
いて粒径すなわち移動度が変化することについて詳しく
説明する。図３は、基板上にアイランド状のａ−Ｓｉ膜
を種々の大きさの正方形に形成してエキシマレーザビー
ム照射による再結晶化させる際の、その大きさに対する
再結晶化膜の平均粒径および各ａ−ＳｉアイランドをＴ
ＦＴのチャネル層として用いた場合の移動度をそれぞれ
示すグラフである。この図３からわかるように、パワ
ー，パルス数，波長および基板温度をそれぞれ同一にし
てレーザビームを照射しても、図３の実線で示す粒径お
よび点線で示す電界効果移動度が、アイランドの大きさ
によって変化する。したがって、上述のように、ａ−Ｓ
ｉアイランド３０および３２の大きさを変えておけば、
必要な粒径かつしたがって移動度が容易に得られる。た
だし、図３に示す特性はエネルギビームの照射条件によ
って大きく変化する。特に、エネルギビームの熱量が大
きいときには、比較的大きなサイズのアイランドであっ
ても、粒径や移動度の変化量は大きい。したがって、ａ
−Ｓｉの膜質，膜厚，形状および大きさを変化させ、か
つエネルギビーム照射条件を変化させて再結晶化工程に
おける粒径および移動度を事前に評価しておけば、任意
の粒径および移動度の再結晶化されたｐｏｌｙ−Ｓｉ膜
が簡単に形成できる。
いて粒径すなわち移動度が変化することについて詳しく
説明する。図３は、基板上にアイランド状のａ−Ｓｉ膜
を種々の大きさの正方形に形成してエキシマレーザビー
ム照射による再結晶化させる際の、その大きさに対する
再結晶化膜の平均粒径および各ａ−ＳｉアイランドをＴ
ＦＴのチャネル層として用いた場合の移動度をそれぞれ
示すグラフである。この図３からわかるように、パワ
ー，パルス数，波長および基板温度をそれぞれ同一にし
てレーザビームを照射しても、図３の実線で示す粒径お
よび点線で示す電界効果移動度が、アイランドの大きさ
によって変化する。したがって、上述のように、ａ−Ｓ
ｉアイランド３０および３２の大きさを変えておけば、
必要な粒径かつしたがって移動度が容易に得られる。た
だし、図３に示す特性はエネルギビームの照射条件によ
って大きく変化する。特に、エネルギビームの熱量が大
きいときには、比較的大きなサイズのアイランドであっ
ても、粒径や移動度の変化量は大きい。したがって、ａ
−Ｓｉの膜質，膜厚，形状および大きさを変化させ、か
つエネルギビーム照射条件を変化させて再結晶化工程に
おける粒径および移動度を事前に評価しておけば、任意
の粒径および移動度の再結晶化されたｐｏｌｙ−Ｓｉ膜
が簡単に形成できる。
【００２０】図２に戻って、図２（Ｄ）に示すように、
ｐｏｌｙ−Ｓｉ３４および３６がアイランド化される。
すなわち、実際のＴＦＴに必要な領域を残して再びたと
えばフォトリソグラフィ技術に従ってｐｏｌｙ−Ｓｉ３
４および３６をパターニングし、チャネル部とソース／
ドレイン部を構成する部分を残してアイランド３８およ
び４０が形成される。
ｐｏｌｙ−Ｓｉ３４および３６がアイランド化される。
すなわち、実際のＴＦＴに必要な領域を残して再びたと
えばフォトリソグラフィ技術に従ってｐｏｌｙ−Ｓｉ３
４および３６をパターニングし、チャネル部とソース／
ドレイン部を構成する部分を残してアイランド３８およ
び４０が形成される。
【００２１】そして、図２（Ｅ）に示すように、周知の
素子化後工程によって、駆動側ＴＦＴ１２および負荷側
ＴＦＴ１４を含むインバータ回路１０が得られる。この
実施例によれば、駆動側と負荷側とで別々に移動度を制
御でき、駆動側チャネル１６と負荷側チャネル１８とで
移動度の値が異なるように設定できるために、寸法設計
およびパターン設計の自由度が大きくなる。また、駆動
側チャネル１６と負荷側チャネル１８との素子サイズを
等しくした場合、βR ＝μD ／μLとなり移動度だけで
回路設計が可能となるので、加工精度と浮遊容量とを考
慮するだけで、駆動側チャネル１２および負荷側チャネ
ル１４のそれぞれの寸法を決定できる。したがって、イ
ンバータ回路１０の小型化が図れ、また、移動度を調整
できることから動作速度の高速化を実現できる。また、
移動度を制御して全ての素子サイズを同じような寸法に
することができるので、パターン配置が簡単になる。な
お、図１に示すインバータ１０では、駆動側チャネル１
６および負荷側チャネル１８の（チャネル長Ｌ）×（チ
ャネル幅Ｗ）は、たとえばそれぞれ１０（μｍ）×１０
（μｍ）に形成される。
素子化後工程によって、駆動側ＴＦＴ１２および負荷側
ＴＦＴ１４を含むインバータ回路１０が得られる。この
実施例によれば、駆動側と負荷側とで別々に移動度を制
御でき、駆動側チャネル１６と負荷側チャネル１８とで
移動度の値が異なるように設定できるために、寸法設計
およびパターン設計の自由度が大きくなる。また、駆動
側チャネル１６と負荷側チャネル１８との素子サイズを
等しくした場合、βR ＝μD ／μLとなり移動度だけで
回路設計が可能となるので、加工精度と浮遊容量とを考
慮するだけで、駆動側チャネル１２および負荷側チャネ
ル１４のそれぞれの寸法を決定できる。したがって、イ
ンバータ回路１０の小型化が図れ、また、移動度を調整
できることから動作速度の高速化を実現できる。また、
移動度を制御して全ての素子サイズを同じような寸法に
することができるので、パターン配置が簡単になる。な
お、図１に示すインバータ１０では、駆動側チャネル１
６および負荷側チャネル１８の（チャネル長Ｌ）×（チ
ャネル幅Ｗ）は、たとえばそれぞれ１０（μｍ）×１０
（μｍ）に形成される。
【００２２】また、この実施例によれば、従来と異な
り、エネルギビームの照射条件を局所的に変える等の必
要がなく、実用的である。さらに、この実施例によれば
真性半導体における粒径および移動度を最適化できるの
みならず、この実施例は、ドーピング膜の再結晶化にお
いて初期のａ−Ｓｉの大きさ，形状およびレーザ条件の
最適化によって伝導度を制御するのに適用できる。ま
た、同一基板内で異なる伝導率の膜を簡単な工程によっ
て形成できることから、抵抗成分の設計などの自由度が
大きくなるという効果がある。
り、エネルギビームの照射条件を局所的に変える等の必
要がなく、実用的である。さらに、この実施例によれば
真性半導体における粒径および移動度を最適化できるの
みならず、この実施例は、ドーピング膜の再結晶化にお
いて初期のａ−Ｓｉの大きさ，形状およびレーザ条件の
最適化によって伝導度を制御するのに適用できる。ま
た、同一基板内で異なる伝導率の膜を簡単な工程によっ
て形成できることから、抵抗成分の設計などの自由度が
大きくなるという効果がある。
【図１】この発明の一実施例のインバータの概略を示す
平面図である。
平面図である。
【図２】図１に示すインバータ素子の製造工程を示す図
解図である。
解図である。
【図３】同一条件でレーザビームを照射した際のａ−Ｓ
ｉアイランドの大きさに対する再結晶化膜の平均粒径お
よびＴＦＴのチャネル層として用いた場合の電界効果移
動度を示すグラフである。
ｉアイランドの大きさに対する再結晶化膜の平均粒径お
よびＴＦＴのチャネル層として用いた場合の電界効果移
動度を示すグラフである。
【図４】従来のインバータ回路の概略を示す図解図およ
びインバータ回路の等価回路図である。
びインバータ回路の等価回路図である。
１０ …インバータ回路 １２ …駆動側ＴＦＴ １４ …負荷側ＴＦＴ １６ …駆動側チャネル １８ …負荷側チャネル ２６ …基板 ２８ …ａ−Ｓｉ ３０，３２ …ａ−Ｓｉアイランド ３４，３６ …ｐｏｌｙ−Ｓｉ
Claims (3)
- 【請求項１】薄膜多結晶半導体を構成材料とする複数の
薄膜半導体素子を含む薄膜半導体装置において、 前記薄膜半導体素子の機能に応じて前記薄膜多結晶半導
体の粒径を変化させたことを特徴とする、薄膜半導体装
置。 - 【請求項２】(a) 非晶質半導体を形成するステップ、 (b) 薄膜半導体素子の機能に応じて前記非晶質半導体を
異なる大きさにパターニングするステップ、および (c) 前記非晶質半導体にエネルギビームを照射して薄膜
多結晶半導体に再結晶化させるステップを備える、薄膜
半導体装置の製造方法。 - 【請求項３】前記ステップ(c) の後、(d) 前記薄膜半導
体素子に必要な形状に再度パターニングするステップを
備える、請求項２記載の薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27914893A JP3316278B2 (ja) | 1993-11-09 | 1993-11-09 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27914893A JP3316278B2 (ja) | 1993-11-09 | 1993-11-09 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131026A true JPH07131026A (ja) | 1995-05-19 |
| JP3316278B2 JP3316278B2 (ja) | 2002-08-19 |
Family
ID=17607119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27914893A Expired - Lifetime JP3316278B2 (ja) | 1993-11-09 | 1993-11-09 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3316278B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086509A (ja) * | 2001-06-26 | 2003-03-20 | Fujitsu Ltd | 多結晶半導体膜の形成方法 |
| JP2003168691A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2013115111A (ja) * | 2011-11-25 | 2013-06-10 | Hitachi Ltd | 酸化物半導体装置およびその製造方法 |
| JP2015039018A (ja) * | 2014-10-07 | 2015-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019212927A (ja) * | 2009-09-24 | 2019-12-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1993
- 1993-11-09 JP JP27914893A patent/JP3316278B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086509A (ja) * | 2001-06-26 | 2003-03-20 | Fujitsu Ltd | 多結晶半導体膜の形成方法 |
| JP2003168691A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2019212927A (ja) * | 2009-09-24 | 2019-12-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2013115111A (ja) * | 2011-11-25 | 2013-06-10 | Hitachi Ltd | 酸化物半導体装置およびその製造方法 |
| JP2015039018A (ja) * | 2014-10-07 | 2015-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3316278B2 (ja) | 2002-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8304298B2 (en) | Inverter manufacturing method and inverter | |
| KR100260063B1 (ko) | 절연 게이트 박막 트랜지스터 제조 방법 | |
| US5705413A (en) | Method of manufacturing an electronic device using thermally stable mask | |
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| US5365875A (en) | Semiconductor element manufacturing method | |
| KR100686946B1 (ko) | 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치 | |
| WO2011161715A1 (ja) | 薄膜トランジスタアレイ装置、有機ｅｌ表示装置、及び、薄膜トランジスタアレイ装置の製造方法 | |
| JPH01194351A (ja) | 薄膜半導体装置 | |
| US6043512A (en) | Thin film semiconductor device and method for producing the same | |
| JP2003031497A5 (ja) | ||
| JP3316278B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3386682B2 (ja) | 薄膜トランジスタ、論理ゲート装置および薄膜トランジスタアレイ | |
| JPH09172181A (ja) | 薄膜半導体装置の製造方法 | |
| JPS60150618A (ja) | 半導体装置の製造方法 | |
| JPH0677131A (ja) | 半導体素子の製造方法 | |
| KR100706136B1 (ko) | 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치 | |
| JP2735177B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| TWI464880B (zh) | 薄膜電晶體陣列基板及其製作方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| KR0170467B1 (ko) | 비단결정 반도체 장치 및 그 제조 방법 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2734357B2 (ja) | 薄膜トランジスタの製造方法及び多結晶シリコン膜の製造方法 | |
| JPH05160151A (ja) | 薄膜トランジスタの製造方法 | |
| US7288787B2 (en) | Thin-film transistor, method for manufacturing thin-film transistor, and display using thin-film transistors | |
| JPH09237767A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080607 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |