JP3386682B2 - 薄膜トランジスタ、論理ゲート装置および薄膜トランジスタアレイ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は非単結晶の結晶質シ
リコンをそのチャネル部に用いた薄膜トランジスタに関
し、とくに、このような薄膜トランジスタを複数配列し
て回路を構成した薄膜トランジスタアレイおよび論理ゲ
ート装置に関する。

【０００２】また本発明は非単結晶の結晶質シリコンを
スイッチング素子に用いた液晶表示装置に関し、とくに
画素部、駆動部ともに絶縁性基板上に形成した液晶表示
素子に関する。

【０００３】

【従来の技術】

ＭＩＳ構造（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ：ＭＯＳ構造，ＭＮＯＳ構造等を
含む）の薄膜トランジスタは高集積化に適していること
などから、各種半導体メモリ素子、マイクロプロセッサ
などのＬＳＩ、ＶＬＳＩの構成素子として、また、パワ
ー素子、ＣＣＤ（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅ
ｖｉｃｅ）、高周波素子として幅広く用いられている。

【０００４】また薄膜トランジスタは、近年ＣＲＴに代
わる平面型表示装置として急速に普及している液晶表示
装置にも大量に用いられており、液晶表示装置の表示画
面を駆動する駆動回路を構成するスイッチング素子とし
て用いられる他、アクティブマトリックス型液晶表示装
置では、表示画面を構成する画素のスイッチング素子と
しても用いられている。

【０００５】（実施例；薄型・軽量であり、低電圧駆動
が可能で、更にカラー化も容易である等の特徴を有して
おり、近年、パーソナルコンピュータ、ワードプロセッ
サ、各種情報端末などの表示装置として幅広く利用され
ている。） 薄膜トランジスタを、キャリア走行層（活性層）の構成
材料から分類すると、非晶質シリコン（アモルファスシ
リコン：ａ−Ｓｉ）を用いたものと非単結晶の結晶質シ
リコン（多結晶（ポリ）シリコン：ｐ−Ｓｉ、または微
結晶シリコン：μｃ−Ｓｉ）を用いたものとに分類する
ことができる。ここで、非単結晶の結晶質シリコンには
いわゆる微結晶シリコン（μｃ−Ｓｉ）を含むものとす
る。非単結晶の結晶質シリコンからなる半導体膜は、ア
モルファスシリコンからなる半導体膜と比較してキャリ
アの移動度が１０倍から１００倍程度大きいという特徴
があり、スイッチング素子の構成材料として非常に優れ
た特性を有する。

【０００６】また非単結晶の結晶質シリコンを活性層に
用いた薄膜トランジスタは高速動作が可能なことから、
近年では、各種論理回路（例えばドミノ論理、ＣＭＯＳ
トランスミッションゲート回路）やこれらを用いたマル
チプレクサ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＣＣＤ、ＲＡ
Ｍ、さらに液晶表示装置の駆動回路などを構成するスイ
ッチング素子としても注目されている。特に、液晶表示
装置においては、画素部（画素アレイ）と、走査線信号
回路や信号線駆動回路などの周辺駆動回路とを同一の基
板上に形成する、いわゆる画素部・駆動回路部一体型の
液晶表示装置の研究・開発も精力的に行われている。

【０００７】さて、上述のようにｐ−ＳｉΤＦΤは優れ
た特性を有するが、このｐ−ＳｉΤＦΤにより、例えば
液晶表示装置のアレイ基板などの薄膜トランジスタアレ
イを作製するには解決しなければならない問題点が残さ
れている。

【０００８】例えば、透過型液晶表示装置をポリシリコ
ン薄膜トランジスタにより構成しようとすると、透明基
板上ヘポリシリコン薄膜トランジスタを形成することが
必要になる。このような透明基板としては、例えば石英
基板やガラス基板（例えば、Ｃｏｒｎｉｎｇ社製の１７
３７や７０５９等がその代表例）などがある。石英基板
を用いる場合には、例えばプロセスの到達温度が８００
℃程度の高温であっても特に問題はなく、プロセス温度
の制約を受けないという利点がある。しかしながら石英
基板のコストは高く、この石英基板コストが液晶表示装
置のコストにも大きく影響してしまう。石英基板に比べ
てガラス基板はコスト面では有利であるが、プロセス温
度に制約があるという問題点を有する。例えばガラス基
板を用いた場合には、高温での長時間プロセスにより基
板の反りを生じたり、あるいは基板が破損してしまうと
いう問題がある。したがって、長時間（数十分から数時
間程度）プロセス時の温度は６００℃以下、より好まし
くは４５０℃あるいは３５０℃以下に設定することが好
ましい。このような温度の制約を受けるプロセスはいく
つかあるが、そのなかでもポリシリコン半導体膜の形成
プロセスがポイントとなる。従来はアモルファスシリコ
ンの熱アニールによる固相成長による非単結晶の結晶質
シリコンの形成が一般的であったが、この方法はガラス
基板に対する熱的負荷が大きく適当な方法とはいえな
い。

【０００９】熱アニール法に替わる非単結晶の結晶質シ
リコン膜の形成方法として、エキシマレーザーアニール
法（ＥＬΑ法）がここ数年で広く採用されるようになっ
てきた。ＥＬＡ法ではＸｅＣｌ等の紫外光を発するエキ
シマレーザーを、ガラス基板上に形成された先駆膜であ
るアモルファスシリコン膜に照射し、アモルファスシリ
コンを瞬時溶融させて再結晶させることにより非単結晶
の結晶質シリコンを形成するという方法である。

【００１０】アモルファスシリコンが溶融する工程で
は、その温度は１３００〜１４００℃程度にまで上昇す
るが、その時間が１０^-9ｓｅｃ程度のオーダーでなされ
るために、基板への熱的負荷を小さく抑制することがで
きる。さらにＥＬＡ法による非単結晶の結晶質シリコン
膜形成プロセスでは、非単結晶の結晶質シリコンのグレ
イン内の結晶性が高く、またグレイン境界の特性も優れ
た半導体膜が得られる。このため、従来の非単結晶の結
晶質シリコン膜に比べてキャリアの移動度を向上し、ス
イッチング素子として優れた特性を有する半導体膜を提
供することができる。

【００１１】ところが、ＥＬＡ法によりポリシリコン膜
を形成して作成した薄膜トランジスタアレイは、キャリ
アの移動度や閾値電圧などの特性がばらついてしまうと
いう問題があった。このような特性のばらつきは、これ
らの薄膜トランジスタを用いて構成した例えば液晶表示
装置の画素アレイの駆動回路や、各種メモリ素子の駆動
回路、デコーダなどの薄膜トランジスタアレイ、論理ゲ
ート装置は、信号伝送に時間差を生じたりするなど、そ
の動作に深刻な影響を与えるという問題がある。

【００１２】

【発明が解決しようとする課題】本発明はこのような問
題を解決するためになされたものである。すなわち本発
明は、高性能で均一な特性を有する非単結晶の結晶質シ
リコン膜をチャネルに用いた薄膜トランジスタを提供す
ることを目的とする。また、本発明は高性能で均一な特
性を有する薄膜トランジスタからなる動作特性が均一で
高性能な論理ゲート装置を提供することを目的とする。

【００１３】また、本発明は高性能で均一な特性を有す
る薄膜トランジスタからなる動作特性が均一で高性能な
薄膜トランジスタアレイを提供することを目的とする。

【００１４】さらに本発明は、非単結晶の結晶質シリコ
ン膜をチャネルに用いた薄膜トランジスタにより画素部
と駆動部とを一体的に形成した液晶表示装置に適した、
高性能で特性の均一な薄膜トランジスタ、論理ゲート装
置または薄膜トランジスタアレイを提供することを目的
とする。

【００１５】

【課題を解決するための手段】このような課題を解決す
るために本発明の薄膜トランジスタ、論理ゲート装置、
薄膜トランジスタアレイは以下に説明するような構成を
備えている。

【００１６】請求項１に記載の本発明の薄膜トランジス
タは、非単結晶の結晶質シリコンからなり、第１の平均
粒径を有する第１の領域と、前記第１の平均粒径より小
さな第２の平均粒径を有する第２の領域とを備える半導
体膜と、前記半導体膜に接合され、前記第１の領域のみ
からなるパスを通って移動されるキャリアのソースおよ
びドレインとなるソース領域およびドレイン領域とを具
備することを特徴とする。

【００１７】すなわち、「半導体膜に接合され、前記第
１の領域のみからなるパスを通って移動されるキャリア
のソースおよびドレインとなるソース領域およびドレイ
ン領域」により、少なくとも、第１の領域のみを通って
ソース領域からドレイン領域までキャリアが移動でき
る。したがって、第２の領域を移動するキャリアが存在
してもよい。ソース電極、ドレイン電極も基本的には半
導体膜と同様に配列することになる。

【００１８】また、本発明の薄膜トランジスタは、第１
の平均粒径を有する非単結晶の結晶質シリコンからなる
第１の領域と、第１の平均粒径より小さな第２の平均粒
径を有する前記非単結晶の結晶質シリコンからなる第２
の領域とを有する半導体膜と、前記半導体膜と接合した
ソース領域と、前記半導体膜と前記ソース領域との接合
部との間に第１の領域が連続した部分が存在するように
前記半導体膜と接合したドレイン領域とを具備するよう
にしてもよい。

【００１９】請求項２に記載の本発明の論理ゲート装置
は、複数の薄膜トランジスタを具備する論理ゲート装置
において、前記複数の薄膜トランジスタそれぞれは、非
単結晶の結晶質シリコンからなり、第１の平均粒径を有
する第１の領域と、前記第１の平均粒径より小さな第２
の平均粒径を有する第２の領域とを備える半導体膜と、
前記半導体膜に接合され、前記第１の領域のみからなる
パスを通って移動されるキャリアのソースおよびドレイ
ンとなるソース領域およびドレイン領域とを有すること
を特徴とする。

【００２０】また本発明の論理ゲート装置は、非単結晶
の結晶質シリコンからなり、第１の平均粒径を有する第
１の領域と、第１の平均粒径より小さな第２の平均粒径
を有する第２の領域とを有する半導体膜を具備する複数
の薄膜トランジスタを有する論理ゲート装置において、
前記薄膜トランジスタは、前記半導体膜を移動するキャ
リアの移動方向が実質的に平行になるように前記半導体
膜と接合したソース領域およびドレイン領域を具備する
ようにしてもよい。

【００２１】さらに本発明の論理ゲート装置は、非単結
晶の結晶質シリコンからなり、第１の平均粒径を有する
第１の領域と、第１の平均粒径より小さな第２の平均粒
径を有する第２の領域とを有する半導体膜を具備する複
数の薄膜トランジスタを有する論理ゲート装置におい
て、この半導体膜の第１の領域のみを通ってキャリアが
移動できるように、かつ、前記キャリアの移動方向が実
質的に平行になるように前記半導体膜と接合したソース
領域およびドレイン領域を具備するようにしてもよい。
例えば、ソース・ドレイン領域の配列方向を、半導体膜
の第１の領域のみを通ってキャリアが移動できるような
方向に揃えて複数の薄膜トランジスタを形成するように
してもよい。

【００２２】ここで論理ゲート装置とは、複数の薄膜ト
ランジスタを組み合わせて構成した例えばＡＮＤ回路、
ＯＲ回路、ＮＡＮＤ回路、ＮＯＲ回路、Ｅｘ−ＯＲ回
路、Ｅｘ−ＮＯＲ回路、バッファ回路、インバータ回
路、およびこれらの複合論理回路（例えばシフトレジス
タ、ラッチ、デコーダ、センスアンプ、ＲＡＭ、ＲＯＭ
など）をいう。

【００２３】請求項３に記載の本発明の薄膜トランジス
タアレイは、非単結晶の結晶質シリコンからなり、第１
の平均粒径を有する第１の領域と、前記第１の平均粒径
より小さな第２の平均粒径を有する第２の領域とを備え
る半導体膜と、前記半導体膜に接合され、前記第１の領
域のみからなるパスを通って移動されるキャリアのソー
スおよびドレインとなるソース領域およびドレイン領域
とを有する薄膜トランジスタを複数具備することを特徴
とする。

【００２４】また本発明の薄膜トランジスタアレイは、
非単結晶の結晶質シリコンからなり、第１の平均粒径を
有する第１の領域と、第１の平均粒径より小さな第２の
平均粒径を有する第２の領域とを有する半導体膜と、こ
の半導体膜と接合したソース領域と、前記半導体膜と前
記ソース領域との接合部との間に第１の領域が連続した
部分が存在するように前記半導体膜と接合したドレイン
領域とを備えた薄膜トランジスタを複数具備し、前記複
数の薄膜トランジスタは、前記ソース領域と前記ドレイ
ン領域の配列方向が実質的にすべて平行になるように配
列するようにしてもよい。

【００２５】また、前記ソース領域と前記ドレイン領域
とを、前記半導体膜の第１の領域のみを通ってキャリア
が移動できるように配列するようにしてもよい。

【００２６】さらに、本発明の薄膜トランジスタアレイ
は、非単結晶の結晶質シリコンからなる半導体膜と接合
したソース領域およびドレイン領域とを有する薄膜トラ
ンジスタが前記絶縁性基板上に行列状に配設された薄膜
トランジスタアレイにおいて、前記薄膜トランジスタア
レイを構成する複数の薄膜トランジスタの前記半導体膜
は、第１の平均粒径を有する第１の領域と、第１の平均
粒径より小さな第２の平均粒径を有する第２の領域とを
有し、前記半導体膜と前記ソース領域および前記ドレイ
ン領域との接合領域の間には第１の領域が連続した部分
が存在するようにしてもよい。

【００２７】また本発明の薄膜トランジスタアレイは、
絶縁性基板と、この絶縁性基板の第１の領域に行列状に
配設され、非単結晶の結晶質シリコンからなる半導体膜
をチャネルに用いた第１の薄膜トランジスタと、前記絶
縁性基板の第１の領域に沿った第２の領域に、前記半導
体膜を具備し、この半導体膜を移動するキャリアの移動
方向が実質的に平行になるように配設された複数の第２
の薄膜トランジスタからなる第１の薄膜トランジスタの
駆動手段とを具備するようにしてもよい。

【００２８】ここで、本発明の薄膜トランジスタアレイ
は、例えば液晶表示素子の画素領域を構成する薄膜トラ
ンジスタアレイとこの画素領域の薄膜トランジスタアレ
イを駆動する駆動回路を構成する薄膜トランジスタアレ
イのように、複数の薄膜トランジスタアレイを組み合わ
せて形成される薄膜トランジスタアレイであってもよ
い。さらに駆動回路を構成する薄膜トランジスタアレイ
も、複数の薄膜トランジスタアレイから構成されていて
もよい。例えば絶縁性基板と、この絶縁性基板上に配設
され、非単結晶の結晶質シリコンからなる半導体膜をチ
ャネルに用いた第１の薄膜トランジスタと、前記絶縁性
基板上に配設され、前記半導体膜をチャネルに用い、こ
のチャネルを移動するキャリアの移動方向が実質的に平
行になるように配設された複数の第２の薄膜トランジス
タからなる論理ゲートを有する第１の薄膜トランジスタ
の駆動手段とを具備するようにしてもよい。請求項４に
記載の本発明の薄膜トランジスタアレイは、略矩形の基
板に非晶質シリコン膜を形成する工程と、前記非晶質シ
リコン膜が再結晶化して非単結晶の結晶質シリコン膜が
形成されるように、前記基板の短辺と平行な線状の焦点
を結ぶレーザー光を前記非晶質シリコン膜に照射し、前
記基板の長辺と平行に走査する工程と、ソース領域とド
レイン領域とが前記基板の短辺と実質的に平行な方向に
配列して前記非単結晶の結晶質シリコン膜と接合するよ
うに、前記基板上に薄膜トランジスタを形成する工程と
を有する方法により製造したことを特徴とする。 例え
ば、このような薄膜トランジスタアレイの製造方法とし
ては、矩形の基板上に非晶質シリコン膜を形成する工程
と、前記非晶質シリコン膜が再結晶化して非単結晶の結
晶質シリコン膜が形成されるように、前記基板の短辺と
平行な線状の焦点を結ぶレーザー光を前記非晶質シリコ
ン膜に照射し、前記基板の長辺と平行に走査する工程
と、チャネルの方向が前記基板の短辺と実質的に平行に
なるように、前記基板上に薄膜トランジスタを形成する
工程とを有するようにすればよい。

【００２９】また、本発明の薄膜トランジスタアレイ
は、矩形の基板に非晶質シリコン膜を形成する工程と、
前記非晶質シリコン膜が再結晶化して非単結晶の結晶質
シリコン膜が形成されるように、前記基板の短辺と平行
な線状の焦点を結ぶレーザー光を前記非晶質シリコン膜
に照射し、前記基板の長辺と平行に走査する工程と、ソ
ース領域とドレイン領域とが前記基板の短辺と実質的に
平行な方向に配列して前記非単結晶の結晶質シリコン膜
と接合するように、前記基板上に薄膜トランジスタを形
成する工程とを有する方法により製造され、前記形成さ
れた薄膜トランジスタは、第１の平均粒径を有する第１
の領域と、前記第１の平均粒径より小さな第２の平均粒
径を有する第２の領域とを備える半導体膜として、前記
非単結晶の結晶質シリコン膜を有し、前記半導体膜に接
合され、前記第１の領域のみからなるパスを通って移動
されるキャリアのソースおよびドレインとなるソース領
域およびドレイン領域として、前記ソース領域および前
記ドレイン領域を有することを特徴とする。

【００３０】さらに、本発明の薄膜トランジスタアレイ
は、矩形の基板に非晶質シリコン膜を形成する工程と、
前記非晶質シリコン膜が再結晶化して第１の平均粒径を
有する第１の領域と、第１の平均粒径より小さな第２の
平均粒径を有する第２の領域とを有する非単結晶の結晶
質シリコン膜が形成されるように、前記基板の短辺と平
行な線状の焦点を結ぶレーザー光を前記非晶質シリコン
膜に照射し、前記基板の長辺と平行に走査する工程と、
ソース領域とドレイン領域とを前記非単結晶の結晶質シ
リコン膜の第１の領域のみを通ってキャリアが移動でき
るように、かつ、前記ソース領域と前記ドレイン領域と
が前記基板の短辺と実質的に平行な方向に配列して前記
非単結晶の結晶質シリコン膜と接合するように、前記基
板上に薄膜トランジスタを形成する工程とを有する方法
により製造したことを特徴とする。 ここでエキシマー
レーザーアニール法による非単結晶の結晶質シリコン膜
の形成について概略的に説明する。

【００３１】前述したように、非単結晶の結晶質シリコ
ンをチャネルに用いた薄膜トランジスタの製造において
は、低温プロセスでアモルファスシリコンを結晶化する
ことが生産性の点からは重要であり、その方法としては
エキシマレーザーを用いたＥＬΑ法が適している。しか
しながら、ＥＬＡ法によりアモルファスシリコンの結晶
化を行うためには、約２００〜約４００ｍＪ／ｃｍ² 程
度の高いエネルギー密度を有するレーザー光を照射する
ことが必要となる。

【００３２】その一方で、より大きな基板（マザーガラ
ス）に、一度に多数の薄膜トランジスタを形成する方が
生産性は高くなる。また、特に液晶表示素子のアレイ基
板等を作製する際には、生産性を向上するというだけで
なく大きな表示画面を得るためにも大規模な薄膜トラン
ジスタアレイを形成する必要がある。例えば液晶表示装
置のアレイ基板を製造する際には、母基板（マザーガラ
ス）上に一度に複数のアレイ基板を形成するいわゆる多
面取りが行なわれており、例えば４００×５００ｍｍ程
度、あるいはこれよりも大きな母基板が用いられてい
る。

【００３３】したがって、このような大きな面積を有す
る母基板全体をアニーリングするには、高いエネルギー
密度を大きな面積に照射できるような極めて強力なレー
ザー光源を用いるか、何らかの方法でレーザー光を集光
して必要なエネルギー密度を保持した状態で先駆膜であ
るアモルファスシリコン膜を走査するようにすればよ
い。現状では基板全体を一括照射してアニーリングする
ことは非常に困難であり、したがって何らかの方法でレ
ーザー光を集光し、必要なエネルギー密度を保持した状
態で走査してアニーリングを行なうことが必要となる。
あるいは複数のレーザー光源を組み合わせて走査するこ
とにより必要なエネルギー密度（例えば約３００〜４０
０ｍＪ／ｃｍ² ・ｐｕｌｓｅ）と照射面積とをかせぐよ
うにしてもよい。

【００３４】レーザー光の集光形状としては、例えばレ
ーザー光を点状に集光するスポットビームや線状に集光
するラインビームなどがある。図１（ａ）はラインビー
ム１１によりアモルファスシリコン膜を形成した母基板
１２を走査したときの様子を模式的に示す図であり、図
１（ｂ）はスポットビーム１３によりアモルファスシリ
コン膜を形成した母基板１２を走査したときの様子を模
式的に示す図である。ラインビームを用いた方がスルー
プット的に有利であり生産性が高いだけでなく、より先
駆膜に対してより均一に照射を行うことができる。

【００３５】ラインビームによる先駆膜の照射面の形状
としては、ビームの長尺方向はできるだけ長くしたほう
が走査回数を減少させることができる。ビームの長尺方
向の長さが母基板の１辺よりも長ければ１回の走査で、
ビームの長尺方向の長さが母基板の１辺の半分であれば
２回の走査で母基板全体をカバーすることができる。と
ころで前述したように、アモルファスシリコン膜の結晶
化に必要なエネルギー密度を確保するためには、レーザ
ービームの長尺方向の長さを長くするにしたがって、ビ
ームの短尺方向の長さは短くする必要がある。例えば、
現状では２００ｍｍ×０．５ｍｍ程度の照射面（焦点）
を有するラインビームを用いるのが一般的である。ＥＬ
Α法によるアモルファスシリコン膜の結晶化は、レーザ
ー光による加熱による瞬時溶融過程に基づいているが、
上述のように焦点の縦横比が極端に異なるレーザービー
ムを用いる場合、レーザービームの線状の焦点の長尺方
向と短尺方向とで熱分布あるいは熱の逃げが異なること
になる。このようなレーザービームの不均一性は得られ
るポリシリコンの結晶性にも反映されることがわかっ
た。

【００３６】図２および図３は発明者が実際にＥＬＡ法
により形成してセコエッチングした非単結晶の結晶質シ
リコン膜の結晶の様子を示す電子顕微鏡写真（ＳＥＭ
像）である。写真に示されているように、ＥＬＡ法によ
り形成された非単結晶の結晶質シリコン膜には粗粒の領
域と細粒の領域とが形成されていることがわかる。ま
た、図４は結晶粒径の大きな領域と結晶粒径の小さな領
域の分布と、レーザービームの照射方向及び走査方向と
の関係を模式的に示す図である。図２、図３の電子顕微
鏡写真に示した非単結晶の結晶質シリコン膜とも、照射
したレーザービームの長尺方向に沿っては均一で比較的
大きな結晶が形成され、これと交互に結晶径の小さい領
域が形成されていることがわかる。このようにＥＬΑ時
のレーザービームの長尺方向と、走査方向との関係で、
形成される半導体膜を構成する非単結晶の結晶質シリコ
ンの結晶の粒径分布は異なったものとなっている。

【００３７】図２および図３に例示した非単結晶の結晶
質シリコン膜のＳＥＭ像では、大粒径領域でのポリシリ
コンの結晶の平均粒径は約２００ｎｍ程度、小粒径領域
の平均粒径は約４０〜５０ｎｍであり、小粒径領域を構
成する結晶の平均粒径は大粒径領域の１／１０程度のオ
ーダーであった。

【００３８】発明者はこのようにチャネルとなる半導体
膜を構成する非単結晶の結晶質シリコンの結晶粒径の違
いにあると、粗粒の領域と細粒の領域でキャリアの移動
度が相違し、薄膜トランジスタの特性が違ってくる原因
の一つになることを見出だした。

【００３９】すなわち、薄膜トランジスタのチャネル長
方向、つまりキャリアの走行方向がビームの焦点の長尺
方向と垂直な方向の場合、キャリアの走行経路が結晶粒
径の小さい領域により遮られることになるため、キャリ
アの移動度は小さくなってしまう。一方、チャネル内の
キャリアの走行方向とビームの焦点の長尺方向とが平行
な場合には、結晶粒径の小さい領域は、ソース・ドレイ
ンの配列方向と平行に存在することになる。この場合、
キャリアは結晶粒径の大きい領域を選択的に動き結晶粒
径の小さな領域を横切る必要がないため、薄膜トランジ
スタ全体で見た場合のキャリア移動度には顕著な影響を
与えることはない。

【００４０】本発明の薄膜トランジスタはこのような知
見に基づいたものであり、非単結晶の結晶質シリコンか
らなり、平均粒径の大きい領域（第１の領域）と、これ
よりも平均粒径の小さな領域（第２の領域）とを有する
半導体膜の、平均粒径が大きい領域、すなわちキャリア
の移動度が大きい領域のみを通ってキャリアがソース・
ドレイン間を移動できるように配設したソース電極およ
びドレイン電極とを具備したものである。例えば半導体
膜とソース電極・ドレイン電極との接合部との間に粗粒
の領域が連続した部分が存在するように薄膜トランジス
タを形成するようにすればよい。

【００４１】図５は薄膜トランジスタを構成する非単結
晶の結晶質シリコンからなる半導体膜の粒径分布の様子
と、この半導体膜と接合するソース電極・ドレイン電極
の位置関係を概略的に示す図である。図５（ａ）は本発
明の薄膜トランジスタにおける非単結晶の結晶質シリコ
ン膜の粒径分布とチャネル方向（ソース・ドレイン方
向）を示し、図５（ｂ）は従来の１例を示す。このよう
に本発明では、薄膜トランジスタのチャネル方向（半導
体膜と接合するソース電極・ドレイン電極の配列方向）
を、チャネルを構成する非単結晶の結晶質シリコン結晶
の粒径分布の異方性を考慮して配設し、半導体膜の異方
性に起因する問題を回避している。

【００４２】そして、複数の薄膜トランジスタから構成
される例えば論理ゲート装置や、また例えば液晶表示装
置のアレイ基板の画素を形成する画素アレイなどの薄膜
トランジスタアレイを上述のような本発明の薄膜トラン
ジスタにより構成すれば、動作特性が均一になる。

【００４３】図６は、本発明の薄膜トランジスタアレイ
を模式的に示す図であり、複数の薄膜トランジスタの、
非単結晶の結晶質シリコンの粒径分布に異方性を有する
チャネル領域と、ソース・ドレイン領域との配列の関係
を示している。また、図７は従来の薄膜トランジスタア
レイを模式的に示す図である。従来のように半導体膜の
チャネル領域を構成する非単結晶の結晶質シリコン膜の
粒径分布の異方性と、ソース・ドレイン電極の配列方向
（すなわちチャネル方向）とを最適化せずに複数の薄膜
トランジスタを配列して論理ゲートやその他の薄膜トラ
ンジスタアレイを構成した場合には、ソース・ドレイン
間に移動度の大きい領域が連続して存在する薄膜トラン
ジスタ１４と、ソース・ドレイン間を遮る移動度の小さ
い領域を有する薄膜トランジスタ１５とが形成されてし
まう。さらに複数の薄膜トランジスタ間で移動度が大き
くばらついてしまうため、薄膜トランジスタアレイ全体
としての動作特性を低下させることになる。

【００４４】これに対して本発明においては、粒径分布
に異方性を有する非単結晶の結晶質シリコンからなる半
導体膜のチャネル領域に対する、ソース・ドレイン電極
の配列方向を、この移動度の大きな領域のみを通ってキ
ャリアが移動できるように揃えて、複数の薄膜トランジ
スタを形成しているため、所定の薄膜トランジスタアレ
イを構成するすべての薄膜トランジスタにおいて、キャ
リアは移動度の小さい結晶粒径の小さな領域に遮られる
ことなくソース・ドレイン間を移動することができる。
したがって、所定の薄膜トランジスタアレイを構成する
すべての薄膜トランジスタにおいてキャリア移動度が小
さく、かつ複数の薄膜トランジスタ間での特性のばらつ
きが極めて小さな高性能な薄膜トランジスタアレイとな
る。

【００４５】非単結晶の結晶質シリコン膜をチャネルに
用いた薄膜トランジスタは、前述のようにそのキャリア
移動度が大きいことから、駆動回路と画素アレイとを一
体的にアレイ基板上に形成した画素部駆動部一体型の液
晶表示装置に関する応用についても注目されている。こ
のような液晶表示装置は駆動能力が高いだけでなく、生
産性の点でも大きな利点を有する。

【００４６】図８は駆動回路一体型の液晶表示装置のア
レイ基板の構成の１例を概略的に示す図である。このア
レイ基板２１は、画素領域２２と、この周囲に走査線駆
動回路２３および信号線駆動回路２４とが一体的に形成
されている。画素領域２２はマトリクス状に配設された
画素２５からなっており、画素２５には図示しない画素
電極とこの画素電極と接続した薄膜トランジスタ２６な
どのスイッチング素子からなっており、薄膜トランジス
タ２６のゲート電極は走査線２７に、ドレイン電極は信
号線２８に接続されている。走査線駆動回路２３により
所定の画素電極に接続した薄膜トランジスタ２６をオン
状態にし、このとき信号線駆動回路２４により所定の信
号線２８に印加された表示信号電圧がソース・ドレイン
電極を通じて画素電極に印加される。各画素電極は対向
電極２９との間に液晶層３０を挟持しており、画素電極
に印加された表示信号電圧に応じて液晶分子の配向状
態、相状態などを変化させて光の変調を行うことにより
表示を行なう。

【００４７】走査線駆動回路、信号線駆動回路等を構成
する薄膜トランジスタの特性としては大きい移動度を有
することが必須である。なぜなら複数段のシフトレジス
タなどの論理回路を介して信号を伝達していくに際し
て、移動度の低い薄膜トランジスタが存在するとそこで
信号の遅れが生じ、信号伝送が均一に行なわれず、十分
な駆動能力を得ることができないからである。

【００４８】本発明の薄膜トランジスタは、前述のよう
に非単結晶の結晶質シリコンからなる半導体膜内の結晶
粒径の分布とソース・ドレイン電極の配列位置に注目し
て、複数の薄膜トランジスタの特性を均一にしたもので
ある。したがって、このような本発明の薄膜トランジス
タを用いて例えば論理ゲート装置、薄膜トランジスタア
レイなどを構成することにより、非単結晶の結晶質シリ
コンからなる半導体膜を用いた薄膜トランジスタのスイ
ッチング特性が向上するとともにスイッチング特性が均
一になる。

【００４９】例えばシフトレジスタは複数段のＮＡＮＤ
回路とインバータ回路により構成することができる。そ
して例えばＮＡＮＤ回路などの論理ゲートを構成する薄
膜トランジスタアレイを、チャネル方向が前述のような
移動度の大きな方向に揃えて構成することにより、その
論理ゲート回路の動作特性の均一性が向上する。シフト
レジスタを構成する全ての薄膜トランジスタのチャネル
方向を、チャネル領域の非単結晶の結晶質シリコン膜の
結晶粒径の大きな移動度が大きい領域のみをたどってキ
ャリアがソース・ドレイン電極間を移動できるような方
向に揃えて形成することがより好適であるが、動作を律
速する部分を構成する薄膜トランジスタのチャネル方向
のみを揃えるようにしてもよい。

【００５０】また、液晶表示素子のアレイ基板などの場
合には、シフトレジスタを含む駆動回路および画素領域
全体を、チャネル方向を揃えた薄膜トランジスタにより
形成することが最も好適であるが、例えば駆動回路のみ
をチャネル方向の揃った薄膜トランジスタアレイにより
形成するようにしてもよいし、駆動回路の所定の部分
（例えばシフトレジスタや、シフトレジスタを構成する
ＮＡＮＤ回路などの論理ゲート）のみをチャネル方向の
揃った薄膜トランジスタアレイにより形成するようにし
てもよい。

【００５１】このように本発明においては、複数の薄膜
トランジスタにより論理ゲート装置やその他の薄膜トラ
ンジスタアレイを構成する際に、チャネル方向を揃える
ことにより、チャネル領域内の非単結晶の結晶質シリコ
ンの結晶粒径の不均一さに起因する薄膜トランジスタの
特性の低下を解決している。

【００５２】すなわち、各種半導体メモリ素子の駆動回
路、液晶表示装置の駆動回路、または液晶表示装置の画
素領域を形成する薄膜トランジスタアレイなどを、その
チャネル方向を移動度の大きい大粒径領域のみを通って
キャリアが移動できるように揃えて構成することによ
り、スイッチング特性を均一にすることができる。半導
体膜と接合するソース電極およびドレイン電極を、間に
接合領域の間に移動度の大きい大粒径領域が連続した部
分が存在するように配設するようにしてもよい。さて、
ここまでは、非単結晶の結晶質シリコン膜の結晶粒径分
布の不均一性に起因する問題を解決するための手段につ
いて説明してきたが、つぎに、各種成膜工程、脱水素工
程、酸化膜のデンシファイ工程、不純物の活性化工程等
の熱的負荷に起因して（母）基板に生じる応力の半導体
膜に対する影響について説明する。 母基板あるいは、
この母基板から１枚乃至は複数枚のアレイ基板を取り出
したときのガラス基板などの絶縁性基板の形状は長方形
が一般である。これは、人間の視覚の特性から適当とさ
れる形状が矩形とされるからであり、またこれに基づい
て母基板の形状もある程度決まってくるからである。

【００５３】このような等方的でない母基板（多面取り
でなくともよい）を前提とした場合、ＥＬＡ法のような
低温プロセスといえどもその熱的負荷に起因して基板に
生じる応力もやはり等方的でなくなる。その結果、母基
板の短辺方向と長辺方向とでは、母基板上に形成された
半導体膜は非等方的にストレスを受けるため、半導体膜
の特性にも異方性が生じることになる。

【００５４】このような半導体膜へかかる応力の異方性
によっても薄膜トランジスタ（アレイ）の特性にはばら
つきが生じる。発明者は結晶粒径がほぼ同等の領域に薄
膜トランジスタを形成した際、そのチャネル長方向を母
基板の長辺と平行方向にした場合と垂直方向にした場合
とで、この薄膜トランジスタのキャリア移動度に違いが
あることを見出した。

【００５５】例えば発明者がｎ−ｃｈａｎｎｅｌトラン
ジスタを実際に作成してその移動度を比較した場合、チ
ャネル長方向が母基板の長辺と平行な方向の場合の移動
度は１０３ｃｍ² ／Ｖｓ（平均）、チャネル長方向が母
基板の長辺と垂直方向の場合には１３２ｃｍ² ／Ｖｓ
（平均）であった。

【００５６】熱に起因した生じる応力の大きさは、基板
の反りあるいはシュリンク（縮み）から見積もることが
できる。発明者の測定した結果では、大きさ３００ｍｍ
×４００ｍｍ、厚さ１．１ｍｍのＮＡ３５基板を用いて
ＥＬＡ法により非単結晶の結晶質シリコン膜を形成した
基板に、脱水素工程、酸化膜のデンシファイ工程、不純
物の活性化工程等の熱的負荷により生じる縮みは、４５
０℃プロセスの場合、長辺方向で０ｐｐｍ、短辺方向で
３ｐｐｍ、また５００℃プロセスの場合、長辺方向で３
ｐｐｍ、短辺方向で６ｐｐｍとなっており、生じる応力
に異方性があることがわかった。

【００５７】このような応力は、半導体膜では主として
非単結晶の結晶質シリコンの結晶粒界（ｇｒａｉｎ ｂ
ｏｕｎａｒｙ）で吸収されることになるが、この結晶粒
界領域はアモルファス状態となっており、半導体膜に作
用する応力とアモルファスシリコンの性質との相関が問
題となる。一般に、欠陥密度の小さな、良質なアモルフ
ァスシリコンは大きな内部応力（圧縮応力）を含んでい
る。したがって、外部から加わる圧縮応力を積極的に利
用することによって、非単結晶の結晶質シリコンの結晶
粒界に欠陥密度の小さい良好なアモルファスシリコンを
形成することができる。例えば線状の焦点を有するレー
ザービームの長尺方向を、母基板の短尺方向と平行に照
射し、母基板の長尺方向と平行に走査する場合、母基板
の短尺方向と平行に作用する応力が大きい。つまり、熱
負荷により生じた前述した基板の縮みにより生じる基板
の短辺方向の応力により、非単結晶の結晶質シリコンの
結晶粒界のアモルファスシリコンを良質な状態に形成す
ることができる。このような非単結晶の結晶質シリコン
膜は、結晶粒界のアモルファスシリコンの欠陥密度が小
さく、したがってポテンシャル障壁が小さくなり、キャ
リアの移動度を向上することができる。

【００５８】このように本発明においては、薄膜トラン
ジスタの特性を向上するとともに、より特性を均一化す
るために、複数の薄膜トランジスタを配列した薄膜トラ
ンジスタアレイを、チャネル方向（ソース・ドレイン方
向）をチャネル領域を構成する非単結晶の結晶質シリコ
ン膜の粒径の不均一さの影響が積極的に排除されるよう
に揃えて、また、母基板に生じる応力により非単結晶の
結晶質シリコンの粒界のアモルファスシリコンの欠陥密
度が低減するように薄膜トランジスタのチャネル方向を
揃えて形成したものである。

【００５９】薄膜トランジスタの特性の均一性を向上す
る目的からは、ドライバ回路を構成する薄膜トランジス
タアレイ（複数の論理ゲート装置を含む）および表示領
域を構成する薄膜トランジスタアレイのチャネル方向を
すべて揃えて形成することが好適である。

【００６０】画素領域の薄膜トランジスタアレイとドラ
イバ回路を構成する薄膜トランジスタアレイとでは使用
目的が異なるため、そのスペックも異なる場合もあり、
例えばドライバ回路の薄膜トランジスタアレイを構成す
る薄膜トランジスタが移動度重視であるのに対し、画素
領域を構成する薄膜トランジスタはリーク電流（ＯＦＦ
電流）が問題となる。リーク電流が大きいと、画素に書
き込まれた表示信号の保持特性が劣化してしまう。いず
れにせよ初期特性の均一性は高性能の液晶表示装置を得
る上で重要であり、また反射型液晶表示装置の場合には
光照射によるリークを考慮しなくともよいから移動度の
向上、特性の均一化は極めて重要である。

【００６１】また、薄膜トランジスタの特性の向上とい
う観点からは、先に述べたようにレーザービーム形状、
および照射する母基板に対するビームの線状の焦点の向
きが重要である。前述のように、ビームの長尺方向には
大粒径の均一な非単結晶の結晶質シリコンの結晶粒か形
成され移動度が大きくなる。したがって、チャネル長方
向と照射するレーザービームの長尺方向とをほぼ平行に
設定することが重要となる。

【００６２】また母基板形状と、ＥＬＡプロセスにより
母基板へ作用する熱的負荷に起因したストレスとの関係
に対する配慮も必要である。母基板面内でのストレス分
布を考えると、短辺方向に対するストレスの効果が大き
いことから、母基板の短辺方向と薄膜トランジスタのソ
ース・ドレインの配列方向をほぼ平行に設定すれば、外
部ストレスにより非単結晶の結晶質シリコンの結晶粒界
のアモルファスシリコンの欠陥密度が低減し、キャリア
の移動度はより向上する。したがって、例えばチャネル
長方向と母基板の短辺方向とを一致させるなどして、応
力の作用する方向と薄膜トランジスタのチャネル方向と
を垂直にすることが好適である。

【００６３】以上のような構成を備えることにより、本
発明の薄膜トランジスタ、論理ゲート装置、薄膜トラン
ジスタアレイにおいては、照射するレーザービームの長
尺方向と母基板の短辺方向とをほぼ平行にし、かつ薄膜
トランジスタのチャネル方向をレーザービームの長尺方
向とほぼ平行にすることにより、優れた特性を有し、か
つ特性の均一な薄膜トランジスタを、高い生産性で製造
することができる。

【００６４】また、複数の薄膜トランジスタのチャネル
長方向を揃えて形成することにより、複数の薄膜トラン
ジスタの特性がより均一化する。例えば液晶表示装置に
おいては、薄膜トランジスタアレイのチャネル方向を揃
えることにより、薄膜トランジスタの特性を均一にする
ことにより、表示画像のむらが抑制される。

【００６５】また薄膜トランジスタのスイッチング特性
の向上を図るためには、薄膜トランジスタのチャネル方
向を移動度が大きい方向に揃えるようにすればよい。例
えば、ＥＬＡ法による結晶化の際に用いるラインビーム
の長尺方向と薄膜トランジスタのチャネル長方向を揃
え、かつ、母基板の短辺方向と薄膜トランジスタのチャ
ネル長方向とを揃えるようにしてもよい。

【００６６】本発明によれば、非単結晶の結晶質シリコ
ン膜をチャネル部に用いた薄膜トランジスタを用いた液
晶表示装置などにおいて、画素領域および駆動回路に用
いられている薄膜トランジスタのチャネル長方向を平行
に揃えることにより、またその方向をラインビームを用
いたＥＬΑ法で結晶化したときの長尺方向であること、
あるいは母基板の短辺方向と一致することにより、基板
面内での薄膜トランジスタの特性の均一化を実現し、さ
らには高移動度を実現した薄膜トランジスタアレイをも
った液晶表示装置を得ることができる。さらに、液晶表
示装置のアレイ基板の製造工程において、ΕＬＡのビー
ム長尺方向と基板の短辺方向とを一致させ、この方向と
平行に薄膜トランジスタのチャネル長方向をほぼ一致さ
せて形成することで、高性能で生産性の高いトランジス
タを得ることができる。

【００６７】

【発明の実施の形態】以下、本発明についてさらに詳細
に説明する。

【００６８】（実施形態１）まず、結晶粒径分布が不均
一な非単結晶の結晶質シリコン膜をチャネルに用いた薄
膜トランジスタの、チャネル方向と特性のばらつきとの
関係について説明する。

【００６９】薄膜トランジスタの形成プロセスの概要は
以下の通りである。なお、ここではコプラナ型の薄膜ト
ランジスタを例として取り上げて説明するが、本発明は
これに限定されることはなく、例えば逆スタガ型の薄膜
トランジスタなど他の型の薄膜トランジスタに適用する
ことができる。つまり、非単結晶の結晶質シリコン膜を
チャネル半導体膜として備える薄膜トランジスタであれ
ば全く同様に適用することができる。

【００７０】絶縁性基板には厚さ約１．１ｍｍ、大きさ
約３００×４００ｍｍのＮΑ３５を用いた。この絶縁性
基板上に、ＳｉＯ₂ （ＳｉＯx ）アンダーコート層を形
成し、この上に、厚さ約５０ｎｍのアモルファスシリコ
ン膜を形成し、約５００℃での脱水素を行った。アモル
ファスシリコン膜の堆積は、例えばＬＰＣＶＤ法、ＰＣ
ＶＤ法あるいはスパッタ法などにより形成するようにす
ればよい。

【００７１】図９はＥＬＡ法によるアモルファスシリコ
ン膜の結晶化の様子を模式的に示す図である。上述のよ
うに基板３１上に形成したアモルファスシリコン膜を先
駆膜としてＥＬＡ法により結晶化を行った。加熱光源と
しては、波長３０８ｎｍのΧｅＣｌエキシマレーザーを
用い、長さ約１７０×幅０．４ｍｍの線状の焦点３２を
結ぶようなビーム形状で９０％オーバーラップで照射し
た。形成された非単結晶の結晶質シリコン膜は図２、図
３に示したようにビームの走査方向に沿って結晶粒径の
大きな部分と小さな部分が不均一に分布していた。

【００７２】形成した非単結晶の結晶質シリコンからな
る半導体膜をパターニングして、厚さ約１００ｎｍゲー
ト酸化膜を形成し、さらに約５００℃でのデンシファイ
（緻密化）を行なった。ついでゲート電極を形成し、こ
のゲート電極をマスクとして自己整合的にイオンドーピ
ング法によりソース・ドレインコンタクト領域を形成し
た。さらに層間絶縁膜形成し、コンタクトホールを形成
して、半導体膜のソース・ドレイン領域と接合したソー
ス・ドレイン電極および配線を形成して基板上にｎ−ｃ
ｈａｎｎｅｌの薄膜トランジスタアレイを形成した。形
成した非単結晶の結晶質シリコン膜には水素化処理を行
なった。なお、ソース・ドレイン領域の活性化は自己活
性化を用いており、プロセスを通しての最高温度は５０
０℃であった。

【００７３】また、形成した薄膜トランジスタの形状は
（チャネル幅）／（チャネル長）＝１０／１０（μｍ）
でほぼ一定となるようにしたが、チャネル長方向（ソー
ス・ドレイン方向）を、照射したレーザービームの長尺
方向と平行に設定した薄膜トランジスタと、垂直方向に
設定したものの２種類を作成した。

【００７４】図１０は、チャネル方向の異なる２種類の
薄膜トランジスタの電界効果移動度を測定した結果を示
す図である。

【００７５】チャネル方向（ソース・ドレイン方向）を
ビームの長尺方向と平行にした本発明の薄膜トランジス
タ（アレイ）では、移動度は約１２０〜１４０ｃｍ² ／
Ｖｓの範囲内に収束しており、均一で高い移動度が実現
されている。一方、チャネル方向をビームの長尺方向と
垂直に設定した場合は移動度は大きくばらついており、
最高値は１３０ｃｍ² ／Ｖｓ程度が得られているが、小
さい場合には２０ｃｍ² ／Ｖｓ程度の移動度しか得られ
ていないことがわかる。

【００７６】移動度が極端に小さい薄膜トランジスタに
ついて、そのチャネル領域をセコエッチングして得られ
たＦＥ−ＳＥΜ像を観察したところ、図５（ｂ）に示し
たように、粒径が小さい領域がソース・ドレイン間に存
在しているという特徴が見られた。キャリアはこの小粒
径領域を超えなければならず、この小粒径領域が移動度
を律速していることになる。

【００７７】図１１は、チャネル長を５０μｍに設定し
て同様に形成した薄膜トランジスタについて同様の測定
を行った結果を示す図である。チャネル方向をビームの
長尺方向と平行にした本発明の薄膜トランジスタ（アレ
イ）では、図１０に示した結果とほぼ同様の傾向を示し
ている。これに対しチャネル方向をビームの長尺方向と
垂直に設定した場合は、小さな移動度を有する薄膜トラ
ンジスタの頻度が増大している。これは、チャネル長が
大きくなることで、小粒径領域がソース・ドレイン間を
形成されキャリアの移動を遮る確率が大きくなるためで
ある。

【００７８】（実施形態２）つぎに、基板に生じる応力
と薄膜トランジスタの特性との関係について説明する。
薄膜トランジスタの形成プロセスは実施形態１とほぼ同
様であるが、ここでは活性化工程として熱活性化を用い
た。活性化時の温度を４００℃、５００℃、６００℃
（３時間）に設定してそれぞれ薄膜トランジスタアレイ
を作成した。薄膜トランジスタは（チャネル幅／チャネ
ル長）＝（１０μｍ／１０μｍ）に設定して作成した。
なお、作成した薄膜トランジスタアレイのうち、ソース
・ドレイン間に非単結晶の結晶質シリコンの結晶粒径の
大きい領域が連続して存在する薄膜トランジスタに限っ
てその特性の評価を評価した。

【００７９】図１２は、各プロセス温度（活性化温度）
と、基板の短辺方向および長辺方向のシュリンクの大き
さとの関係を示すグラフである。図１２中、黒丸は短辺
方向のシュリンクを示し、白丸は長辺方向のシュリンク
を示している。４００℃の場合には基板の短辺方向のシ
ュリンクは５ｐｐｍであるが、５００℃では６ｐｐｍ、
６００℃では２０ｐｐｍと、プロセス温度の上昇に伴っ
て、基板のシュリンクが増大していることがわかる。た
だし、約４００℃活性化プロセスの場合でも、約５００
℃の脱水素工程、デンシファイ工程は含まれるものとす
る。一方、白丸で示した長辺方向のシュリンクは、プロ
セス温度に依存していないことがわかる。

【００８０】図１３は、プロセス温度と、薄膜トランジ
スタの電界効果移動度（各１０点測定）との相関関係を
示す図である。プロセス温度の上昇に伴いキャリアの移
動度が増大していることがわかる。これは、プロセス温
度の上昇に対応してより大きな圧縮応力が半導体膜に加
わり、非単結晶の結晶質シリコンの結晶粒界のアモルフ
ァスシリコンの欠陥密度が低減しているためであると考
えられる。

【００８１】したがって、例えば液晶表示装置のアレイ
基板を製造する際などに、母基板の短辺とほぼ平行な線
状の焦点領域を有するレーザービームを母基板の長辺方
向に走査して、非単結晶の結晶質シリコン膜を形成し、
母基板の短辺とほぼ平行なチャネル方向を有する薄膜ト
ランジスタアレイを形成することにより、非単結晶の結
晶質シリコンの結晶粒界のアモルファスシリコンの欠陥
密度が低減し、よりスイッチング特性の向上した薄膜ト
ランジスタアレイを提供することができる。

【００８２】図１４は、母基板３１と、この母基板３１
に形成するアレイ基板３３、および各アレイ基板３３に
形成する図示しない薄膜トランジスタのチャネル方向と
の関係を模式的に示す図である。母基板から取り出すア
レイ基板の枚数によっては、アレイ基板の短辺と、薄膜
トランジスタアレイのチャネル方向が変化するが、どの
場合でも照射するレーザービームの長尺方向と薄膜トラ
ンジスタのチャネル方向とを合わせるようにすればよ
い。

【００８３】（実施形態３）図１５は画素部と駆動部と
が一体的に形成された液晶表示装置のアレイ基板３３の
構成を模式的に示す図である。このアレイ基板３３は、
画素部３４およびＸ−ドライバ３５ａとＹ−ドライバ３
５ｂとからなる駆動回路部３５とが１枚の絶縁性基板上
に一体的に形成されており、画素部を構成する図示しな
い薄膜トランジスタアレイも、駆動回路部を構成する図
示しない薄膜トランジスタアレイも、非単結晶の結晶質
シリコンからなる半導体膜をチャネルに用いた薄膜トラ
ンジスタから構成されている。

【００８４】図１６はＸ−ドライバの構成の１例を概略
的に示すブロック図であり、図１７はこのＸ−ドライバ
の構成の１例を概略的に示す回路図である。

【００８５】このＸ−ドライバはシフトレジスタ４１、
検査回路４２、バッファ回路４３、アナログスイッチ４
４の４段構成となっている。このうち、高速動作、つま
り移動度に対する要求が最も厳しいのはシフトレジスタ
４１である。このシフトレジスタ４１はＣＭＯＳインバ
ータ回路４５、２入力ＮＡＮＤ回路４６、３入力ＮＡＮ
Ｄ回路４７から構成されている。ＣＭＯＳインバータ回
路４５は３個ずつのＮＭＯＳトランジスタおよびＰＭＯ
Ｓトランジスタから構成されており、２入力ＮＡＮＤ回
路４７は２個ずつのＮＭＯＳおよびＰＭＯＳトランジス
タから構成されている。

【００８６】図１８は従来のＸ−ドライバを構成するシ
フトレジスタの２入力ＮＡＮＤ回路４６のレイアウトの
１例を概略的に示す図である。この例では、２入力ＮＡ
ＮＤ回路４６を構成する２個のＰＭＯＳトランジスタの
チャネル方向が、２個のＮＭＯＳトランジスタのチャネ
ル方向と異なっている。

【００８７】図１９は本発明のＸ−ドライバを構成する
シフトレジスタの２入力ＮＡＮＤ回路４６のレイアウト
の１例を概略的に示す図である。２入力ＮＡＮＤ回路４
６を構成する２個のＰＭＯＳトランジスタのチャネル方
向と、２個のＮＭＯＳトランジスタのチャネル方向とが
平行に形成されている。そして、これらの薄膜トランジ
スタのチャネル方向は、図６に例示したように半導体膜
のソース・ドレイン間を結晶粒径が小さく移動度が小さ
い領域が遮らないような方向に揃えて形成されている。

【００８８】ここでは２入力ＮＡＮＤ回路４６を例にと
って説明したが、２入力ＮＡＮＤ回路４６だけでなくシ
フトレジスタ４１全体についても採用している。すなわ
ち、ＣＭＯＳインバータ回路４５、３入力ＮＡＮＤ回路
４７など他の論理ゲートについても同様に構成されてい
る。

【００８９】このように本発明においては、シフトレジ
スタを構成する複数の薄膜トランジスタのチャネル方向
を実質的に平行に形成しており、ＰＭＯＳトランジスタ
もＮＭＯＳトランジスタもそのチャネル方向が平行にな
るように形成するとともに、粒径分布に異方性を有する
非単結晶の結晶質シリコン膜からなる半導体膜のチャネ
ル領域のうち移動度の大きな領域のみを通ってキャリア
が移動できるようにソース電極およびドレイン電極を配
列している。

【００９０】このような構成を採用することにより本発
明においては高速動作するとともに信号伝送の均一な、
駆動能力の高いシフトレジスタ４１を得ることができ
た。

【００９１】なお、ここでは液晶表示装置のアレイ基板
の駆動回路部を構成するシフトレジスタを例に取り上げ
て説明したが、本発明はこれに限ることはなく、他の論
理ゲート装置、各種のＲＯＭ、各種のＲＡＭなど、非単
結晶の結晶質シリコン膜をチャネル半導体膜に用いた薄
膜トランジスタアレイであれば全く同様に適用すること
ができる。

【００９２】

【発明の効果】以上説明したように本発明の薄膜トラン
ジスタは、非単結晶の結晶質シリコンからなる半導体膜
内の結晶粒径の分布とソース・ドレイン電極の配列位置
に注目して、複数の薄膜トランジスタの特性を均一にし
たものである。したがって、このような本発明の薄膜ト
ランジスタを用いることにより、非単結晶の結晶質シリ
コンからなる半導体膜を用いた薄膜トランジスタのスイ
ッチング特性を向上するとともにスイッチング特性を均
一にすることができる。したがって、例えば論理ゲート
装置やその他の薄膜トランジスタアレイなどの動作特性
を向上することができる。

【００９３】また本発明の薄膜トランジスタによれば、
母基板にかかる応力の大きな方向にそのチャネル領域を
揃えて形成することにより、非単結晶の結晶質シリコン
膜の結晶粒界のアモルファスシリコンの欠陥密度を低減
し、移動度を向上することができる。

【００９４】すなわち本発明の論理ゲート装置および薄
膜トランジスタアレイは、複数の薄膜トランジスタを、
半導体膜の移動度の大きな領域のみを通ってキャリアが
移動できるように揃えて形成しているため、所定の論理
ゲート装置やその他の薄膜トランジスタアレイを構成す
るすべての薄膜トランジスタにおいて、キャリアは移動
度の小さい結晶粒径の小さな領域に遮られることなくソ
ース・ドレイン間を移動することができる。したがっ
て、所定の薄膜トランジスタアレイを構成するすべての
薄膜トランジスタにおいてキャリア移動度が小さく、か
つ複数の薄膜トランジスタ間での特性のばらつきが極め
て小さな高性能な薄膜トランジスタアレイとなる。

【００９５】このような薄膜トランジスタアレイにより
駆動回路と画素アレイとを一体的にアレイ基板上に形成
した画素部駆動部一体型の液晶表示装置を構成すれば、
生産性を低下させることなく、駆動能力が高く、したが
って高い表示品質を有する液晶表示装置を提供すること
ができる。

【図面の簡単な説明】

【図１】先駆膜を形成した母基板をレーザービームによ
り走査する様子を模式的に示す図。

【図２】ＥＬＡ法により形成した非単結晶の結晶質シリ
コン膜の組織を示す電子顕微鏡写真（ＳＥΜ像）。

【図３】ＥＬＡ法により形成した非単結晶の結晶質シリ
コン膜の組織を示す電子顕微鏡写真（ＳＥΜ像）。

【図４】非単結晶の結晶質シリコン膜の結晶粒径の大き
な領域と小さな領域の分布と、レーザービームの照射方
向及び走査方向との関係を模式的に示す図。

【図５】非単結晶の結晶質シリコンからなる半導体膜の
粒径分布の様子と、この半導体膜と接合するソース電極
・ドレイン電極の位置関係を概略的に示す図。

【図６】本発明の薄膜トランジスタアレイを模式的に示
す図。

【図７】従来の薄膜トランジスタアレイを模式的に示す
図。

【図８】駆動回路一体型の液晶表示装置のアレイ基板の
構成の１例を概略的に示す図。

【図９】ＥＬＡ法によるアモルファスシリコン膜の結晶
化の様子を模式的に示す図。

【図１０】チャネル方向の異なる２種類の薄膜トランジ
スタの電界効果移動度を測定した結果を示す図。

【図１１】チャネル方向の異なる２種類の薄膜トランジ
スタの電界効果移動度を測定した結果を示す図（チャネ
ル長５０μｍの場合）。

【図１２】プロセス温度（活性化温度）と、基板のシュ
リンクの大きさとの関係を示すグラフ。

【図１３】プロセス温度と、薄膜トランジスタの電界効
果移動度（各１０点測定）との相関関係を示す図。

【図１４】母基板とアレイ基板および薄膜トランジスタ
のチャネル方向との関係を模式的に示す図。

【図１５】画素部と駆動部とが一体的に形成された液晶
表示装置のアレイ基板の構成を模式的に示す図。

【図１６】Ｘ−ドライバの構成の１例を概略的に示すブ
ロック図。

【図１７】Ｘ−ドライバの構成の１例を概略的に示す回
路図。

【図１８】従来のＸ−ドライバを構成するシフトレジス
タの２入力ＮＡＮＤ回路のレイアウトの１例を概略的に
示す図。

【図１９】本発明のＸ−ドライバを構成するシフトレジ
スタの２入力ＮＡＮＤ回路のレイアウトの１例を概略的
に示す図。

【符号の説明】

１１……レーザービームの焦点（線状） １２……母基板 １３……レーザービームの焦点（点） １４……移動度の大きな薄膜トランジスタ １５……移動度の小さな薄膜トランジスタ ２１……アレイ基板、 ２２……画素領
域、２３……走査線駆動回路、 ２４……信
号線駆動回路 ２５……画素、 ２６……薄膜ト
ランジスタ ２７……走査線、 ２８……信号線 ２９……対向電極、 ３０……液晶層 ３１……母基板、 ３２……レーザ
ービームの焦点 ３３……アレイ基板、 ３４……画素部 ３５ａ……Ｘ−ドライバ、 ３５ｂ……Ｙ−
ドライバ ４１……シフトレジスタ、 ４２……検査回
路 ４３……バッファ回路、 ４４……アナロ
グスイッチ ４５……ＣＭＯＳインバータ回路、 ４６……２入力
ＮＡＮＤ回路 ４７……３入力ＮＡＮＤ回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−172049（ＪＰ，Ａ) 特開 平７−169971（ＪＰ，Ａ) 特開 平８−148423（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 G02F 1/1368

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 非単結晶の結晶質シリコンからなり、第
   １の平均粒径を有する第１の領域と、前記第１の平均粒
   径より小さな第２の平均粒径を有する第２の領域とを備
   える半導体膜と、前記半導体膜に接合され、前記第１の領域のみからなる
   パスを通って移動されるキャリアのソースおよびドレイ
   ンとなる ソース領域およびドレイン領域とを具備するこ
   とを特徴とする薄膜トランジスタ。
2. 【請求項２】 複数の薄膜トランジスタを具備する論理
   ゲート装置において、 前記複数の薄膜トランジスタそれぞれは、非単結晶の結晶質シリコンからなり、第１の平均粒径を
   有する第１の領域と、前記第１の平均粒径より小さな第
   ２の平均粒径を有する第２の領域とを備える 半導体膜
   と、前記半導体膜に接合され、前記第１の領域のみからなる
   パスを通って移動されるキャリアのソースおよびドレイ
   ンとなる ソース領域およびドレイン領域とを有すること
   を特徴とする論理ゲート装置。
3. 【請求項３】 非単結晶の結晶質シリコンからなり、第
   １の平均粒径を有する第１の領域と、前記第１の平均粒
   径より小さな第２の平均粒径を有する第２の領域とを備
   える半導体膜と、 前記半導体膜に接合され、前記第１の領域のみからなる
   パスを通って移動されるキャリアのソースおよびドレイ
   ンとなるソース領域およびドレイン領域とを有する薄膜
   トランジスタ を複数具備することを特徴とする 薄膜トラ
   ンジスタアレイ。
4. 【請求項４】 矩形の基板に非晶質シリコン膜を形成す
   る工程と、 前記非晶質シリコン膜が再結晶化して非単結晶の結晶質
   シリコン膜が形成されるように、前記基板の短辺と平行
   な線状の焦点を結ぶレーザー光を前記非晶質シリコン膜
   に照射し、前記基板の長辺と平行に走査する工程と、 ソース領域とドレイン領域とが前記基板の短辺と実質的
   に平行な方向に配列して前記非単結晶の結晶質シリコン
   膜と接合するように、前記基板上に薄膜トランジスタを
   形成する工程とを有する方法により製造され、 前記形成された薄膜トランジスタは、 第１の平均粒径を有する第１の領域と、前記第１の平均
   粒径より小さな第２の平均粒径を有する第２の領域とを
   備える半導体膜として、前記非単結晶の結晶質シリコン
   膜を有し、 前記半導体膜に接合され、前記第１の領域のみからなる
   パスを通って移動されるキャリアのソースおよびドレイ
   ンとなるソース領域およびドレイン領域として、前記ソ
   ース領域および前記ドレイン領域を有する ことを特徴と
   する薄膜トランジスタアレイ。