JP3293050B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3293050B2 JP3293050B2 JP34210893A JP34210893A JP3293050B2 JP 3293050 B2 JP3293050 B2 JP 3293050B2 JP 34210893 A JP34210893 A JP 34210893A JP 34210893 A JP34210893 A JP 34210893A JP 3293050 B2 JP3293050 B2 JP 3293050B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate electrode
- mask
- region
- impurity implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は電界緩和領域を備えた
薄膜トランジスタの製造方法に関する。
薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタには、電界緩和を図っ
た素子として、オフセット構造およびＬＤＤ(Lightly D
oped Drain)構造と呼ばれるものがある。このうちオフ
セット構造の薄膜トランジスタは、ソース・ドレイン領
域間の間隔（チャネル長さ）よりもゲート電極の長さを
小さくし、ゲート電極に対応するチャネル領域とソース
・ドレイン領域との間に不純物が注入されない領域から
なる電界緩和領域を設けた構造となっている。ＬＤＤ構
造の薄膜トランジスタは、チャネル領域と高濃度不純物
領域からなるソース・ドレイン領域との間に低濃度不純
物領域からなる電界緩和領域を設けた構造となってい
る。
た素子として、オフセット構造およびＬＤＤ(Lightly D
oped Drain)構造と呼ばれるものがある。このうちオフ
セット構造の薄膜トランジスタは、ソース・ドレイン領
域間の間隔（チャネル長さ）よりもゲート電極の長さを
小さくし、ゲート電極に対応するチャネル領域とソース
・ドレイン領域との間に不純物が注入されない領域から
なる電界緩和領域を設けた構造となっている。ＬＤＤ構
造の薄膜トランジスタは、チャネル領域と高濃度不純物
領域からなるソース・ドレイン領域との間に低濃度不純
物領域からなる電界緩和領域を設けた構造となってい
る。
【０００３】次に、図９は従来のオフセット構造の逆ス
タガ型の薄膜トランジスタの一例を示したものである。
この薄膜トランジスタでは、ガラス基板（透明基板）１
の上面のデバイスエリアにゲート電極２が設けられ、そ
の上面全体にゲート絶縁膜３が設けられ、ゲート絶縁膜
３の上面のデバイスエリアにポリシリコン薄膜（半導体
薄膜）４が設けられ、その上面全体に層間絶縁膜５が設
けられ、層間絶縁膜５にコンタクトホール６が設けら
れ、コンタクトホール６の部分にソース・ドレイン電極
７が設けられた構造となっている。この場合、図示して
いないが、層間絶縁膜５を形成する前に、ポリシリコン
薄膜４の符号４ａおよび４ｂで示す領域の上面にフォト
リソグラフィにより不純物注入マスクを形成し、この不
純物注入マスクをマスクとして不純物を高濃度に注入す
ることにより、不純物注入マスクの両外側におけるポリ
シリコン薄膜４に高濃度不純物領域からなるソース・ド
レイン領域４ｃを形成し、この後不純物注入マスクを除
去している。この結果、ゲート電極２に対応する部分の
ポリシリコン薄膜４がチャネル領域４ａとなり、チャネ
ル領域４ａとソース・ドレイン領域４ｃとの間に不純物
が注入されない領域からなる電界緩和領域４ｂが形成さ
れる。
タガ型の薄膜トランジスタの一例を示したものである。
この薄膜トランジスタでは、ガラス基板（透明基板）１
の上面のデバイスエリアにゲート電極２が設けられ、そ
の上面全体にゲート絶縁膜３が設けられ、ゲート絶縁膜
３の上面のデバイスエリアにポリシリコン薄膜（半導体
薄膜）４が設けられ、その上面全体に層間絶縁膜５が設
けられ、層間絶縁膜５にコンタクトホール６が設けら
れ、コンタクトホール６の部分にソース・ドレイン電極
７が設けられた構造となっている。この場合、図示して
いないが、層間絶縁膜５を形成する前に、ポリシリコン
薄膜４の符号４ａおよび４ｂで示す領域の上面にフォト
リソグラフィにより不純物注入マスクを形成し、この不
純物注入マスクをマスクとして不純物を高濃度に注入す
ることにより、不純物注入マスクの両外側におけるポリ
シリコン薄膜４に高濃度不純物領域からなるソース・ド
レイン領域４ｃを形成し、この後不純物注入マスクを除
去している。この結果、ゲート電極２に対応する部分の
ポリシリコン薄膜４がチャネル領域４ａとなり、チャネ
ル領域４ａとソース・ドレイン領域４ｃとの間に不純物
が注入されない領域からなる電界緩和領域４ｂが形成さ
れる。
【０００４】しかしながら、従来のこのようなオフセッ
ト構造の逆スタガ型の薄膜トランジスタでは、不純物注
入マスクをフォトリソグラフィにより形成する際、フォ
トリソグラフィの解像度の関係から、不純物注入マスク
が所期の位置からずれることがあり、この結果不純物注
入マスクをマスクとして形成されるソース・ドレイン領
域４ｃの位置がずれ、ひいては例えば図９に示すよう
に、チャネル領域４ａとソース・ドレイン領域４ｃとの
間に形成される電界緩和領域４ｂの長さが左右で非対象
となって所期の長さと異なってしまうことがある。な
お、通常のＭＯＳ構造の逆スタガ型の薄膜トランジスタ
の場合には、ガラス基板１の下面側からのゲート電極２
をマスクとした裏面露光により、ポリシリコン薄膜４の
符号４ａで示す領域の上面に不純物注入マスクをセルフ
アライメントして形成することができる。しかしなが
ら、オフセット構造の逆スタガ型の薄膜トランジスタの
場合には、ガラス基板１の下面側からのゲート電極２を
マスクとした裏面露光では、ポリシリコン薄膜４の符号
４ａおよび４ｂで示す領域の上面に不純物注入マスクを
形成することはできない。したがって、上述のような問
題が生じることになる。
ト構造の逆スタガ型の薄膜トランジスタでは、不純物注
入マスクをフォトリソグラフィにより形成する際、フォ
トリソグラフィの解像度の関係から、不純物注入マスク
が所期の位置からずれることがあり、この結果不純物注
入マスクをマスクとして形成されるソース・ドレイン領
域４ｃの位置がずれ、ひいては例えば図９に示すよう
に、チャネル領域４ａとソース・ドレイン領域４ｃとの
間に形成される電界緩和領域４ｂの長さが左右で非対象
となって所期の長さと異なってしまうことがある。な
お、通常のＭＯＳ構造の逆スタガ型の薄膜トランジスタ
の場合には、ガラス基板１の下面側からのゲート電極２
をマスクとした裏面露光により、ポリシリコン薄膜４の
符号４ａで示す領域の上面に不純物注入マスクをセルフ
アライメントして形成することができる。しかしなが
ら、オフセット構造の逆スタガ型の薄膜トランジスタの
場合には、ガラス基板１の下面側からのゲート電極２を
マスクとした裏面露光では、ポリシリコン薄膜４の符号
４ａおよび４ｂで示す領域の上面に不純物注入マスクを
形成することはできない。したがって、上述のような問
題が生じることになる。
【０００５】一方、従来のＬＤＤ構造の逆スタガ型の薄
膜トランジスタを製造する場合には、図９を参照しなが
ら説明すると、層間絶縁膜５を形成する前に、ガラス基
板１の下面側からのゲート電極２をマスクとした裏面露
光により、ポリシリコン薄膜４の符号４ａで示す領域の
上面に第１の不純物注入マスクをセルフアライメントし
て形成し、この第１の不純物注入マスクをマスクとして
不純物を低濃度に注入することにより、第１の不純物注
入マスクの両外側におけるポリシリコン薄膜４の符号４
ｂおよび４ｃで示す領域を低濃度不純物領域とし、この
後第１の不純物注入マスクを除去し、次いでポリシリコ
ン薄膜４の符号４ａおよび４ｂで示す領域の上面に通常
のフォトリソグラフィにより第２の不純物注入マスクを
形成し、この第２の不純物注入マスクをマスクとして不
純物を高濃度に注入することにより、第２の不純物注入
マスクの両外側におけるポリシリコン薄膜４の符号４ｃ
で示す領域を高濃度不純物領域とし、この後第２の不純
物注入マスクを除去している。この結果、チャネル領域
４ａと高濃度不純物領域からなるソース・ドレイン領域
４ｃとの間に低濃度不純物領域からなる電界緩和領域４
ｂが形成される。
膜トランジスタを製造する場合には、図９を参照しなが
ら説明すると、層間絶縁膜５を形成する前に、ガラス基
板１の下面側からのゲート電極２をマスクとした裏面露
光により、ポリシリコン薄膜４の符号４ａで示す領域の
上面に第１の不純物注入マスクをセルフアライメントし
て形成し、この第１の不純物注入マスクをマスクとして
不純物を低濃度に注入することにより、第１の不純物注
入マスクの両外側におけるポリシリコン薄膜４の符号４
ｂおよび４ｃで示す領域を低濃度不純物領域とし、この
後第１の不純物注入マスクを除去し、次いでポリシリコ
ン薄膜４の符号４ａおよび４ｂで示す領域の上面に通常
のフォトリソグラフィにより第２の不純物注入マスクを
形成し、この第２の不純物注入マスクをマスクとして不
純物を高濃度に注入することにより、第２の不純物注入
マスクの両外側におけるポリシリコン薄膜４の符号４ｃ
で示す領域を高濃度不純物領域とし、この後第２の不純
物注入マスクを除去している。この結果、チャネル領域
４ａと高濃度不純物領域からなるソース・ドレイン領域
４ｃとの間に低濃度不純物領域からなる電界緩和領域４
ｂが形成される。
【０００６】しかしながら、従来のこのようなＬＤＤ構
造の逆スタガ型の薄膜トランジスタでは、上述した従来
のオフセット構造の場合と同様に、第２の不純物注入マ
スクを通常のフォトリソグラフィにより形成する際、フ
ォトリソグラフィの解像度の関係から、第２の不純物注
入マスクが所期の位置からずれることがあり、この結果
第２の不純物注入マスクをマスクとして形成されるソー
ス・ドレイン領域４ｃの位置がずれ、ひいては例えば図
９に示すように、チャネル領域４ａとソース・ドレイン
領域４ｃとの間に形成される電界緩和領域４ｂの長さが
左右で非対象となって所期の長さと異なってしまうこと
がある。
造の逆スタガ型の薄膜トランジスタでは、上述した従来
のオフセット構造の場合と同様に、第２の不純物注入マ
スクを通常のフォトリソグラフィにより形成する際、フ
ォトリソグラフィの解像度の関係から、第２の不純物注
入マスクが所期の位置からずれることがあり、この結果
第２の不純物注入マスクをマスクとして形成されるソー
ス・ドレイン領域４ｃの位置がずれ、ひいては例えば図
９に示すように、チャネル領域４ａとソース・ドレイン
領域４ｃとの間に形成される電界緩和領域４ｂの長さが
左右で非対象となって所期の長さと異なってしまうこと
がある。
【０００７】
【発明が解決しようとする課題】このように、従来の電
界緩和領域を備えた逆スタガ型の薄膜トランジスタで
は、チャネル領域４ａとソース・ドレイン領域４ｃとの
間に形成される電界緩和領域４ｂの長さが所期の長さと
異なってしまうことがあり、ひいては所期のトランジス
タ特性を得ることができなくなってしまうことがあると
いう問題があった。また、オフセット構造の場合には、
電界緩和領域４ｂの長さが大きいと、オン電流が低下し
てしまうので、電界緩和領域４ｂの長さが０．３μｍ以
下と小さい方が望ましいが、通常のフォトリソグラフィ
による不純物注入マスクの形成では極めて高い加工精度
が要求されるという問題もあった。この発明の目的は、
電界緩和領域の長さを常に所期の長さとすることがで
き、また微小な電界緩和領域を容易に形成することので
きる薄膜トランジスタの製造方法を提供することにあ
る。
界緩和領域を備えた逆スタガ型の薄膜トランジスタで
は、チャネル領域４ａとソース・ドレイン領域４ｃとの
間に形成される電界緩和領域４ｂの長さが所期の長さと
異なってしまうことがあり、ひいては所期のトランジス
タ特性を得ることができなくなってしまうことがあると
いう問題があった。また、オフセット構造の場合には、
電界緩和領域４ｂの長さが大きいと、オン電流が低下し
てしまうので、電界緩和領域４ｂの長さが０．３μｍ以
下と小さい方が望ましいが、通常のフォトリソグラフィ
による不純物注入マスクの形成では極めて高い加工精度
が要求されるという問題もあった。この発明の目的は、
電界緩和領域の長さを常に所期の長さとすることがで
き、また微小な電界緩和領域を容易に形成することので
きる薄膜トランジスタの製造方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
透明基板上にゲート電極を形成するととともに該ゲート
電極の少なくとも長さ方向の側面に陽極酸化膜を形成
し、前記ゲート電極および前記陽極酸化膜上にゲート絶
縁膜を介して半導体薄膜を形成し、前記ゲート電極およ
び前記陽極酸化膜をマスクとした裏面露光により前記ゲ
ート電極および前記陽極酸化膜に対応する部分の前記半
導体薄膜上に不純物注入マスクを形成し、前記不純物注
入マスクをマスクとして前記半導体薄膜に不純物を注入
するようにしたものである。請求項２記載の発明は、透
明基板上にゲート電極を形成するととともに該ゲート電
極の少なくとも長さ方向の側面に陽極酸化膜を形成し、
前記ゲート電極および前記陽極酸化膜上にゲート絶縁膜
を介して半導体薄膜を形成し、前記ゲート電極をマスク
とした裏面露光により前記ゲート電極に対応する部分の
前記半導体薄膜上に第１の不純物注入マスクを形成し、
前記第１の不純物注入マスクをマスクとして前記半導体
薄膜に不純物を低濃度に注入し、前記第１の不純物注入
マスクを除去した後、前記ゲート電極および前記陽極酸
化膜をマスクとした裏面露光により前記ゲート電極およ
び前記陽極酸化膜に対応する部分の前記半導体薄膜上に
第２の不純物注入マスクを形成し、前記第２の不純物注
入マスクをマスクとして前記半導体薄膜に不純物を高濃
度に注入するようにしたものである。
透明基板上にゲート電極を形成するととともに該ゲート
電極の少なくとも長さ方向の側面に陽極酸化膜を形成
し、前記ゲート電極および前記陽極酸化膜上にゲート絶
縁膜を介して半導体薄膜を形成し、前記ゲート電極およ
び前記陽極酸化膜をマスクとした裏面露光により前記ゲ
ート電極および前記陽極酸化膜に対応する部分の前記半
導体薄膜上に不純物注入マスクを形成し、前記不純物注
入マスクをマスクとして前記半導体薄膜に不純物を注入
するようにしたものである。請求項２記載の発明は、透
明基板上にゲート電極を形成するととともに該ゲート電
極の少なくとも長さ方向の側面に陽極酸化膜を形成し、
前記ゲート電極および前記陽極酸化膜上にゲート絶縁膜
を介して半導体薄膜を形成し、前記ゲート電極をマスク
とした裏面露光により前記ゲート電極に対応する部分の
前記半導体薄膜上に第１の不純物注入マスクを形成し、
前記第１の不純物注入マスクをマスクとして前記半導体
薄膜に不純物を低濃度に注入し、前記第１の不純物注入
マスクを除去した後、前記ゲート電極および前記陽極酸
化膜をマスクとした裏面露光により前記ゲート電極およ
び前記陽極酸化膜に対応する部分の前記半導体薄膜上に
第２の不純物注入マスクを形成し、前記第２の不純物注
入マスクをマスクとして前記半導体薄膜に不純物を高濃
度に注入するようにしたものである。
【０００９】
【作用】この発明によれば、陽極酸化膜の膜厚に対応す
る領域を電界緩和領域とすることができるので、薄膜ト
ランジスタがオフセット構造とＬＤＤ構造のいずれであ
っても、電界緩和領域の長さを常に所期の長さとするこ
とができができる。また、陽極酸化膜の膜厚が電界緩和
領域の長さとなるので、陽極酸化膜の膜厚を制御するこ
とにより、微小な電界緩和領域を容易に形成することが
できる。
る領域を電界緩和領域とすることができるので、薄膜ト
ランジスタがオフセット構造とＬＤＤ構造のいずれであ
っても、電界緩和領域の長さを常に所期の長さとするこ
とができができる。また、陽極酸化膜の膜厚が電界緩和
領域の長さとなるので、陽極酸化膜の膜厚を制御するこ
とにより、微小な電界緩和領域を容易に形成することが
できる。
【００１０】
【実施例】図１〜図８はそれぞれこの発明の一実施例に
おける逆スタガ型の薄膜トランジスタの各製造工程を示
したものである。そこで、これらの図を順に参照しなが
ら、この実施例の逆スタガ型の薄膜トランジスタの製造
方法について説明する。
おける逆スタガ型の薄膜トランジスタの各製造工程を示
したものである。そこで、これらの図を順に参照しなが
ら、この実施例の逆スタガ型の薄膜トランジスタの製造
方法について説明する。
【００１１】まず、図１に示すように、ガラス基板（透
明基板）１１の上面のデバイスエリアにゲート電極等を
形成するためのアルミニウム膜１２を膜厚３０００Å程
度に形成する。次に、アルミニウム膜１２の表面を陽極
酸化することにより、図２に示すように、陽極酸化され
ないアルミニウム膜１２によってゲート電極１３を形成
するとともに、その表面に酸化アルミニウム膜（陽極酸
化膜）１４を形成する。この場合、アルミニウム膜１２
の表面から酸化が進むが、印加電圧等の陽極酸化条件を
選定することにより、ゲート電極１３の膜厚が７５０Å
程度となったところで陽極酸化を終了する。すると、酸
化アルミニウム膜１４の膜厚が２８００Å程度となる。
この場合、酸化アルミニウム膜１４は陽極酸化により厚
みが増加しており、陽極酸化前との差５５０Å程度がそ
の増加量である。また、陽極酸化の場合には、アルミニ
ウム膜１２の側面も同様に酸化が進むので、ゲート電極
１３の側面に形成された酸化アルミニウム膜１４の膜厚
Ｅも２８００Å（０．２８μｍ）程度となる。この酸化
アルミニウム膜１４は絶縁性を呈する。
明基板）１１の上面のデバイスエリアにゲート電極等を
形成するためのアルミニウム膜１２を膜厚３０００Å程
度に形成する。次に、アルミニウム膜１２の表面を陽極
酸化することにより、図２に示すように、陽極酸化され
ないアルミニウム膜１２によってゲート電極１３を形成
するとともに、その表面に酸化アルミニウム膜（陽極酸
化膜）１４を形成する。この場合、アルミニウム膜１２
の表面から酸化が進むが、印加電圧等の陽極酸化条件を
選定することにより、ゲート電極１３の膜厚が７５０Å
程度となったところで陽極酸化を終了する。すると、酸
化アルミニウム膜１４の膜厚が２８００Å程度となる。
この場合、酸化アルミニウム膜１４は陽極酸化により厚
みが増加しており、陽極酸化前との差５５０Å程度がそ
の増加量である。また、陽極酸化の場合には、アルミニ
ウム膜１２の側面も同様に酸化が進むので、ゲート電極
１３の側面に形成された酸化アルミニウム膜１４の膜厚
Ｅも２８００Å（０．２８μｍ）程度となる。この酸化
アルミニウム膜１４は絶縁性を呈する。
【００１２】次に、図３に示すように、全上面に酸化シ
リコンからなるゲート絶縁膜１５を膜厚１５００Å程度
に形成し、その上面にアモルファスシリコン薄膜（半導
体薄膜）１６を膜厚５００Å程度に形成し、その上面に
窒化シリコンからなる不純物注入マスク形成用層１７を
膜厚２０００Å程度に形成し、その上面にポジ型のフォ
トレジスト層１８を形成する。次に、ガラス基板１１の
下面（裏面）側から露光する。この場合、矢印Ｔ1で示
す光のように酸化アルミニウム膜１４を通らないでフォ
トレジスト層１８を露光する領域と、矢印Ｔ2で示す光
のように酸化アルミニウム膜１４を通ってフォトレジス
ト層１８を露光する領域とが存在する。このため、フォ
トレジスト層１８に到達する後者の領域の光量Ｔ2は、
前者の領域の光量Ｔ1に比べて、２次反射等を考慮しな
い場合、ガラス基板１１と酸化アルミニウム膜１４との
界面での反射量Ｒ1および酸化アルミニウム膜１４とゲ
ート絶縁膜１５との界面での反射量Ｒ2の分だけ減衰す
る。各反射量Ｒ1、Ｒ2は、ガラスの屈折率ｎGを１．５
３とし、酸化アルミニウムの屈折率ｎAを１０とし、酸
化シリコンの屈折率ｎSを１．５４とすると、次の
（１）式および（２）式から５４％、５６％となる。 Ｒ1＝（ｎG−ｎA）2／（ｎG＋ｎA）2＝０．５４……（１） Ｒ2＝（ｎA−ｎS）2／（ｎA＋ｎS）2＝０．５６……（２） そして、光量Ｔ1と光量Ｔ2との比（Ｔ2／Ｔ1）は、次の
（３）式から０．２となる。 Ｔ2／Ｔ1＝｛Ｔ1×（１−Ｒ1）×（１−Ｒ2）｝／Ｔ1＝０．２……（３） したがって、高次反射を考慮しても、光量Ｔ2は光量Ｔ1
の３分の１以下となる。そこで、露光時間を矢印Ｔ1で
示す光によってフォトレジスト層１８を必要かつ十分に
露光することができる時間とすると、矢印Ｔ2で示す光
による露光領域のフォトレジスト層１８を未露光状態と
することができる。すなわち、この場合には、ゲート電
極１３および酸化アルミニウム膜１４をマスクとして露
光することになる。
リコンからなるゲート絶縁膜１５を膜厚１５００Å程度
に形成し、その上面にアモルファスシリコン薄膜（半導
体薄膜）１６を膜厚５００Å程度に形成し、その上面に
窒化シリコンからなる不純物注入マスク形成用層１７を
膜厚２０００Å程度に形成し、その上面にポジ型のフォ
トレジスト層１８を形成する。次に、ガラス基板１１の
下面（裏面）側から露光する。この場合、矢印Ｔ1で示
す光のように酸化アルミニウム膜１４を通らないでフォ
トレジスト層１８を露光する領域と、矢印Ｔ2で示す光
のように酸化アルミニウム膜１４を通ってフォトレジス
ト層１８を露光する領域とが存在する。このため、フォ
トレジスト層１８に到達する後者の領域の光量Ｔ2は、
前者の領域の光量Ｔ1に比べて、２次反射等を考慮しな
い場合、ガラス基板１１と酸化アルミニウム膜１４との
界面での反射量Ｒ1および酸化アルミニウム膜１４とゲ
ート絶縁膜１５との界面での反射量Ｒ2の分だけ減衰す
る。各反射量Ｒ1、Ｒ2は、ガラスの屈折率ｎGを１．５
３とし、酸化アルミニウムの屈折率ｎAを１０とし、酸
化シリコンの屈折率ｎSを１．５４とすると、次の
（１）式および（２）式から５４％、５６％となる。 Ｒ1＝（ｎG−ｎA）2／（ｎG＋ｎA）2＝０．５４……（１） Ｒ2＝（ｎA−ｎS）2／（ｎA＋ｎS）2＝０．５６……（２） そして、光量Ｔ1と光量Ｔ2との比（Ｔ2／Ｔ1）は、次の
（３）式から０．２となる。 Ｔ2／Ｔ1＝｛Ｔ1×（１−Ｒ1）×（１−Ｒ2）｝／Ｔ1＝０．２……（３） したがって、高次反射を考慮しても、光量Ｔ2は光量Ｔ1
の３分の１以下となる。そこで、露光時間を矢印Ｔ1で
示す光によってフォトレジスト層１８を必要かつ十分に
露光することができる時間とすると、矢印Ｔ2で示す光
による露光領域のフォトレジスト層１８を未露光状態と
することができる。すなわち、この場合には、ゲート電
極１３および酸化アルミニウム膜１４をマスクとして露
光することになる。
【００１３】次に、現像すると、図４に示すように、ゲ
ート電極１３および酸化アルミニウム膜１４に対応する
部分の不純物注入マスク形成用層１７の上面にフォトレ
ジストパターン１８ａが形成される。次に、フォトレジ
ストパターン１８ａをマスクとしてフッ化水素酸（ＢＨ
Ｆ）で不純物注入マスク形成用層１７をエッチングし、
次いでフォトレジストパターン１８ａを除去すると、図
５に示すように、ゲート電極１３および酸化アルミニウ
ム膜１４に対応する部分のアモルファスシリコン薄膜１
６の上面に不純物注入マスク１７ａが形成される。次
に、不純物注入マスク１７ａをマスクとしてリンイオン
やボロンイオン等の不純物を注入すると、不純物注入マ
スク１７ａ下以外の領域におけるアモルファスシリコン
薄膜１６に不純物注入領域１６ｃが形成される。この
後、不純物注入マスク１７ａを除去する。
ート電極１３および酸化アルミニウム膜１４に対応する
部分の不純物注入マスク形成用層１７の上面にフォトレ
ジストパターン１８ａが形成される。次に、フォトレジ
ストパターン１８ａをマスクとしてフッ化水素酸（ＢＨ
Ｆ）で不純物注入マスク形成用層１７をエッチングし、
次いでフォトレジストパターン１８ａを除去すると、図
５に示すように、ゲート電極１３および酸化アルミニウ
ム膜１４に対応する部分のアモルファスシリコン薄膜１
６の上面に不純物注入マスク１７ａが形成される。次
に、不純物注入マスク１７ａをマスクとしてリンイオン
やボロンイオン等の不純物を注入すると、不純物注入マ
スク１７ａ下以外の領域におけるアモルファスシリコン
薄膜１６に不純物注入領域１６ｃが形成される。この
後、不純物注入マスク１７ａを除去する。
【００１４】次に、図６に示すように、エキシマレーザ
を照射することにより、アモルファスシリコン薄膜１６
をポリ化してポリシリコン薄膜１９とするとともに、不
純物注入領域１６ｃを活性化してソース・ドレイン領域
１９ｃとする。次に、図７に示すように、素子分離によ
り、不要な部分のポリシリコン薄膜１９を除去する。こ
の状態では、ゲート電極１３の側面に形成された酸化ア
ルミニウム膜１４は絶縁性であるため、ゲート電極１３
に対応する部分のポリシリコン薄膜１９がチャネル領域
１９ａとなり、酸化アルミニウム膜１１４の膜厚Ｅに対
応するチャネル領域１９ａとソース・ドレイン領域１９
ｃとの間に電界緩和領域１９ｂが形成される。次に、図
８に示すように、全上面に窒化シリコンからなる層間絶
縁膜２０を形成する。次に、ソース・ドレイン領域１９
ｃに対応する部分の層間絶縁膜２０にコンタクトホール
２１を形成する。次に、コンタクトホール２１を介して
ソース・ドレイン領域１９ｃと接続されるアルミニウム
からなるソース・ドレイン電極２２を層間絶縁膜２０の
上面に形成する。かくして、裏面露光によるセルフアラ
イメントによりオフセット構造の逆スタガ型の薄膜トラ
ンジスタが完成する。
を照射することにより、アモルファスシリコン薄膜１６
をポリ化してポリシリコン薄膜１９とするとともに、不
純物注入領域１６ｃを活性化してソース・ドレイン領域
１９ｃとする。次に、図７に示すように、素子分離によ
り、不要な部分のポリシリコン薄膜１９を除去する。こ
の状態では、ゲート電極１３の側面に形成された酸化ア
ルミニウム膜１４は絶縁性であるため、ゲート電極１３
に対応する部分のポリシリコン薄膜１９がチャネル領域
１９ａとなり、酸化アルミニウム膜１１４の膜厚Ｅに対
応するチャネル領域１９ａとソース・ドレイン領域１９
ｃとの間に電界緩和領域１９ｂが形成される。次に、図
８に示すように、全上面に窒化シリコンからなる層間絶
縁膜２０を形成する。次に、ソース・ドレイン領域１９
ｃに対応する部分の層間絶縁膜２０にコンタクトホール
２１を形成する。次に、コンタクトホール２１を介して
ソース・ドレイン領域１９ｃと接続されるアルミニウム
からなるソース・ドレイン電極２２を層間絶縁膜２０の
上面に形成する。かくして、裏面露光によるセルフアラ
イメントによりオフセット構造の逆スタガ型の薄膜トラ
ンジスタが完成する。
【００１５】このように、この逆スタガ型の薄膜トラン
ジスタの製造方法では、図５に示すように、ゲート電極
１３および酸化アルミニウム膜１４をマスクとした裏面
露光により形成された不純物注入マスク１７ａをマスク
として不純物を注入しているので、図７に示すように、
ゲート電極１３の側面に形成された酸化アルミニウム膜
１４の膜厚Ｅが電界緩和領域１９ｂの長さとなる。しか
るに、ゲート電極１３の側面に形成された酸化アルミニ
ウム膜１４の膜厚Ｅは、図２において既に説明したよう
に、印加電圧等の陽極酸化条件に左右されるので、これ
を制御すればよく、しかもこの制御を容易にかつ正確に
行うことができ、またゲート電極１３の長さ方向両側面
において同じとすることができる。したがって、電界緩
和領域１９ｂの長さを常に所期の長さとすることがで
き、ひいては常に初期のトランジスタ特性を得ることが
できる。また、酸化アルミニウム膜１４の膜厚Ｅが電界
緩和領域１９ｂの長さとなるので（ただし、アニールに
よる拡散量は考慮していない。）、不純物注入後の拡散
量を配慮すれば酸化アルミニウム膜１４の膜厚Ｅ（例え
ば、既に説明したように、０．２８μｍ程度）を制御す
ることにより、０．３μｍ以下の微小な電界緩和領域１
９ｂを容易に形成することができる。さらに、酸化アル
ミニウム膜１４がゲート絶縁膜１５と共にゲート絶縁膜
を形成するこになるので、ゲート絶縁膜が２層となり、
層間ショートの低減に寄与することができる。
ジスタの製造方法では、図５に示すように、ゲート電極
１３および酸化アルミニウム膜１４をマスクとした裏面
露光により形成された不純物注入マスク１７ａをマスク
として不純物を注入しているので、図７に示すように、
ゲート電極１３の側面に形成された酸化アルミニウム膜
１４の膜厚Ｅが電界緩和領域１９ｂの長さとなる。しか
るに、ゲート電極１３の側面に形成された酸化アルミニ
ウム膜１４の膜厚Ｅは、図２において既に説明したよう
に、印加電圧等の陽極酸化条件に左右されるので、これ
を制御すればよく、しかもこの制御を容易にかつ正確に
行うことができ、またゲート電極１３の長さ方向両側面
において同じとすることができる。したがって、電界緩
和領域１９ｂの長さを常に所期の長さとすることがで
き、ひいては常に初期のトランジスタ特性を得ることが
できる。また、酸化アルミニウム膜１４の膜厚Ｅが電界
緩和領域１９ｂの長さとなるので（ただし、アニールに
よる拡散量は考慮していない。）、不純物注入後の拡散
量を配慮すれば酸化アルミニウム膜１４の膜厚Ｅ（例え
ば、既に説明したように、０．２８μｍ程度）を制御す
ることにより、０．３μｍ以下の微小な電界緩和領域１
９ｂを容易に形成することができる。さらに、酸化アル
ミニウム膜１４がゲート絶縁膜１５と共にゲート絶縁膜
を形成するこになるので、ゲート絶縁膜が２層となり、
層間ショートの低減に寄与することができる。
【００１６】なお、上記実施例では、この発明をオフセ
ット構造の逆スタガ型の薄膜トランジスタに適用した場
合について説明したが、ＬＤＤ構造の逆スタガ型の薄膜
トランジスタにも適用することができる。この場合に
は、図示していないが、まず、例えば図３に示す状態に
おいて、露光時間を矢印Ｔ2で示す光によってフォトレ
ジスト層１８を十分に露光することができる時間とし、
次いで現像すると、ゲート電極１３に対応する部分の不
純物注入マスク形成用層１７の上面に第１のフォトレジ
ストパターンが形成される。次に、第１のフォトレジス
トパターンをマスクとして不純物注入マスク形成用層１
７をエッチングし、次いで第１のフォトレジストパター
ンを除去すると、ゲート電極１３に対応する部分のアモ
ルファスシリコン薄膜１６の上面に第１の不純物注入マ
スクが形成される。次に、第１の不純物注入マスクをマ
スクとして不純物を低濃度に注入すると、第１の不純物
注入マスク下以外の領域におけるアモルファスシリコン
薄膜１６に低濃度不純物領域が形成される。この後、第
１の不純物注入マスクを除去する。次に、再度図３に示
す状態とし、そして露光時間を矢印Ｔ1で示す光によっ
てフォトレジスト層１８を必要かつ十分に露光すること
ができる時間とし、次いで現像すると、ゲート電極１３
および酸化アルミニウム膜１４に対応する部分の不純物
注入マスク形成用層１７の上面に第２のフォトレジスト
パターンが形成される。次に、第２のフォトレジストパ
ターンをマスクとして不純物注入マスク形成用層１７を
エッチングし、次いで第２のフォトレジストパターンを
除去すると、ゲート電極１３および酸化アルミニウム膜
１４に対応する部分のアモルファスシリコン薄膜１６の
上面に第２の不純物注入マスクが形成される。次に、第
２の不純物注入マスクをマスクとして不純物を高濃度に
注入すると、第２の不純物注入マスク下以外の領域にお
けるアモルファスシリコン薄膜１６に高濃度不純物領域
が形成される。かくして、チャネル領域と高濃度不純物
領域からなるソース・ドレイン領域との間に低濃度不純
物領域からなる電界緩和領域が形成される。この場合
も、酸化アルミニウム膜１４の膜厚が電界緩和領域の長
さとなるので、電界緩和領域の長さを常に所期の長さと
することができ、ひいては常に初期のトランジスタ特性
を得ることができる。
ット構造の逆スタガ型の薄膜トランジスタに適用した場
合について説明したが、ＬＤＤ構造の逆スタガ型の薄膜
トランジスタにも適用することができる。この場合に
は、図示していないが、まず、例えば図３に示す状態に
おいて、露光時間を矢印Ｔ2で示す光によってフォトレ
ジスト層１８を十分に露光することができる時間とし、
次いで現像すると、ゲート電極１３に対応する部分の不
純物注入マスク形成用層１７の上面に第１のフォトレジ
ストパターンが形成される。次に、第１のフォトレジス
トパターンをマスクとして不純物注入マスク形成用層１
７をエッチングし、次いで第１のフォトレジストパター
ンを除去すると、ゲート電極１３に対応する部分のアモ
ルファスシリコン薄膜１６の上面に第１の不純物注入マ
スクが形成される。次に、第１の不純物注入マスクをマ
スクとして不純物を低濃度に注入すると、第１の不純物
注入マスク下以外の領域におけるアモルファスシリコン
薄膜１６に低濃度不純物領域が形成される。この後、第
１の不純物注入マスクを除去する。次に、再度図３に示
す状態とし、そして露光時間を矢印Ｔ1で示す光によっ
てフォトレジスト層１８を必要かつ十分に露光すること
ができる時間とし、次いで現像すると、ゲート電極１３
および酸化アルミニウム膜１４に対応する部分の不純物
注入マスク形成用層１７の上面に第２のフォトレジスト
パターンが形成される。次に、第２のフォトレジストパ
ターンをマスクとして不純物注入マスク形成用層１７を
エッチングし、次いで第２のフォトレジストパターンを
除去すると、ゲート電極１３および酸化アルミニウム膜
１４に対応する部分のアモルファスシリコン薄膜１６の
上面に第２の不純物注入マスクが形成される。次に、第
２の不純物注入マスクをマスクとして不純物を高濃度に
注入すると、第２の不純物注入マスク下以外の領域にお
けるアモルファスシリコン薄膜１６に高濃度不純物領域
が形成される。かくして、チャネル領域と高濃度不純物
領域からなるソース・ドレイン領域との間に低濃度不純
物領域からなる電界緩和領域が形成される。この場合
も、酸化アルミニウム膜１４の膜厚が電界緩和領域の長
さとなるので、電界緩和領域の長さを常に所期の長さと
することができ、ひいては常に初期のトランジスタ特性
を得ることができる。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、陽極酸化膜の膜厚に対応する領域を電界緩和領域と
なるようにしているので、薄膜トランジスタがオフセッ
ト構造とＬＤＤ構造のいずれであっても、電界緩和領域
の長さを常に所期の長さとすることができ、ひいては常
に初期のトランジスタ特性を得ることができる。また、
陽極酸化膜の膜厚が電界緩和領域の長さとなるので、陽
極酸化膜の膜厚を制御することにより、微小な電界緩和
領域を容易に形成することができる。
ば、陽極酸化膜の膜厚に対応する領域を電界緩和領域と
なるようにしているので、薄膜トランジスタがオフセッ
ト構造とＬＤＤ構造のいずれであっても、電界緩和領域
の長さを常に所期の長さとすることができ、ひいては常
に初期のトランジスタ特性を得ることができる。また、
陽極酸化膜の膜厚が電界緩和領域の長さとなるので、陽
極酸化膜の膜厚を制御することにより、微小な電界緩和
領域を容易に形成することができる。
【図１】この発明の一実施例における薄膜トランジスタ
の製造に際し、ガラス基板上にゲート電極等を形成する
ためのアルミニウム膜を形成した状態の断面図。
の製造に際し、ガラス基板上にゲート電極等を形成する
ためのアルミニウム膜を形成した状態の断面図。
【図２】同薄膜トランジスタの製造に際し、陽極酸化に
よりゲート電極および酸化アルミニウム膜を形成した状
態の断面図。
よりゲート電極および酸化アルミニウム膜を形成した状
態の断面図。
【図３】同薄膜トランジスタの製造に際し、ゲート絶縁
膜、アモルファスシリコン薄膜、不純物注入マスク形成
用層およびフォトレジスト層を形成した後、ガラス基板
の下面側から露光した状態の断面図。
膜、アモルファスシリコン薄膜、不純物注入マスク形成
用層およびフォトレジスト層を形成した後、ガラス基板
の下面側から露光した状態の断面図。
【図４】同薄膜トランジスタの製造に際し、現像した状
態の断面図。
態の断面図。
【図５】同薄膜トランジスタの製造に際し、不純物を注
入した状態の断面図。
入した状態の断面図。
【図６】同薄膜トランジスタの製造に際し、エキシマレ
ーザの照射によりアモルファスシリコン薄膜をポリ化し
てポリシリコン薄膜とした状態の断面図。
ーザの照射によりアモルファスシリコン薄膜をポリ化し
てポリシリコン薄膜とした状態の断面図。
【図７】同薄膜トランジスタの製造に際し、素子分離し
た状態の断面図。
た状態の断面図。
【図８】同薄膜トランジスタの製造に際し、完成した状
態の断面図。
態の断面図。
【図９】従来のオフセット構造の逆スタガ型の薄膜トラ
ンジスタの一例を示す断面図。
ンジスタの一例を示す断面図。
１１ ガラス基板（透明基板） １３ ゲート電極 １４ 酸化アルミニウム膜（陽極酸化膜） １５ ゲート絶縁膜 １６ アモルファスシリコン薄膜（半導体薄膜） １７ 不純物注入マスク形成用層 １７ａ 不純物注入マスク １８ フォトレジスト層 １８ａ フォトレジストパターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/266
Claims (2)
- 【請求項１】 透明基板上にゲート電極を形成するとと
ともに該ゲート電極の少なくとも長さ方向の側面に陽極
酸化膜を形成し、 前記ゲート電極および前記陽極酸化膜上にゲート絶縁膜
を介して半導体薄膜を形成し、 前記ゲート電極および前記陽極酸化膜をマスクとした裏
面露光により前記ゲート電極および前記陽極酸化膜に対
応する部分の前記半導体薄膜上に不純物注入マスクを形
成し、 前記不純物注入マスクをマスクとして前記半導体薄膜に
不純物を注入する、 ことを特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 透明基板上にゲート電極を形成するとと
ともに該ゲート電極の少なくとも長さ方向の側面に陽極
酸化膜を形成し、 前記ゲート電極および前記陽極酸化膜上にゲート絶縁膜
を介して半導体薄膜を形成し、 前記ゲート電極をマスクとした裏面露光により前記ゲー
ト電極に対応する部分の前記半導体薄膜上に第１の不純
物注入マスクを形成し、 前記第１の不純物注入マスクをマスクとして前記半導体
薄膜に不純物を低濃度に注入し、 前記第１の不純物注入マスクを除去した後、前記ゲート
電極および前記陽極酸化膜をマスクとした裏面露光によ
り前記ゲート電極および前記陽極酸化膜に対応する部分
の前記半導体薄膜上に第２の不純物注入マスクを形成
し、 前記第２の不純物注入マスクをマスクとして前記半導体
薄膜に不純物を高濃度に注入する、 ことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34210893A JP3293050B2 (ja) | 1993-12-14 | 1993-12-14 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34210893A JP3293050B2 (ja) | 1993-12-14 | 1993-12-14 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169970A JPH07169970A (ja) | 1995-07-04 |
| JP3293050B2 true JP3293050B2 (ja) | 2002-06-17 |
Family
ID=18351214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34210893A Expired - Fee Related JP3293050B2 (ja) | 1993-12-14 | 1993-12-14 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3293050B2 (ja) |
-
1993
- 1993-12-14 JP JP34210893A patent/JP3293050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07169970A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0846215A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0766427A (ja) | 薄膜トランジスタの製造方法 | |
| JP2949404B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5817563A (en) | Method for fabricating an LDD transistor | |
| KR960016225B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5821146A (en) | Method of fabricating FET or CMOS transistors using MeV implantation | |
| JP3293050B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07326752A (ja) | モスフェット（ｍｏｓｆｅｔ）及びその製造方法 | |
| US5731214A (en) | Manufacture of semiconductor device with self-aligned doping | |
| KR100670039B1 (ko) | 엘디디 영역을 가지는 다결정 규소 박막 트랜지스터의 제조 방법 | |
| JPH08181223A (ja) | 半導体装置の製造方法 | |
| JPH07153953A (ja) | ポリサイド構造を有するゲート電極形成方法 | |
| KR100362191B1 (ko) | 반도체소자의박막트랜지스터및그제조방법 | |
| US6492236B2 (en) | Method of manufacturing a semiconductor device with a silicide | |
| JP3607028B2 (ja) | 半導体装置の製造方法 | |
| KR100242378B1 (ko) | 전계효과 트랜지스터의 게이트 제조방법 | |
| JP3213461B2 (ja) | 半導体装置の製造方法 | |
| KR950005475B1 (ko) | 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 | |
| KR0172256B1 (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| JP3316518B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH01137645A (ja) | 半導体装置の製造方法 | |
| JPS61232678A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03215971A (ja) | 相補型半導体装置の製造方法 | |
| KR0166043B1 (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| JPH07130997A (ja) | 高耐圧化トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |