JP2001267515A - 強誘電体メモリ素子 - Google Patents
強誘電体メモリ素子Info
- Publication number
- JP2001267515A JP2001267515A JP2000074194A JP2000074194A JP2001267515A JP 2001267515 A JP2001267515 A JP 2001267515A JP 2000074194 A JP2000074194 A JP 2000074194A JP 2000074194 A JP2000074194 A JP 2000074194A JP 2001267515 A JP2001267515 A JP 2001267515A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- recording
- recording layer
- ferroelectric memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 title claims abstract description 35
- 230000010287 polarization Effects 0.000 claims abstract description 25
- 239000012212 insulator Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 109
- 239000002184 metal Substances 0.000 claims description 109
- 230000005621 ferroelectricity Effects 0.000 claims description 9
- 229910004121 SrRuO Inorganic materials 0.000 claims description 8
- 229910002367 SrTiO Inorganic materials 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 5
- 230000006870 function Effects 0.000 abstract description 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 230000006386 memory function Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000000097 high energy electron diffraction Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910018921 CoO 3 Inorganic materials 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 強誘電体メモリ素子の記録密度を高めるため
に、メモリ機能の多値化を実現するための素子構造を提
供すること。 【解決手段】ともに強誘電体からなる第１の記録層１１
１と第２の記録層１３３を絶縁体層１２２をはさんで積
層し、前記第１の記録層と前記第２の記録層において互
いに独立な分極モーメントに関するヒステリシス機能を
持たせる。
に、メモリ機能の多値化を実現するための素子構造を提
供すること。 【解決手段】ともに強誘電体からなる第１の記録層１１
１と第２の記録層１３３を絶縁体層１２２をはさんで積
層し、前記第１の記録層と前記第２の記録層において互
いに独立な分極モーメントに関するヒステリシス機能を
持たせる。
Description
【０００１】
【発明の属する技術分野】本発明は多値記録を可能にす
る強誘電体メモリ素子に関する。
る強誘電体メモリ素子に関する。
【０００２】
【従来の技術】近年、PbZr1-xTixO3(PZT)やSrBi2Ta2O
9(SBT)に代表されるペロブスカイトタイプの遷移金属酸
化物からなる強誘電体が、大容量で低消費電力を実現し
た不揮発性メモリ素子の材料として実用化されようとし
ている。例えばPtからなる下部電極の上にゾル-ゲル法
にて厚み200nm程度のPZTを形成し、更に上部電極として
Ptからなる上部電極を形成した構造が、一般的な強誘電
体メモリ素子として知られている。電極としてはメモリ
素子としての耐久性の観点からRuO2、IrO2、SrRuO3、(L
aSr)CoO3などの導電性酸化物を用いることも提案されて
いる(中村孝 応用物理 第67巻p.1263 1998 )(奥田律一
ら 第60回応用物理学会講演予稿集2p-A-14 1999)。
9(SBT)に代表されるペロブスカイトタイプの遷移金属酸
化物からなる強誘電体が、大容量で低消費電力を実現し
た不揮発性メモリ素子の材料として実用化されようとし
ている。例えばPtからなる下部電極の上にゾル-ゲル法
にて厚み200nm程度のPZTを形成し、更に上部電極として
Ptからなる上部電極を形成した構造が、一般的な強誘電
体メモリ素子として知られている。電極としてはメモリ
素子としての耐久性の観点からRuO2、IrO2、SrRuO3、(L
aSr)CoO3などの導電性酸化物を用いることも提案されて
いる(中村孝 応用物理 第67巻p.1263 1998 )(奥田律一
ら 第60回応用物理学会講演予稿集2p-A-14 1999)。
【０００３】また川合知二らが提案しているように、異
なった格子定数をもつ絶縁体を組み合わせ超格子構造を
とることで、格子定数を調節し系としての強誘電特性を
向上させる試みがなされている（強誘電体薄膜の基礎と
応用 第17回応用物理学会スクール p.17 1995）。
なった格子定数をもつ絶縁体を組み合わせ超格子構造を
とることで、格子定数を調節し系としての強誘電特性を
向上させる試みがなされている（強誘電体薄膜の基礎と
応用 第17回応用物理学会スクール p.17 1995）。
【０００４】
【発明が解決しようとする課題】これら強誘電体メモリ
素子はいずれ高集積化が進み、メモリチップ単体とし
て、あるいはロジック・メモリ混載型の集積回路に組み
込まれる形として、SRAMやDRAMと競合する日がくるはず
である。その時、強誘電体メモリに要求される最も厳し
い条件は、すでにDRAMで実用化されているメモリー素子
としての多値化技術を実現することである。メモリ素子
としての高速応答性、低消費電力性、高信頼性に関して
は、強誘電体メモリは今でもすでに十分にDRAMに勝ち得
るレベルにある(上本康祐 応用物理 第67巻p.1257 1998
)。しかし残念ながら現在までのところ強誘電体メモリ
を多値化することに関する有力な技術は存在しない。
素子はいずれ高集積化が進み、メモリチップ単体とし
て、あるいはロジック・メモリ混載型の集積回路に組み
込まれる形として、SRAMやDRAMと競合する日がくるはず
である。その時、強誘電体メモリに要求される最も厳し
い条件は、すでにDRAMで実用化されているメモリー素子
としての多値化技術を実現することである。メモリ素子
としての高速応答性、低消費電力性、高信頼性に関して
は、強誘電体メモリは今でもすでに十分にDRAMに勝ち得
るレベルにある(上本康祐 応用物理 第67巻p.1257 1998
)。しかし残念ながら現在までのところ強誘電体メモリ
を多値化することに関する有力な技術は存在しない。
【０００５】そこで本発明は、多値記録を可能にする強
誘電体メモリ素子を提供することを目的とする。
誘電体メモリ素子を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明によれば、下記構
成になる強誘電体メモリ素子を提供する。 （１）絶縁体基板上に、第１の金属層、第１の記録層、
第２の金属層、絶縁層、第３の金属層、第２の記録層、
第４の金属層の順に積層しなり、前記第１の記録層と前
記第２の記録層は強誘電性を示す絶縁体からなり、前記
絶縁層は常誘電性を示す絶縁体からなることを特徴とす
る強誘電体メモリ素子。 （２）上記（１）の強誘電体メモリ素子において、第１
の金属層と第２の金属層の間に電位差V1を生じさせ、前
記電位差V1の符号を反転させることで第１の記録層の分
極モーメントの方向を反転させ、かつ、第３の金属層と
第４の金属層の間に電位差V2を生じさせ、前記電位差V2
の符号を変えることで、第２の記録層の分極モーメント
の方向を反転させ、前記記録層１と前記記録層２の両者
を合わせて多値記録を行うことを特徴とする強誘電体メ
モリ素子。 （３）上記（１）の強誘電体メモリ素子において、第４
の金属層の上に多層薄膜からなるユニットを一つ以上積
層してなり、前記ユニットは絶縁層A、金属層B、記録層
C、金属層Dの順に積層してなり、前記記録層Cは強誘電
性を示す絶縁体からなり、前記絶縁層Aは常誘電性を示
す絶縁体からなることなることを特徴とする強誘電体メ
モリ素子。 （４）上記（３）の強誘電体メモリ素子において、第１
の金属層と第２の金属層の間に電位差V1を生じさせ、前
記電位差V1の符号を反転させることで第１の記録層の分
極モーメントの方向を反転させ、かつ、第３の金属層と
第４の金属層の間に電位差V2を生じさせ、前記電位差V2
の符号を変えることで第２の記録層の分極モーメントの
方向を反転させ、かつ、金属層Bと金属層Dの間に電位差
V0を生じさせ、前記電位差V0の符号を変えることで、記
録層Cの分極モーメントの方向を反転させ、前記記録層
１と前記記録層２、前記記録層Cを合わせて多値記録を
行うことを特徴とする強誘電体メモリ素子。 （５）上記（１）の強誘電体メモリ素子において、第１
の金属層、第１の記録層、第２の金属層、絶縁層、第３
の金属層、第２の記録層、第４の金属層は順にエピタキ
シャル成長によって形成されることを特徴とする強誘電
体メモリ素子。 （６）上記（１）の強誘電体メモリ素子においては、第
１の金属層と第２の金属層はペロブスカイト酸化物から
なり、第１の記録層と第２の記録層は強誘電性を示すペ
ロブスカイト酸化物からなり、絶縁層はペロブスカイト
酸化物からなることを特徴とする強誘電体メモリ素子。 （７）上記（１）の強誘電体メモリ素子において、第１
の金属層と第２の金属層はペロブスカイト酸化物である
SrRuO3からなり、第１の記録層と第２の記録層はペロブ
スカイト酸化物である(Sr1-xBax)TiO3からなり（0.8≦x
≦1.0をみたす）、絶縁層はSrTiO3からなることを特徴
とする強誘電体メモリ素子。 （８）上記（３）の強誘電体メモリ素子において、第１
の金属層、第１の記録層、第２の金属層、絶縁層、第３
の金属層、第２の記録層、第４の金属層は順にエピタキ
シャル成長によって形成され、かつ、前記ユニット内の
多層薄膜構造が順にエピタキシャル成長によって形成さ
れることを特徴とする強誘電体メモリ素子。 （９）上記（３）の強誘電体メモリ素子において、第１
の金属層、第２の金属層、金属層Aと金属層Bはペロブス
カイト酸化物からなり、第１の記録層、第２の記録層、
記録層Cは強誘電性を示すペロブスカイト酸化物からな
り、絶縁層と前記ユニット内の絶縁層Aはペロブスカイ
ト酸化物からなることを特徴とする強誘電体メモリ素
子。 （１０）上記（３）の強誘電体メモリ素子において、第
１の金属層、第２の金属層、金属層Aと金属層Bはペロブ
スカイト酸化物であるSrRuO3からなり、第１の記録層、
第２の記録層、記録層Cはペロブスカイト酸化物である
(Sr1-xBax)TiO3からなり（0.8≦x≦1.0をみたす）、絶
縁層と前記ユニット内の絶縁層AはSrTiO3からなること
を特徴とする。
成になる強誘電体メモリ素子を提供する。 （１）絶縁体基板上に、第１の金属層、第１の記録層、
第２の金属層、絶縁層、第３の金属層、第２の記録層、
第４の金属層の順に積層しなり、前記第１の記録層と前
記第２の記録層は強誘電性を示す絶縁体からなり、前記
絶縁層は常誘電性を示す絶縁体からなることを特徴とす
る強誘電体メモリ素子。 （２）上記（１）の強誘電体メモリ素子において、第１
の金属層と第２の金属層の間に電位差V1を生じさせ、前
記電位差V1の符号を反転させることで第１の記録層の分
極モーメントの方向を反転させ、かつ、第３の金属層と
第４の金属層の間に電位差V2を生じさせ、前記電位差V2
の符号を変えることで、第２の記録層の分極モーメント
の方向を反転させ、前記記録層１と前記記録層２の両者
を合わせて多値記録を行うことを特徴とする強誘電体メ
モリ素子。 （３）上記（１）の強誘電体メモリ素子において、第４
の金属層の上に多層薄膜からなるユニットを一つ以上積
層してなり、前記ユニットは絶縁層A、金属層B、記録層
C、金属層Dの順に積層してなり、前記記録層Cは強誘電
性を示す絶縁体からなり、前記絶縁層Aは常誘電性を示
す絶縁体からなることなることを特徴とする強誘電体メ
モリ素子。 （４）上記（３）の強誘電体メモリ素子において、第１
の金属層と第２の金属層の間に電位差V1を生じさせ、前
記電位差V1の符号を反転させることで第１の記録層の分
極モーメントの方向を反転させ、かつ、第３の金属層と
第４の金属層の間に電位差V2を生じさせ、前記電位差V2
の符号を変えることで第２の記録層の分極モーメントの
方向を反転させ、かつ、金属層Bと金属層Dの間に電位差
V0を生じさせ、前記電位差V0の符号を変えることで、記
録層Cの分極モーメントの方向を反転させ、前記記録層
１と前記記録層２、前記記録層Cを合わせて多値記録を
行うことを特徴とする強誘電体メモリ素子。 （５）上記（１）の強誘電体メモリ素子において、第１
の金属層、第１の記録層、第２の金属層、絶縁層、第３
の金属層、第２の記録層、第４の金属層は順にエピタキ
シャル成長によって形成されることを特徴とする強誘電
体メモリ素子。 （６）上記（１）の強誘電体メモリ素子においては、第
１の金属層と第２の金属層はペロブスカイト酸化物から
なり、第１の記録層と第２の記録層は強誘電性を示すペ
ロブスカイト酸化物からなり、絶縁層はペロブスカイト
酸化物からなることを特徴とする強誘電体メモリ素子。 （７）上記（１）の強誘電体メモリ素子において、第１
の金属層と第２の金属層はペロブスカイト酸化物である
SrRuO3からなり、第１の記録層と第２の記録層はペロブ
スカイト酸化物である(Sr1-xBax)TiO3からなり（0.8≦x
≦1.0をみたす）、絶縁層はSrTiO3からなることを特徴
とする強誘電体メモリ素子。 （８）上記（３）の強誘電体メモリ素子において、第１
の金属層、第１の記録層、第２の金属層、絶縁層、第３
の金属層、第２の記録層、第４の金属層は順にエピタキ
シャル成長によって形成され、かつ、前記ユニット内の
多層薄膜構造が順にエピタキシャル成長によって形成さ
れることを特徴とする強誘電体メモリ素子。 （９）上記（３）の強誘電体メモリ素子において、第１
の金属層、第２の金属層、金属層Aと金属層Bはペロブス
カイト酸化物からなり、第１の記録層、第２の記録層、
記録層Cは強誘電性を示すペロブスカイト酸化物からな
り、絶縁層と前記ユニット内の絶縁層Aはペロブスカイ
ト酸化物からなることを特徴とする強誘電体メモリ素
子。 （１０）上記（３）の強誘電体メモリ素子において、第
１の金属層、第２の金属層、金属層Aと金属層Bはペロブ
スカイト酸化物であるSrRuO3からなり、第１の記録層、
第２の記録層、記録層Cはペロブスカイト酸化物である
(Sr1-xBax)TiO3からなり（0.8≦x≦1.0をみたす）、絶
縁層と前記ユニット内の絶縁層AはSrTiO3からなること
を特徴とする。
【０００７】上記構成によれば、各記録層ごとに強誘電
性に伴うヒステリシス機能を持たせることができるた
め、強誘電体メモリ素子として多値記録が可能になると
いう効果を有する。
性に伴うヒステリシス機能を持たせることができるた
め、強誘電体メモリ素子として多値記録が可能になると
いう効果を有する。
【０００８】
【発明の実施の形態】以下、本発明の実施形態を実施例
に沿って図面を参照しながら説明する。
に沿って図面を参照しながら説明する。
【０００９】（実施例１）図１は本実施例における強誘
電体メモリ素子、即ち記録層が２層の場合の側面断面図
である。１０１は第１の金属層、１０２は第２の金属
層、１０３は第３の金属層、１０４は第４の金属層、１
１１は第１の記録層、１２２は（第１の）絶縁層、１３
３は第２の記録層である。第１の記録層、第２の記録層
は絶縁体でかつ強誘電体からなる。第１の絶縁層は常誘
電体からなる。第１の記録層はその上下に隣接した第１
の金属層と第２の金属層の間に生じる電位差V1によって
分極反転する。第２の記録層はその上下に隣接した第３
の金属層と第４の金属層の間に生じる電位差V2によって
分極反転する。第１の絶縁層に関しては、前記２つ記録
層が分極反転することに伴って絶縁破壊しないことが必
要条件である。そのためには第１の絶縁層のバンドギャ
ップと厚みを適切に選ばなくてはならない。このように
することで第１の記録層と第２の記録層は分極モーメン
トに関して独立したヒステリシスを発現することができ
る。
電体メモリ素子、即ち記録層が２層の場合の側面断面図
である。１０１は第１の金属層、１０２は第２の金属
層、１０３は第３の金属層、１０４は第４の金属層、１
１１は第１の記録層、１２２は（第１の）絶縁層、１３
３は第２の記録層である。第１の記録層、第２の記録層
は絶縁体でかつ強誘電体からなる。第１の絶縁層は常誘
電体からなる。第１の記録層はその上下に隣接した第１
の金属層と第２の金属層の間に生じる電位差V1によって
分極反転する。第２の記録層はその上下に隣接した第３
の金属層と第４の金属層の間に生じる電位差V2によって
分極反転する。第１の絶縁層に関しては、前記２つ記録
層が分極反転することに伴って絶縁破壊しないことが必
要条件である。そのためには第１の絶縁層のバンドギャ
ップと厚みを適切に選ばなくてはならない。このように
することで第１の記録層と第２の記録層は分極モーメン
トに関して独立したヒステリシスを発現することができ
る。
【００１０】図２は本実施例における強誘電体メモリ素
子において、記録層が２層の場合の４値記録を示す模式
図である。図を簡単にするために金属層、第１の絶縁層
を省略した。前記したように第１の記録層と第２の記録
層は、第１の絶縁層によって電気的に遮断されているた
め、分極モーメントに関するヒステリシスループが独立
に機能する。そのために第１および第２の記録層それぞ
れの分極モーメントの向きに関する組み合わせの数だけ
記録データの多値化ができる。本実施例の場合は図２
(a),(b),(c),(d)に示すように４値の多値化となる。こ
のとき(b)の状態と(c)の状態を互いに区別すると仮定す
る。また(b)の状態と(c)の状態を互いに区別しないと仮
定すると３値の多値化となる。
子において、記録層が２層の場合の４値記録を示す模式
図である。図を簡単にするために金属層、第１の絶縁層
を省略した。前記したように第１の記録層と第２の記録
層は、第１の絶縁層によって電気的に遮断されているた
め、分極モーメントに関するヒステリシスループが独立
に機能する。そのために第１および第２の記録層それぞ
れの分極モーメントの向きに関する組み合わせの数だけ
記録データの多値化ができる。本実施例の場合は図２
(a),(b),(c),(d)に示すように４値の多値化となる。こ
のとき(b)の状態と(c)の状態を互いに区別すると仮定す
る。また(b)の状態と(c)の状態を互いに区別しないと仮
定すると３値の多値化となる。
【００１１】次に本実施例１の素子の製造に関して具体
的に記す。第１の金属層、第２の金属層、第３の金属
層、第４の金属層にペロブスカイト酸化物であるSrRuO3
を用いた。ここでは、厚みは共に10nmである。また第
１の記録層、第２の記録層にペロブスカイト酸化物であ
るBaTiO3 を用いた。ここでは、厚みは共に20nmであ
る。さらに第１の絶縁層にペロブスカイト酸化物である
SrTiO3 を用いた。ここでは、厚みは10nmである。なお
各層の厚みに関しては、本発明の効果を失わない範囲で
の変更が可能である。図１の素子はSrTiO3の基板上に構
成され、第１の金属層から順に成膜される。素子全体に
わたって成膜方法はレーザーアブレーション法を用い
た。ここでは、成膜温度は600℃〜650℃の範囲とした。
RHEED（高エネルギー電子回折）により成長面をモニタ
リングすることにより、エピタキシャル成長が保たれる
ように成膜速度をコントロールした。第１の金属層、第
２の金属層、第３の金属層、第４の金属層にはそれぞれ
独立して金属導線が接続されており、素子の外部から各
金属層の電位をコントロールする。V1、 V2はともに1.0
Vとした。素子全体にエピタキシャル成長が行われたと
きに、図１のメモリ素子は最も安定して記録データを保
持した。エピタキシャル性が損なわれると、第１の絶縁
層が有する絶縁性が低下し、記録データの保持特性が劣
化する。素子全体としてのエピタキシャル性を保とうと
するならば、本実施例１で示すように各層を全てペロブ
スカイト酸化物で構成するのが好ましい。ペロブスカイ
ト酸化物は、キュービックあるいは擬キュービック構造
においてほぼ390pm〜400pm(pico meter)という格子定数
を持っているため、格子整合の観点からエピタキシャル
成長を達成しやすいのである。
的に記す。第１の金属層、第２の金属層、第３の金属
層、第４の金属層にペロブスカイト酸化物であるSrRuO3
を用いた。ここでは、厚みは共に10nmである。また第
１の記録層、第２の記録層にペロブスカイト酸化物であ
るBaTiO3 を用いた。ここでは、厚みは共に20nmであ
る。さらに第１の絶縁層にペロブスカイト酸化物である
SrTiO3 を用いた。ここでは、厚みは10nmである。なお
各層の厚みに関しては、本発明の効果を失わない範囲で
の変更が可能である。図１の素子はSrTiO3の基板上に構
成され、第１の金属層から順に成膜される。素子全体に
わたって成膜方法はレーザーアブレーション法を用い
た。ここでは、成膜温度は600℃〜650℃の範囲とした。
RHEED（高エネルギー電子回折）により成長面をモニタ
リングすることにより、エピタキシャル成長が保たれる
ように成膜速度をコントロールした。第１の金属層、第
２の金属層、第３の金属層、第４の金属層にはそれぞれ
独立して金属導線が接続されており、素子の外部から各
金属層の電位をコントロールする。V1、 V2はともに1.0
Vとした。素子全体にエピタキシャル成長が行われたと
きに、図１のメモリ素子は最も安定して記録データを保
持した。エピタキシャル性が損なわれると、第１の絶縁
層が有する絶縁性が低下し、記録データの保持特性が劣
化する。素子全体としてのエピタキシャル性を保とうと
するならば、本実施例１で示すように各層を全てペロブ
スカイト酸化物で構成するのが好ましい。ペロブスカイ
ト酸化物は、キュービックあるいは擬キュービック構造
においてほぼ390pm〜400pm(pico meter)という格子定数
を持っているため、格子整合の観点からエピタキシャル
成長を達成しやすいのである。
【００１２】第１の絶縁層に関して、バンドギャップの
大きさは1eV以上、また厚みは1nm以上が好ましい。厚み
に関しては1nm以下であってもペロブスカイトのキュー
ビック構造が１ユニットあれば絶縁性を保つことは可能
である。しかしその場合、エピタキシャル成長に関して
高い精度が必要となる。さもなければ容易にその絶縁性
が破壊されてしまう。
大きさは1eV以上、また厚みは1nm以上が好ましい。厚み
に関しては1nm以下であってもペロブスカイトのキュー
ビック構造が１ユニットあれば絶縁性を保つことは可能
である。しかしその場合、エピタキシャル成長に関して
高い精度が必要となる。さもなければ容易にその絶縁性
が破壊されてしまう。
【００１３】第１の記録層、第２の記録層には(Sr1-xBa
x)TiO3 (0.8≦x≦1.0)を用いても同様の効果を得る。通
常xが1.0以下であれば(Sr1-xBax)TiO3として強誘電性を
示すことは難しいが、本実施例のようにSrRuO3 に隣接
する形で積層するのであればxが0.8であっても強誘電性
を発現する。ただしxが減少するに従って(Sr1-xBax)TiO
3の分極モーメントは低下していく。このような分極モ
ーメントの低下は、絶縁層の絶縁破壊を防ぐという観点
からはむしろ好ましい。またPb(Zr1-xTix)O3 (0.0≦x≦
1.0)を用いても同様の効果を得る。さらにBiFeO3 を用
いても同様の効果を得る。
x)TiO3 (0.8≦x≦1.0)を用いても同様の効果を得る。通
常xが1.0以下であれば(Sr1-xBax)TiO3として強誘電性を
示すことは難しいが、本実施例のようにSrRuO3 に隣接
する形で積層するのであればxが0.8であっても強誘電性
を発現する。ただしxが減少するに従って(Sr1-xBax)TiO
3の分極モーメントは低下していく。このような分極モ
ーメントの低下は、絶縁層の絶縁破壊を防ぐという観点
からはむしろ好ましい。またPb(Zr1-xTix)O3 (0.0≦x≦
1.0)を用いても同様の効果を得る。さらにBiFeO3 を用
いても同様の効果を得る。
【００１４】比較例として図３に、（第１の）絶縁層を
設けず、第１の記録層と第２の記録層が第２の金属層を
介して電気的に接続されている場合の素子構造を示す。
この場合第１の記録層の分極モーメントと第２の記録層
の分極モーメントが互いに干渉し合い、記録データの保
持が不安定となってしまいメモリ素子として好ましくな
い。
設けず、第１の記録層と第２の記録層が第２の金属層を
介して電気的に接続されている場合の素子構造を示す。
この場合第１の記録層の分極モーメントと第２の記録層
の分極モーメントが互いに干渉し合い、記録データの保
持が不安定となってしまいメモリ素子として好ましくな
い。
【００１５】（実施例２）図４は本実施例における強誘
電体メモリ素子、即ち記録層が３層の場合の側面断面図
である。当該素子は、実施例１（図１）の記録層が２層
の素子構造上に（第４の金属層上に）、更に絶縁層A１
４４、金属層B１０５、記録層C１５５、金属層D１０６
の多層薄膜の積層構造が形成されている。絶縁層A、金
属層B、記録層C、金属層Dからなる積層構造をユニット
と呼ぶことにする。記録層Cは絶縁体でかつ強誘電体で
ある。金属層B、金属層Dには電極が接続されており、各
金属層の電位をコントロールできる。記録層Cはその上
下に隣接した金属層Dと金属層Bの間に生じる電位差V3に
よって分極反転する。
電体メモリ素子、即ち記録層が３層の場合の側面断面図
である。当該素子は、実施例１（図１）の記録層が２層
の素子構造上に（第４の金属層上に）、更に絶縁層A１
４４、金属層B１０５、記録層C１５５、金属層D１０６
の多層薄膜の積層構造が形成されている。絶縁層A、金
属層B、記録層C、金属層Dからなる積層構造をユニット
と呼ぶことにする。記録層Cは絶縁体でかつ強誘電体で
ある。金属層B、金属層Dには電極が接続されており、各
金属層の電位をコントロールできる。記録層Cはその上
下に隣接した金属層Dと金属層Bの間に生じる電位差V3に
よって分極反転する。
【００１６】金属層Bおよび金属層DをSrRuO3 で構成す
る。ここでは、厚みは共に20nmである。また第２の絶縁
層はSrTiO3 で構成する。ここでは、厚みは10nmであ
る。さらに第３の記録層はBaTiO3 で構成する。ここで
は、厚みは10nmである。その他の層に関しては実施例１
と同様の組成と厚みを用いる。ただしこれら各層の膜厚
に関しては、本発明の効果を失わない範囲で変更するこ
とができる。また成膜方法は同様にレーザーアブレーシ
ョン法である。このような素子構成をとるとき、各記録
層の分極モーメントは独立にスイッチングすることがで
きる。そのため各記録層の分極モーメントをそれぞれ区
別する場合には記録データに関して23値、即ち8値の多
値化となる。各記録層の分極モーメントをそれぞれ区別
しない場合、記録データに関して(3+1)値、即ち４値の
多値化となる。
る。ここでは、厚みは共に20nmである。また第２の絶縁
層はSrTiO3 で構成する。ここでは、厚みは10nmであ
る。さらに第３の記録層はBaTiO3 で構成する。ここで
は、厚みは10nmである。その他の層に関しては実施例１
と同様の組成と厚みを用いる。ただしこれら各層の膜厚
に関しては、本発明の効果を失わない範囲で変更するこ
とができる。また成膜方法は同様にレーザーアブレーシ
ョン法である。このような素子構成をとるとき、各記録
層の分極モーメントは独立にスイッチングすることがで
きる。そのため各記録層の分極モーメントをそれぞれ区
別する場合には記録データに関して23値、即ち8値の多
値化となる。各記録層の分極モーメントをそれぞれ区別
しない場合、記録データに関して(3+1)値、即ち４値の
多値化となる。
【００１７】本実施例２のユニットを繰り返し積層して
記録層を増やすことで、さらなる多値化が可能である。
本実施例１、２で示した規則に従って金属層、絶縁層、
記録層を順次積層していくとき、記録層の層数nに関し
て記録層を区別するのであれば2n値の多値化ができる。
また記録層を区別しないのであれば(n+1)値の多値化が
できる。
記録層を増やすことで、さらなる多値化が可能である。
本実施例１、２で示した規則に従って金属層、絶縁層、
記録層を順次積層していくとき、記録層の層数nに関し
て記録層を区別するのであれば2n値の多値化ができる。
また記録層を区別しないのであれば(n+1)値の多値化が
できる。
【００１８】
【発明の効果】本発明の強誘電体メモリ素子によれば、
積層薄膜構造において複数の強誘電体からなる記録層を
独立に分極反転することが可能になるため、記録素子全
体として多値記録が可能になる。そのため高密度のメモ
リ素子を提供することができる。
積層薄膜構造において複数の強誘電体からなる記録層を
独立に分極反転することが可能になるため、記録素子全
体として多値記録が可能になる。そのため高密度のメモ
リ素子を提供することができる。
【図１】本発明の実施例における強誘電体メモリ素子で
あって、記録層が２層の場合の構造を示す断面図。
あって、記録層が２層の場合の構造を示す断面図。
【図２】本発明の実施例における強誘電体メモリ素子に
おいて、記録層が２層の場合の４値記録を示す模式図。
おいて、記録層が２層の場合の４値記録を示す模式図。
【図３】実施例１に対する比較例の素子構造を示す断面
図。
図。
【図４】本発明の実施例における強誘電体メモリ素子で
あって、記録層が３層の場合の構造を示す断面図。
あって、記録層が３層の場合の構造を示す断面図。
１０１ 第１の金属層 １０２ 第２の金属層 １０３ 第３の金属層 １０４ 第４の金属層 １０５ 金属層B １０６ 金属層D １１１ 第１の記録層 １２２ （第１の）絶縁層 １３３ 第２の記録層 １４４ 絶縁層A １５５ 記録層C
───────────────────────────────────────────────────── フロントページの続き (72)発明者 樋口 天光 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 5F058 BA20 BD01 BD02 BD05 BF17 BJ02 5F083 FR01 GA30 JA14 JA15 JA17 JA43 ZA21
Claims (10)
- 【請求項１】絶縁体基板上に、第１の金属層、第１の記
録層、第２の金属層、絶縁層、第３の金属層、第２の記
録層、第４の金属層の順に積層してなり、前記第１の記
録層と前記第２の記録層は強誘電性を示す絶縁体からな
り、前記絶縁層は常誘電性を示す絶縁体からなることを
特徴とする強誘電体メモリ素子。 - 【請求項２】請求項１記載の強誘電体メモリ素子におい
て、第１の金属層と第２の金属層の間に電位差V1を生じ
させ、前記電位差V1の符号を反転させることで第１の記
録層の分極モーメントの方向を反転させ、かつ、第３の
金属層と第４の金属層の間に電位差V2を生じさせ、前記
電位差V2の符号を変えることで、第２の記録層の分極モ
ーメントの方向を反転させ、前記記録層１と前記記録層
２の両者を合わせて多値記録を行うことを特徴とする強
誘電体メモリ素子。 - 【請求項３】請求項１記載の強誘電体メモリ素子におい
て、第４の金属層の上に多層薄膜からなるユニットを一
つ以上積層してなり、前記ユニットは絶縁層A、金属層
B、記録層C、金属層Dの順に積層してなり、前記記録層C
は強誘電性を示す絶縁体からなり、前記絶縁層Aは常誘
電性を示す絶縁体からなることなることを特徴とする強
誘電体メモリ素子。 - 【請求項４】請求項３記載の強誘電体メモリ素子におい
て、第１の金属層と第２の金属層の間に電位差V1を生じ
させ、前記電位差V1の符号を反転させることで第１の記
録層の分極モーメントの方向を反転させ、かつ、第３の
金属層と第４の金属層の間に電位差V2を生じさせ、前記
電位差V2の符号を変えることで第２の記録層の分極モー
メントの方向を反転させ、かつ、金属層Bと金属層Dの間
に電位差V0を生じさせ、前記電位差V0の符号を変えるこ
とで、記録層Cの分極モーメントの方向を反転させ、前
記記録層１と前記記録層２、前記記録層Cを合わせて多
値記録を行うことを特徴とする強誘電体メモリ素子。 - 【請求項５】請求項１記載の強誘電体メモリ素子におい
て、第１の金属層、第１の記録層、第２の金属層、絶縁
層、第３の金属層、第２の記録層、第４の金属層は順に
エピタキシャル成長によって形成されることを特徴とす
る強誘電体メモリ素子。 - 【請求項６】請求項１記載の強誘電体メモリ素子におい
て、第１の金属層と第２の金属層はペロブスカイト酸化
物からなり、第１の記録層と第２の記録層は強誘電性を
示すペロブスカイト酸化物からなり、絶縁層はペロブス
カイト酸化物からなることを特徴とする強誘電体メモリ
素子。 - 【請求項７】請求項１記載の強誘電体メモリ素子におい
て、第１の金属層と第２の金属層はペロブスカイト酸化
物であるSrRuO3からなり、第１の記録層と第２の記録層
はペロブスカイト酸化物である(Sr1-xBax)TiO3（0.8≦x
≦1.0）からなり、絶縁層はSrTiO3からなることを特徴
とする強誘電体メモリ素子。 - 【請求項８】請求項３記載の強誘電体メモリ素子におい
て、第１の金属層、第１の記録層、第２の金属層、絶縁
層、第３の金属層、第２の記録層、第４の金属層は順に
エピタキシャル成長によって形成され、かつ、前記ユニ
ット内の多層薄膜構造が順にエピタキシャル成長によっ
て形成されることを特徴とする強誘電体メモリ素子。 - 【請求項９】請求項３記載の強誘電体メモリ素子におい
て、第１の金属層、第２の金属層、金属層Aと金属層Bは
ペロブスカイト酸化物からなり、第１の記録層、第２の
記録層、記録層Cは強誘電性を示すペロブスカイト酸化
物からなり、絶縁層と前記ユニット内の絶縁層Aはペロ
ブスカイト酸化物からなることを特徴とする強誘電体メ
モリ素子。 - 【請求項１０】請求項３記載の強誘電体メモリ素子にお
いて、第１の金属層、第２の金属層、金属層Aと金属層B
はペロブスカイト酸化物であるSrRuO3からなり、第１の
記録層、第２の記録層、記録層Cはペロブスカイト酸化
物である(Sr1-xBax)TiO3（0.8≦x≦1.0）からなり、絶
縁層と前記ユニット内の絶縁層AはSrTiO3からなること
を特徴とする強誘電体メモリ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074194A JP2001267515A (ja) | 2000-03-16 | 2000-03-16 | 強誘電体メモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074194A JP2001267515A (ja) | 2000-03-16 | 2000-03-16 | 強誘電体メモリ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001267515A true JP2001267515A (ja) | 2001-09-28 |
Family
ID=18592286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000074194A Withdrawn JP2001267515A (ja) | 2000-03-16 | 2000-03-16 | 強誘電体メモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001267515A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128643A (ja) * | 2004-09-30 | 2006-05-18 | Tdk Corp | 誘電体薄膜、薄膜誘電体素子及びその製造方法 |
| US7465980B2 (en) | 2004-09-10 | 2008-12-16 | Fujitsu Limited | Ferroelectric memory, multivalent data recording method and multivalent data reading method |
| KR101609596B1 (ko) * | 2010-10-13 | 2016-04-06 | 코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코 | 초격자 구조를 갖는 강유전체 박막과 그 제조방법, 및 강유전체 소자와 그 제조방법 |
| US10510862B2 (en) | 2018-03-23 | 2019-12-17 | Toshiba Memory Corporation | Semiconductor memory device |
-
2000
- 2000-03-16 JP JP2000074194A patent/JP2001267515A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7465980B2 (en) | 2004-09-10 | 2008-12-16 | Fujitsu Limited | Ferroelectric memory, multivalent data recording method and multivalent data reading method |
| JP2006128643A (ja) * | 2004-09-30 | 2006-05-18 | Tdk Corp | 誘電体薄膜、薄膜誘電体素子及びその製造方法 |
| JP4682769B2 (ja) * | 2004-09-30 | 2011-05-11 | Ｔｄｋ株式会社 | 誘電体薄膜、薄膜誘電体素子及びその製造方法 |
| KR101609596B1 (ko) * | 2010-10-13 | 2016-04-06 | 코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코 | 초격자 구조를 갖는 강유전체 박막과 그 제조방법, 및 강유전체 소자와 그 제조방법 |
| US10510862B2 (en) | 2018-03-23 | 2019-12-17 | Toshiba Memory Corporation | Semiconductor memory device |
| US11380773B2 (en) | 2018-03-23 | 2022-07-05 | Kioxia Corporation | Ferroelectric memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11289608B2 (en) | Doped polar layers and semiconductor device incorporating same | |
| Ishiwara | Ferroelectric random access memories | |
| US7423308B2 (en) | Ferroelectric capacitor | |
| US5796648A (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| KR19980064695A (ko) | 반도체 메모리 셀의 캐패시터 구조 및 그 제조 방법 | |
| Jones Jr et al. | Memory applications based on ferroelectric and high-permittivity dielectric thin films | |
| JPH1126706A (ja) | 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル | |
| KR20030071586A (ko) | 반도체장치의 제조방법 | |
| JP4058971B2 (ja) | 強誘電体メモリ及び電子機器 | |
| US6555864B1 (en) | Ferroelectric capacitor having a PZT layer with an excess of Pb | |
| US7619268B2 (en) | Fast remanent resistive ferroelectric memory | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| JP2001267515A (ja) | 強誘電体メモリ素子 | |
| JP2001122698A (ja) | 酸化物電極薄膜 | |
| JP4823895B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002525876A (ja) | 正方晶度の低い強誘電体薄膜 | |
| US20050189571A1 (en) | Ferroelectric memory | |
| JP2004311512A (ja) | 多値情報記憶素子、その使用方法およびその製造方法 | |
| KR100604673B1 (ko) | 반도체 소자의 강유전체 캐패시터 | |
| KR100967110B1 (ko) | 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 | |
| JP2001284542A (ja) | 強誘電体メモリ素子 | |
| JP2004303994A (ja) | 強誘電体メモリ素子およびその製造方法 | |
| JPH10242308A (ja) | 誘電体素子、誘電体素子の製造方法、半導体メモリ、半導体メモリの製造方法 | |
| CN116847660A (zh) | 一种铁电材料、铁电存储单元、存储器及电子设备 | |
| JP2007184440A (ja) | 強誘電体キャパシタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |