KR101807403B1 - 금속 나노 도트의 형성 방법, 금속 나노 도트 형성 장치 및 반도체 장치의 제조 방법 - Google Patents

금속 나노 도트의 형성 방법, 금속 나노 도트 형성 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101807403B1
KR101807403B1 KR1020160056957A KR20160056957A KR101807403B1 KR 101807403 B1 KR101807403 B1 KR 101807403B1 KR 1020160056957 A KR1020160056957 A KR 1020160056957A KR 20160056957 A KR20160056957 A KR 20160056957A KR 101807403 B1 KR101807403 B1 KR 101807403B1
Authority
KR
South Korea
Prior art keywords
gas
metal nano
container
metal
raw material
Prior art date
Application number
KR1020160056957A
Other languages
English (en)
Other versions
KR20160137369A (ko
Inventor
다다히로 이시자카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160137369A publication Critical patent/KR20160137369A/ko
Application granted granted Critical
Publication of KR101807403B1 publication Critical patent/KR101807403B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H01L21/28273—
    • H01L21/28282—
    • H01L27/11521—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 CVD법에 의해, 미세하면서도 또한 거의 균등한 분포로 금속 나노 도트를 형성하는 방법을 제공한다. 금속 나노 도트의 형성 방법은, CO 가스를 수용하는 CO 가스 용기(43)로부터, 원료로서 고체 상태의 루테늄카르보닐을 수용하는 원료 용기(41)에 캐리어 가스로서 CO 가스를 공급함으로써, 루테늄카르보닐 가스를 CO 가스와의 혼합 가스로서 처리 용기(1) 내에 도입하고, 웨이퍼(W) 상에서 루테늄카르보닐을 분해시켜서 금속 나노 도트를 형성하는 퇴적 공정과, 처리 용기(1) 내에의 혼합 가스의 도입을 정지한 상태에서, CO 가스 용기(43)로부터 CO 가스를 처리 용기(1) 내에 직접 도입해서 웨이퍼(W)의 표면에 CO 가스를 접촉시키는 CO 가스 도입 공정을 포함한다. 바람직하게는, 퇴적 공정과 CO 가스 도입 공정을 복수회 반복한다.

Description

금속 나노 도트의 형성 방법, 금속 나노 도트 형성 장치 및 반도체 장치의 제조 방법{METAL NANODOT FORMATION METHOD, METAL NANODOT FORMATION APPARATUS AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은, 예를 들어 반도체 메모리 장치 등에 이용 가능한 금속 나노 도트의 형성 방법, 금속 나노 도트 형성 장치 및 반도체 장치의 제조 방법에 관한 것이다.
최근 들어, 스마트폰, 태블릿 단말기 등의 시장 확대에 수반하여, 플래시 메모리 등의 반도체 메모리 장치의 수요가 증대되고 있음과 함께, 기록 데이터의 대용량화가 진행되고 있다. 반도체 메모리 장치의 대용량화를 위해서는, 미세화가 불가결하다. 미세화의 진전에 수반하여, 예를 들어 플로팅 게이트(FG) 구조의 플래시 메모리에서는, FG에 축적되는 전하수가 100개 이하까지 감소하고 있다. 그 때문에, 터널 절연막에 결함이 약간이라도 존재하면, 그 결함을 통해서 FG로부터 전하가 빠져나가버려, 데이터가 소실되어 버린다는 문제가 있었다. 이러한 문제에 대한 대책으로서, 전하 축적층에 복수의 나노 도트를 형성해 두는 것이 제안되어 있다(예를 들어, 특허문헌 1 내지 4). 이러한 구조에서는, 불연속인 나노 도트의 각각에 전하를 축적할 수 있기 때문에, 전하가 빠져나가기 어려워, 데이터 소실의 문제를 저감시킬 수 있는 것으로 여겨지고 있다. 상기 특허문헌 1 내지 4에서는, 절연막 상에 자기 정합 프로세스에 의해 복수의 나노 도트를 형성하고 있다.
한편, 반도체 디바이스의 배선이나 전극 등을 형성하는 일반적인 방법으로서, CVD(화학 기상 성장)법이 알려져 있다. CVD법에 의해 금속막을 성막하는 기술로서, 성막 원료로서 루테늄카르보닐[Ru3(CO)12]을 사용하고, 캐리어 가스로서 아르곤, 환원 가스로서 수소 가스를 사용하는 방법이 제안되어 있다(예를 들어, 특허문헌 5). 또한, 성막 원료로서 루테늄카르보닐을 사용하고, 캐리어 가스로서 일산화탄소(CO)를 사용하는 방법도 제안되어 있다(예를 들어, 특허문헌 6). 루테늄카르보닐과 일산화탄소를 사용하는 반응계에서는, 성막 원료 중의 불순물 성분이 기본적으로 탄소와 산소에 한정되기 때문에, 고순도의 막을 얻는 것이 가능하다. 또한, 성막 원료로서 루테늄카르보닐을 사용하고, 성막 후에 수소 함유 분위기에서 어닐을 행하여, 막 내의 잔류 카본의 저감을 도모하는 방법도 제안되어 있다(예를 들어, 특허문헌 7).
또한, CVD법에 의한 박막의 형성에 있어서, 암모니아 등의 억제제를 첨가하는 기술이 제안되어 있다(예를 들어, 비특허문헌 1, 특허문헌 8). 이 방법에 의하면, 억제제의 작용에 의해, HfB2막 등의 박막의 성장 과정에서, 핵 형성이 균일화되어, 평활한 박막을 형성할 수 있는 것으로 여겨지고 있다.
US8,228,743 B2 US8,263,465 B2 US8,772,856 B2 US8,822,288 B2 일본 특허 공표 제2008-514814호 공보 미국 특허 제7,482,269호 일본 특허 공개 제2010-212601호 공보 US2012/0107503 A1
Growth Inhibitor To Homogenize Nucleation and Obtain Smooth HfB2 Thin Films by Chemical Vapor Deposition, Chemistry of Materials 2013, 25, p662 내지 667
상기한 바와 같이, 반도체 디바이스의 디자인 룰은, 최근 들어, 점점 미세화되고 있고, 예를 들어 플래시 메모리에 사용되는 나노 도트에 대해서도, 미세하면서 또한 균일하게 형성할 필요성이 높아지고 있다. 상기 특허문헌 1 내지 4에서는, 절연막 상에 자기 정합 프로세스에 의해 복수의 나노 도트를 형성하고 있는데, 보다 일반적인 방법인 CVD법에 의해 미세한 나노 도트를 형성할 수 있으면, 공정 수를 삭감하는 것이 가능해져, 응용 범위도 넓어진다.
본 발명은, CVD법에 의해, 미세하면서도, 또한 거의 균등한 분포로 금속 나노 도트를 형성하는 방법을 제공한다.
본 발명의 금속 나노 도트의 형성 방법은, 처리 장치의 처리 용기 내에 피처리 기판을 배치하는 공정과, CO 가스를 수용하는 CO 가스 용기로부터, 원료로서 고체 상태의 금속 카르보닐 화합물을 수용하는 원료 용기에 캐리어 가스로서 상기 CO 가스를 공급함으로써, 상기 금속 카르보닐 화합물의 가스를 발생시킴과 함께, 상기 금속 카르보닐 화합물의 가스를 상기 CO 가스와의 혼합 가스로서 상기 처리 용기 내에 도입하고, 상기 피처리 기판 상에서 상기 금속 카르보닐 화합물을 분해시켜서 상기 피처리 기판의 표면에 복수의 금속 나노 도트를 퇴적시키는 퇴적 공정과, 상기 처리 용기 내에의 상기 혼합 가스의 도입을 정지한 상태에서, 상기 CO 가스 용기로부터 상기 CO 가스를 상기 처리 용기 내에 직접 도입해서 상기 피처리 기판의 표면의 상기 금속 나노 도트에 상기 CO 가스를 접촉시키는 CO 가스 도입 공정을 포함한다.
본 발명의 금속 나노 도트의 형성 방법은, 상기 퇴적 공정과, 상기 CO 가스 도입 공정을 복수회 반복해서 행해도 된다.
본 발명의 금속 나노 도트의 형성 방법은, 상기 퇴적 공정의 1회당 처리 시간을 T1, 상기 CO 가스 도입 공정의 1회당 처리 시간을 T2로 했을 때, T1＜T2이어도 된다.
본 발명의 금속 나노 도트의 형성 방법은, 상기 퇴적 공정과 상기 CO 가스 도입 공정을 복수회 반복한 후, 상기 처리 용기 내에 수소 가스를 도입해서 상기 피처리 기판의 표면의 상기 금속 나노 도트에 상기 수소 가스를 접촉시키는 수소 가스 도입 공정을 더 포함하고 있어도 된다.
본 발명의 금속 나노 도트의 형성 방법은, 상기 퇴적 공정의 1회당 처리 시간을 T1, 상기 CO 가스 도입 공정의 1회당 처리 시간을 T2로 했을 때, 상기 퇴적 공정과 상기 CO 가스 도입 공정의 반복 횟수가 증가함에 수반하여, 상기 T2가 짧아지도록 변화시켜도 된다.
본 발명의 금속 나노 도트의 형성 방법은, 상기 퇴적 공정의 1회당 처리 시간을 T1, 상기 CO 가스 도입 공정의 1회당 처리 시간을 T2로 했을 때, 상기 퇴적 공정과 상기 CO 가스 도입 공정의 반복 횟수가 증가함에 수반하여, 상기 T1이 길어지도록 변화시켜도 된다.
본 발명의 금속 나노 도트의 형성 방법은, 상기 금속 나노 도트의 평균 직경이 10nm 이하이어도 된다.
본 발명의 금속 나노 도트의 형성 방법은, 상기 금속 카르보닐 화합물이 트리루테늄도데카카르보닐[Ru3(CO)12]이며, 상기 금속 나노 도트가 루테늄 나노도트이어도 된다.
본 발명의 금속 나노 도트의 형성 장치는, 피처리 기판을 수용하는 처리 용기와, 원료로서 고체 상태의 금속 카르보닐 화합물을 수용하는 원료 용기와, CO 가스를 수용하는 CO 가스 용기와, 상기 원료 용기에 캐리어 가스로서의 상기 CO 가스를 도입함으로써 발생시킨 상기 금속 카르보닐 화합물의 가스를, 상기 CO 가스와의 혼합 가스로서, 상기 처리 용기 내에 유도하는 원료 가스 공급 경로와, 상기 CO 가스 용기로부터, 상기 원료 용기를 통하지 않고, 직접, 상기 처리 용기 내에 상기 CO 가스를 유도하는 CO 가스 공급 경로와, 상기 처리 용기 내에서 화학 기상 성장법에 의해 금속 나노 도트의 형성 처리가 행해지도록 제어하는 제어부를 구비하고 있다.
그리고, 본 발명의 금속 나노 도트의 형성 장치에 있어서, 상기 제어부는, 상기 원료 가스 공급 경로를 통한 상기 처리 용기 내에의 상기 혼합 가스의 도입과, 상기 CO 가스 공급 경로를 통한 상기 처리 용기 내에의 상기 CO 가스의 직접 도입을 절환함으로써, 상기 원료 가스 공급 경로를 통해서, 상기 혼합 가스를 상기 처리 용기 내에 도입하고, 상기 피처리 기판 상에서 상기 금속 카르보닐 화합물을 분해시켜서, 상기 피처리 기판의 표면에 복수의 상기 금속 나노 도트를 퇴적시키는 퇴적 공정과, 상기 혼합 가스의 공급을 정지한 상태에서, 상기 CO 가스 공급 경로를 통해서, 상기 CO 가스를 상기 처리 용기 내에 직접 도입하여 상기 피처리 기판의 표면의 상기 금속 나노 도트에 상기 CO 가스를 접촉시키는 CO 가스 도입 공정을 실행시키는 것이어도 된다.
본 발명의 금속 나노 도트 형성 장치에 있어서, 상기 제어부는, 상기 퇴적 공정과 상기 CO 가스 도입 공정을 교대로 복수회 반복해서 행하도록 제어하는 것이어도 된다.
본 발명의 금속 나노 도트 형성 장치에 있어서, 상기 제어부는, 상기 퇴적 공정의 1회당 처리 시간을 T1, 상기 CO 가스 도입 공정의 1회당 처리 시간을 T2로 했을 때, T1＜T2가 되도록 제어하는 것이어도 된다.
본 발명의 반도체 장치의 제조 방법은, 상기 어느 하나의 금속 나노 도트의 형성 방법에 의해 금속 나노 도트를 형성하는 공정을 포함하고 있다.
본 발명의 반도체 장치의 제조 방법은, 상기 반도체 장치가, 터널 절연막과,
상기 터널 절연막에 적층되고, 복수의 상기 금속 나노 도트를 갖는 1층 또는 복수층의 전하 축적층을 구비한 반도체 메모리 장치이어도 된다.
본 발명의 금속 나노 도트의 형성 방법 및 금속 나노 도트 형성 장치에 의하면, CVD법에 의해, 평균 직경이 예를 들어 10nm 이하인 매우 미세한 금속 나노 도트를, 이차원적으로 거의 균등한 분포로 형성할 수 있다. 또한, 본 발명의 반도체 장치의 제조 방법에 의하면, 미세화에의 대응이 가능하고 신뢰성이 우수한 반도체 장치를 제조할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 금속 나노 도트의 형성 방법에 의해 형성되는 금속 나노 도트의 설명도이다.
도 2는 본 발명의 일 실시 형태에 따른 금속 나노 도트 형성 장치를 도시하는 단면도이다.
도 3은 도 1에 도시한 금속 나노 도트 형성 장치의 제어부의 하드웨어 구성의 일례를 나타내는 블록도이다.
도 4는 본 발명의 제1 실시 형태의 금속 나노 도트의 형성 방법의 수순의 일례를 나타내는 흐름도이다.
도 5는 퇴적 공정과 CO 가스 도입 공정을 반복해서 실시하는 경우의 CO 가스와 루테늄카르보닐 가스의 공급과 정지의 타이밍 차트의 일례이다.
도 6은 퇴적 공정과 CO 가스 도입 공정을 반복해서 실시하는 경우의 CO 가스와 루테늄카르보닐 가스의 공급과 정지의 타이밍 차트의 다른 예이다.
도 7은 퇴적 공정과 CO 가스 도입 공정을 반복해서 실시하는 경우의 CO 가스와 루테늄카르보닐 가스의 공급과 정지의 타이밍 차트의 또 다른 예이다.
도 8은 본 발명의 제2 실시 형태의 금속 나노 도트의 형성 방법의 수순의 일례를 나타내는 흐름도이다.
도 9는 실시예 및 비교예에서 형성한 Ru 나노 도트의 개수의 편차를 나타내는 그래프이다.
도 10a는 실시예에서 형성한 Ru 나노 도트의 주사형 전자 현미경 사진이다.
도 10b는 비교예에서 형성한 Ru 나노 도트의 주사형 전자 현미경 사진이다.
도 11은 금속 나노 도트를 이용한 불휘발성 반도체 메모리 장치의 개략 구성을 도시하는 설명도이다.
도 12는 도 11에 도시한 불휘발성 반도체 메모리 장치의 제조 공정을 도시하는 설명도이다.
도 13은 도 12에 나타낸 공정에 이어지는 공정을 설명하기 위한 설명도이다.
도 14는 도 13에 나타낸 공정에 이어지는 공정을 설명하기 위한 설명도이다.
도 15는 도 14에 도시한 공정에 이어지는 공정을 설명하기 위한 설명도이다.
도 16은 도 15에 도시한 공정에 이어지는 공정을 설명하기 위한 설명도이다.
도 17은 도 16에 나타낸 공정에 이어지는 공정을 설명하기 위한 설명도이다.
도 18은 금속 나노 도트를 이용한 불휘발성 반도체 메모리 장치의 다른 예의 개략 구성을 도시하는 설명도이다.
도 19는 도 18의 부분 확대도이다.
이하, 적절히, 첨부 도면을 참조하면서 본 발명의 실시 형태에 대해서 설명한다. 본 실시 형태의 금속 나노 도트의 형성 방법은, 예를 들어 도 1에 도시한 바와 같이, 절연막 등의 임의의 바탕막(401) 상에 이차원적으로 분포하는 복수의 금속 나노 도트(400)를 형성할 수 있다.
[금속 카르보닐 화합물]
본 실시 형태에서, 금속 나노 도트(400)를 구성하는 금속종으로서는, 특별히 제한은 없고, 금속 카르보닐 화합물을 형성할 수 있는 것이면 된다. 또한, 금속 카르보닐 화합물로서는, 특별히 제한은 없지만, 예를 들어 이하에 예로 드는 것이 바람직하다.
트리루테늄도데카카르보닐[Ru3(CO)12]
탄탈륨헥사카르보닐[Ta(CO)6]
텅스텐헥사카르보닐[W(CO)6]
디테크네튬데카카르보닐[Tc2(CO)10]
펜타카르보닐철[Fe(CO)5]
노나카르보닐2철[Fe2(CO)9]
도데카카르보닐3철[Fe3(CO)12]
디코발트옥타카르보닐[Co2(CO)8]
테트라코발트도데카카르보닐[Co4(CO)12]
테트라이리듐도데카카르보닐[Ir4(CO)12]
니켈테트라카르보닐[Ni(CO)4]
이하의 실시 형태에서는, 금속 카르보닐 화합물로서, 트리루테늄도데카카르보닐[Ru3(CO)12](이하, 간단히 「루테늄카르보닐」이라고 기재하기도 함)을 사용하여, 금속 나노 도트(400)로서의 Ru 나노 도트를 형성하는 경우를 예로 들어 설명한다.
<금속 나노 도트 형성 장치>
도 2는, 본 발명의 일 실시 형태에 따른 금속 나노 도트 형성 장치(100)의 개략 구성을 도시하는 단면도이다. 금속 나노 도트 형성 장치(100)는, 루테늄카르보닐 화합물을 원료로 하고, CVD법에 의해, 피처리 기판인 반도체 웨이퍼(이하, 간단히 「웨이퍼」라고도 기재함)(W)의 표면에 Ru 나노 도트를 형성하는 것이다.
금속 나노 도트 형성 장치(100)는, 기밀하게 구성된 처리 용기(1)와, 처리 용기(1) 내에서 웨이퍼(W)를 수평하게 지지하기 위한 적재대인 서셉터(10)와, Ru 나노 도트를 CVD법에 의해 형성하기 위한 처리 가스를 처리 용기(1) 내에 샤워 형상으로 도입하기 위한 샤워 헤드(20)와, 처리 용기(1) 내를 소정의 감압(진공) 상태로 하기 위한 배기 장치(30)와, 처리 용기(1) 내에 Ru 나노 도트를 CVD법에 의해 형성하기 위한 처리 가스를 공급하는 가스 공급부(40)와, 금속 나노 도트 형성 장치(100)의 각 구성부를 제어하기 위한 제어부(70)를 갖고 있다.
<처리 용기>
처리 용기(1)는, 대략 원통 형상을 이루고, 천장벽(1a), 측벽(1b) 및 저벽(1c)을 갖고 있다. 처리 용기(1)의 측벽(1b)에는, 소정의 감압 상태로 유지된 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)를 반출입하기 위한 개구인 반출입부(3)가 형성되어 있고, 반출입부(3)는 게이트 밸브(GV)에 의해 개폐되도록 되어 있다.
<서셉터>
서셉터(10)는 처리 용기(1)의 저벽(1c)의 중앙에 설치된 원통 형상의 지지 부재(11)에 의해 지지되어 있다. 서셉터(10)에는, 예를 들어 저항 가열식의 히터(13)가 매립되어 있고, 이 히터(13)에는 히터 전원(15)이 접속되어 있다. 또한, 서셉터(10)에는, 열전쌍(17)이 설치되어 있다. 열전쌍(17)은 온도 측정기(19)에 접속되어 있다. 그리고, 서셉터(10)에 설치된 열전쌍(17)의 검출 신호에 기초하여 온도 측정기(19)에서 서셉터(10)의 온도를 측정한다. 이 측정 온도에 기초하여, 히터 전원(15)을 제어함으로써, 서셉터(10)를 통해서 웨이퍼(W)를 소정의 온도로 조절할 수 있도록 되어 있다. 또한, 서셉터(10)에는, 웨이퍼(W)를 지지해서 승강시키기 위한 3개의 승강 핀(도시하지 않음)이 서셉터(10)의 표면에 대하여 돌몰 가능하게 설치되어 있다.
<샤워 헤드>
처리 용기(1)의 천장벽(1a)에는, Ru 나노 도트를 CVD 형성하기 위한 처리 가스를 처리 용기(1) 내에 도입하기 위한 샤워 헤드(20)가 설치되어 있다. 샤워 헤드(20)는 서셉터(10)와 대향해서 배치되어 있다. 샤워 헤드(20)는 가스 공급부(40)로부터 공급된 가스를 처리 용기(1) 내에 샤워 형상으로 토출한다. 샤워 헤드(20)의 상부의 거의 중앙에는, 가스를 도입하기 위한 가스 도입구(21)가 형성되어 있다. 또한, 샤워 헤드(20)의 내부에는, 가스 확산 공간(23)이 형성되어 있다. 샤워 헤드(20)의 저면에는, 다수의 가스 토출 구멍(25)이 형성되어 있다. 이 가스 토출 구멍(25)은 가스 확산 공간(23)에 연통하고 있다.
<배기 장치>
배기 장치(30)는, 처리 용기(1) 내를 소정의 감압(진공) 상태로 하기 위해서, 도시하지 않은 진공 펌프, 압력 제어 밸브 등을 구비하고 있다. 처리 용기(1)의 저벽(1c)에는, 하방을 향해서 돌출된 배기실(31)이 설치되어 있다. 배기실(31)의 측면에는, 배기구(31a)를 통해서 배기관(33)이 접속되어 있고, 이 배기관(33)에는 배기 장치(30)가 접속되어 있다. 그리고, 이 배기 장치(30)를 작동시킴으로써, 처리 용기(1) 내를 소정의 감압(진공) 상태로 하는 것이 가능하게 되어 있다. 또한, 배기 장치(30)는 처리 용기(1) 내의 압력을 계측하는 도시하지 않은 압력 계측부에 접속되어 있고, 이 압력 계측부에서 계측된 압력에 기초하여, 배기량을 조절하여, 처리 용기(1) 내의 압력 제어를 행할 수 있다.
<가스 공급부>
가스 공급부(40)는 고체 상태의 원료(S)로서 루테늄카르보닐을 수용하는 원료 용기(41)와, CO 가스를 수용하는 CO 가스 용기(43)와, 희석 가스를 수용하는 희석 가스 용기(45)를 갖고 있다. 또한, 가스 공급부(40)는, 원료 용기(41)로부터의 루테늄카르보닐 가스를 포함하는 원료 가스를, 처리 용기(1)에 공급하는 원료 가스 공급 배관(47)과, CO 가스 용기(43)로부터의 CO 가스를, 원료 용기(41)에 공급하는 CO 가스 공급 배관(49)과, 원료 가스 공급 배관(47)과 CO 가스 공급 배관(49)을 접속하는 바이패스 배관(51)과, 희석 가스 용기(45)로부터 희석 가스를, 원료 가스 공급 배관(47)을 통해서 처리 용기(1)에 공급하는 희석 가스 공급 배관(53)을 갖고 있다.
(원료 용기)
원료 용기(41)는 고체 상태의 원료(S)로서 루테늄카르보닐을 수용한다. 원료 용기(41)의 주위에는, 예를 들어 재킷식의 히터(41a)가 설치되어 있고, 고체 상태의 루테늄카르보닐을 소정 온도로 가열할 수 있도록 되어 있다.
(CO 가스 용기)
CO 가스를 수용하는 CO 가스 용기(43)에는, CO 가스 공급 배관(49)이 접속되어 있다. CO 가스는, 고체 상태의 루테늄카르보닐로부터 생성한 루테늄카르보닐 가스를 처리 용기(1)에 공급하는 캐리어 가스로서 기능한다.
(희석 가스 용기)
희석 가스 용기(45)는, 원료 가스를 희석하기 위한 희석 가스를 수용한다. 희석 가스로서는, 예를 들어 Ar 가스로 대표되는 희가스, N2 가스 등의 불활성 가스가 사용된다. 또한, 희석 가스는, 원료 가스 공급 배관(47) 내 및 처리 용기(1) 내의 잔류 가스를 퍼지하는 퍼지 가스로서도 사용할 수 있다.
(원료 가스 공급 배관)
원료 가스 공급 배관(47)은, 일단이 원료 용기(41) 내에 접속되어 있고, 타단이 샤워 헤드(20)의 가스 도입구(21)에 접속되어 있다. 원료 가스 공급 배관(47)에는, 루테늄카르보닐 가스의 유량을 측정하기 위한 유량계(55)와, 이 유량계(55)를 사이에 두도록, 가스의 흐름 방향으로 그 상류측 및 하류측에 밸브(57a, 57b)가 설치되어 있다. 원료 가스 공급 배관(47)의 일단은, 원료 용기(41) 내에 상방으로부터 삽입되어 있어, 원료 용기(41) 내에서 생성한 루테늄카르보닐 가스와 CO 가스의 혼합 가스를 처리 용기(1)에 공급할 수 있도록 구성되어 있다.
(CO 가스 공급 배관)
CO 가스 공급 배관(49)은, 일단이 CO 가스 용기(43)에 접속되어 있고, 타단이 원료 용기(41) 내에 접속되어 있다. CO 가스 공급 배관(49)에는, CO 가스 유량 제어용의 매스 플로우 컨트롤러(59)와, 이 매스 플로우 컨트롤러(59)를 사이에 두도록, 가스의 흐름 방향으로 그 상류측 및 하류측에 밸브(61a, 61b)가 설치되어 있다. CO 가스 공급 배관(49)의 일단은, 원료 용기(41) 내에 상방으로부터 삽입되어 있어, 원료 용기(41) 내에 캐리어 가스로서의 CO 가스를 도입할 수 있도록 구성되어 있다. CO 가스 용기(43)로부터 CO 가스 공급 배관(49)을 통해서 원료 용기(41) 내에 캐리어 가스로서의 CO 가스를 불어 넣음으로써, 원료 용기(41) 내에서 루테늄카르보닐을 승화시켜, 루테늄카르보닐 가스를 발생시킬 수 있다.
(바이패스 배관)
바이패스 배관(51)은, 원료 가스 공급 배관(47)과 CO 가스 공급 배관(49)을 양쪽 배관의 도중에서 접속한다. 구체적으로는, 바이패스 배관(51)의 일단은, CO 가스 공급 배관(49)의 매스 플로우 컨트롤러(59)와 하류측의 밸브(61b)와의 사이에 접속되고, 타단은, 원료 가스 공급 배관(47)의 상류측의 밸브(57a)와 유량계(55)와의 사이에 접속되어 있다. 또한, 바이패스 배관(51)에는, 밸브(63)가 설치되어 있다. 바이패스 배관(51)에 의해, CO 가스 용기(43)로부터의 CO 가스를, 원료 용기(41)를 통하지 않고, 원료 가스 공급 배관(47)을 통해서 직접 처리 용기(1)에 공급할 수 있다.
(희석 가스 공급 배관)
희석 가스 공급 배관(53)은, 일단이 희석 가스 용기(45)에 접속되어 있고, 타단이 원료 가스 공급 배관(47)의 도중에서 접속되어 있다. 희석 가스는, 일련의 희석 가스 공급 배관(53) 및 원료 가스 공급 배관(47)을 통해서, 처리 용기(1) 내에 공급할 수 있다. 희석 가스 공급 배관(53)에는, 희석 가스 유량 제어용의 매스 플로우 컨트롤러(65)와, 이 매스 플로우 컨트롤러(65)를 사이에 두도록, 가스의 흐름 방향으로 그 상류측 및 하류측에 밸브(67a, 67b)가 설치되어 있다.
(원료 가스 공급 경로)
원료 가스 공급 배관(47)은, 원료 용기(41)에 캐리어 가스로서의 CO 가스를 도입함으로써 발생시킨 루테늄카르보닐 가스를, CO 가스와의 혼합 가스로서, 처리 용기(1) 내에 유도하는 원료 가스 공급 경로를 구성하고 있다. 즉, CO 가스 용기(43)로부터 CO 가스 공급 배관(49)을 통해서 원료 용기(41) 내에 캐리어 가스로서의 CO 가스를 불어 넣음으로써, 원료 용기(41) 내에서 승화한 루테늄카르보닐 가스는, CO 가스에 의해 반송되어 원료 가스 공급 경로로서의 원료 가스 공급 배관(47)을 통해, 또한 샤워 헤드(20)를 통해서 처리 용기(1) 내에 공급된다.
(CO 가스 공급 경로)
CO 가스 공급 배관(49)의 일부분과, 바이패스 배관(51)과, 원료 가스 공급 배관(47)의 일부분은, CO 가스 용기(43)로부터, 원료 용기(41)를 통하지 않고, 직접, 처리 용기(1) 내에 CO 가스를 유도하는 CO 가스 공급 경로를 구성하고 있다. 여기서, 「CO 가스 공급 배관(49)의 일부분」이란, CO 가스 공급 배관(49)에서의 CO 가스 용기(43)와의 접속 부분에서부터 바이패스 배관(51)과의 접속 부분까지의 사이를 의미한다. 또한, 「원료 가스 공급 배관(47)의 일부분」이란, 원료 가스 공급 배관(47)에서의 바이패스 배관(51)과의 접속 부분에서부터, 샤워 헤드(20)의 가스 도입구(21)와의 접속 부분까지의 사이를 의미한다.
또한, 가스 공급부(40)는, 상기 이외의 가스로서, 예를 들어 수소 가스, 클리닝 가스 등을 처리 용기(1) 내에 공급하는 배관, 밸브, 매스 플로우 컨트롤러 등의 설비를 갖고 있어도 된다. 도 2에서는, 대표적으로, 수소 가스를 수용하는 수소 가스 용기(69a)와, 수소 가스를 처리 용기(1) 내에 공급하는 수소 가스 공급 배관(69b)을 가상선으로 나타냈다.
또한, 도 2에서는, 바이패스 배관(51)에 의해, CO 가스 용기(43)로부터의 CO 가스를, 원료 용기(41)를 통하지 않고, 원료 가스 공급 배관(47)을 통해서 처리 용기(1)에 공급하는 구성으로 하였다. 그러나, 도 2에 도시하는 배관 구성은 일례로서, 이것에 한정되는 것이 아니며, 원료 용기(41)를 통하지 않고 CO 가스를 처리 용기(1)에 공급하기 위한 구성은 임의이다. 예를 들어, CO 가스 용기(43)와는 별도로 CO 가스의 공급원을 설치하고, 그곳으로부터 배관을 통해서 처리 용기(1)에 CO 가스를 공급하도록 해도 된다.
<제어부>
금속 나노 도트 형성 장치(100)의 각 구성부는, 각각 제어부(70)에 접속되어, 제어부(70)에 의해 제어된다. 제어부(70)는 전형적으로는 컴퓨터이다. 도 3은, 도 2에 도시한 제어부(70)의 하드웨어 구성의 일례를 나타내고 있다. 제어부(70)는, 주제어부(101)와, 키보드, 마우스 등의 입력 장치(102)와, 프린터 등의 출력 장치(103)와, 표시 장치(104)와, 기억 장치(105)와, 외부 인터페이스(106)와, 이들을 서로 접속하는 버스(107)를 구비하고 있다. 주제어부(101)는 CPU(중앙 처리 장치)(111), RAM(랜덤 액세스 메모리)(112) 및 ROM(리드 온리 메모리)(113)을 갖고 있다. 기억 장치(105)는 정보를 기억할 수 있는 것이라면, 그 형태는 상관없으며, 예를 들어 하드 디스크 장치 또는 광 디스크 장치이다. 또한, 기억 장치(105)는 컴퓨터 판독 가능한 기록 매체(115)에 대하여 정보를 기록하고, 또한 기록 매체(115)로부터 정보를 판독하도록 되어 있다. 기록 매체(115)는 정보를 기억할 수 있는 것이라면, 그 형태는 상관없으며, 예를 들어 하드 디스크, 광 디스크, 플래시 메모리 등이다. 기록 매체(115)는 본 실시 형태에 따른 형성 방법의 레시피를 기록한 기록 매체이어도 된다.
제어부(70)에서는, CPU(111)가, RAM(112)을 작업 영역으로서 사용하고, ROM(113) 또는 기억 장치(105)에 저장된 프로그램을 실행함으로써, 본 실시 형태의 금속 나노 도트 형성 장치(100)에 있어서 웨이퍼(W)에 대한 처리를 실행할 수 있도록 되어 있다. 구체적으로는, 제어부(70)는 금속 나노 도트 형성 장치(100)에 있어서, 예를 들어 웨이퍼(W)의 온도, 처리 압력, 가스 유량 등의 프로세스 조건에 관한 각 구성부(히터 전원(15), 배기 장치(30), 가스 공급부(40) 등)를 제어한다. 예를 들어, 제어부(70)는 금속 나노 도트 형성 장치(100)에 있어서, CO 가스 단독, CO 가스와 루테늄카르보닐 가스와의 혼합 가스, 희석 가스 등의 처리 가스가, 소정의 타이밍에서, 소정의 유량 및 소정의 유량 비율로 처리 용기(1) 내에 공급되도록 가스 공급부(40)를 제어할 수 있도록 되어 있다.
또한, 제어부(70)는, 보다 상위의 제어부(도시 생략)의 명령에 의해, 금속 나노 도트 형성 장치(100)의 각 구성부를 제어하는 것이어도 된다. 이 경우, 상위의 제어부는, 이하에 설명하는 형성 방법을 실시하기 위한 처리 레시피가 기억된 기억 매체를 구비하고 있어도 되고, 해당 기억 매체에 기억된 처리 레시피에 따라서 금속 나노 도트 형성 장치(100)에 있어서의 Ru 나노 도트 형성 프로세스를 제어해도 된다.
<Ru 나노 도트의 형성 방법>
이어서, 금속 나노 도트 형성 장치(100)에서 실시 가능한 Ru 나노 도트의 형성 방법에 대해서, 도 4 내지 도 8을 참조하면서 설명한다.
[제1 실시 형태]
도 4는, 본 발명의 제1 실시 형태의 Ru 나노 도트의 형성 방법의 수순의 일례를 나타내는 흐름도이다. 이 형성 방법은, 도 4에 도시한 바와 같이, 스텝 S1부터 스텝 S8까지의 처리를 포함하는 것이다.
(스텝 S1)
먼저, 게이트 밸브(GV)를 개방으로 하여 반출입부(3)로부터 웨이퍼(W)를 처리 용기(1) 내에 반입하고, 서셉터(10) 상에 적재한다. 웨이퍼(W)의 표면에는, Ru 나노 도트를 형성하는 바탕막으로서, 예를 들어 SiN막, SiO2막의 절연막이나, 폴리실리콘, 금속막 등의 도전성 막이 형성되어 있어도 된다.
(스텝 S2)
서셉터(10)는, 히터(13)에 의해, 예를 들어 130 내지 300℃의 범위 내, 바람직하게는 175 내지 250℃의 범위 내의 온도로 가열되어 있고, 그 위에 적재된 웨이퍼(W)가 상기 온도까지 승온된다. 여기서, 배기 장치(30)의 진공 펌프에 의해 처리 용기(1) 내를 배기하여, 처리 용기(1) 내의 압력을, 예를 들어 1.33×10-3Pa 이하로 진공 배기한다.
(스텝 S3)
계속해서, 밸브(61a), 밸브(63) 및 밸브(57b)를 열고, 밸브(61b), 밸브(57a)는 폐쇄한 상태에서, CO 가스 용기(43)로부터, CO 가스를, CO 가스 공급 배관(49), 바이패스 배관(51) 및 원료 가스 공급 배관(47)을 통해서 처리 용기(1) 내에 도입한다. 캐리어 가스로서의 CO 가스의 유량이 안정될 때까지 CO 가스를 흘린다(유량 안정화 공정).
(스텝 S4)
CO 가스의 유량이 안정되면, 스텝 S3의 유량 안정화 공정의 상태로부터, 밸브(63)를 폐쇄하고, 밸브(61b) 및 밸브(57a)를 개방한다. 즉, 밸브(61a, 61b), 밸브(57a, 57b)를 개방한 상태, 밸브(63)를 폐쇄한 상태로 한다. 이 상태에서는, CO 가스 공급 배관(49)을 통해서 원료 용기(41)에 캐리어 가스로서의 CO 가스를 불어 넣을 수 있다. 원료 용기(41) 내에서는, 히터(41a)의 가열에 의해 고체 상태의 루테늄카르보닐로부터 승화해서 루테늄카르보닐 가스가 생성된다. 발생한 루테늄카르보닐 가스는, CO 가스에 의해 캐리어되고, CO 가스와의 혼합 가스의 상태로, 원료 가스 공급 배관(47) 및 샤워 헤드(20)를 통해서 처리 용기(1) 내에 도입된다. 그리고, 웨이퍼(W)의 표면에서는, 식 (1)의 반응에 의해, 루테늄카르보닐 가스가 열분해하여, 금속 루테늄(Ru)이 생성, 퇴적된다(퇴적 공정).
퇴적 공정에서는, 캐리어 가스로서 CO 가스를 사용함으로써, 식 (1)에 나타내는 루테늄카르보닐 가스의 분해 반응을 억제할 수 있어, Ru3(CO)12의 화학 구조를 최대한 유지한 채 원료 가스를 처리 용기(1) 내에 공급할 수 있다.
Ru3(CO)12→3Ru+12CO … (1)
캐리어 가스로서의 CO 가스의 유량은, 예를 들어 300mL/min(sccm)으로 할 수 있고, 200mL/min(sccm) 이하 정도가 바람직하다. 또한, 혼합 가스에는, 소정 비율로 희석 가스를 도입해도 된다. 퇴적 공정에서의 처리 용기(1) 내의 압력은, 예를 들어 0.7 내지 133.3Pa의 범위 내, 바람직하게는 2 내지 66.7Pa의 범위 내로 할 수 있다.
(스텝 S5)
이어서, 스텝 S4의 퇴적 공정의 상태로부터, 밸브(61b) 및 밸브(57a)를 폐쇄하고, 밸브(63)를 개방한다. 즉, 밸브(61a), 밸브(63) 및 밸브(57b)를 개방한 상태, 밸브(61a) 및 밸브(57a)를 폐쇄한 상태로 한다. 이 상태에서는, CO 가스 용기(43)로부터, 원료 용기(41)를 경유하지 않고, CO 가스 공급 배관(49), 바이패스 배관(51) 및 원료 가스 공급 배관(47)을 통해서, 처리 용기(1) 내에 직접 CO 가스를 도입할 수 있다(CO 가스 도입 공정).
이와 같이, CO 가스 도입 공정에서는, CO 가스를 단독으로 처리 용기(1) 내에 도입하여, 웨이퍼(W) 표면에 형성된 금속 루테늄에 접촉시킴으로써 금속 루테늄의 표면에 CO 분자를 흡착시킬 수 있다. 웨이퍼(W) 표면에서는, 이하의 식 (2) 및 식 (3)에 나타낸 바와 같은 Ru3(CO)12와 CO의 흡착(ad)과 탈리의 반응이 발생하고 있는 것으로 생각된다.
Ru3(CO)12(g)←→Ru3(CO)y(ad)+(12-y)CO(ad) … (2)
Ru3(CO)y(ad)+(12-y)CO(ad)←→3Ru(s)+12CO(g) … (3)
이들 반응은, 평형 반응이며, CO 가스만을 공급함으로써, 예를 들어 식 (3)의 반응은, 식 중의 좌측 방향[Ru3(CO)y(ad) 및 (12-y)CO(ad)가 생성되는 방향]으로 진행되기 쉬워진다. 따라서, 퇴적 공정 후에, CO 가스만을 공급하는 기간을 설정함으로써, 퇴적 공정에서 생성한 금속 루테늄의 핵의 표면에 다수의 CO 분자가 흡착된 상태가 된다. 그 결과, 금속 루테늄의 개개의 핵의 성장이 억제되어, 비교적 작은 핵이 다수 형성된다. 이렇게 성장이 억제된 작은 핵을 기점으로 하여, Ru 나노 도트가 바탕막의 표면에 거의 균등한 분포로 형성된다.
스텝 S4의 퇴적 공정과 스텝 S5의 CO 가스 도입 공정은, 1회이어도 되지만, 소정의 크기의 Ru 나노 도트가 형성될 때까지, 복수회를 반복해서 행하는 것이 바람직하다. 스텝 S4의 퇴적 공정과 스텝 S5의 CO 가스 도입 공정을 반복하는 방법을 「사이클 형성」이라고 기재하기도 한다. 사이클 형성에 있어서, 스텝 S4의 퇴적 공정과 스텝 S5의 CO 가스 도입 공정의 반복 횟수는, 타깃 막 두께에 따라서 미리 실험적으로 결정할 수 있으므로, 예를 들어 레시피의 일부분으로서 설정해 둘 수 있다. 또한, 도 4에 도시하는 수순에 있어서, 스텝 S4의 퇴적 공정과 스텝 S5의 CO 가스 도입 공정을 반복해서 실시하는 경우에, 최후의 스텝 S5(CO 가스 도입 공정)는 생략할 수 있다.
<반복 조건>
도 5 내지 도 7은, 사이클 형성에 있어서의 CO 가스와 루테늄카르보닐 가스의 공급과 정지의 타이밍을 예시하는 타이밍 차트이다. 도 5 내지 도 7에서, T0은, 최초로 CO 가스만을 처리 용기(1) 내에 도입하는 CO 가스의 유량 안정화 공정(도 4의 스텝 S3)의 시간을 의미한다. 또한, T1은 CO 가스와 루테늄카르보닐 가스의 양쪽을 처리 용기(1) 내에 도입하는 퇴적 공정(도 4의 스텝 S4)의 시간을 의미한다. 또한, T2는, 금속 루테늄의 성장 억제를 위한 CO 가스 도입 공정(도 4의 스텝 S5)의 시간을 의미한다. T1과 T2는, 예를 들어 수 사이클 내지 수십 사이클의 소정 횟수를 반복해도 된다. 도 5 및 도 6에서는, T1과 T2를 1 사이클로 하여, 제n 사이클까지 반복하는 경우를 나타내고 있다. 도 7은, T1과 T2를 1 사이클로 하여, 예를 들어 제4 사이클까지 반복하는 경우를 나타내고 있다.
도 5는, 제1 사이클부터 제n 사이클까지의 반복 동안에, T1 및 T2의 시간을 일정하게 하는 사이클 형성의 예를 나타내고 있다. 도 5에 도시한 바와 같이, 1회의 CO 가스 도입 공정의 시간인 T2는, 1회의 퇴적 공정의 시간인 T1보다도 긴 것이 좋다. T1＜T2로 함으로써, 상기 식 (3)의 반응을, 식 중의 좌측 방향[Ru3(CO)y(ad) 및 (12-y)CO(ad)가 생성되는 방향]으로 진행시켜, 퇴적 공정에서 생성한 금속 루테늄의 핵의 표면에 충분한 양의 CO 분자를 흡착시킬 수 있다. 이 경우, 예를 들어 T1은 1 내지 10초간의 범위 내, T2는 5 내지 20초간의 범위 내로부터, T1＜T2가 되도록 설정하는 것이 바람직하다. 또한, 예를 들어 T1은 2 내지 7초간의 범위 내, T2는 5 내지 15초간의 범위 내로부터, T1＜T2가 되도록 설정하는 것이 더 바람직하다.
도 6은, 제1 사이클부터 제n 사이클까지의 반복 동안에, T1의 시간은 일정하게 하지만, T2의 시간을 점감시켜 가는 예를 나타내고 있다. 상기한 바와 같이, CVD법에 의해 미세한 Ru 나노 도트를 형성하기 위해서는, 퇴적 공정에서 생성한 금속 루테늄의 핵의 표면에 충분한 양의 CO 분자를 흡착시켜서, 개개의 금속 루테늄 핵의 성장을 억제하는 것이 중요하다. 그렇게 하기 위해서는, 제1 사이클부터 제n 사이클까지의 사이클 형성의 초기에는, CO 가스의 도입 시간인 T2를 충분히 길게 해서 핵의 성장을 억제하는 것이 유효하다. 한편, 사이클 형성의 후기에는, CO 가스의 도입 시간인 T2를 짧게 해서 상대적으로 퇴적 공정의 시간인 T1의 비율을 크게 하는 것이, Ru 나노 도트 형성 처리 시간의 단축에 유효하다. 도 6과 같이, T2의 시간을 점감시킴으로써 미세한 Ru 나노 도트의 형성을 가능하게 하면서, Ru 나노 도트 형성 처리 시간의 단축화를 도모할 수 있다. 또한, 이 경우, 사이클 형성의 후기에는, 반드시 T1＜T2로 제어하지 않아도 된다. 또한, 도 6에서는, 1 사이클마다 T2의 시간을 감소시키고 있지만, 복수 사이클마다, T2의 시간을 단계적으로 감소시키도록 해도 된다.
도 7은, 제1 사이클부터 제n 사이클까지의 반복 동안에, T2의 시간은 일정하게 하지만, T1의 시간을 2 사이클마다 단계적으로 증가시켜 가는 예를 나타내고 있다. 이 경우, 제1 사이클부터 제n 사이클까지의 사이클 형성의 초기에는, CO 가스의 도입 시간인 T2의 비율을 상대적으로 크게 해서 핵의 성장을 억제하고, 사이클 형성의 후기에는, 상대적으로 퇴적 공정의 시간인 T1의 비율을 크게 할 수 있으므로, 도 6의 예와 마찬가지로, 미세한 Ru 나노 도트의 형성을 가능하게 하면서, Ru 나노 도트 형성 처리 시간의 단축화를 도모할 수 있다. 또한, 이 경우도, 사이클 형성의 후기에는, 반드시 T1＜T2로 제어하지 않아도 된다. 또한, 도 7에서는, 2 사이클마다 T1의 시간을 증가시키고 있지만, 1 사이클마다, T1의 시간을 점증시키도록 해도 된다.
이상과 같이, 퇴적 공정과 CO 가스 도입 공정을 반복해서 실시하는 경우, Ru 나노 도트의 평균 직경을 고정밀도로 제어하기 위해서, 처리 용기(1) 내의 압력을 일정하게 하는 것이 바람직하다. 그 때문에, CO 가스와 루테늄카르보닐 가스의 유량도 일정하게 설정하고, 공급과 정지만을 절환하는 것이 바람직하다.
본 실시 형태의 방법에 의해 형성되는 Ru 나노 도트의 형상은, 예를 들어 반구 형상인 것이 바람직하다. 또한, Ru 나노 도트의 평균 직경은, 예를 들어 10nm 이하, 바람직하게는 2 내지 8nm, 보다 바람직하게는 2 내지 5nm, 더욱 바람직하게는 2 내지 4nm 정도이어도 된다. 여기서, Ru 나노 도트의 평균 직경은, 주사형 전자 현미경(SEM)이나 투과형 전자 현미경(TEM)에 의해, Ru 나노 도트를 형성하는 바탕막의 표면에 대해, 바로 위에서 관찰을 행하여, 임의의 20개 정도의 Ru 나노 도트의 직경의 평균값으로서 산출할 수 있다. 또한, SEM에 의해 상기 방법에 의해 관찰되는 Ru 나노 도트의 형상이, 평면에서 볼 때 구상이 아니라, 예를 들어 타원 형상, 다각 형상 등인 경우에는, 그 긴 방향의 길이를 직경으로 할 수 있다.
(스텝 S6)
소정의 크기와 밀도로 Ru 나노 도트가 형성된 시점에서, 밸브(61a, 61b, 57a)를 폐쇄해서 CO 가스의 공급을 정지하고, 루테늄카르보닐 가스의 공급도 정지한다. 필요에 따라, 밸브(67a, 67b)를 개방하여, 희석 가스 용기(45)로부터 희석 가스를 퍼지 가스로서 처리 용기(1) 내에 도입해서 루테늄카르보닐 가스를 퍼지해도 된다.
(스텝 S7)
이어서, 배기 장치(30)를 작동시켜서 처리 용기(1) 내를 진공화한다.
(스텝 S8)
그 후, 게이트 밸브(GV)를 개방해서 반출입부(3)로부터 웨이퍼(W)를 반출한다.
이상과 같이 하여, 1매의 웨이퍼(W)에 대한 Ru 나노 도트의 형성 처리가 종료된다.
또한, 사이클 형성에 있어서, 스텝 S4의 퇴적 공정과 스텝 S5의 CO 가스 도입 공정을 반복하는 횟수는, 미리 레시피에 정해 두어도 되지만, 형성되는 Ru 나노 도트의 크기나 밀도에 따라서 결정해도 된다. 예를 들어, 레이저 산란이나 반사율 등의 검출 수단에 의해 Ru 나노 도트의 성장 상태를 모니터하고, Ru 나노 도트가 소정의 크기나 밀도에 달한 상태에서, 스텝 S4의 퇴적 공정과 스텝 S5의 CO 가스 도입 공정의 반복을 종료하도록 해도 된다.
이상과 같이, 본 실시 형태의 Ru 나노 도트의 형성 방법에서는, CVD법에 의해 웨이퍼(W) 상에 형성된 Ru 나노 도트에 대하여(바람직하게는 퇴적 초기의 단계의 금속 루테늄의 핵에 대하여), CO 가스를 접촉시킴으로써 핵의 성장을 효과적으로 억제할 수 있다. 그 결과, 성장이 억제된 작은 핵을 기점으로 원하는 크기로 Ru 나노 도트를 형성시키는 것이 가능해지고, 예를 들어 평균 직경이 10nm 이하인 매우 미세한 Ru 나노 도트의 형성이 가능해진다. 또한, 핵의 성장을 억제하기 위해서 사용하는 재료로서, 캐리어 가스와 동일한 성분인 CO 가스를 사용할 수 있으므로, 별도 재료의 공급 설비를 설치할 필요가 없고, 가스 공급부(40)에 있어서의 밸브의 절환만으로 실시할 수 있다. 또한, 캐리어 가스와 동일한 성분인 CO 가스를 사용할 수 있으므로, 부생성물의 생성이나, Ru 나노 도트 안에의 불순물의 혼입 등의 가능성이 높아지는 경우도 없다.
[제2 실시 형태]
도 8은, 본 발명의 제2 실시 형태의 Ru 나노 도트의 형성 방법의 수순의 일례를 나타내는 흐름도이다. 이 형성 방법은, 도 8에 도시한 바와 같이, 스텝 S11부터 스텝 S20까지의 처리를 포함하는 것이다. 도 8에서, 스텝 S11부터 스텝 S16까지 및 스텝 S19부터 스텝 S20까지는, 각각, 제1 실시 형태(도 4 참조)의 스텝 S1부터 스텝 S6까지 및 스텝 S7부터 스텝 S8까지의 처리와 마찬가지이기 때문에, 설명을 생략한다. 즉, 도 8에 나타내는 수순은, 스텝 S14의 퇴적 공정과 스텝 S15의 CO 가스 도입 공정을 필요에 따라서 반복한 후에, 스텝 S17의 수소 가스 도입 공정을 행하는 점에서, 제1 실시 형태(도 4 참조)에 나타내는 수순과 상이하다.
(스텝 S17)
스텝 S17은, 퇴적된 Ru 나노 도트에, 수소 가스를 작용시키는 수소 가스 도입 공정이다. 웨이퍼(W) 상에 형성된 Ru 나노 도트를 수소 가스에 노출시킴으로써, Ru 나노 도트 중의 탄소 원자, 산소 원자 및 웨이퍼(W)의 표면에 흡착된 CO가 탈리하여, 금속 루테늄의 순도를 향상시킬 수 있다. 특히, 수소의 작용에 의해 Ru 나노 도트로부터 탄소 원자가 빠져나가기 때문에, Ru 나노 도트 표면 및 Ru 나노 도트 중에서 탄소 원자의 편석이 발생하지 않아, Ru 나노 도트의 표면이 청정한 상태로 된다.
스텝 S17에서는, 금속 나노 도트 형성 장치(100)에 있어서, 밸브(61a, 61b), 밸브(57a, 57b) 및 밸브(63)를 폐쇄한 상태에서, 수소 가스 용기(69a) 및 수소 가스 공급 배관(69b)(모두, 도 2에서는 가상선으로 나타냄)으로부터 처리 용기(1) 내에 수소 가스를 공급한다. 그리고, 웨이퍼(W)의 온도를 예를 들어 150 내지 250℃의 범위 내로 유지한 상태에서, 예를 들어 수소 가스를 10 내지 5000mL/min(sccm)의 범위 내, 희석 가스로서의 Ar 가스를 0 내지 1000mL/min(sccm)의 범위 내의 유량으로 처리 용기(1) 내에 도입한다. 일 실시 형태에 있어서, 수소 분압을 4 내지 1333Pa 정도로 해서, Ru 나노 도트에 대하여 수소 분위기에서의 어닐 처리를 행하는 것이 바람직하다.
(스텝 S18)
스텝 S17의 수소 가스 도입 공정을 소정 시간 행한 후, 스텝 S18에서는, 수소 가스 공급 배관(69b)의 밸브(도시 생략)를 폐쇄하고, 수소 가스의 공급을 정지한다.
본 실시 형태에서의 다른 구성 및 효과는, 제1 실시 형태와 마찬가지이다.
<실시예>
이어서, 본 발명의 효과를 확인한 실험 결과에 대해서 설명한다. 먼저, 실리콘 웨이퍼 상에 CVD법에 의해, 두께 500nm의 SiN막을 형성하였다. 이어서, 도 2와 마찬가지의 구성의 금속 나노 도트 형성 장치(100)를 사용하여, 도 4에 도시한 스텝 S1 내지 스텝 S8의 수순에 따라, 루테늄카르보닐을 원료로 하여, CVD법에 의해 SiN막 상에 Ru 나노 도트를 형성하였다. 형성 조건은 이하와 같다.
<공통 조건>
캐리어 가스(CO 가스) 유량: 300mL/min(sccm)
처리 용기 내의 압력: 66.7Pa
실리콘 웨이퍼의 가열 온도: 200℃
<조건 1(실시예)>
·스텝 S3(유량 안정화 공정): 10초간
·스텝 S4(퇴적 공정): 2초간
·스텝 S5(CO 가스 도입 공정): 10초간
단, 스텝 S4의 누계 시간이 60초에 도달할 때까지 합계 30회 반복하였다.
<조건 2(비교예)>
스텝 S5(CO 가스 도입 공정)를 실시하지 않고, 스텝 S3(유량 안정화 공정) 후에, 60초간 스텝 S4(퇴적 공정)에 의한 연속 형성을 행하였다.
상기 조건 1 및 조건 2의 처리에 의해 얻어진 각 Ru 나노 도트에 대해서, 주사형 전자 현미경(SEM) 관찰을 행하여, 임의의 12군데의 100nm×100nm의 영역 내에 존재하는 Ru 나노 도트의 개수(도트수)를 계측하고, 그 편차를 평가하였다. 편차의 평가 결과를 도 9에 나타냈다. 스텝 S4의 퇴적 공정과 스텝 S5의 CO 가스 도입 공정을 반복적으로 실시해서 사이클 형성을 행한 조건 1(실시예)에서는, 12군데의 영역에서의 도트수의 편차가 4.1％이었던 것에 반해, 연속 형성을 행한 조건 2(비교예)에서는, 동 13.6％이었다. 또한, 조건 1에서 얻은 Ru 나노 도트의 SEM상을 도 10a에 나타내고, 조건 2에서 얻은 Ru 나노 도트의 SEM상을 도 10b에 나타냈다. 이와 같이, 사이클 형성에 의해, 평균 직경이 예를 들어 10nm 이하인 Ru 나노 도트를, 절연막 상에 거의 균등한 분포로 형성할 수 있음이 확인되었다.
이상과 같이 하여, 본 실시 형태에 따른 금속 나노 도트의 형성 방법에 의해 얻어지는 금속 나노 도트는, 플래시 메모리에 있어서 전하를 축적할 목적으로 사용할 수 있는 것 외에, 예를 들어 금속 도금용의 핵 형성, 카본 나노 튜브 형성을 위한 나노 촉매 미립자, 나노 와이어 형성을 위한 마스크, 나노 자성체의 형성 등의 용도에도 사용할 수 있다.
[반도체 장치의 제조 방법]
이어서, 본 실시 형태에 따른 금속 나노 도트의 형성 방법을 반도체 장치의 제조에 적용한 예에 대해서 설명한다. 본 실시 형태에서는, 반도체 장치로서, n채널형의 불휘발성 반도체 메모리 장치를 예로 들어 설명을 행한다. 도 11은, 불휘발성 반도체 메모리 장치(200)의 단면 구조를 도시하는 설명도이다. 도 12 내지 도 17은, 불휘발성 반도체 메모리 장치(200)의 제조 공정을 설명하기 위한 설명도이다.
먼저, 도 11을 참조하여, 플래시 메모리인 불휘발성 반도체 메모리 장치(200)의 구성에 대해서 설명한다. 불휘발성 반도체 메모리 장치(200)는, 예를 들어 p형의 실리콘 기판(Si 기판)(201) 상에 해당 Si 기판(201)측으로부터 순서대로 터널 절연막(203), 전하 축적층(205), 절연층(207) 및 전극층(209)이 형성된 소자 구조를 갖고 있다. 전하 축적층(205)은, 복수의 금속 나노 도트(400)를 갖고 있다. 또한, 불휘발성 반도체 메모리 장치(200)는, 반도체 기판 내의 p웰이나 p형 실리콘층에 형성되어 있어도 된다.
터널 절연막(203)은 예를 들어 SiO2막, SiON막이다.
전하 축적층(205)은 유전체 재료에 의해 구성되어 있다. 유전체 재료로서는, 예를 들어 SiO2, SiN, SiON, 또는, HfSiO(하프늄 실리케이트) 등의 high-k 재료이어도 된다. 또한, 전하 축적층(205)은 터널 절연막(203) 상에 형성된 복수의 금속 나노 도트(400)를 갖고 있다. 전하 축적층(205)에 있어서 금속 나노 도트(400)는, 유전체 재료에 의해 매립되어 있다. 금속 나노 도트(400)를 포함하는 전하 축적층(205)은, 플로팅 게이트로서 기능한다.
절연층(207)은, 예를 들어 CVD법에 의해 성막된 SiO2막이며, 전극층(209)과 전하 축적층(205)과의 사이에서 블록층(배리어층)으로서 기능한다.
전극층(209)은, 예를 들어 CVD법에 의해 성막된 다결정 실리콘 막으로 이루어지고, 컨트롤 게이트(CG) 전극으로서 기능한다. 또한, 전극층(209)은, 예를 들어 W, Ti, Ta, Cu, Al, Au 등의 금속을 포함하는 금속막이어도 된다. 전극층(209)은 단층에 한하지 않고, 전극층(209)의 비저항을 내려, 고속화할 목적으로, 예를 들어 텅스텐, 몰리브덴, 탄탈륨, 티타늄, 이들의 실리사이드, 나이트라이드, 합금 등을 포함하는 적층 구조로 할 수도 있다. 이 전극층(209)은, 도시하지 않은 배선층에 접속되어 있다.
Si 기판(201)은, 도시하지 않은 소자 분리막에 의해, 불휘발성 반도체 메모리 장치(200)가 형성되는 액티브 영역이 구획되어 있다. Si 기판(201)에서의 소자 구조의 주위의 영역에는, 소스 영역(211) 및 드레인 영역(213)이 형성되어 있다. 액티브 영역 내에서, 소스 영역(211)과 드레인 영역(213)의 사이에 끼워지는 부분이, 불휘발성 반도체 메모리 장치(200)의 채널 형성 영역(215)으로 되어 있다. 또한, 도시를 생략하지만, 소자 구조의 양측부에는 사이드 월이 형성되어 있어도 된다.
이상과 같은 구조의 불휘발성 반도체 메모리 장치(200)의 동작예에 대해서 설명한다. 먼저, 데이터 기입 시에는, Si 기판(201)의 전위를 기준으로 하여, 소스 영역(211) 및 드레인 영역(213)을 0V로 유지하고, 전극층(209)에 소정의 크기의 정의 전압을 인가한다. 이때, 채널 형성 영역(215)에 전자가 축적되어서 반전층이 형성되고, 그 반전층 내의 전자의 일부가 터널 효과에 의해 터널 절연막(203)을 통해서 전하 축적층(205)으로 이동한다. 전하 축적층(205)으로 이동한 전자는, 전하 축적층(205) 내에 형성된 복수의 금속 나노 도트(400)에 축적되어, 데이터의 보존이 행하여진다.
데이터 판독 시에는, Si 기판(201)의 전위를 기준으로 해서 소스 영역(211) 또는 드레인 영역(213) 중 어느 한쪽에 0V의 전압을 인가하고, 다른 한쪽에 소정의 전압을 인가한다. 또한, 전극층(209)에도 소정의 전압을 인가한다. 이렇게 전압을 인가함으로써, 전하 축적층(205) 내에 축적된 전자의 유무나, 축적된 전자의 양에 따라, 채널의 전류량이나 드레인 전압이 변화한다. 따라서, 이 채널 전류 또는 드레인 전압의 변화를 검출함으로써, 기억 데이터를 외부에 읽어 낼 수 있다.
데이터의 소거 시에는, Si 기판(201)의 전위를 기준으로 하여, 소스 영역(211) 및 드레인 영역(213)의 양쪽에 0V의 전압을 인가하고, 전극층(209)에 소정의 크기의 음의 전압을 인가한다. 이러한 전압의 인가에 의해, 전하 축적층(205) 내에 유지되어 있던 전자는, 터널 절연막(203)을 통해서 채널 형성 영역(215)에 인출된다. 이에 의해, 불휘발성 반도체 메모리 장치(200)는, 전하 축적층(205) 내의 전자 축적량이 낮은 소거 상태로 되돌려진다.
이어서, 불휘발성 반도체 메모리 장치(200)의 제조 방법을, 도 12 내지 도 17을 참조하면서 설명한다. 먼저, 도시는 생략하지만, 통상의 방법에 따라서, Si 기판(201) 상에 예를 들어 STI(Shallow Trench Isolation)법 등의 방법으로 소자 분리를 행한다. 또한, 불휘발성 반도체 메모리 장치(200)의 역치 전압을 조정하기 위해, 이온 주입 등의 방법으로 불순물 도핑을 행할 수도 있다.
이어서, 도 12에 도시한 바와 같이, Si 기판(201)의 액티브 영역의 표면에, 예를 들어 열산화법에 의해 터널 절연막(203)을 형성한다. 또한, 필요에 따라, 이산화규소막의 표면을 질화 처리해서 산질화규소막(SiON막)으로 해도 된다.
이어서, 도 13에 도시한 바와 같이, 터널 절연막(203) 상에, 상기 실시 형태의 금속 나노 도트의 형성 방법에 따라, CVD법에 의해 복수의 미세한 금속 나노 도트(400)를 형성한다. 상기 실시 형태의 금속 나노 도트의 형성 방법에서는, 미세한 금속 나노 도트(400)를 거의 균등한 분포로 형성할 수 있다. 금속 나노 도트(400)에 전하를 축적함으로써, 전하가 빠져나가기 어려워져, 데이터 소실의 문제를 저감시킬 수 있다.
이어서, 도 14에 도시한 바와 같이, 금속 나노 도트(400)를 덮도록, 터널 절연막(203) 상에 예를 들어 CVD법에 의해 유전체 재료를 퇴적시켜서, 전하 축적층(205)을 형성한다.
이어서, 도 15에 도시한 바와 같이, 전하 축적층(205) 상에 절연층(207)을 형성한다. 이 절연층(207)은 예를 들어 열산화법이나 CVD법에 의해 형성할 수 있다.
이어서, 도 16에 도시한 바와 같이, 예를 들어 CVD법에 의해 폴리실리콘, 금속, 또는 금속 실리사이드 등을 절연층(207) 상에 퇴적시켜서 전극층(209)을 형성한다.
이어서, 포토리소그래피 기술을 사용하여, 패턴 형성한 레지스트를 마스크로 해서, 전극층(209), 절연층(207), 전하 축적층(205) 및 터널 절연막(203)을 순차적으로 에칭한다. 이에 의해, 도 17에 도시한 바와 같이, 패턴 형성된 전극층(209)과 절연층(207)과 전하 축적층(205)과 터널 절연막(203)의 적층 구조가 얻어진다.
이어서, 도시하지 않은 사이드 월을 형성하고, 또한 액티브 영역의 실리콘에 n형 불순물을 고농도로 이온 주입하여, 소스 영역(211) 및 드레인 영역(213)을 형성한다. 이와 같이 하여, 도 11에 도시한 구조의 불휘발성 반도체 메모리 장치(200)가 제조된다.
또한, 이상의 설명에서는, n채널형의 불휘발성 반도체 메모리 장치(200)를 예로 들었지만, p채널형의 반도체 메모리 장치인 경우에는, 불순물 도전형을 반대로 하면 된다. 또한, 도 11에 예시한 구조에서는, 복수의 금속 나노 도트(400)를 갖는 전하 축적층(205)을 1층만 형성했지만, 금속 나노 도트를 갖는 전하 축적층은, 1층에 한하지 않고, 절연층을 개재해서 복수층이 적층된 구조로 해도 된다. 또한, 이상의 설명에서는, 불휘발성 반도체 메모리 장치(200)를 싱글 레벨 셀(SLC)로서 구성했지만, 멀티 레벨 셀(MLC), 트리플 레벨 셀(TLC)로서 구성해도 된다.
본 실시 형태의 금속 나노 도트의 형성 방법은, 스텝 커버리지도 우수하므로, 바탕막이 웨이퍼(W)에 대하여 수직(세로)으로 형성되어 있는 경우에도 금속 나노 도트를 형성할 수 있다. 그 때문에, 본 실시 형태의 금속 나노 도트의 형성 방법은, 예를 들어 3차원 구조의 반도체 메모리 장치의 제조에도 바람직하게 이용할 수 있다.
도 18은, 3차원 구조의 NAND형 플래시 메모리의 메모리 셀 어레이의 개략을 도시하는 부분 단면도이다. 도 19는, 그 주요부를 더 확대해서 나타내고 있다. Si 기판(301) 상에는, 층간 절연막(303)이 형성되어 있고, 이 층간 절연막(303) 상에 메모리 셀 어레이(300)가 형성되어 있다.
메모리 셀 어레이(300)는 컨트롤 게이트 전극인 평판 형상 전극(305)과, 절연층(307)이 Si 기판(301)의 상면에 대하여 수직인 방향으로, 교대로 반복 적층된 적층 구조부(309)를 갖고 있다. 평판 형상 전극(305)은, 예를 들어 폴리실리콘 등의 도전성 재료에 의해 구성할 수 있다. 절연층(307)은, 예를 들어 SiO2, SiN, SiON 등의 절연 재료에 의해 구성할 수 있다. 평판 형상 전극(305)과 절연층(307)은, 교대로, 예를 들어 수십층이 적층되어 있어도 된다.
또한, 메모리 셀 어레이(300)는, 층간 절연막(303) 상에 형성된 백 게이트 전극(311)을 갖고 있다. 이 백 게이트 전극(311) 상에 복수의 NAND 스트링이 Si 기판(301)의 표면에 대하여 평행한 방향으로 배열해서 형성되어 있다.
또한, 메모리 셀 어레이(300)는, 적층 구조부(309) 상에 형성된 선택 게이트 전극(313)과, 선택 게이트 전극(313)에, 절연층(315)을 개재하여 적층된 배선부(317)를 갖고 있다. 배선부(317)는, 비트선(321)과, 소스선(323)과, 절연막(325)을 갖고 있다.
또한, 메모리 셀 어레이(300)는, 선택 게이트 전극(313)과 적층 구조부(309)를 세로 방향으로 관통하는 폴리실리콘 기둥(341)과, 이 폴리실리콘 기둥(341)의 주위를 덮는 절연막 적층체(343)를 갖고 있다. 인접하는 2개의 폴리실리콘 기둥(341)의 하부는, 백 게이트 전극(311)에 달하고 있으며, U자 형상으로 연결되어 있다. 또한, 인접하는 2개의 폴리실리콘 기둥(341)의 한쪽의 상단부는 비트선(321)에 접속되고, 다른 쪽의 상단부는 소스선(323)에 접속되어 있다. 인접하는 폴리실리콘 기둥(341)의 사이는, 절연부(345)에 의해 절연되어 있다. 또한, 폴리실리콘 기둥(341)은, 중공 구조이어도 된다.
절연막 적층체(343)는, 도 19에 확대해서 나타내는 바와 같이, 폴리실리콘 기둥(341)에 접해서 형성된 터널 절연막(351)과, 터널 절연막(351)을 덮는 전하 축적층(353)과, 이 전하 축적층(353)과 평판 형상 전극(305)과의 사이에 개재하는 블록 절연층(355)을 갖고 있다. 전하 축적층(353)은, 유전체 재료에 의해 구성되어 있다. 유전체 재료로서는, 예를 들어 SiO2, SiN, SiON, 또는, HfSiO(하프늄실리케이트) 등의 high-k 재료이어도 된다. 그리고, 전하 축적층(353)에는, 복수의 금속 나노 도트(400)가 형성되어 있다. 이러한 구조에 의해, 각 평판 형상 전극(305)과 폴리실리콘 기둥(341)과의 사이에, 각각 메모리 셀이 형성되어 있다. 상기한 바와 같이, 인접하는 2개의 폴리실리콘 기둥(341)의 한쪽의 상단부는 비트선(321)에 접속되고, 다른 쪽의 상단부는 소스선(323)에 접속되어 있기 때문에, 비트선(321)과 소스선(323)의 사이에, 전체로서 U자형으로 메모리 셀의 스트링이 형성되어 있다. 또한, 선택 게이트 전극(313)과 폴리실리콘 기둥(341)과의 사이에는, 선택 트랜지스터가 형성되어 있다.
이상과 같은 구성을 갖는 3차원 구조의 NAND형 플래시 메모리의 제조에 있어서, 본 실시 형태의 금속 나노 도트의 형성 방법을 적용한 경우, Si 기판(301)의 표면에 대하여 수직인 방향의 블록 절연층(355)의 표면에 복수의 미세한 금속 나노 도트(400)를 거의 균등한 분포로 형성할 수 있다. 그리고, 복수의 금속 나노 도트(400)에 전하를 축적함으로써, 전하 축적층(353)으로부터 전하가 빠져나가기 어려워져, 데이터 소실의 문제를 저감시킬 수 있다. 또한, 도 18에 나타낸 메모리 셀 어레이(300)의 구조는, 어디까지나 예시이며, 다른 구조를 갖는 3차원 구조의 NAND형 플래시 메모리에 있어서도 본 실시 형태의 금속 나노 도트의 형성 방법을 바람직하게 적용 가능하다.
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고 다양한 변형이 가능이다. 예를 들어, 상기 실시 형태에서는, Ru 나노 도트를 예로 들어 설명했지만, 다른 금속 종에 의해 구성되는 금속 나노 도트에도 본 발명은 적용 가능하다. 또한, 상기 실시 형태에서 사용한 장치의 구성도 예시에 지나지 않으며, 다른 다양한 구성의 장치를 사용할 수 있다.
또한, 적용되는 디바이스의 구조는, 상기 실시 형태에 한정하는 것은 아니다.
또한, 피처리 기판은, 반도체 웨이퍼에 한정하는 것은 아니다.
1 : 처리 용기 3 : 반출입부
10 : 서셉터 11 : 지지 부재
13 : 히터 15 : 히터 전원
20 : 샤워 헤드 21 : 가스 도입구
23 : 가스 확산 공간 30 : 배기 장치
31 : 배기실 33 : 배기관
40 : 가스 공급부 41 : 원료 용기
43 : CO 가스 용기 45 : 희석 가스 용기
70 : 제어부 100 : 금속 나노 도트 형성 장치
GV : 게이트 밸브

Claims (13)

  1. 처리 장치의 처리 용기 내에 피처리 기판을 배치하는 공정과,
    CO 가스를 수용하는 CO 가스 용기로부터, 원료로서 고체 상태의 금속 카르보닐 화합물을 수용하는 원료 용기에 캐리어 가스로서 상기 CO 가스를 공급함으로써, 상기 금속 카르보닐 화합물의 가스를 발생시킴과 함께, 상기 금속 카르보닐 화합물의 가스를 상기 CO 가스와의 혼합 가스로서 상기 처리 용기 내에 도입하고, 상기 피처리 기판 상에서 상기 금속 카르보닐 화합물을 분해시켜서 상기 피처리 기판의 표면에 복수의 금속 나노 도트를 퇴적시키는 퇴적 공정과,
    상기 처리 용기 내에의 상기 혼합 가스의 도입을 정지한 상태에서, 상기 CO 가스 용기로부터 상기 CO 가스를 상기 처리 용기 내에 직접 도입해서 상기 피처리 기판의 표면의 상기 금속 나노 도트에 상기 CO 가스를 접촉시키는 CO 가스 도입 공정,
    을 포함하는 금속 나노 도트의 형성 방법.
  2. 제1항에 있어서,
    상기 퇴적 공정과, 상기 CO 가스 도입 공정을 복수회 반복해서 행하는, 금속 나노 도트의 형성 방법.
  3. 제2항에 있어서,
    상기 퇴적 공정의 1회당 처리 시간을 T1, 상기 CO 가스 도입 공정의 1회당 처리 시간을 T2로 했을 때, T1＜T2인, 금속 나노 도트의 형성 방법.
  4. 제2항에 있어서,
    상기 퇴적 공정과 상기 CO 가스 도입 공정을 복수회 반복한 후, 상기 처리 용기 내에 수소 가스를 도입해서 상기 피처리 기판의 표면의 상기 금속 나노 도트에 상기 수소 가스를 접촉시키는 수소 가스 도입 공정을 더 포함하는, 금속 나노 도트의 형성 방법.
  5. 제2항에 있어서,
    상기 퇴적 공정의 1회당 처리 시간을 T1, 상기 CO 가스 도입 공정의 1회당 처리 시간을 T2로 했을 때, 상기 퇴적 공정과 상기 CO 가스 도입 공정의 반복 횟수가 증가함에 수반하여, 상기 T2가 짧아지도록 변화시키는, 금속 나노 도트의 형성 방법.
  6. 제2항에 있어서,
    상기 퇴적 공정의 1회당 처리 시간을 T1, 상기 CO 가스 도입 공정의 1회당 처리 시간을 T2로 했을 때, 상기 퇴적 공정과 상기 CO 가스 도입 공정의 반복 횟수가 증가함에 수반하여, 상기 T1이 길어지도록 변화시키는, 금속 나노 도트의 형성 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 금속 나노 도트의 평균 직경이 10nm 이하인, 금속 나노 도트의 형성 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 금속 카르보닐 화합물이 트리루테늄도데카카르보닐[Ru3(CO)12]이며, 상기 금속 나노 도트가 루테늄 나노 도트인, 금속 나노 도트의 형성 방법.
  9. 피처리 기판을 수용하는 처리 용기와,
    원료로서 고체 상태의 금속 카르보닐 화합물을 수용하는 원료 용기와,
    CO 가스를 수용하는 CO 가스 용기와,
    상기 원료 용기에 캐리어 가스로서의 상기 CO 가스를 도입함으로써 발생시킨 상기 금속 카르보닐 화합물의 가스를, 상기 CO 가스와의 혼합 가스로서, 상기 처리 용기 내에 유도하는 원료 가스 공급 경로와,
    상기 CO 가스 용기로부터, 상기 원료 용기를 통하지 않고, 직접, 상기 처리 용기 내에 상기 CO 가스를 유도하는 CO 가스 공급 경로와,
    상기 처리 용기 내에서 화학 기상 성장법에 의해 금속 나노 도트의 형성 처리가 행해지도록 제어하는 제어부,
    를 포함하고,
    상기 제어부는, 상기 원료 가스 공급 경로를 통한 상기 처리 용기 내에의 상기 혼합 가스의 도입과, 상기 CO 가스 공급 경로를 통한 상기 처리 용기 내에의 상기 CO 가스의 직접 도입을 절환함으로써,
    상기 원료 가스 공급 경로를 통해서, 상기 혼합 가스를 상기 처리 용기 내에 도입하고, 상기 피처리 기판 상에서 상기 금속 카르보닐 화합물을 분해시켜서, 상기 피처리 기판의 표면에 복수의 상기 금속 나노 도트를 퇴적시키는 퇴적 공정과,
    상기 혼합 가스의 공급을 정지한 상태에서, 상기 CO 가스 공급 경로를 통해서, 상기 CO 가스를 상기 처리 용기 내에 직접 도입해서 상기 피처리 기판의 표면의 상기 금속 나노 도트에 상기 CO 가스를 접촉시키는 CO 가스 도입 공정,
    을 실행시키는 것인 금속 나노 도트 형성 장치.
  10. 제9항에 있어서,
    상기 제어부는, 상기 퇴적 공정과 상기 CO 가스 도입 공정을 교대로 복수회 반복해서 행하도록 제어하는, 금속 나노 도트 형성 장치.
  11. 제10항에 있어서,
    상기 제어부는, 상기 퇴적 공정의 1회당 처리 시간을 T1, 상기 CO 가스 도입 공정의 1회당 처리 시간을 T2로 했을 때, T1＜T2가 되도록 제어하는, 금속 나노 도트 형성 장치.
  12. 제1항 내지 제6항 중 어느 한 항에 기재된 금속 나노 도트의 형성 방법에 의해 금속 나노 도트를 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 반도체 장치가,
    터널 절연막과,
    상기 터널 절연막에 적층되고, 복수의 상기 금속 나노 도트를 갖는 1층 또는 복수층의 전하 축적층,
    을 포함하는 반도체 메모리 장치인, 반도체 장치의 제조 방법.
KR1020160056957A 2015-05-21 2016-05-10 금속 나노 도트의 형성 방법, 금속 나노 도트 형성 장치 및 반도체 장치의 제조 방법 KR101807403B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-103803 2015-05-21
JP2015103803A JP6419644B2 (ja) 2015-05-21 2015-05-21 金属ナノドットの形成方法、金属ナノドット形成装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20160137369A KR20160137369A (ko) 2016-11-30
KR101807403B1 true KR101807403B1 (ko) 2017-12-08

Family

ID=57324809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160056957A KR101807403B1 (ko) 2015-05-21 2016-05-10 금속 나노 도트의 형성 방법, 금속 나노 도트 형성 장치 및 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US9932669B2 (ko)
JP (1) JP6419644B2 (ko)
KR (1) KR101807403B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090173991A1 (en) 2005-08-04 2009-07-09 Marsh Eugene P Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
WO2011114940A1 (ja) 2010-03-16 2011-09-22 東京エレクトロン株式会社 成膜装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10318440B3 (de) * 2003-04-15 2005-02-03 Hahn-Meitner-Institut Berlin Gmbh Elektrochemisches Verfahren zur direkten nanostrukturierbaren Materialabscheidung auf einem Substrat und mit dem Verfahren hergestelltes Halbleiterbauelement
US7107998B2 (en) * 2003-10-16 2006-09-19 Novellus Systems, Inc. Method for preventing and cleaning ruthenium-containing deposits in a CVD apparatus
US20050159298A1 (en) * 2004-01-16 2005-07-21 American Superconductor Corporation Oxide films with nanodot flux pinning centers
US7306823B2 (en) * 2004-09-18 2007-12-11 Nanosolar, Inc. Coated nanoparticles and quantum dots for solution-based fabrication of photovoltaic cells
US20060068098A1 (en) 2004-09-27 2006-03-30 Tokyo Electron Limited Deposition of ruthenium metal layers in a thermal chemical vapor deposition process
US7482269B2 (en) 2005-09-28 2009-01-27 Tokyo Electron Limited Method for controlling the step coverage of a ruthenium layer on a patterned substrate
US7837889B2 (en) * 2007-07-05 2010-11-23 Micron Technology, Inc. Methods of etching nanodots, methods of removing nanodots from substrates, methods of fabricating integrated circuit devices, methods of etching a layer comprising a late transition metal, and methods of removing a layer comprising a late transition metal from a substrate
US7898850B2 (en) 2007-10-12 2011-03-01 Micron Technology, Inc. Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
US7723186B2 (en) 2007-12-18 2010-05-25 Sandisk Corporation Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer
WO2010016499A1 (ja) * 2008-08-05 2010-02-11 東京エレクトロン株式会社 載置台構造
JP5193913B2 (ja) 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
US8772856B2 (en) 2010-01-25 2014-07-08 Micron Technology, Inc. Charge storage nodes with conductive nanodots
JP5445252B2 (ja) * 2010-03-16 2014-03-19 東京エレクトロン株式会社 成膜装置
US8846146B2 (en) 2010-11-01 2014-09-30 The Board Of Trustees Of The University Of Illinois Smoothing agents to enhance nucleation density in thin film chemical vapor deposition
WO2012095811A1 (en) * 2011-01-13 2012-07-19 Ramot At Tel-Aviv University Ltd. Charge storage organic memory system
US8822288B2 (en) 2012-07-02 2014-09-02 Sandisk Technologies Inc. NAND memory device containing nanodots and method of making thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090173991A1 (en) 2005-08-04 2009-07-09 Marsh Eugene P Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
WO2011114940A1 (ja) 2010-03-16 2011-09-22 東京エレクトロン株式会社 成膜装置

Also Published As

Publication number Publication date
KR20160137369A (ko) 2016-11-30
JP2016216784A (ja) 2016-12-22
JP6419644B2 (ja) 2018-11-07
US9932669B2 (en) 2018-04-03
US20160343817A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
US9496355B2 (en) Conductive nanoparticles
JP2020136677A (ja) 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
KR100830590B1 (ko) 텅스텐막, 그 형성 방법, 이를 포함한 반도체 소자 및 그반도체 소자의 형성 방법
KR20220079671A (ko) 갭 충전 증착 공정
US20160379879A1 (en) Tungsten film forming method
US8314456B2 (en) Apparatus including rhodium-based charge traps
JP6467239B2 (ja) ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
TWI505408B (zh) 成膜方法及非揮發性記憶裝置
US8119545B2 (en) Forming a silicon nitride film by plasma CVD
JP2010212601A (ja) ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
CN108122770B (zh) 半导体器件和制造方法
WO2009123331A1 (ja) Ｍｏｓ型半導体メモリ装置およびその製造方法
US20110039418A1 (en) Method for insulating film formation, storage medium from which information is readable with computer, and treatment system
WO2011040396A1 (ja) 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
CN113169176A (zh) 用于3d nand应用的存储单元制造
JP2008305942A (ja) 半導体メモリ装置およびその製造方法
US20130207171A1 (en) Semiconductor device having capacitor including high-k dielectric
KR101807403B1 (ko) 금속 나노 도트의 형성 방법, 금속 나노 도트 형성 장치 및 반도체 장치의 제조 방법
US11377733B2 (en) Fluorine-free tungsten deposition process employing in-situ oxidation and apparatuses for effecting the same
US20240038833A1 (en) Carbon mold for dram capacitor
US20230309295A1 (en) Support layer for small pitch fill
US10593542B2 (en) Manufacturing method of a semiconductor device
JP2009105087A (ja) 半導体製造装置、半導体製造方法及び記憶媒体
JP2008075166A (ja) 半導体装置の製造方法、及び基板処理装置
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant