JP2010212601A - ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法 - Google Patents

ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2010212601A
JP2010212601A JP2009059605A JP2009059605A JP2010212601A JP 2010212601 A JP2010212601 A JP 2010212601A JP 2009059605 A JP2009059605 A JP 2009059605A JP 2009059605 A JP2009059605 A JP 2009059605A JP 2010212601 A JP2010212601 A JP 2010212601A
Authority
JP
Japan
Prior art keywords
film
annealing
cvd
gas
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009059605A
Other languages
English (en)
Other versions
JP2010212601A5 (ja
JP5193913B2 (ja
Inventor
Takayoshi Kato
多佳良 加藤
Yasushi Mizusawa
寧 水澤
Tatsuo Hatano
達夫 波多野
Atsushi Gomi
淳 五味
Chiaki Yasumuro
千晃 安室
Atsushi Yokoyama
敦 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009059605A priority Critical patent/JP5193913B2/ja
Priority to PCT/JP2010/052938 priority patent/WO2010103930A1/ja
Priority to KR1020117021177A priority patent/KR101291821B1/ko
Priority to CN2010800112191A priority patent/CN102349138A/zh
Priority to TW99107153A priority patent/TWI467044B/zh
Publication of JP2010212601A publication Critical patent/JP2010212601A/ja
Priority to US13/230,351 priority patent/US20120064717A1/en
Publication of JP2010212601A5 publication Critical patent/JP2010212601A5/ja
Application granted granted Critical
Publication of JP5193913B2 publication Critical patent/JP5193913B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】Ｃｕの濡れ性が良好なＣＶＤ−Ｒｕ膜の形成方法を提供すること。
【解決手段】有機金属化合物を含む成膜原料を用いてＣＶＤにより基板上にＲｕ膜を成膜する工程と、前記Ｒｕ膜が成膜された基板に対し、水素含有雰囲気でのアニールを行う工程とによりＣＶＤ−Ｒｕ膜を形成する。
【選択図】図１

Description

本発明は、Ｃｕ配線の下地として用いるＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法に関する。
近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線間の容量の低下ならびに配線の導電性向上およびエレクトロマイグレーション耐性の向上が求められており、それに対応した技術として、配線材料にアルミニウム（Ａｌ）やタングステン（Ｗ）よりも導電性が高くかつエレクトロマイグレーション耐性に優れている銅（Ｃｕ）を用い、層間絶縁膜として低誘電率膜（Ｌｏｗ−ｋ膜）を用いたＣｕ多層配線技術が注目されている。
この際のＣｕ配線の形成方法としては、トレンチやホールが形成されたＬｏｗ−ｋ膜にＴａ、ＴａＮ、Ｔｉなどからなるバリア層をスパッタリングに代表される物理蒸着法（ＰＶＤ）で形成し、その上に同じくＰＶＤによりＣｕシード層を形成し、さらにその上にＣｕめっきを施す技術が知られている（例えば特許文献１）。
しかしながら、半導体デバイスのデザインルールが益々微細化しており、今後の３２ｎｍノード以降においては、上記特許文献１に開示された技術では、ステップカバレッジが本質的に低いＰＶＤでＣｕシード層をトレンチやホール内に形成することが困難となり、したがって、ホール内にめっきを形成することも困難となることが予想される。
これに対し、バリア層の上に化学蒸着法（ＣＶＤ）によりＲｕ膜を形成し（ＣＶＤ−Ｒｕ膜）、その上にＣｕめっきを施す方法が提案されている（特許文献２）。ＣＶＤ−Ｒｕ膜はステップカバレッジが良好であり、しかもＣｕ膜との密着性が良好であるため、微細なトレンチやホール内に成膜することが可能である。
ＣＶＤ−Ｒｕ膜を成膜する技術としては、成膜原料としてルテニウムのペンタジエニル化合物等を用いたもの（特許文献３）や、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を用いたもの（特許文献４）が知られている。特に、ルテニウムカルボニルを用いてＣＶＤ−Ｒｕ膜を成膜する場合には、成膜原料中の不純物成分は基本的にＣとＯのみであるので高純度の膜を得ることが可能である。
特開平１１−３４０２２６号公報 特開２００７−１９４６２４号公報 国際公開第２００７／１０２３３３号パンフレット 特開２００７−２７０３５号公報
しかしながら、ＣＶＤ−Ｒｕ膜を成膜した後にＣｕシード膜を形成する場合に、実際には、特にトレンチやホールの側壁へのＣｕの濡れ性が悪化し、トレンチやホールをＣｕめっきで埋める際に、Ｃｕめっきの中にボイドが発生することがある。
本発明はかかる事情に鑑みてなされたものであって、Ｃｕの濡れ性が良好なＣＶＤ−Ｒｕ膜の形成方法およびそのようなＣＶＤ−Ｒｕ膜を有する半導体装置の製造方法を提供することを目的とする。
また、そのような半導体装置の製造方法を実行するためのプログラムを記憶した記憶媒体を提供することを目的とする。
本発明者らは、上記課題を解決するため、まずこのようなＣＶＤ−Ｒｕ膜に対するＣｕの濡れ性悪化の原因について検討した。その結果、ルテニウムカルボニルのような有機金属化合物を含む成膜原料を用いてＣＶＤ−Ｒｕ膜を成膜する場合には、成膜原料にカーボンが多く含まれているため、成膜したままの状態では膜中にカーボンが不純物として残留し、膜表面はＣＯで終端された状態となっており、その後、Ｒｕの結晶化のために不活性ガス雰囲気でのアニールを行うと、Ｒｕ膜表面および膜中にカーボンが偏析した状態となり、このようにＲｕ膜表面に残留したカーボンがＣｕの濡れ性を悪化させていることが判明した。そこで、このような残留カーボンを低減すべく検討を重ねた結果、アニールを水素含有雰囲気で行うこと、または不活性ガス雰囲気でのアニール後に大気曝露することが有効であることを見出し、本発明を完成するに至った。
すなわち、本発明は、有機金属化合物を含む成膜原料を用いてＣＶＤにより基板上にＲｕ膜を成膜する工程と、前記Ｒｕ膜が成膜された基板に対し、水素含有雰囲気でのアニールを行う工程とを含むことを特徴とするＣＶＤ−Ｒｕ膜の形成方法を提供する。
また、本発明は、有機金属化合物を含む成膜原料を用いてＣＶＤにより基板上にＲｕ膜を成膜する工程と、前記Ｒｕ膜が成膜された基板に対し、不活性ガス雰囲気でのアニールを行う工程と、前記不活性ガス雰囲気でのアニールの後、前記Ｒｕ膜を大気曝露する工程とを含むことを特徴とするＣＶＤ−Ｒｕ膜の形成方法を提供する。
さらに、本発明は、トレンチおよび／またはホールを有する基板に対し、金属バリア膜を成膜する工程と、前記金属バリア膜の上に、有機金属化合物を含む成膜原料を用いてＣＶＤにより基板上にＲｕ膜を成膜する工程と、前記Ｒｕ膜が成膜された基板に対し、水素含有雰囲気でのアニールを行う工程と、前記アニール工程後のＲｕ膜の上にトレンチおよび／またはホール内にＣｕめっきを埋め込むためのＣｕシード膜を成膜する工程とを有することを特徴とする半導体装置の製造方法を提供する。
さらにまた、本発明は、トレンチおよび／またはホールを有する基板に対し、金属バリア膜を成膜する工程と、前記金属バリア膜の上に、有機金属化合物を含む成膜原料を用いてＣＶＤにより基板上にＲｕ膜を成膜する工程と、前記Ｒｕ膜が成膜された基板に対し、不活性ガス雰囲気でのアニールを行う工程と、前記不活性ガス雰囲気でのアニールの後、前記Ｒｕ膜を大気曝露する工程と、前記アニール工程後のＲｕ膜の上にトレンチおよび／またはホール内にＣｕめっきを埋め込むためのＣｕシード膜を成膜する工程とを有することを特徴とする半導体装置の製造方法を提供する。
さらにまた、本発明は、コンピュータ上で動作し、処理装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項６から請求項１０のいずれかの半導体装置の製造方法が行われるように、コンピュータに前記処理装置を制御させることを特徴とする記憶媒体を提供する。
本発明において、前記水素含有雰囲気でのアニールおよび前記不活性ガス雰囲気でのアニールは１５０〜４００℃で行うことが好ましい。
また、前記有機金属化合物としては、ルテニウムカルボニルを含むものを挙げることができる。
本発明によれば、有機金属化合物を含む成膜原料を用いてＣＶＤ−Ｒｕ膜を成膜した後、水素含有雰囲気でアニールを行うか、または不活性ガス雰囲気でのアニール後に大気曝露するので、Ｒｕ膜表面の残留カーボンが低減され、Ｃｕシード膜の濡れ性が良好となる。このため、Ｃｕめっきの際のボトムアップおよび核生成が速やかに進行し、Ｃｕめっき中のボイドを解消することができる。
本発明の第１の実施形態の方法を示すフローチャートである。 本発明の第１の実施形態の方法の工程断面図である。 ＣＶＤ−Ｒｕ膜の成膜直後の状態を示す模式図である。 ＣＶＤ−Ｒｕ膜の成膜後、不活性ガス雰囲気でアニールを行った状態を示す模式図である。 不活性ガス雰囲気でアニールを行った後のＣＶＤ−Ｒｕ膜にＣｕシード膜を形成した状態を示す模式図である。 図５の状態でＣｕシード膜が形成されているトレンチ内にＣｕめっきを埋め込む様子を示す模式図である。 本発明の第１の実施形態において、ＣＶＤ−Ｒｕ膜成膜後、水素雰囲気でのアニールを行った状態を示す模式図である。 本発明の第１の実施形態での水素雰囲気でのアニール後に、Ｃｕシード膜を形成した状態を示す模式図である。 図８の状態でＣｕシード膜が形成されているトレンチ内にＣｕめっきを埋め込む様子を示す模式図である。 本発明の第２の実施形態の方法を示すフローチャートである。 本発明の第２の実施形態の方法の工程断面図である。 本発明の第２の実施形態において、ＣＶＤ−Ｒｕ膜成膜後、不活性雰囲気でのアニールを行い、さらに大気曝露を行った状態を示す模式図である。 ＣＶＤ−Ｒｕ膜を成膜後、アニールなしおよび種々の条件でアニールを行った場合の膜厚方向のＣ濃度を二次イオン質量分析計（ＳＩＭＳ）により分析した結果を示す図である。 ＣＶＤ−Ｒｕ膜を成膜後、不活性ガスアニールとＣｕシード膜成膜を行った従来のサンプルと、水素含有雰囲気アニールとＣｕシード膜成膜を行った第１の実施形態のサンプルとについてＣｕめっきを施した状態を比較して示す図。 本発明の第１の実施形態および第２の実施形態の実施に用いるマルチチャンバタイプの処理装置を示す平面図である。 図１５の処理装置に搭載されたＣＶＤ−Ｒｕ膜成膜ユニットを示す断面図である。 図１５の処理装置に搭載された、上記第１の実施形態の水素含有雰囲気でのアニールを行うアニールユニットを示す断面図である。 図１５の処理装置に搭載された、上記第２の実施形態のアニールを行うアニールユニットを示す断面図である。
以下、添付図面を参照して、本発明の実施の形態について説明する。
＜第１の実施形態＞
まず、第１の実施形態について説明する。図１は本発明の第１の実施形態の方法を示すフローチャートであり、図２はその工程断面図である。
第１の実施形態では、まず、Ｓｉ基板１１上にＳｉＯ２膜等の層間絶縁膜１２を有し、そこにトレンチ１３が形成された半導体ウエハ（以下単にウエハと記す）を準備する（ステップ１、図２（ａ））。次いで、トレンチ１３を含む全面に１〜１０ｎｍ、例えば４ｎｍ程度の厚さでＴｉ等のバリア膜１４を例えばスパッタリング等のＰＶＤにより成膜する（ステップ２、図２（ｂ））。次いで、バリア膜１４の上に有機金属化合物であるルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として１〜５ｎｍ、例えば４ｎｍ程度の厚さのＣＶＤ−Ｒｕ膜１５を成膜する（ステップ３、図２（ｃ））。次いで、ＣＶＤ−Ｒｕ膜を形成したウエハに水素含有雰囲気でのアニールを行う（ステップ４、図２（ｄ））。その後、ＣＶＤ−Ｒｕ膜１５の上に例えばＰＶＤにより５〜５０ｎｍ、例えば２０ｎｍ程度の厚さでＣｕシード膜１６を形成する（ステップ５、図２（ｅ））。その後、Ｃｕシード膜１６の上にＣｕめっき１７を施し、トレンチ１３を埋める（ステップ６、図２（ｆ））。
ステップ３のＣＶＤ−Ｒｕ膜成膜工程は、減圧雰囲気中においてウエハを加熱しつつ、バリア膜１４上にルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を供給して熱分解によりバリア膜１４の上にＣＶＤ−Ｒｕ膜１５を成膜する。
この成膜の際には、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）が分解して多量のＣＯが排出されるため、図３に示すように、ＣＶＤ−Ｒｕ膜１５中にカーボン（Ｃ）、酸素（Ｏ）が不純物として残留し、膜表面はＣＯで終端された状態となる。この状態で、従来のように不活性ガス、例えばＡｒガス雰囲気でアニールを行うと、膜中のＣ，Ｏおよび表面のＣＯが脱離してＲｕが結晶化するが、図４に示すように、膜表面および膜中にＣが偏析する。ＣＶＤ−Ｒｕ膜１５の表面にＣが存在すると、Ｃｕシード膜１６を形成した際には、その部分におけるＣｕの濡れ性が悪化する。その影響で図５に示すようにＣｕの凝集が発生し、膜が不連続になってしまい、ＣＶＤ−Ｒｕ膜１５の表面にはＣｕで覆われていない部分も発生し、この状態でＣｕめっきのためにウエハが大気曝露されると、Ｃｕに覆われていないＣＶＤ−Ｒｕ膜１５表面は酸化されてＲｕＯ２となる。
このような状態でＣｕシード膜１６が形成されているトレンチ１３内にＣｕめっきを埋め込む様子を図６を参照して説明する。図６（ａ）に示すように、ＣＶＤ−Ｒｕ膜１５上のＣｕシード膜１６の不連続性は、トレンチ１３の側壁で顕著であり、しかもＣＶＤ−Ｒｕ膜１５が露出してＲｕＯ２となっている部分も存在するため、抵抗が大きく、Ｃｕめっきの際のトレンチ１３内の電流密度が低くなってしまう。このような不連続状態のＣｕシード膜１６に対してＣｕめっきを開始すると、図６（ｂ）に示すように、Ｃｕめっきの際のボトムアップが遅く、Ｃｕ核の発生密度が低く、マイクロボイドも生成する。そして、さらにＣｕめっきを進行させると、図６（ｃ）に示すように、トレンチ１３内にＣｕめっきが完全に充填する前にトレンチ１３の開口が塞がり（ピンチオフ）、センターボイド１８が発生してしまう。
これに対して、本実施形態では、ステップ３のＣＶＤ−Ｒｕ膜１５の成膜後、ステップ４の水素含有雰囲気でアニールを行うことにより、図７に示すように、膜中のＣ，Ｏおよび表面のＣＯが脱離してＲｕが結晶化するとともに、水素の作用によりＣＶＤ−Ｒｕ膜１５からＣが抜けるため、膜表面および膜中のＣの偏析が生じず、ＣＶＤ−Ｒｕ膜１５の表面は清浄な状態となる。この状態でステップ５のＣｕシード膜１６の形成を行った際には、ＣＶＤ−Ｒｕ膜１５の表面が清浄であるため、Ｃｕが濡れやすく、図８のように、ＣＶＤ−Ｒｕ膜１５の表面全体が極薄のＣｕシード膜１６で覆われた状態となる。
このような状態でＣｕシード膜１６が形成されているトレンチ１３内にＣｕめっきを埋め込む様子を図９を参照して説明する。図９（ａ）に示すように、トレンチ側壁におけるＣＶＤ−Ｒｕ膜１５上のＣｕシード膜１６は、連続しており比較的スムースであるため、抵抗は小さく、Ｃｕめっきの際のトレンチ１３内の電流密度が高いため、図９（ｂ）に示すように、ＣｕめっきのボトムアップおよびＣｕ核生成がスムースであり、図９（ｃ）に示すように、ボイドを生じさせずにトレンチ１３を埋めることができる。
このステップ４の水素含有雰囲気におけるアニール工程は、１５０〜４００℃で行うことが好ましい。４００℃を超えるとデバイスに悪影響をおよぼすおそれがあり、１５０℃未満であればＣを除去する効果が不十分になるおそれがある。また、このアニール工程において、雰囲気を形成するガスは水素ガスのみであってもよいし、水素ガスと不活性ガス等の他のガスが混合されていてもよい。このときの水素ガスの比率は３〜１００％程度が好ましく、また、水素分圧は
４〜１３３３Ｐａ程度が好ましい。
＜第２の実施形態＞
次に、第２の実施形態について説明する。図１０は本発明の第２の実施形態の方法を示すフローチャートであり、図１１はその工程断面図である。
第２の実施形態では、第１の実施形態のステップ１と同様のウエハを準備し（ステップ１１、図１１（ａ））、第１の実施形態のステップ２と同様にバリア膜１４を成膜し（ステップ１２、図１１（ｂ））、次いで第１の実施形態のステップ３と同様にＣＶＤ−Ｒｕ膜１５を成膜する（ステップ１３、図１１（ｃ））。その後、第１の実施形態のステップ４の水素含有雰囲気でのアニールの代わりに、不活性ガス、例えばＡｒガス雰囲気でアニールを行い（ステップ１４、図１１（ｄ））、その後、ウエハを大気曝露する（ステップ１５、図１１（ｅ））。その後、第１の実施形態のステップ５と同様、ＣＶＤ−Ｒｕ膜１５の上にＣｕシード膜１６を形成し（ステップ１６、図１１（ｆ））、その後、Ｃｕシード膜１６の上にＣｕめっき１７を施し、トレンチ１３を埋める（ステップ１７、図１１（ｇ））。
この実施形態では、ステップ１３のＣＶＤ−Ｒｕ膜１５の成膜の後、ステップ１４において、従来と同様、不活性ガス雰囲気でのアニールを行うため、上記図４に示すように、膜表面および膜中にＣが偏析するが、その後のステップ１５の大気曝露により、図１２に示すように、偏析したＣが大気中の酸素によりＣＯとなって脱離し、ＣＶＤ−Ｒｕ膜１５の表面は清浄な状態となる。したがって、ステップ１６のＣｕシード膜１６の形成を行った際には、第１の実施形態と同様、ＣＶＤ−Ｒｕ膜１５の表面全体が極薄のＣｕシード膜１６で覆われた状態となり、ステップ１７のＣｕめっきの際に、ＣｕめっきのボトムアップおよびＣｕ核生成がスムースであり、ボイドを生じさせずにトレンチ１３を埋めることができる。
このステップ１４の不活性ガス雰囲気におけるアニール工程は、１５０〜４００℃で行うことが好ましい。４００℃を超えるとデバイスに悪影響をおよぼすおそれがあり、１５０℃未満であればＣを除去する効果が不十分になるおそれがある。また、このアニール工程において、チャンバ内圧力は１３３〜１３３３Ｐａ程度が好ましい。また、ステップ１５の大気曝露は、文字通りシリコン基板を大気に曝してもよいし、減圧雰囲気のチャンバにわずかに大気を導入するだけでもよい。
次に、本発明を用いて実際に半導体装置を製造した結果について説明する。ここでは、シリコン基板上に層間絶縁膜であるＳｉＯ２膜が形成され、トレンチが形成されたウエハを準備し、バリア膜として厚さ４ｎｍのＴｉ膜をＰＶＤにより成膜し、その上にルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を用いて厚さ４ｎｍのＣＶＤ−Ｒｕ膜を成膜し、その後厚さ２０ｎｍのＣｕシード膜を成膜する際に、（１）アニールなしでＣｕシード膜を成膜した場合、（２）Ａｒガスアニールを行い、Ｃｕシード膜を成膜した場合（従来）、（３）Ｈ２ガスアニールを行い、Ｃｕシード膜を成膜した場合（第１の実施形態）、（４）Ａｒガスアニールを行い、大気曝露した後Ｃｕシード膜を成膜した場合（第２の実施形態）、（５）Ｈ２ガスアニールを行い、大気曝露した後Ｃｕシード膜を成膜した場合の５通りについて評価した。
これらの場合について、膜厚方向のＣ濃度を二次イオン質量分析計（ＳＩＭＳ）により分析した。その結果を図１３に示す。この図から、（１）のアニールなしは、ＣＶＤ−Ｒｕ膜中およびＣＶＤ−Ｒｕ膜とＣｕシード膜界面のＣ濃度が高く、（２）〜（５）のようにアニールを行うことによりＣＶＤ−Ｒｕ膜中のＣ濃度が低減することがわかる。ただし、（２）の従来行っていたＡｒガスアニールとＣｕシード膜成膜の場合には、ＣＶＤ−Ｒｕ膜とＣｕシード膜の界面におけるＣ濃度が高い。これに対して、上記第１の実施形態である（３）のＨ２ガスアニールとＣｕシード膜成膜、上記第２の実施形態である（４）のＡｒガスアニールと大気曝露の場合には、ＣＶＤ−Ｒｕ膜とＣｕシード膜の界面におけるＣ濃度が低くなっていることがわかる。このことから、ＣＶＤ−Ｒｕ膜とＣｕシード膜の界面におけるＣ濃度がＣｕの濡れ性に影響を与えていることが確認された。なお、（５）のＨ２ガスアニールと大気曝露の場合には、（３）のＨ２ガスアニールとＣｕシード膜成膜に比べてＣ濃度が若干高くなる傾向がある。
次に、上記（２）のＡｒガスアニールとＣｕシード膜成膜（従来）と（３）のＨ２ガスアニールとＣｕシード膜成膜（第１の実施形態）とについて、その後Ｃｕめっきを施した。その際の状態を図１４に示す。この図に示すように、従来の（２）の場合には、トレンチ内のＣｕめっきに大きなセンターボイドが存在していたのに対し、第１の実施形態である（３）の場合には、Ｃｕめっきがほぼ完全にトレンチを埋めていることが確認された。なお、図１４において、“センター”とは、シリコン基板の中心付近のトレンチ内の状態を示し、“エッジ”とは、シリコン基板の周辺付近のトレンチ内の状態を示している。
次に、以上のような第１の実施形態および第２の実施形態の実施に用いる装置の一例について説明する。
ここでは、第１の実施形態のステップ１〜５、第２の実施形態のステップ１１〜１６を連続して真空雰囲気下で行うマルチチャンバタイプの処理装置について示す。図１５はこのようなマルチチャンバタイプの処理装置を示す平面図である。
この処理装置２０は、いずれも真空に保持されている、ＰＶＤ−Ｔｉ膜成膜ユニット２１と、ＣＶＤ−Ｒｕ膜成膜ユニット２２と、アニールユニット２３と、Ｃｕシード膜成膜ユニット２４とを備えており、これらが六角形をなす搬送室２５の各辺にゲートバルブＧを介して接続されている。また、搬送室２５の他の辺には２つのロードロック室２６、２７がゲートバルブＧを介して接続されている。搬送室２５は真空に保持されている。ロードロック室２６、２７の搬送室２５との反対側には大気雰囲気の搬入出室２８が設けられており、搬入出室２８のロードロック室２６、２７の接続部分との反対側にはウエハＷを収容可能なキャリアＣを取り付ける２つのキャリア取り付けポート２９、３０が設けられている。
搬送室２５内には、ＰＶＤ−Ｔｉ膜成膜ユニット２１、ＣＶＤ−Ｒｕ膜成膜ユニット２２、アニールユニット２３、Ｃｕシード膜成膜ユニット２４、ロードロック室２６、２７に対して、ウエハＷの搬入出を行う搬送装置３２が設けられている。この搬送装置３２は、搬送室２５の略中央に設けられており、回転および伸縮可能な回転・伸縮部３３の先端に半導体ウエハＷを支持する２つの支持アーム３４ａ，３４ｂを有しており、これら２つの支持アーム３４ａ，３４ｂは互いに反対方向を向くように回転・伸縮部３３に取り付けられている。
搬入出室２８内には、キャリアＣに対するウエハＷの搬入出およびロードロック室２６，２７に対するウエハＷの搬入出を行う搬送装置３６が設けられている。この搬送装置３６は、多関節アーム構造を有しており、キャリアＣの配列方向に沿ってレール３８上を走行可能となっていて、その先端の２つの支持アーム３７ａ、３７ｂ上にウエハＷを載せてその搬送を行う。
この処理装置２０は、各構成部を制御する制御部４０を有しており、これによりユニット２１〜２４の各構成部、搬送装置３２、３６、搬送室２５の排気系（図示せず）、ゲートバルブＧの開閉等の制御を行うようになっている。この制御部４０は、マイクロプロセッサ（コンピュータ）を備えたプロセスコントローラ４１と、ユーザーインターフェース４２と、記憶部４３とを有している。プロセスコントローラ４１には処理装置２０の各構成部が電気的に接続されて制御される構成となっている。ユーザーインターフェース４２は、プロセスコントローラ４１に接続されており、オペレータが処理装置２０の各構成部を管理するためにコマンドの入力操作などを行うキーボードや、処理装置２０の各構成部の稼働状況を可視化して表示するディスプレイ等からなっている。記憶部４３もプロセスコントローラ４１に接続されており、この記憶部４３には、処理装置２０で実行される各種処理をプロセスコントローラ４１の制御にて実現するための制御プログラムや、処理条件に応じて処理装置２０の各構成部に所定の処理を実行させるための制御プログラムすなわち処理レシピや、各種データベース等が格納されている。処理レシピは記憶部４３の中の記憶媒体（図示せず）に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられているものであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース４２からの指示等にて所定の処理レシピを記憶部４３から呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、処理装置２０での所望の処理が行われる。
このような処理装置２０においては、キャリアＣから取り出されたウエハＷを、搬入出室２８の搬送装置３６によりロードロック室２６，２７のいずれかに搬送し、そのロードロック室を真空排気した後、搬送室２５の搬送装置３２により、そのウエハを取り出し、まずＰＶＤ−Ｔｉ膜成膜ユニット２１に搬送して、ウエハＷの層間絶縁膜、例えばＳｉＯ２膜上にバリア膜としてのＴｉ膜を成膜する。次いで、Ｔｉ膜成膜後のウエハＷをＣＶＤ−Ｒｕ成膜ユニット２２に搬送してＣＶＤ−Ｒｕ膜を成膜する。その後、Ｒｕ膜を成膜したウエハＷをアニールユニット２３に搬送して、水素含有雰囲気でのアニール処理、または不活性ガス雰囲気でのアニールと大気曝露を行う。その後、アニール処理後のウエハＷをＣｕシード膜成膜ユニット２４に搬送して例えばＰＶＤによりＣＶＤ−Ｒｕ膜上にＣｕシード膜を成膜する。このようにしてＣｕシード膜まで成膜されたウエハＷを搬送装置３２によりロードロック室２６，２７のいずれかに搬送し、そのロードロック室を大気雰囲気にした後、搬送装置３６によりそのウエハをキャリアＣに戻す。
このようにしてＣｕシード膜まで成膜されたウエハは、キャリアＣに収容された状態でＣｕめっき設備に搬送され、Ｃｕめっきに供される。
次に、本発明の要部であるＣＶＤ−Ｒｕ膜の成膜を行うＣＶＤ−Ｒｕ膜成膜ユニット２２について説明する。
図１６は、ＣＶＤ−Ｒｕ膜成膜ユニットを示す断面図である。このＣＶＤ−Ｒｕ膜成膜ユニット２２は、気密に構成された略円筒状のチャンバ５１を有しており、その中には被処理基板であるウエハＷを水平に支持するためのサセプタ５２がその中央下部に設けられた円筒状の支持部材５３により支持された状態で配置されている。サセプタ５２にはヒーター５５が埋め込まれており、このヒーター５５にはヒーター電源５６が接続されている。そして、サセプタ５２に設けられた熱電対（図示せず）の検出信号に基づいてヒーターコントローラ（図示せず）によりヒーター電源５６を制御して、ウエハＷを所定の温度に制御するようになっている。また、サセプタ５２には、ウエハＷを支持して昇降させるための３本のウエハ昇降ピン（図示せず）がサセプタ５２の表面に対して突没可能に設けられている。
チャンバ５１の天壁には、ＣＶＤ成膜のための処理ガスをチャンバ５１内にシャワー状に導入するためのシャワーヘッド６０がサセプタ５２と対向するように設けられている。シャワーヘッド６０は、後述するガス供給機構８０から供給された成膜用のガスをチャンバ５１内に吐出するためのものであり、その上部には成膜用のガスを導入するガス導入口６１を有している。また、シャワーヘッド６０の内部にはガス拡散空間６２が形成されており、その底面には多数のガス吐出孔６３が形成されている。
チャンバ５１の底壁には、下方に向けて突出する排気室７１が設けられている。排気室７１の側面には排気配管７２が接続されており、この排気配管７２には真空ポンプや圧力制御バルブ等を有する排気装置７３が接続されている。そしてこの排気装置７３を作動させることによりチャンバ５１内を所定の減圧状態とすることが可能となっている。
チャンバ５１の側壁には、ウエハ搬送室２５との間でウエハＷの搬入出を行うための搬入出口７７と、この搬入出口７７を開閉するゲートバルブＧとが設けられている。
ガス供給機構８０は、固体状の成膜原料Ｓとしてルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を収容する成膜原料容器８１を有している。成膜原料容器８１の周囲にはヒーター８２が設けられている。成膜原料容器８１には、上方からキャリアガス配管８３が挿入され、キャリアガス源８４からキャリアガス供給配管８３を介してキャリアガスとして例えばＣＯガスを成膜原料容器８１内に吹き込むようになっている。また、成膜原料容器８１には、ガス供給配管８５が挿入されている。このガス供給配管８５の他端は、シャワーヘッド６０のガス導入口６１に接続されている。したがって、キャリアガス供給配管８３を介して成膜原料容器８１内にキャリアガスを供給することにより、成膜原料容器８１内で昇華したルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）ガスをキャリアガスに搬送させた状態でガス供給配管８５およびシャワーヘッド６０を介してチャンバ５１内に供給することができる。
なお、キャリアガス供給配管８３には流量制御用のマスフローコントローラ８６とその前後のバルブ８７ａ，８７ｂが設けられている。また、ガス供給配管８５には、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）のガス量を把握するための流量計８８とその前後のバルブ８９ａ，８９ｂが設けられている。
ガス供給配管８５の途中には、成膜原料ガスを適宜に希釈するためのガスを供給する希釈ガス供給配管９０が接続されている。希釈ガス供給配管９０には、Ａｒガス、Ｎ２ガス等の不活性ガスからなる希釈ガスを供給する希釈ガス源９１が接続されており、この希釈ガス源９１から希釈ガス供給配管９０を介して希釈ガスを供給することにより、原料ガスが適宜の濃度に希釈される。なお、希釈ガス源９１からの希釈ガスは、ガス供給配管８５、チャンバ５１の残留ガスをパージするパージガスとしても機能するようになっている。なお、希釈ガス供給配管９０は、流量制御用のマスフローコントローラ９２とその前後のバルブ９３ａ，９３ｂを有している。また希釈ガス供給配管９０には他のガス、例えばＣＯガスやＨ２ガス等が別途接続されていてもよい。
このように構成されるＣＶＤ−Ｒｕ膜成膜ユニット２２においては、まず、ゲートバルブＧを開にして搬入出口７７からバリア膜成膜後のウエハＷをチャンバ５１内に搬入し、サセプタ５２上に載置する。次いで、ヒーター５５によりサセプタ５２を介してウエハＷを１５０〜２５０℃に加熱し、排気装置７３の真空ポンプによりチャンバ５１内を排気して、チャンバ５１内の圧力を２〜６７Ｐａに真空排気する。
次いで、バルブ８７ａ，８７ｂを開にしてキャリアガス供給配管８３を介して成膜原料容器８１にキャリアガスとして例えばＣＯガスを吹き込み、成膜原料容器８１内でヒーター８２の加熱により昇華して生成されたＲｕ３（ＣＯ）１２ガスをキャリアガスによりキャリアさせた状態でガス供給配管８５およびシャワーヘッド６０を介してチャンバ５１内に導入する。このとき、ウエハＷ表面では、Ｒｕ３（ＣＯ）１２ガスが熱分解して生成されたＲｕがウエハＷのＴｉ膜上に堆積し、所定の膜厚を有するＣＶＤ−Ｒｕ膜が成膜される。なお、このときのＲｕ３（ＣＯ）１２ガスの流量は、１〜５ｍＬ／ｍｉｎ（ｓｃｃｍ）程度が好ましい。また、所定割合で希釈ガスを導入してもよい。
所定の膜厚のＣＶＤ−Ｒｕ膜が形成された時点で、バルブ８７ａ，８７ｂを閉じてＲｕ３（ＣＯ）１２ガスの供給を停止し、希釈ガス供給源９１から希釈ガスをパージガスとしてチャンバ５２内に導入してＲｕ３（ＣＯ）１２ガスをパージし、その後、ゲートバルブＧを開にして搬入出口７７からウエハＷを搬出する。
次に、本発明にとって最も重要な、ＣＶＤ−Ｒｕ膜成膜後のアニールを行うアニールユニット２３について説明する。
図１７は、図１５の処理装置に搭載された、上記第１の実施形態の水素含有雰囲気でのアニールを行うアニールユニットを示す断面図である。このアニールユニットは、気密に構成された略円筒状のチャンバ１０１を有しており、その底部には被処理基板であるウエハＷを水平に支持するためのサセプタ１０２が配置されている。サセプタ１０２にはヒーター１０３が埋め込まれており、このヒーター１０３にはヒーター電源１０４が接続されている。そして、サセプタ１０２に設けられた熱電対（図示せず）の検出信号に基づいてヒーターコントローラ（図示せず）によりヒーター電源１０４を制御して、ウエハＷを所定の温度に制御するようになっている。また、サセプタ１０２には、ウエハＷを支持して昇降させるための３本のウエハ昇降ピン（図示せず）がサセプタ１０２の表面に対して突没可能に設けられている。
チャンバ１０１の側壁上部にはガス導入部材１０５が設けられており、このガス導入部材１０５を介してガス供給機構１１０からの雰囲気形成ガスがチャンバ１０１内に供給される。ガス供給機構１１０は、Ｈ２ガス供給源１１２と、Ｈ２供給源１１２からガス導入部材１０５に至るＨ２ガス供給配管１１１とを有しており、Ｈ２ガスをチャンバ１０１内に導入するようになっている。Ｈ２ガス供給配管１１１には、流量制御用のマスフローコントローラ１１３とその前後のバルブ１１４ａ，１１４ｂが設けられている。また、Ｈ２ガス供給配管１１１には、希釈ガスとしてのＡｒガスを供給するためのＡｒガス供給配管１１５が接続されており、Ａｒガス供給配管１１５にはＡｒガス供給源１１６が接続されている。これによりＨ２ガスをＡｒガスで希釈してチャンバ１０１内に導入可能となっている。Ａｒガス供給配管１１５には、流量制御用のマスフローコントローラ１１７とその前後のバルブ１１８ａ，１１８ｂが設けられている。なお、希釈ガスはＡｒガスに限らず他の希ガスや、Ｎ２ガス等の他の不活性ガスを用いることができる。
チャンバ１０１の底壁には排気口１２０が設けられており、この排気口１２０には排気配管１２１が接続されている。この排気配管１２１には真空ポンプや圧力制御バルブ等を有する排気装置１２２が接続されている。そしてこの排気装置１２２を作動させることによりチャンバ１０１内を所定の減圧状態とすることが可能となっている。
チャンバ１０１の側壁には、ウエハ搬送室２５との間でウエハＷの搬入出を行うための搬入出口１２３と、この搬入出口１２３を開閉するゲートバルブＧとが設けられている。
このように構成されるアニールユニットにおいては、まず、ゲートバルブＧを開にして搬入出口１２３からＣＶＤ−Ｒｕ膜成膜後のウエハＷをチャンバ１０１内に搬入し、サセプタ１０２上に載置する。次いで、ヒーター１０３によりサセプタ１０２を介してウエハＷを例えば１５０〜４００℃に加熱し、排気装置１２２の真空ポンプによりチャンバ１０１内を排気して、チャンバ１０１内の圧力を例えば１３３〜１３３３Ｐａに真空排気する。
次いで、水素ガスを例えば１０〜１１２０ｍＬ／ｍｉｎ（ｓｃｃｍ）、希釈ガスとしてＡｒガスを例えば０〜７５５ｍＬ／ｍｉｎ（ｓｃｃｍ）としてチャンバ１０１内にガスを導入し、水素分圧を４〜１３３３Ｐａ程度として水素含有雰囲気でのアニール処理を行う。
このようにして水素含有雰囲気でアニールを行うことにより、膜中のＣ，Ｏおよび表面のＣＯが脱離してＲｕが結晶化するとともに、水素の作用によりＣＶＤ−Ｒｕ膜からＣが抜けるため、膜表面および膜中のＣの偏析が生じず、ＣＶＤ−Ｒｕ膜の表面は清浄な状態となる。これにより、その後のＣｕシード膜の形成の際に、Ｃｕが濡れやすく、ＣＶＤ−Ｒｕ膜の表面全体が極薄のＣｕシード膜で覆われた状態とすることができる。
アニール処理終了後、Ｈ２ガスの供給を停止し、チャンバ１０１内をＡｒガスでパージし、その後、ゲートバルブＧを開にして搬入出口１２３からウエハＷを搬出する。
図１８は、図１５の処理装置に搭載された、上記第２の実施形態のアニールを行うアニールユニットを示す断面図である。このアニールユニットは、基本構造は図１７のアニールユニットと同様であり、図１７と同じものには同じ符号を付して説明を省略する。
このアニールユニットは、不活性ガスであるＡｒガスのみを供給するガス供給機構１３０を有している。ガス供給機構１３０は、Ａｒガス供給源１３２と、Ａｒガス供給源１３２からガス導入部１０５に至るＡｒガス供給配管１３１とを有しており、Ａｒガスをチャンバ１０１内に導入するようになっている。Ａｒガス配管１３１には、流量制御用のマスフローコントローラ１３３とその前後のバルブ１３４ａ，１３４ｂが設けられている。不活性ガスとしては、Ａｒガスに限るものではなく、Ｎ２ガス等の他の不活性ガスでもよい。
また、チャンバ１０１の天壁には大気導入口１４０が設けられており、この大気導入口１４０には大気導入配管１４１が接続されており、この大気導入配管１４１を介してチャンバ１０１内に大気を導入することが可能となっている。大気導入配管１４１にはバルブ１４２が設けられている。
このように構成されるアニールユニットにおいては、まず、ゲートバルブＧを開にして搬入出口１２３からＣＶＤ−Ｒｕ膜成膜後のウエハＷをチャンバ１０１内に搬入し、サセプタ１０２上に載置する。次いで、ヒーター１０３によりサセプタ１０２を介してウエハＷを例えば１５０〜４００℃に加熱し、排気装置１２２の真空ポンプによりチャンバ１０１内を排気して、チャンバ１０１内の圧力を例えば１３３〜１３３３Ｐａに真空排気する。
次いで、Ａｒガスを例えば７〜７５５ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でチャンバ１０１内に導入し、チャンバ１０１内の圧力を１３３〜１３３３Ｐａ程度として不活性ガス雰囲気でのアニール処理を行う。これにより、膜中のＣ，Ｏおよび表面のＣＯが脱離してＲｕが結晶化するが、膜表面および膜中にＣが偏析する。
そこで、Ａｒガスアニールの後、バルブ１４２を開けて、大気導入配管１４１を介してチャンバ１０１内に大気を導入し、ウエハＷを大気曝露する。これにより、偏析したＣが大気中の酸素によりＣＯとなって脱離し、ＣＶＤ−Ｒｕ膜の表面は清浄な状態となる。したがって、その後のＣｕシード膜の形成の際に、Ｃｕが濡れやすく、ＣＶＤ−Ｒｕ膜の表面全体が極薄のＣｕシード膜で覆われた状態とすることができる。
アニール処理終了後、ゲートバルブＧを開にして搬入出口１２３からウエハＷを搬出する。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、ＣＶＤ−Ｒｕ膜を成膜するための有機金属化合物としてルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を用いて行う例について示したが、これに限らず、ルテニウムのペンタジエニル化合物等、他の有機金属化合物を成膜原料として用いたものであってもよい。
また、上記実施形態では、トレンチが形成されたウエハにＣＶＤ−Ｒｕ膜およびＣｕシード膜を形成した例を示したが、ホールを有するウエハでも、トレンチおよびホールを有するウエハであってもよい。
さらに、上記実施形態で用いた装置の構成も例示に過ぎず、他の種々の構成の装置を用いることができる。
１１…Ｓｉ基板
１２…層間絶縁膜
１３…トレンチ
１４…バリア膜
１５…ＣＶＤ−Ｒｕ膜
１６…Ｃｕシード膜
１７…Ｃｕめっき
２０…処理装置
２１…ＰＶＤ−Ｔｉ膜成膜ユニット
２２…ＣＶＤ−Ｒｕ膜成膜ユニット
２３…アニールユニット
２４…Ｃｕシード膜成膜ユニット
４０…制御部
４１…プロセスコントローラ
４３…記憶部
Ｗ…半導体ウエハ（被処理基板）

Claims (11)

  1. 有機金属化合物を含む成膜原料を用いてＣＶＤにより基板上にＲｕ膜を成膜する工程と、
    前記Ｒｕ膜が成膜された基板に対し、水素含有雰囲気でのアニールを行う工程と
    を含むことを特徴とするＣＶＤ−Ｒｕ膜の形成方法。
  2. 前記水素含有雰囲気でのアニールは１５０〜４００℃で行うことを特徴とする請求項１に記載のＣＶＤ−Ｒｕ膜の形成方法。
  3. 有機金属化合物を含む成膜原料を用いてＣＶＤにより基板上にＲｕ膜を成膜する工程と、
    前記Ｒｕ膜が成膜された基板に対し、不活性ガス雰囲気でのアニールを行う工程と、
    前記不活性ガス雰囲気でのアニールの後、前記Ｒｕ膜を大気曝露する工程と
    を含むことを特徴とするＣＶＤ−Ｒｕ膜の形成方法。
  4. 前記不活性ガス雰囲気でのアニールは１５０〜４００℃で行うことを特徴とする請求項３に記載のＣＶＤ−Ｒｕ膜の形成方法。
  5. 前記有機金属化合物は、ルテニウムカルボニルを含むことを特徴とする請求項１から請求項４のいずれか１項に記載のＣＶＤ−Ｒｕ膜の形成方法。
  6. トレンチおよび／またはホールを有する基板に対し、金属バリア膜を成膜する工程と、
    前記金属バリア膜の上に、有機金属化合物を含む成膜原料を用いてＣＶＤにより基板上にＲｕ膜を成膜する工程と、
    前記Ｒｕ膜が成膜された基板に対し、水素含有雰囲気でのアニールを行う工程と、
    前記アニール工程後のＲｕ膜の上にトレンチおよび／またはホール内にＣｕめっきを埋め込むためのＣｕシード膜を成膜する工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 前記水素含有雰囲気でのアニールは１５０〜４００℃で行うことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. トレンチおよび／またはホールを有する基板に対し、金属バリア膜を成膜する工程と、
    前記金属バリア膜の上に、有機金属化合物を含む成膜原料を用いてＣＶＤにより基板上にＲｕ膜を成膜する工程と、
    前記Ｒｕ膜が成膜された基板に対し、不活性ガス雰囲気でのアニールを行う工程と、
    前記不活性ガス雰囲気でのアニールの後、前記Ｒｕ膜を大気曝露する工程と
    前記アニール工程後のＲｕ膜の上にトレンチおよび／またはホール内にＣｕめっきを埋め込むためのＣｕシード膜を成膜する工程と、
    を有することを特徴とする半導体装置の製造方法。
  9. 前記不活性ガス雰囲気でのアニールは１５０〜４００℃で行うことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記有機金属化合物は、ルテニウムカルボニルを含むことを特徴とする請求項６から請求項９のいずれか１項に記載の半導体装置の製造方法。
  11. コンピュータ上で動作し、処理装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項６から請求項１０のいずれかの半導体装置の製造方法が行われるように、コンピュータに前記処理装置を制御させることを特徴とする記憶媒体。
JP2009059605A 2009-03-12 2009-03-12 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法 Expired - Fee Related JP5193913B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009059605A JP5193913B2 (ja) 2009-03-12 2009-03-12 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
KR1020117021177A KR101291821B1 (ko) 2009-03-12 2010-02-25 ＣＶＤ-Ｒｕ막의 형성 방법 및 반도체 장치의 제조 방법
CN2010800112191A CN102349138A (zh) 2009-03-12 2010-02-25 CVD-Ru膜的形成方法和半导体装置的制造方法
PCT/JP2010/052938 WO2010103930A1 (ja) 2009-03-12 2010-02-25 ＣＶＤ－Ｒｕ膜の形成方法および半導体装置の製造方法
TW99107153A TWI467044B (zh) 2009-03-12 2010-03-11 CVD-Ru film formation method and manufacturing method of semiconductor device
US13/230,351 US20120064717A1 (en) 2009-03-12 2011-09-12 Method for forming cvd-ru film and method for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009059605A JP5193913B2 (ja) 2009-03-12 2009-03-12 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010212601A true JP2010212601A (ja) 2010-09-24
JP2010212601A5 JP2010212601A5 (ja) 2012-03-29
JP5193913B2 JP5193913B2 (ja) 2013-05-08

Family

ID=42728220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009059605A Expired - Fee Related JP5193913B2 (ja) 2009-03-12 2009-03-12 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20120064717A1 (ja)
JP (1) JP5193913B2 (ja)
KR (1) KR101291821B1 (ja)
CN (1) CN102349138A (ja)
TW (1) TWI467044B (ja)
WO (1) WO2010103930A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012133400A1 (ja) * 2011-03-30 2012-10-04 東京エレクトロン株式会社 Ｃｕ配線の形成方法
WO2013086087A1 (en) * 2011-12-08 2013-06-13 Applied Materials, Inc. Chemical vapor deposition (cvd) of ruthenium films and applications for same
WO2014010333A1 (ja) * 2012-07-09 2014-01-16 東京エレクトロン株式会社 Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
JP2016151025A (ja) * 2015-02-16 2016-08-22 東京エレクトロン株式会社 ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
WO2017119955A1 (en) * 2016-01-08 2017-07-13 Applied Materials, Inc. Co or ni and cu integration for small and large features in integrated circuits
US9932669B2 (en) 2015-05-21 2018-04-03 Tokyo Electron Limited Metal nanodot formation method, metal nanodot formation apparatus and semiconductor device manufacturing method
KR20180101226A (ko) 2017-03-02 2018-09-12 도쿄엘렉트론가부시키가이샤 루테늄 배선의 제조 방법
WO2019070545A1 (en) * 2017-10-04 2019-04-11 Tokyo Electron Limited METAL RUTHENIUM FILLING OF ELEMENTS FOR INTERCONNECTIONS
WO2022209982A1 (ja) * 2021-03-29 2022-10-06 東京エレクトロン株式会社 ルテニウム膜の成膜方法及び処理装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8517769B1 (en) 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device
US8673766B2 (en) * 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition
JP2015160963A (ja) * 2014-02-26 2015-09-07 東京エレクトロン株式会社 ルテニウム膜の成膜方法および成膜装置、ならびに半導体装置の製造方法
KR102382054B1 (ko) 2014-11-05 2022-04-01 코닝 인코포레이티드 상향식 전해 도금 방법
KR102324826B1 (ko) 2015-04-02 2021-11-11 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
US20170241014A1 (en) * 2016-02-19 2017-08-24 Tokyo Electron Limited Ruthenium metal deposition method for electrical connections
US20170241019A1 (en) * 2016-02-22 2017-08-24 Ultratech, Inc. Pe-ald methods with reduced quartz-based contamination
WO2017199767A1 (ja) * 2016-05-16 2017-11-23 株式会社アルバック Ｃｕ膜の形成方法
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
JP2020147772A (ja) * 2019-03-11 2020-09-17 東京エレクトロン株式会社 成膜装置及び成膜方法
US20220139776A1 (en) * 2020-11-03 2022-05-05 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133438A (ja) * 2001-10-30 2003-05-09 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置の製造方法
JP2005029821A (ja) * 2003-07-09 2005-02-03 Tokyo Electron Ltd 成膜方法
JP2007507613A (ja) * 2003-09-30 2007-03-29 東京エレクトロン株式会社 シーケンシャル流量堆積を使用して金属層を堆積させる方法。
JP2008244017A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
JP4889227B2 (ja) * 2005-03-23 2012-03-07 東京エレクトロン株式会社 基板処理方法および成膜方法
US20070069383A1 (en) * 2005-09-28 2007-03-29 Tokyo Electron Limited Semiconductor device containing a ruthenium diffusion barrier and method of forming
JP2008041700A (ja) * 2006-08-01 2008-02-21 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
US7476615B2 (en) * 2006-11-01 2009-01-13 Intel Corporation Deposition process for iodine-doped ruthenium barrier layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133438A (ja) * 2001-10-30 2003-05-09 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置の製造方法
JP2005029821A (ja) * 2003-07-09 2005-02-03 Tokyo Electron Ltd 成膜方法
JP2007507613A (ja) * 2003-09-30 2007-03-29 東京エレクトロン株式会社 シーケンシャル流量堆積を使用して金属層を堆積させる方法。
JP2008244017A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012133400A1 (ja) * 2011-03-30 2012-10-04 東京エレクトロン株式会社 Ｃｕ配線の形成方法
WO2013086087A1 (en) * 2011-12-08 2013-06-13 Applied Materials, Inc. Chemical vapor deposition (cvd) of ruthenium films and applications for same
KR20140105808A (ko) * 2011-12-08 2014-09-02 어플라이드 머티어리얼스, 인코포레이티드 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들
KR102118580B1 (ko) 2011-12-08 2020-06-03 어플라이드 머티어리얼스, 인코포레이티드 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들
WO2014010333A1 (ja) * 2012-07-09 2014-01-16 東京エレクトロン株式会社 Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
JP2016151025A (ja) * 2015-02-16 2016-08-22 東京エレクトロン株式会社 ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
KR20160100850A (ko) 2015-02-16 2016-08-24 도쿄엘렉트론가부시키가이샤 루테늄막의 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
US9779950B2 (en) 2015-02-16 2017-10-03 Tokyo Electron Limited Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
US9932669B2 (en) 2015-05-21 2018-04-03 Tokyo Electron Limited Metal nanodot formation method, metal nanodot formation apparatus and semiconductor device manufacturing method
US9805976B2 (en) 2016-01-08 2017-10-31 Applied Materials, Inc. Co or Ni and Cu integration for small and large features in integrated circuits
US10622252B2 (en) 2016-01-08 2020-04-14 Applied Materials, Inc. Co or Ni and Cu integration for small and large features in integrated circuits
WO2017119955A1 (en) * 2016-01-08 2017-07-13 Applied Materials, Inc. Co or ni and cu integration for small and large features in integrated circuits
KR20180101226A (ko) 2017-03-02 2018-09-12 도쿄엘렉트론가부시키가이샤 루테늄 배선의 제조 방법
US10629433B2 (en) 2017-03-02 2020-04-21 Tokyo Electron Limited Method of manufacturing ruthenium wiring
WO2019070545A1 (en) * 2017-10-04 2019-04-11 Tokyo Electron Limited METAL RUTHENIUM FILLING OF ELEMENTS FOR INTERCONNECTIONS
US10700009B2 (en) 2017-10-04 2020-06-30 Tokyo Electron Limited Ruthenium metal feature fill for interconnects
WO2022209982A1 (ja) * 2021-03-29 2022-10-06 東京エレクトロン株式会社 ルテニウム膜の成膜方法及び処理装置

Also Published As

Publication number Publication date
KR20110124304A (ko) 2011-11-16
TWI467044B (zh) 2015-01-01
TW201043721A (en) 2010-12-16
US20120064717A1 (en) 2012-03-15
WO2010103930A1 (ja) 2010-09-16
JP5193913B2 (ja) 2013-05-08
CN102349138A (zh) 2012-02-08
KR101291821B1 (ko) 2013-07-31

Similar Documents

Publication Publication Date Title
JP5193913B2 (ja) ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
WO2009096264A1 (ja) 半導体装置の製造方法、半導体装置、電子機器、半導体製造装置及び記憶媒体
WO2010147140A1 (ja) バリヤ層、成膜方法及び処理システム
JP2013219380A (ja) 成膜方法及び成膜装置
JP6467239B2 (ja) ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
KR20140143095A (ko) 산화 망간막의 형성 방법
JP4294696B2 (ja) 半導体装置の製造方法および製造装置、ならびに記憶媒体
US10096548B2 (en) Method of manufacturing Cu wiring
KR101730229B1 (ko) 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
JP6391355B2 (ja) タングステン膜の成膜方法
US7846839B2 (en) Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium
JP6584326B2 (ja) Ｃｕ配線の製造方法
JP2017050304A (ja) 半導体装置の製造方法
JP6013901B2 (ja) Ｃｕ配線の形成方法
JP6253214B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
WO2010103879A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
JP5938164B2 (ja) 成膜方法、成膜装置、半導体装置及びその製造方法
WO2022209982A1 (ja) ルテニウム膜の成膜方法及び処理装置
JP2012175073A (ja) 成膜方法および記憶媒体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

R150 Certificate of patent or registration of utility model

Ref document number: 5193913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees