JP5234718B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5234718B2
JP5234718B2 JP2007080300A JP2007080300A JP5234718B2 JP 5234718 B2 JP5234718 B2 JP 5234718B2 JP 2007080300 A JP2007080300 A JP 2007080300A JP 2007080300 A JP2007080300 A JP 2007080300A JP 5234718 B2 JP5234718 B2 JP 5234718B2
Authority
JP
Japan
Prior art keywords
chamber
film
semiconductor device
substrate
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007080300A
Other languages
English (en)
Other versions
JP2008244017A (ja
JP2008244017A5 (ja
Inventor
秀昭 座間
巧 角田
千尋 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2007080300A priority Critical patent/JP5234718B2/ja
Publication of JP2008244017A publication Critical patent/JP2008244017A/ja
Publication of JP2008244017A5 publication Critical patent/JP2008244017A5/ja
Application granted granted Critical
Publication of JP5234718B2 publication Critical patent/JP5234718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、半導体装置の製造方法に関する
半導体装置においては、微細化や多層化の進展に伴い、電流密度の増加によるエレクトロマイクレーション(EM:Electro migration )が深刻化する。高いEM耐性を有する銅配線の多層配線技術は、半導体装置を高集積化させる上で不可欠である。
半導体装置の多層配線技術では、金属配線の生産性や信頼性を向上させるため、一般的に、絶縁層と金属配線との間に各種の機能を有する下地層を挟入させる。この下地層としては、例えば、金属原子の拡散を防止させるバリア層、金属配線と絶縁層との間に密着性を与える密着層、配線材料の膜成長を促進させるシード層が知られている。
上記下地層の材料としては、配線材料にアルミニウムやタングステンを利用する場合、タンタル、チタン、窒化タンタル、窒化チタンなどが用いられる。銅配線の多層配線技術においては、絶縁層として低誘電率膜を用いるため、これらの金属材料を下地層に適用すると、絶縁層に含まれる水分や酸素が下地層に拡散して下地層を容易に酸化させてしまう。この結果、抵抗値の増加と密着性の低下を招き、半導体装置の信頼性を大きく損なってしまう。
そこで、銅配線の多層配線技術においては、上記問題を解決させるために、従来から、下地層の材料に関わる各種提案がなされている。特許文献1および特許文献2は、銅配線の下地層としてルテニウム(Ru)膜あるいはRu膜を含む多層膜を用いる。Ru膜は、その酸化物が導電性を有するため抵抗値の増加を抑制させることができ、銅配線に対する酸化源のストッパ層として用いることができる。また、このRu膜に密着層を積層することによって、Ru膜と銅配線との間の密着性をさらに向上させることができる。
特開2005−129745号公報 特開2006−328526号公報
銅配線の製造方法としては、いわゆるダマシン(Damascene )法やデュアルダマシン(Dual-Damascene )法が利用される。すなわち、配線形状に応じたトレンチを予め絶縁層
に形成してトレンチの内表面に下地層を積層し、下地層によって覆われるトレンチの内部に銅材料を埋め込んで銅配線を形成する。あるいは、トレンチとビアホール(Via-Hole
)の双方を予め形成してトレンチとビアホールの内表面に下地層を積層し、下地層によって覆われるトレンチとビアホールの内部に銅材料を埋め込んで銅配線とビアプラグを同時に形成する。
上記下地層を介して銅配線と結線する下層配線は、下地層をトレンチなどに積層する際に、トレンチあるいはビアの内表面に露出する。露出する下層配線は、Ru膜の成膜時に存在する酸化源によってその酸化を容易に進行させて、下層配線と銅配線との間の抵抗値を大幅に増大させてしまう。また、Ru膜は、自身の酸化物によって導電性を得られるが、その導電性には限りがあり、金属Ruの抵抗値に相当するものではない。特許文献1および特許文献2は、銅配線に高い段差被覆性と高い密着性を与える一方、Ru膜を介する低抵抗化に関して十分に検討がなされていない。
本願発明は、上記問題を解決するためになされたものであって、ルテニウム膜の低抵抗化を図り信頼性を向上させた半導体装置の製造方法を提供することを目的とする。
本発明者は、ルテニウム膜の製造方法を検討するなかで、還元性ガス雰囲気の下で形成するルテニウム膜に対して熱処理を加えることにより該ルテニウム膜の抵抗値を低くできることを見出した。
上記目的を達成するため、請求項1に記載の発明は、ルテニウム膜を有する半導体装置の製造方法であって、基板を還元性ガス雰囲気の下で加熱するとともに、前記還元性ガス雰囲気にビス(2−メトキシキシ−6−メチル−3,5−ヘプタンジオナト)(1,5ヘキサジエン)ルテニウム錯体を供給して前記基板にルテニウム膜を形成する工程と、前記基板上に形成された前記ルテニウム膜を前記ビス(2−メトキシ−6−メチル−3,5−ヘプタンジオナト)(1,5−ヘキサジエン)ルテニウム錯体を前記基板に対して供給しない状態でさらに加熱する工程と、を備えることを要旨とする。
請求項1に記載の発明によれば、還元性ガス雰囲気の下でルテニウム膜を形成させることができ、ルテニウム膜を加熱する後処理によって、ルテニウム膜の低抵抗化を図ることができる。したがって、ルテニウム膜を有する半導体装置において、その信頼性を向上させることができる。
請求項2に記載の発明は、請求項1に記載の半導体装置の製造方法であって、前記の還元性ガスとビス(2−メトキシ−6−メチル−3,5−ヘプタンジオナト)(1,5−ヘキサジエン)ルテニウム錯体の供給量のモル比(還元性ガス/ビス(2−メトキシ−6−
メチル−3,5−ヘプタンジオナト)(1,5−ヘキサジエン)ルテニウム錯体)を10〜10,000にすること、を要旨とする。
請求項2の発明によれば、安定なルテニウム膜を成膜できる。なお、還元性ガスとビス(2−メトキシ−6−メチル−3,5−ヘプタンジオナト)(1,5−ヘキサジエン)ルテニウム錯体の供給量のモル比(還元性ガス/ビス(2−メトキシ−6−メチル−3,5
−ヘプタンジオナト)(1,5−ヘキサジエン)ルテニウム錯体)が10以下、10,000以上であると安定したルテニウム膜の成膜ができない。
請求項3に記載の発明は、請求項1または2に記載の半導体装置の製造方法であって、前記ルテニウム膜を形成する工程が、前記還元性ガス雰囲気の圧力を10Pa〜10Paにすること、を要旨とする。
請求項3の発明によれば、10Pa以上の圧力によって、還元性ガスの還元能力を確実に発揮させることができ、10Pa以下の圧力によって、ルテニウム膜の形成工程の汎用性を図ることができる。
請求項4に記載の発明は、請求項1〜3のいずれか1つに記載の半導体装置の製造方法であって、前記ルテニウム膜を形成する工程が、前記基板の温度を150℃〜500℃にすること、を要旨とする。
請求項4に記載の発明によれば、150℃以上の加熱によって、ルテニウム膜に含まれる有機系化合物を効果的に排気させることができ、500℃以下の加熱によって、下地の熱的損傷を回避させることができる。したがって、ルテニウム膜を有する半導体装置において、その信頼性をさらに向上させることができる。
請求項5に記載の発明は、請求項1〜4のいずれか一つに記載の半導体装置の製造方法
であって、前記還元性ガスが水素であることを特徴とする。
請求項5に記載の発明によれば、安定なルテニウム膜を成膜できる。
請求項6に記載の発明は、請求項1〜5のいずれか一つに記載の半導体装置の製造方法であって、前記ルテニウム膜を加熱する工程が、前記ルテニウム膜を還元性ガス雰囲気の下で加熱すること、を要旨とする。
請求項6に記載の発明によれば、還元性ガス雰囲気の下における熱処理によって、ルテニウム膜の低抵抗化をさらに促進させることができる。
請求項7に記載の発明は、請求項1〜6のいずれか一つに記載の半導体装置の製造方法であって、前記ルテニウム膜を加熱する工程が、前記還元性ガス雰囲気の圧力を10Pa〜10Paにすること、を要旨とする。
請求項7に記載の発明によれば、10Pa以上の圧力によって、水素の還元能力を確実に発揮させることができ、10Pa以下の圧力によって、後処理の汎用性を図ることができる。
請求項8に記載の発明は、請求項1〜7のいずれか1つに記載の半導体装置の製造方法であって、前記ルテニウム膜を加熱する工程が、前記基板の温度を150℃〜500℃にすること、を要旨とする。
請求項8に記載の発明によれば、150℃以上の加熱によって、ルテニウム膜に含まれる有機系化合物を効果的に排気させることができ、500℃以下の加熱によって、下地の熱的損傷を回避させることができる。したがって、ルテニウム膜を有する半導体装置において、その信頼性をさらに向上させることができる。
請求項9に記載の発明は、請求項〜8のいずれか一つに記載の半導体装置の製造方法であって、前記ルテニウム膜を水素雰囲気の下で加熱することを特徴とする。
請求項9に記載の発明によれば、ルテニウム膜の低抵抗化をさらに促進させることができる。
上記したように、本発明によれば、ルテニウム膜の低抵抗化を図り信頼性を向上させた半導体装置の製造方法を提供することができる。
以下、本発明を具体化した一実施形態を図面に従って説明する。まず、半導体装置の製造装置について説明する。
(半導体装置の製造装置)
図1は、半導体装置の製造装置10を模式的に示す平面図である。図1において、製造装置10は、ロードロックチャンバFL(以下単に、LLチャンバFLという。)と、LLチャンバFLに連結される搬送チャンバFTと、搬送チャンバFTに連結されるRuチャンバF1、熱処理チャンバF2を有する。
LLチャンバFLは、減圧可能な内部空間(以下単に、収容室FLaという。)を有し、複数の基板Sを搬入および搬出する。LLチャンバFLは、基板Sの成膜処理を開始するとき、収容室FLaを減圧して基板Sを搬送チャンバFTに搬入し、また、基板Sの成膜処理を終了するとき、収容室FLaを大気開放して基板Sを製造装置10の外部へ搬出する。基板Sとしては、例えば、シリコン基板やガラス基板などを用いることができる。
搬送チャンバFTは、減圧可能な内部空間(以下単に、搬送室FTaという。)を有し、LLチャンバFL、RuチャンバF1、熱処理チャンバF2と解除可能に連通して共通する真空系を形成可能にする。搬送室FTaは、基板Sを搬送するための搬送ロボットRBを搭載し、基板Sの成膜処理を開始するとき、LLチャンバFLの基板Sを搬送チャンバFTに搬入する。搬送ロボットRBは、搬送経路に関するデータに基づいて、基板SをRuチャンバF1に搬送して、LLチャンバFLに搬出する。あるいは、搬送ロボットRBは、搬送経路に関するデータに基づいて、基板SをRuチャンバF1に搬送し、その後に、熱処理チャンバF2に搬送してLLチャンバFLに搬出する。
次に、RuチャンバF1、熱処理チャンバF2について以下に説明する。図2は、RuチャンバF1の構成を模式的に示す側断面図である。なお、熱処理チャンバF2は、RuチャンバF1が有する原料供給ユニットSUを変更したものであるため、熱処理チャンバF2については、その変更点についてのみ説明する。
RuチャンバF1は、CVD法を用いて基板Sにルテニウム(Ru)膜を形成するCVDチャンバである。図2において、RuチャンバF1は、搬送チャンバFTに連結されて上部を開口する有底筒状のチャンバ本体21と、チャンバ本体21の上部に配設されてチャンバ本体21の上部開口を開閉可能にするチャンバリッド22を有する。チャンバ本体21は、その開口がチャンバリッド22に閉ざされることによって、チャンバ本体21とチャンバリッド22とに囲まれる空間(以下単に、処理空間Faという。)を形成する。
処理空間Faは、搬送チャンバFTから搬入される基板Sを載置するステージ23を有する。ステージ23は、ヒータ電源HGに接続されて加熱部を構成するヒータHを搭載し、ヒータHが駆動されるとき、載置する基板Sを所定の温度(例えば、150℃〜500℃)に昇温する。
処理空間Faの右側には、排気ポートP0を介して排気ユニットPUが接続され、また、処理空間Faの左側には、処理空間Faの圧力を検出して検出結果を出力する圧力センサPG1が接続されている。排気ユニットPUは、排気バルブV1、圧力調整バルブV2、原料トラップT、ターボ分子ポンプおよびドライポンプなどの各種の排気装置Pにより構成され、圧力センサPG1の検出結果に応じて圧力調整バルブV2が駆動されるとき、処理空間Faの圧力を所定の圧力(例えば、10Pa〜10Pa)に調整する。また、原料トラップTを除く排気ユニットPUの各部は、所定の温度(室温〜250℃)に調整されて、処理空間Faから排気される原料の液化を回避し排気能力を維持する。
処理空間Faの上側には、処理空間Faにガスを導入するためのシャワーヘッド24が配設されている。シャワーヘッド24は、所定の温度(室温〜250℃)に調整されて、導入される原料SCの液化を回避して原料SCの導出を円滑にする。シャワーヘッド24は、複数の第一供給孔K1と、各第一供給孔K1から独立する複数の第二供給孔K2を有する。各第一供給孔K1は、それぞれチャンバリッド22の上部右側に設けられる第一ポートP1に共通接続され、また、各第二供給孔K2は、それぞれチャンバリッド22の上部左側に設けられる第二ポートP2に共通接続されている。
第一ポートP1は、還元性ガスラインLrを介して、還元性ガスGr(例えば、水素(H2 )、アンモニア(N H3 )など)のマスフローコントローラMFC1と、キャリアガス(例えば、ヘリウム(He )、アルゴン(Ar )、窒素(N2 )など)のマスフローコント
ローラMFC2に接続されている。第一ポートP1は、マスフローコントローラMFC2が所定量のキャリアガスを導入するとき、各第一供給孔K1を通じて基板Sの略全面にわたりキャリアガスを均一に供給する。この際、第一ポートP1は、マスフローコントロー
ラMFC1が所定量の還元性ガスGrを導入するとき、キャリアガスに搬送される還元性ガスGrを、各第一供給孔K1を通じて基板Sの略全面にわたり均一に供給する。なお、還元性ガスGrの流量が十分に大きく安定供給を可能とする場合には、キャリアガス、すなわち、マスフローコントローラMFC2を有しない構成であってもよい。
第二ポートP2は、原料ガスラインLsを介して、供給部を構成する原料供給ユニットSUに接続されている。原料供給ユニットSUは、Ru膜の原料SCを貯留する原料タンク25と、原料タンク25に接続される液体マスフローコントローラLMFCと、液体マスフローコントローラLMFCに接続される気化装置IUを有する。原料供給ユニットSUおよび原料ガスラインLsは、所定の温度(室温〜250℃)に調整されて、原料SCの液化を回避して原料SCの送給を円滑にする。
原料タンク25は、導出ガス(例えば、He,Ar,N2 などの不活性ガス)の加圧を受けて
、貯留する原料SCを所定の圧力で導出する。液体マスフローコントローラLMFCは、原料タンク25が導出する原料SCを所定の供給量に調整して気化装置IUに導入する。気化装置IUは、液体マスフローコントローラLMFCからの原料SCを気化させるとともに、キャリアガス(例えば、He,Ar,N2 などの不活性ガス)のマスフローコントローラ
MFC3に接続されて原料SCをキャリアガスとともに第二ポートP2へ導出する。第二ポートP2は、各第二供給孔K2を介して、気化装置IUからの原料SCを基板Sの略全面にわたり均一に供給する。
これによって、RuチャンバF1は、還元性ガスGrと原料SCの各々を、それぞれ独立する経路を通じて処理空間Faに供給することができ、還元性ガスGrと原料SCを処理空間Fa内でのみ混合させることができる。この結果、原料SCが還元性ガスGrと高い反応性を有する場合であっても、原料SCに関わる反応を処理空間Faでのみ進行させることができる。
原料ガスラインLsの途中には、原料トラップTに通じるバイパスラインLbが接続されている。原料供給ユニットSUは、処理空間Faに向けて原料SCを供給するとき、原料SCの供給量が安定するまで供給バルブV3を閉じ、かつ、切替バルブV4を開けて、原料SCとキャリアガスをこのバイパスラインLbを通じて原料トラップTに導出する。原料供給ユニットSUは、原料SCの供給量が安定するとき、切替バルブV4を閉じ、かつ、供給バルブV3を開けて、原料SCとキャリアガスを処理空間Faに供給する。これによって、原料供給ユニットSUは、処理空間Faに対して原料SCの供給・停止の応答を急峻させることができる。
RuチャンバF1は、搬送チャンバFTが処理空間Faに基板Sを搬入するとき、ステージ23に基板Sを載置し、ヒータHを介して基板Sを150℃〜500℃に昇温する。RuチャンバF1は、150℃以上の加熱によって原料SCの熱分解反応を開始し、かつ、500℃以下の温度調整によって下層配線などの下層導電体の熱的損傷を回避する。
RuチャンバF1は、搬送チャンバFTが処理空間Faに基板Sを搬入するとき、還元性ガスラインLrを通じて処理空間Faに還元性ガスGrを供給し、また、排気ユニットPUを介して処理空間Faの圧力を10Pa〜10Paに調整する。RuチャンバF1は、10Pa以上の還元性ガス雰囲気によって還元性ガスGrの還元力を十分に発現させ、かつ、10Pa以下の還元性ガス雰囲気によって排気ユニットPUに及ぼす過剰な負荷を回避する。
RuチャンバF1は、処理空間Faに上記還元性ガス雰囲気が形成されるとき、原料ガスラインLsを通じて処理空間Faに原料SCを供給し、還元性ガス雰囲気下における原
料SCの熱分解反応によって基板Sの上にRu膜を堆積させる。これによって、RuチャンバF1は、基板Sの表面が下層導電体を露出させる場合であっても、処理空間Faの還元性ガス雰囲気によって下層導電体の酸化を回避させることができ、Ru膜と下層導電体との間に酸化膜を生成させることなく、下層導電体とRu膜とを接続させることができる。
熱処理チャンバF2は、上記RuチャンバF1と略同じ構成を有するチャンバであって、上記原料供給ユニットSUを有しない点において上記RuチャンバF1と異なり、その他の点においては上記RuチャンバF1と同じ構成である。
熱処理チャンバF2は、Ru膜を有する基板Sが対応する処理空間Faに搬入されるとき、ステージ23に基板Sを載置し、ヒータHの駆動によって基板Sを150℃〜500℃の温度範囲で昇温する。熱処理チャンバF2は、150℃以上の熱処理によってRu膜に残存する有機化合物を効果的に排気させ、かつ、500℃以下の温度調整によって下層配線などの下層導電体の熱的損傷を回避する。
また、熱処理チャンバF2は、Ru膜を有する基板Sが対応する処理空間Faに搬入されるとき、還元性ガスラインLrを通じて処理空間Faに還元性ガスGrを供給し、また、排気ユニットPUの駆動によって処理空間Faの圧力を10Pa〜10Paに調整する。熱処理チャンバF2は、10Pa以上の還元性ガス雰囲気によって酸化状態のRuを確実に還元させ、かつ、10Pa以下の還元性ガス雰囲気によって排気ユニットPUに及ぼす過剰な負荷を回避する。
これによって、熱処理チャンバF2は、基板Sに堆積されるRu膜に対して還元性ガス雰囲気下の熱処理を施すことができ、RuチャンバF1で形成されるRu膜の抵抗値を低減させる。
なお、本実施形態においては、上記RuチャンバF1の処理空間Faと、上記熱処理チャンバF2の処理空間Faとによって、成膜室が構成されている。
次に、上記半導体装置の製造装置10に関する電気的構成について以下に説明する。図3は、製造装置10の電気的構成を示す電気ブロック回路図である。
図3において、制御部を構成する制御装置30は、上記半導体装置の製造装置10に各種の処理動作、例えば、基板Sの搬送処理、Ru膜の成膜処理、Ru膜の熱処理などを実行させるものである。制御装置30は、各種の信号を入力するための入力I/F30Aと、各種の演算処理を実行するための演算部30Bと、各種データや各種制御プログラムを格納するための記憶部30Cと、各種の信号を出力するための出力I/F30Dを有する。
制御装置30には、入力I/F30Aを介して、入力部31A、LLチャンバ検出部32A、搬送チャンバ検出部33A、Ruチャンバ検出部34A、および熱処理チャンバ検出部35Aが接続されている。
入力部31Aは、起動スイッチや停止スイッチなどの各種の操作スイッチを有し、製造装置10が各種の処理動作に利用するためのデータを制御装置30に入力する。例えば、入力部31Aは、基板Sの搬送処理、Ru膜の成膜処理、Ru膜の熱処理に関するデータを制御装置30に入力する。
すなわち、入力部31Aは、基板Sの搬送経路(各種処理の処理順序)に関するデータを制御装置30に入力する。また、入力部31Aは、Ru膜の成膜処理を実行するための
成膜条件(例えば、基板温度、還元性ガスGrの流量、原料SCの供給量、成膜圧力、成膜時間など)に関するデータを制御装置30に入力する。また、入力部31Aは、Ru膜の熱処理を実行するための熱処理条件(例えば、基板温度、還元性ガスGrの流量、処理圧力、処理時間など)に関するデータを制御装置30に入力する。
制御装置30は、入力部31Aから入力される各種のデータを受信して記憶部30Cに格納し、各種のデータに対応する条件の下で各種の処理動作を実行させる。
LLチャンバ検出部32Aは、LLチャンバFLの状態、例えば、収容室FLaの実圧力、収容する基板Sの枚数などを検出し、その検出結果を制御装置30に入力する。搬送チャンバ検出部33Aは、搬送チャンバFTの状態、例えば、搬送ロボットRBのアーム位置などを検出し、その検出結果を制御装置30に入力する。
Ruチャンバ検出部34Aは、RuチャンバF1の状態、例えば、対応する基板Sの実温度、処理空間Faの実圧力、還元性ガスGrの実流量、原料SCの実供給量、実処理時間などを検出し、その検出結果を制御装置30に入力する。熱処理チャンバ検出部35Aは、熱処理チャンバF2の状態、例えば、対応する基板Sの実温度、処理空間Faの実圧力、還元性ガスGrの実流量、実処理時間などを検出し、その検出信号を制御装置30に入力する。
制御装置30には、出力I/F30Dを介して、出力部31B、LLチャンバ駆動部32B、搬送チャンバ駆動部33B、Ruチャンバ駆動部34B、および熱処理チャンバ駆動部35Bが接続されている。
出力部31Bは、液晶ディスプレイなどの各種表示装置を有して製造装置10の処理状況に関する各種のデータを出力する。
制御装置30は、LLチャンバ検出部32Aから入力される検出信号を利用して、LLチャンバ駆動部32Bに対応する駆動制御信号をLLチャンバ駆動部32Bに出力する。LLチャンバ駆動部32Bは、制御装置30からの駆動制御信号に応答し、収容室FLaを減圧あるいは大気開放して基板Sの搬入あるいは搬出を可能にする。
制御装置30は、搬送チャンバ検出部33Aから入力される検出信号を利用し、入力部31Aから入力される処理順序に関するデータに基づいて、搬送チャンバ検出部33Aに対応する駆動制御信号を搬送チャンバ駆動部33Bに出力する。搬送チャンバ駆動部33Bは、制御装置30からの駆動制御信号に応答し、処理順序に従って、LLチャンバFL、搬送チャンバFT、RuチャンバF1、熱処理チャンバF2の順に基板Sを搬送する。
制御装置30は、Ruチャンバ検出部34Aから入力される検出信号を利用し、入力部31Aから入力されるRu膜の成膜条件に基づいて、Ruチャンバ駆動部34Bに対応する駆動制御信号をRuチャンバ駆動部34Bに出力する。Ruチャンバ駆動部34Bは、制御装置30からの駆動制御信号に応答して入力部31Aから入力されるRu膜の成膜条件の下で基板Sの成膜処理を実行する。
制御装置30は、熱処理チャンバ検出部35Aから入力される検出信号を利用し、入力部31Aから入力される熱処理条件に基づいて、熱処理チャンバ駆動部35Bに対応する駆動制御信号を熱処理チャンバ駆動部35Bに出力する。熱処理チャンバ駆動部35Bは、制御装置30からの駆動制御信号に応答して入力部31Aから入力される熱処理条件の下でRu膜の熱処理を実行する。
(半導体装置の製造方法)
まず、制御装置30は、LLチャンバFLに基板Sがセットされて、入力部31Aから
各種のデータを受信する。次いで、制御装置30は、LLチャンバFLの状態と搬送チャンバFTの状態を検出し、入力部31Aから入力される処理順序に従って基板Sの搬送処理を開始させる。
すなわち、制御装置30は、LLチャンバFLから搬送チャンバFTに搬入される基板SをRuチャンバF1に搬送させて、入力部31Aから入力されるRu膜の成膜条件に基づいて、対応する処理空間Faに還元性ガス雰囲気を形成し、その後、対応する原料SCの供給によってRu膜の成膜処理を実行させる。
制御装置30は、RuチャンバF1の状態を検出してRu膜の成膜処理が終了したか否かを判断し、Ru膜の成膜処理が終了すると、RuチャンバF1の基板Sを熱処理チャンバF2に搬送させる。そして、制御装置30は、入力部31Aから入力される熱処理条件に基づいて、対応する処理空間Faに熱処理の雰囲気(例えば、還元性ガス雰囲気、不活性ガス雰囲気、真空雰囲気など)を形成し、ヒータHの駆動によってRu膜の熱処理を実行させる。
制御装置30は、熱処理チャンバF2の状態を検出してRu膜の熱処理が終了したか否かを判断し、Ru膜の熱処理が終了すると、熱処理チャンバF2の基板SをLLチャンバFLに搬送させる。
以後同様に、制御装置30は、全ての基板Sの各々に対して、Ru膜の成膜処理、Ru膜の熱処理を順に実行させてRu膜を形成させる。そして、制御装置30は、LLチャンバFLの状態を検出し、全ての基板SにRu膜を形成させると、LLチャンバFLを大気開放させて全ての基板Sを外部に搬出させる。
なお、本実施形態において、制御装置30は、入力部31Aから入力される搬送経路に関するデータに応じ、Ru膜の成膜処理が終了すると、RuチャンバF1の基板Sを熱処理チャンバF2に搬送させてRu膜の熱処理を実行させる。これに限らず、例えば、制御装置30は、入力部31Aから入力される搬送経路に関するデータに応じ、Ru膜の成膜処理が終了すると、RuチャンバF1の基板SをLLチャンバFLに搬送させて外部に搬出させる構成であってもよい。制御装置30は、熱処理チャンバF2の状態を検出してRu膜の熱処理が終了したか否かを判断し、Ru膜の熱処理が終了すると、熱処理チャンバF2の基板SをLLチャンバFLに搬送させる。
(実施例1)
次に、上記半導体装置の製造装置10を用いて形成するRu膜について実施例を挙げて以下に説明する。図4は、それぞれ上記半導体装置の製造装置10を用いて形成したRu膜のTEM(Transmission Electron Microscope )断面像である。
まず、基板Sとしてシリコン基板を用い、基板Sの上に膜厚が480nmの絶縁層41を形成し、絶縁層41にホール径が80nm、アスペクト比(ホール深さ/ホール径)が5.8のホールVH(凹部)を形成した。次いで、以下に示すRu膜の成膜条件を用いて絶縁層41の表面にRu膜42を形成して実施例1を得た。実施例1のTEM断面像を図4に示す。
(Ru膜の成膜条件)
・原料SC:n−オクタンを溶媒とする0.5(mol/L )のビス(2−メトキシ−6−メチル−3,5−ヘプタンジオナト)(1,5−ヘキサジエン)ルテニウム錯体
・原料SCの供給量:0.4(g/min )
・還元性ガスGr:水素
・還元性ガスGrの流量:3(L/min )
・基板温度:270(℃)
・成膜圧力:2500(Pa )
・成膜時間:720(秒)
図4において、Ru膜42は、濃色領域で示され、絶縁層41の上部およびホールVHの内壁の全体にわたり約20nmの膜厚で略均一に形成されていることが分かる。これによって、上記Ru膜の成膜処理、すなわち、ビス(2−メトキシ−6−メチル−3,5−ヘプタンジオナト)(1,5−ヘキサジエン)ルテニウム錯体を還元性ガス雰囲気下で熱分解する成膜処理によれば、下地が絶縁層41の場合であっても、高い膜厚均一性と高い段差被覆性を有するRu膜42を得られることが分かる。
(実施例2〜実施例5)
次に、上記半導体装置の製造装置10を用いて形成するRu膜の抵抗値について実施例を挙げて以下に説明する。図5と図6は、それぞれ抵抗値評価用のRu膜を示すTEM断面像と、各種の熱処理条件によるRu膜の抵抗値を示す図である。
まず、基板Sとしてシリコン基板を用い、基板Sの上に膜厚が100nmの絶縁層41を形成し、以下に示すRu膜の成膜条件を用いて絶縁層41の表面にRu膜42を形成した。続いて、以下に示すRu膜の熱処理条件を用いてRu膜42に熱処理を施し実施例2を得た。
(Ru膜の成膜条件)
・原料SC:n−オクタンを溶媒とする0.5(mol/L )のビス(2−メトキシ−6−メチル−3,5−ヘプタンジオナト)(1,5−ヘキサジエン)ルテニウム錯体
・原料SCの供給量:0.4(g/min )
・還元性ガスGr:水素
・還元性ガスGrの流量:3(L/min )
・基板温度:310(℃)
・成膜圧力:3500(Pa )
・成膜時間:720(秒)
(Ru膜の熱処理条件)
・基板温度:350(℃)
・熱処理ガス:還元性ガスGr(水素)
・熱処理圧力:3500(Pa )
・熱処理時間Ta:300(秒)、600(秒)、1800(秒)
また、Ru膜の熱処理条件において熱処理ガスを不活性ガス(N)に変更するとともに、熱処理圧力を500(Pa )、熱処理時間Taを1800(秒)に変更し、その他の
条件を実施例2の条件と同じくして実施例3を得た。
また、Ru膜の熱処理条件において熱処理ガスを供給しない条件に変更し、さらに、熱処理圧力を所定の到達圧力(例えば、100(Pa ))、熱処理温度を550(℃)、熱
処理時間Taを600(秒)に変更し、その他の条件を実施例2の条件と同じくして実施例4を得た。
また、Ru膜の熱処理条件において熱処理ガスを供給しない条件に変更し、さらに、熱処理圧力を所定の到達圧力(例えば、100(Pa ))、熱処理温度を350(℃)熱処
理時間をTaを600(秒)に変更し、その他の条件を実施例2の条件と同じくして実施例5を得た。
また、Ru膜の熱処理を実行しない条件に変更し、その他の条件を実施例3と同じくし
て比較例を得た。そして、上記実施例2〜実施例5および比較例の各々のRu膜の抵抗値を計測した。実施例2〜実施例5および比較例の抵抗値を図6に示す。
図6において、実施例2〜実施例5の各々は、いずれも比較例よりも1桁以上も低い抵抗値を有することが分かる。この結果、Ru膜に施す熱処理によりRu膜の抵抗値を低下できることが分かる。しかも、図6において、実施例2は、その熱処理時間に関わらず、短時間の熱処理によって各実施例よりも低い抵抗値を有することが分かる。これによって、還元性ガス雰囲気下で施す熱処理がRu膜の低抵抗化に、より効果的であることが分かる。
(半導体装置)
次に、上記ルテニウム膜を用いる半導体装置について以下に説明する。図7は、半導体装置を示す要部断面図である。
図7において、半導体装置50は、例えば、各種RAMや各種ROMを含むメモリデバイスやMPUまたは汎用ロジックを含むロジックデバイスなどである。半導体装置50の基板Sには、複数の薄膜トランジスタTrが形成されて、複数の薄膜トランジスタTrの各々には、それぞれゲート電極51が備えられている。各ゲート電極51は、Ruを主成分とする電極であって、上記RuチャンバF1を用いる上記Ru膜の成膜処理と、上記熱処理チャンバF2を用いる上記Ru膜の熱処理とによって形成される。これによって、薄膜トランジスタTrは、ゲート電極51の低抵抗化を図ることができ、その信頼性を向上させることができる。
薄膜トランジスタTrの拡散層LDには、コンタクトプラグPcを介してキャパシタ52が接続されている。キャパシタ52は、上部電極52aと、下部電極52bと、上部電極52aと下部電極52bとの間に挟まれるキャパシタ絶縁層52cとを有する。上部電極52aと下部電極52bは、Ruを主成分とする電極であって、上記RuチャンバF1を用いる上記Ru膜の成膜処理と、上記熱処理チャンバF2を用いる上記Ru膜の熱処理とによって形成される。キャパシタ絶縁層52cとしては、例えば、(Ba,Sr)TiOやPb(Zr,Ti)Oなどの強誘電体を用いることができる。これによって、キャパシタ52は、下部電極52bとコンタクトプラグPcとの間の接触抵抗やキャパシタ絶縁層52cと上部電極52aとの間の接触抵抗に関して低抵抗化を図ることができ、その信頼性を向上させることができる。
薄膜トランジスタTrの拡散層LDには、コンタクトプラグPcを介して配線53が接続されている。配線53は、コンタクトプラグPcに接続される下地層53aと下地層53aの内部を充填する配線層53bとを有する。下地層53aは、Ruを主成分とする層であって、上記RuチャンバF1を用いる上記Ru膜の成膜処理と、上記熱処理チャンバF2を用いる上記Ru膜の熱処理によって形成される。
上記実施形態によれば、以下の効果を奏する。
(1)上記実施形態において、RuチャンバF1は、基板Sを還元性ガス雰囲気の下で加熱するとともに、還元性ガス雰囲気にビス(2−メトキシ−6−メチル−3,5−ヘプタンジオナト)(1,5ヘキサジエン)ルテニウム錯体を含む原料SCを供給して基板SにRu膜42を形成する。そして、熱処理チャンバF2は、RuチャンバF1から搬送されてRu膜42を有する基板Sをさらに加熱する。
したがって、還元性ガス雰囲気の下でRu膜42を形成させることができ、そのRu膜42を加熱する後処理によって、Ru膜の低抵抗化を図ることができる。よって、Ru膜を有する半導体装置50において、その信頼性を向上させることができる。
(2)上記実施形態において、熱処理チャンバF2は、Ru膜42を還元性ガス雰囲気の下で加熱する。したがって、Ru膜42の低抵抗化を、さらに促進させることができる。
(3)上記実施形態において、熱処理チャンバF2は、Ru膜42を10Pa〜10Paの還元性ガス雰囲気下で加熱する。したがって、10Pa以上の圧力によって、還元能力を確実に発揮させることができ、10Pa以下の圧力によって、排気ユニットPUの過剰な負荷を回避させることができる。
(4)上記実施形態において、熱処理チャンバF2は、基板温度を150℃〜500℃に加熱してRu膜42の熱処理を実行する。したがって、150℃以上の加熱によって、Ru膜に含まれる有機系化合物を効果的に排気させることができ、500℃以下の加熱によって、下地の熱的損傷を回避させることができる。よって、Ru膜を有する半導体装置において、その信頼性をさらに向上させることができる。
なお、上記実施形態は、以下の態様に変更してもよい。
・上記実施形態において、半導体装置の製造装置10は、Ru膜に熱処理を施す熱処理チャンバF2を搭載し、熱処理チャンバ検出部35Aと熱処理チャンバ駆動部35Bを有する。これに限らず、例えば、半導体装置の製造装置10は、熱処理チャンバF2を搭載しない構成であって、熱処理チャンバ検出部35Aと熱処理チャンバ駆動部35Bを有しない構成であってもよい。すなわち、半導体装置の製造装置10は、成膜室をRuチャンバF1の処理空間Faのみによって構成し、RuチャンバF1にRu膜の熱処理を実行させる構成であってもよい。
例えば、制御装置30は、RuチャンバF1の処理空間Faに還元性ガスGrを供給させて還元性ガス雰囲気を形成し、その処理空間Faに原料SCを供給して基板SにRu膜を成膜する。そして、この状態から、制御装置30は、供給バルブV3を閉じて原料SCの供給のみを停止し、処理空間Faに還元性ガス雰囲気を維持させて、対応するヒータHの駆動により基板Sを加熱させる。この構成においても、上記実施形態と同じくRu膜の低抵抗化を図ることができ、さらには、Ru膜の成膜処理と熱処理を一つのチャンバで実行させることができる。
・上記実施形態において、RuチャンバF1は、原料SCと還元性ガスGrを独立する経路を介して処理空間Faにまで導く。これに限らず、処理空間Faを除く領域で原料SCと還元性ガスGrとの混合を許容する場合、例えば、原料SCと還元性ガスGrとの間の反応性が低い場合には、RuチャンバF1は、第一ポートP1および第二ポートP2を共通する1つのポートとして構成してもよい。また、第一供給孔K1と第二供給孔K2を互いに連通する供給孔として構成してもよく、さらには、還元性ガスGrをマスフローコントローラMFC3のキャリアガスとして用いてもよい。
すなわち、本発明は、原料SCと還元性ガスGrの供給経路に関して限定されるものではなく、還元性ガス雰囲気の処理空間Faの下で原料SCを熱分解させる構成であればよい。
・上記実施形態において、原料供給ユニットSUは、導出ガスの加圧によって原料タンク25の原料SCを導出し、気化装置IUの気化によって処理空間Faに原料SCの気体を供給する。これに限らず、例えば、原料供給ユニットSUは、原料タンク25の原料SC内へキャリアガスを導入し、キャリアガスと原料SCの混合した気体を処理空間Faに供給する、いわゆるバブリング法を用いる構成であってもよい。
すなわち、本発明は、原料SCの供給方法に関して限定されるものではなく、還元性ガス雰囲気の処理空間Faの下で原料SCを熱分解させる構成であればよい。
本発明を具体化した一実施形態に用いる半導体装置の製造装置を模式的に示す平面図。 同じく、Ruチャンバの構成を示す概略断面図。 同じく、製造装置の電気的構成を示す電気ブロック回路図。 u膜の埋め込み性を示すTEM断面像。 抗値評価用のRu膜を示すTEM断面像。 処理条件に対するRu膜の抵抗値を示す図。 導体装置を示す部分断面図。
符号の説明
Fa…成膜室を構成する処理空間、Gr…還元性ガス、H…加熱部を構成するヒータ、S…基板、SU…供給部を構成する原料供給ユニット、10…半導体装置の製造装置、30…制御部を構成する制御装置、42…ルテニウム膜、50…半導体装置。

Claims (9)

  1. ルテニウム膜を有する半導体装置の製造方法であって、
    還元性ガス雰囲気の下で基板を加熱するとともに前記還元性ガス雰囲気にビス(2−メトキシ−6−メチル−3,5−ヘプタンジオナト)(1,5−ヘキサジエン)ルテニウム錯体を供給して前記基板にルテニウム膜を形成する工程と、
    前記基板上に形成された前記ルテニウム膜を前記ビス(2−メトキシ−6−メチル−3,5−ヘプタンジオナト)(1,5−ヘキサジエン)ルテニウム錯体を前記基板に対して供給しない状態でさらに加熱する工程と、を備えること、
    を特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法であって、
    前記還元性ガスとビス(2−メトキシ−6−メチル−3,5−ヘプタンジオナト)(1,5−ヘキサジエン)ルテニウム錯体の供給量のモル比(還元性ガス/ビス(2−メトキ
    シ−6−メチル−3,5−ヘプタンジオナト)(1,5ヘキサジエン)ルテニウム錯体)を10〜10,000にすること、
    を特徴とする半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法であって、
    前記ルテニウム膜を形成する工程は、
    前記還元性ガス雰囲気の圧力を10Pa〜10Paにすることを、
    を特徴とする半導体装置の製造方法。
  4. 請求項1〜3のいずれか1つに記載の半導体装置の製造方法であって、
    前記ルテニウム膜を形成する工程は、
    前記基板の温度を150℃〜500℃にすること、
    を特徴とする半導体装置の製造方法。
  5. 請求項1〜4のいずれか1つに記載の半導体装置の製造方法であって、
    前記還元性ガスが水素であることを特徴とする半導体装置の製造方法。
  6. 請求項1〜5のいずれか1つに記載の半導体装置の製造方法であって、
    前記ルテニウム膜を加熱する工程は、
    前記ルテニウム膜を還元性ガス雰囲気の下で加熱すること、
    を特徴とする半導体装置の製造方法。
  7. 請求項1〜6のいずれか1つに記載の半導体装置の製造方法であって、
    前記ルテニウム膜を加熱する工程は、
    前記還元性ガス雰囲気の圧力を10Pa〜10Paにすること、
    を特徴とする半導体装置の製造方法。
  8. 請求項1〜7のいずれか1つに記載の半導体装置の製造方法であって、
    前記ルテニウム膜を加熱する工程は、
    前記基板の温度を150℃〜500℃にすること、
    を特徴とする半導体装置の製造方法。
  9. 請求項〜8のいずれか1つに記載の半導体装置の製造方法であって、
    前記ルテニウム膜を水素雰囲気の下で加熱すること、
    を特徴とする半導体装置の製造方法。
JP2007080300A 2007-03-26 2007-03-26 半導体装置の製造方法 Active JP5234718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007080300A JP5234718B2 (ja) 2007-03-26 2007-03-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007080300A JP5234718B2 (ja) 2007-03-26 2007-03-26 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2008244017A JP2008244017A (ja) 2008-10-09
JP2008244017A5 JP2008244017A5 (ja) 2010-05-06
JP5234718B2 true JP5234718B2 (ja) 2013-07-10

Family

ID=39915018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007080300A Active JP5234718B2 (ja) 2007-03-26 2007-03-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5234718B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183153B2 (en) * 2007-09-03 2012-05-22 Ulvac, Inc. Method for manufacturing semiconductor device
JP5323425B2 (ja) * 2007-09-03 2013-10-23 株式会社アルバック 半導体装置の製造方法
WO2010098308A1 (ja) * 2009-02-24 2010-09-02 株式会社アルバック 有機化合物蒸気発生装置及び有機薄膜製造装置
JP5193913B2 (ja) * 2009-03-12 2013-05-08 東京エレクトロン株式会社 CVD−Ru膜の形成方法および半導体装置の製造方法
JP2010225989A (ja) * 2009-03-25 2010-10-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
TWI809712B (zh) 2017-01-24 2023-07-21 美商應用材料股份有限公司 用於在基板上形成鈷層的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224450B2 (ja) * 1993-03-26 2001-10-29 日本酸素株式会社 酸化ルテニウムの成膜方法
JP3371328B2 (ja) * 1997-07-17 2003-01-27 株式会社高純度化学研究所 ビス(アルキルシクロペンタジエニル)ルテニウム錯 体の製造方法およびそれを用いたルテニウム含有薄膜 の製造方法
JP4152028B2 (ja) * 1999-01-25 2008-09-17 株式会社Adeka ルテニウム系薄膜の製造方法
JP2002212112A (ja) * 2001-01-22 2002-07-31 Tanaka Kikinzoku Kogyo Kk 化学気相蒸着用のルテニウム化合物並びにルテニウム薄膜及びルテニウム化合物薄膜の化学気相蒸着方法。
JP4517565B2 (ja) * 2001-09-12 2010-08-04 東ソー株式会社 ルテニウム錯体、その製造方法、及び薄膜の製造方法
JP4097979B2 (ja) * 2002-04-18 2008-06-11 田中貴金属工業株式会社 Cvd用原料化合物及びルテニウム又はルテニウム化合物薄膜の化学気相蒸着方法
JP2005087697A (ja) * 2003-09-17 2005-04-07 Morio Takayama 収納式ペーパーホルダー
JP4771516B2 (ja) * 2005-03-04 2011-09-14 Jsr株式会社 化学気相成長材料及び化学気相成長方法
JP2006324363A (ja) * 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
US7632351B2 (en) * 2005-08-08 2009-12-15 E. I. Du Pont De Nemours And Company Atomic layer deposition processes for the formation of ruthenium films, and ruthenium precursors useful in such processes
JP5375093B2 (ja) * 2006-07-27 2013-12-25 宇部興産株式会社 有機ルテニウム錯体及び当該ルテニウム錯体を用いたルテニウム薄膜の製造法
JP2008031541A (ja) * 2006-07-31 2008-02-14 Tokyo Electron Ltd Cvd成膜方法およびcvd成膜装置
JP2010095795A (ja) * 2008-09-19 2010-04-30 Ube Ind Ltd ルテニウム含有薄膜、及びその製造方法

Also Published As

Publication number Publication date
JP2008244017A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
JP5196467B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5343369B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
US7776740B2 (en) Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
JP5234718B2 (ja) 半導体装置の製造方法
KR100446300B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2008091645A (ja) 半導体製造装置、半導体装置の製造方法及び記憶媒体
TW200818395A (en) Manufacturing method and apparatus for semiconductor device, semiconductor device, computer program and storage medium
TW200847284A (en) Method and apparatus for manufacturing semiconductor device
JP5119618B2 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
KR20030073614A (ko) 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
KR101730229B1 (ko) 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
JP5410054B2 (ja) 半導体装置の製造方法
WO2006126440A1 (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
JP4966899B2 (ja) 薄膜形成方法、及び半導体装置の製造方法
JP5323425B2 (ja) 半導体装置の製造方法
JP5938164B2 (ja) 成膜方法、成膜装置、半導体装置及びその製造方法
JP2008141051A (ja) 半導体装置の製造方法及び半導体装置の製造装置
KR100387262B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2008211090A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2010010624A (ja) 半導体装置の製造装置及び半導体装置の製造方法
KR20100040020A (ko) 귀금속류 박막의 형성 방법 및 그를 이용한 캐패시터 제조 방법
JPWO2007094044A1 (ja) 半導体装置の製造方法、及び半導体製造装置
JP2010010625A (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP2014175355A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5234718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250