JP2010010625A - 半導体装置の製造装置及び半導体装置の製造方法 - Google Patents
半導体装置の製造装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010010625A JP2010010625A JP2008171471A JP2008171471A JP2010010625A JP 2010010625 A JP2010010625 A JP 2010010625A JP 2008171471 A JP2008171471 A JP 2008171471A JP 2008171471 A JP2008171471 A JP 2008171471A JP 2010010625 A JP2010010625 A JP 2010010625A
- Authority
- JP
- Japan
- Prior art keywords
- film
- rate
- semiconductor device
- film formation
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】多層配線構造における硼窒化ジルコニウム膜のパーティクルレベルを低減させて、また当該硼窒化ジルコニウム膜の耐酸化性や抵抗選択性を向上させることで半導体装置の信頼性を向上させた半導体装置の製造装置及び半導体装置の製造方法を提供することを目的とする。
【解決手段】窒素ガスにマイクロ波を照射することで生成した窒素ラジカルと成膜流量のZr(BH4)4とを成膜室31Sへ供給して成膜温度下にある基板Sの表面に硼窒化ジルコニウム膜を成膜するに際し、成膜装置は、成膜流量のZr(BH4)4が熱分解により形成する膜の成膜速度に関して成膜温度の増加に対するその成膜速度の増加率を基準増加率とすると、硼窒化ジルコニウム膜の成膜速度に関しては成膜温度の増加に対するその成膜速度の増加率を前記基準増加率にする。
【選択図】図3
【解決手段】窒素ガスにマイクロ波を照射することで生成した窒素ラジカルと成膜流量のZr(BH4)4とを成膜室31Sへ供給して成膜温度下にある基板Sの表面に硼窒化ジルコニウム膜を成膜するに際し、成膜装置は、成膜流量のZr(BH4)4が熱分解により形成する膜の成膜速度に関して成膜温度の増加に対するその成膜速度の増加率を基準増加率とすると、硼窒化ジルコニウム膜の成膜速度に関しては成膜温度の増加に対するその成膜速度の増加率を前記基準増加率にする。
【選択図】図3
Description
本発明は、硼窒化ジルコニウム膜を用いた半導体装置を製造する半導体装置の製造装置及び半導体装置の製造方法に関する。
半導体装置における多層配線技術では、半導体装置の微細化や多層化が進展することに伴い、エレクトロマイクレーションの耐性を確保するための銅配線技術が不可欠となる。この銅配線技術においては、層間絶縁膜にトレンチを形成して当該トレンチ内に配線材料である銅(Cu)を充填する、いわゆるダマシン法が利用される。従前のアルミ配線技術に用いるバリア膜や洗浄技術をこのCuダマシン法へ転用する場合には、配線材料である銅原子が絶縁膜中へ拡散し易いために配線寿命の短命化を招く虞がある。また上記トレンチのアスペクト比が非常に高くなるためにトレンチ底部を洗浄し難くなり、ひいては銅配線と下地配線との間でコンタクト抵抗の増大を招く虞がある。そこで、上記の銅配線技術においては、従来から、こうした問題を解消すべく銅配線に適した各種のバリア膜とメタルキャップ膜とが提案されている。
特許文献1では、上記バリア膜の構成材料として硼化ジルコニウムや硼窒化ジルコニウムを提案し、前駆体であるZr(BH4)4の分解反応を用いた原子層堆積法(ALD法)で上記ジルコニウム化合物からなるバリア膜を形成している。これにより、段差被覆性の高い硼化ジルコニウム膜を成膜できるのでアスペクト比の高い微細なトレンチであっても銅配線に対するバリア性を十分に確保できる。しかもバリア膜を450℃以下の低温で成膜することで配線構造への熱投入量(サーマルバジェット)を抑えることができる。
特許文献2では、トレンチ(銅配線)と接続する下地配線上に予め上記ジルコニウム化合物を積層することで下地配線用のメタルキャップ膜が形成されている。上記ジルコニウム化合物はその比抵抗値が下地の導電性により左右される、いわば抵抗選択性を有するので、該下地配線上のジルコニウム化合物が導電性のキャップ膜として機能し、また該下地配線を囲う層間絶縁膜上のジルコニウム化合物が絶縁性のキャップ膜として機能する。これによれば、下地配線と接続するトレンチの底部が耐酸化性に優れた導電性のジルコニウム化合物により構成されるので、仮に洗浄工程後のトレンチ底部にメタルキャップ膜の残膜が存在する場合であっても、該残膜が導電性を有するので下地配線と上層配線との間のコンタクト抵抗を良好な水準で維持できる。
特開2006−57162号公報
特開2003−17496号公報
ところで、上記ALD法においては原子層レベルの成膜を繰り返すことで所望膜厚からなるジルコニウム化合物膜が形成される。それゆえALD法を用いる場合には、ジルコニウム化合物膜の成膜速度が著しく遅くなるために、対象膜厚が50nmに満たないメタルキャップ膜といえども半導体装置の生産性が大幅に低下してしまう。一方で、Zr(BH4)4を原料として上記ジルコニウム化合物を気相中で生成する、いわば化学的気相成長法(CVD法)を用いる場合には、パウダー状のジルコニウム化合物が気相中で生成され易いために、半導体装置の量産性に適したパーティクルレベルが得られ難い。また、仮に量産性に適したパーティクルレベルが得られる場合であっても、その成膜条件の範囲が著しく狭くなるために再現性が大きく損なわれてしまう。しかも、成膜種であるジルコニウム化合物が気相中で生成されてしまうために膜中の構成元素間における結合エネルギーが
低くなり、それゆえに硼窒化ジルコニウム膜に求められる耐酸化性や抵抗選択性が大きく損なわれてしまう。
低くなり、それゆえに硼窒化ジルコニウム膜に求められる耐酸化性や抵抗選択性が大きく損なわれてしまう。
本願発明は、上記問題に鑑みてなされたものであって、多層配線構造における硼窒化ジルコニウム膜のパーティクルレベルを低減させて、また当該硼窒化ジルコニウム膜の耐酸化性や抵抗選択性を向上させることで半導体装置の信頼性を向上させた半導体装置の製造方法及び半導体装置の製造装置を提供することを目的とする。
請求項1に記載の半導体装置の製造装置は、絶縁膜と金属膜とが露出する基板を成膜温度に加熱した状態で収容する真空槽へ所定流量のZr(BH4)4と窒素ラジカルとを供給することにより前記成膜温度下にある前記基板の表面に硼窒化ジルコニウム膜を成膜する半導体装置の製造装置であって、前記所定流量のZr(BH4)4が熱分解により形成する膜の成膜速度に関して前記成膜温度の増加に対する該成膜速度の増加率を基準増加率とするときに、前記成膜温度の増加に対する前記硼窒化ジルコニウム膜の成膜速度の増加率が前記基準増加率になるように前記窒素ラジカルの流量を制御することを要旨とする。
請求項1に記載の半導体装置の製造装置によれば、上記窒素ラジカルの流量制御下で硼窒化ジルコニウム膜を成長させることによりその原系から遷移系への移行に要するエネルギー量、いわば活性化エネルギーがZr(BH4)4の熱分解における活性化エネルギーと等しくなる。そのため、硼窒化ジルコニウム膜の反応経路を、いわば気相反応ではなく基板における表面反応で実現することができ、それゆえに気相中で生成され易いパーティクルを十分に抑えることができる。しかも、基板から供給される熱エネルギーによって膜中の構成元素間にてより強固な結合を生成させることができるため、気相中で生成する硼窒化ジルコニウム膜に比べて、その耐酸化性を向上させられる。さらに、窒素ラジカルとZr(BH4)4とを同時に供給して硼窒化ジルコニウム膜を成膜するためにALD法のように成膜速度を大幅に低下させることがない。したがって、半導体装置の信頼性を向上させた半導体装置の製造装置を提供することができる。
請求項2に記載の半導体装置の製造装置は、前記成膜温度を200℃〜220℃にすることを要旨とする。
請求項2に記載の半導体装置の製造装置によれば、成膜温度が200℃〜220℃になることにより硼窒化ジルコニウム膜の抵抗選択性を向上させられる。
請求項2に記載の半導体装置の製造装置によれば、成膜温度が200℃〜220℃になることにより硼窒化ジルコニウム膜の抵抗選択性を向上させられる。
請求項3に記載の半導体装置の製造方法は、絶縁膜と金属膜とが露出する基板を成膜温度に加熱して所定流量のZr(BH4)4と窒素ラジカルとを前記基板へ供給することにより前記成膜温度下にある前記基板の表面に硼窒化ジルコニウム膜を成膜する半導体装置の製造方法であって、前記所定流量のZr(BH4)4が熱分解により形成する膜の成膜速度を複数の異なる成膜温度ごとに計測することにより前記成膜温度の増加に対する前記成膜速度の増加率を示す基準増加率を予め取得し、前記硼窒化ジルコニウム膜を成膜するときには、前記成膜温度の増加に対する前記硼窒化ジルコニウム膜の成膜速度の増加率が前記基準増加率になるように前記窒素ラジカルの流量を制御することを要旨とする。
請求項3に記載の半導体装置の製造方法によれば、窒素ラジカルの流量制御下で硼窒化ジルコニウム膜を成長させることによりその原系から遷移系への移行に要するエネルギー量、いわば活性化エネルギーがZr(BH4)4の熱分解における活性化エネルギーと等しくなる。そのため、硼窒化ジルコニウム膜の反応経路を、いわば気相反応ではなく基板における表面反応で実現することができ、それゆえに気相中で生成され易いパーティクルを十分に抑えることができる。しかも、基板から供給される熱エネルギーによって膜中の構成元素間にてより強固な結合を生成させることができるため、気相中で生成する硼窒化
ジルコニウム膜に比べて、その耐酸化性を向上させられる。また、窒素ラジカルとZr(BH4)4とを同時に供給して硼窒化ジルコニウム膜を成膜するためにALD法のように成膜速度を大幅に低下させることがない。したがって、半導体装置の信頼性を向上させた半導体装置の製造方法を提供することができる。
ジルコニウム膜に比べて、その耐酸化性を向上させられる。また、窒素ラジカルとZr(BH4)4とを同時に供給して硼窒化ジルコニウム膜を成膜するためにALD法のように成膜速度を大幅に低下させることがない。したがって、半導体装置の信頼性を向上させた半導体装置の製造方法を提供することができる。
請求項4に記載の半導体装置の製造方法は、前記硼窒化ジルコニウム膜を成膜するときには、前記成膜温度を200℃〜220℃にすることを要旨とする。
請求項4に記載の半導体装置の製造方法によれば、成膜温度が200℃〜220℃になることにより硼窒化ジルコニウム膜の抵抗選択性を向上させられる。
請求項4に記載の半導体装置の製造方法によれば、成膜温度が200℃〜220℃になることにより硼窒化ジルコニウム膜の抵抗選択性を向上させられる。
請求項5に記載の半導体装置の製造方法は、前記窒素ラジカルの供給を停止させた状態で前記所定流量のZr(BH4)4を前記基板に供給することにより得られる膜の成膜速度を前記複数の異なる成膜温度ごとに計測して前記基準増加率を取得することを要旨とする。
請求項5に記載の半導体装置の製造方法によれば、マイクロ波の出力を停止させるだけで基準増加率を取得できることから、より簡便な方法の下で硼窒化ジルコニウム膜を成膜することができる。
上記したように、本発明によれば、多層配線構造における硼窒化ジルコニウム膜のパーティクルレベルを低減させることができ、また当該硼窒化ジルコニウム膜の耐酸化性や抵抗選択性を向上させることができるために、ひいては半導体装置の信頼性を向上させた半導体装置の製造装置及び半導体装置の製造方法を提供することができる。
以下、本発明を具体化した一実施形態について図1〜図12を参照して説明する。まず、本発明を利用して製造した半導体装置10について説明する。図1は、半導体装置10を示す部分断面図であり、半導体装置10は、例えば各種RAMや各種ROMを含むメモリ、あるいはMPUや汎用ロジックを含むロジック等である。
[半導体装置10]
図1に示すように、半導体装置10が有する基板Sの表面(図1における上面)には、拡散領域Sa上のMOSトランジスタTrを覆うように第1層間絶縁膜D1が積層されている。第1層間絶縁膜D1には、拡散領域Saまで貫通するコンタクトホールCHが形成されており、コンタクトホールCHの内側には、コンタクトプラグPが充填されている。
図1に示すように、半導体装置10が有する基板Sの表面(図1における上面)には、拡散領域Sa上のMOSトランジスタTrを覆うように第1層間絶縁膜D1が積層されている。第1層間絶縁膜D1には、拡散領域Saまで貫通するコンタクトホールCHが形成されており、コンタクトホールCHの内側には、コンタクトプラグPが充填されている。
第1層間絶縁膜D1の表面には、第2層間絶縁膜D2と、当該第2層間絶縁膜D2を覆う第1ハードマスクHM1とが順に積層されている。第2層間絶縁膜D2としては、シリコン酸化膜等からなる多孔性の低誘電率膜を用いることができ、第1ハードマスクHM1としては炭化シリコンや炭化水素シリコン等、炭素含有のシリコン系絶縁膜を用いることができる。これら第2層間絶縁膜D2と第1ハードマスクHM1とには、コンタクトホールCHから上方へ拡開した凹部(第1トレンチTH1)が貫通形成されている。この第1トレンチTH1の内面全体には、硼窒化ジルコニウムからなる第1バリア膜B1が被覆されており、その第1バリア膜B1で被覆された第1トレンチTH1の内部には、配線材料である銅からなる第1配線M1が充填されている。第1配線M1の上面には、第1ハードマスクHM1の上面全体に広がり硼窒化ジルコニウムからなる第1メタルキャップ膜MC1が被覆されている。
第1バリア膜B1は、水分に対する高いバリア性を有して第1メタルキャップ膜MC1
との協働で第1配線M1の全体を囲うことにより第1配線M1の酸化を阻止する。また、第1バリア膜B1は、第1トレンチTH1の内面及び第1配線M1に対して高い密着性を有し、第1配線M1とコンタクトプラグPとの間で十分に低いコンタクト抵抗を実現する。さらに、第1バリア膜B1は、銅原子に対する高いバリア性を有し、第1配線M1からの銅原子の拡散や第1配線M1のマイグレーションを防止する。
との協働で第1配線M1の全体を囲うことにより第1配線M1の酸化を阻止する。また、第1バリア膜B1は、第1トレンチTH1の内面及び第1配線M1に対して高い密着性を有し、第1配線M1とコンタクトプラグPとの間で十分に低いコンタクト抵抗を実現する。さらに、第1バリア膜B1は、銅原子に対する高いバリア性を有し、第1配線M1からの銅原子の拡散や第1配線M1のマイグレーションを防止する。
第1メタルキャップ膜MC1は、下地の比抵抗値に応じた比抵抗値を有する膜であり、いわば抵抗選択性を有する。例えば、第1メタルキャップ膜MC1は、導電体である第1配線M1の表面上の領域(図1において濃いドットで示す領域)で5〜8[μΩ・cm]の低い比抵抗値を有し、絶縁体である第1ハードマスクHM1の表面上の領域(図1において薄いドットで示す領域)で102[Ω・cm]以上の高い比抵抗値を有する。
第1メタルキャップ膜MC1の表面には、第3層間絶縁膜D3、エッチストップ膜ES、第4層間絶縁膜D4及び第2ハードマスクHM2が順に積層されている。第3層間絶縁膜D3及び第4層間絶縁膜D4としては、シリコン酸化膜等からなる多孔性の低誘電率膜を用いることができ、エッチストップ膜ES及び第2ハードマスクHM2としては炭化シリコンや炭化水素シリコン等、炭素含有のシリコン系絶縁膜を用いることができる。第1メタルキャップ膜MC1、第3層間絶縁膜D3及びエッチストップ膜ESには、第1配線M1から上方へ延びる共通の凹部(ビアホールVH)が貫通形成されており、第4層間絶縁膜D4と第2ハードマスクHM2とには、そのビアホールVHから上方へ拡開する共通の凹部(第2トレンチTH2)が貫通形成されている。
上記ビアホールVH及び上記第2トレンチTH2の内面全体には、硼窒化ジルコニウムからなる第2バリア膜B2が被覆されている。その第2バリア膜B2で被覆されたビアホールVHの内部には、配線材料である銅からなるビア配線V1が充填されており、また第2バリア膜B2で被覆された第2トレンチTH2の内部には、配線材料である銅からなる第2配線M2が充填されている。第2配線M2の上面には、第2ハードマスクHM2の上面全体にわたり硼窒化ジルコニウムからなる共通の第2メタルキャップ膜MC2が被覆されている。
第2バリア膜B2は、第1バリア膜B1と同じく、水分に対する高いバリア性を有して第2メタルキャップ膜MC2との協働でビア配線V1及び第2配線M2の全体を囲うことによりビア配線V1及び第2配線M2の酸化を阻止する。また、第2バリア膜B2は、ビアホールVH及び第2トレンチTH2の内面、さらには第1メタルキャップ膜MC1に対して高い密着性を有してビア配線V1と第1配線M1との間で十分に低いコンタクト抵抗を実現する。また、第2バリア膜B2は、銅原子に対する高いバリア性を有してビア配線V1及び第2配線M2からの銅原子の拡散やマイグレーションを防止する。
第2メタルキャップ膜MC2は、第1メタルキャップ膜MC1と同じく、下地の導電性に応じた導電性を有する膜であり、例えば第2配線M2の表面上の領域(図1において濃いドットで示す領域)で5〜8[μΩ・cm]の比抵抗値を有し、第2ハードマスクHM2の表面上の領域(図1において薄いドットで示す領域)で102[Ω・cm]以上の比抵抗値を有する。
[成膜装置20]
次に、上記半導体装置10の製造装置としての成膜装置20について図2〜図4を参照して説明する。図2は成膜装置20の全体を示す断面図であり、図3は成膜チャンバ23の構成を示す断面図である。また、図4は成膜チャンバ23の電気的構成を示すブロック図である。
次に、上記半導体装置10の製造装置としての成膜装置20について図2〜図4を参照して説明する。図2は成膜装置20の全体を示す断面図であり、図3は成膜チャンバ23の構成を示す断面図である。また、図4は成膜チャンバ23の電気的構成を示すブロック図である。
図2に示すように、成膜装置20は、ロードロックチャンバ21と、該ロードロックチャンバ21に連結されたコアチャンバ22と、該コアチャンバ22に連結された4つの成膜チャンバ23とを搭載している。ロードロックチャンバ21と各成膜チャンバ23とは、コアチャンバ22を介して互いに解除可能に連通することで共通する真空系を形成可能にする。
ロードロックチャンバ21は、複数の基板Sを収容する真空槽であり、基板Sに対する成膜処理を開始するときには各基板Sを成膜装置20の内部へ搬入する。また、ロードロックチャンバ21は、基板Sの成膜処理を終了するときには成膜処理後の基板Sを大気に解放し成膜装置20の外部に搬出する。コアチャンバ22は、搬送ロボット22aを搭載する真空槽であり、基板Sの成膜処理を開始するときには基板Sをロードロックチャンバ21から搬入して成膜チャンバ23へ搬出する。コアチャンバ22は、基板Sの成膜処理を終了するときには成膜チャンバ23にある基板Sを搬入してロードロックチャンバ21へ搬出する。
成膜チャンバ23は、上記硼窒化ジルコニウム膜を成膜するチャンバであり、成膜処理を実行するときには基板Sをコアチャンバ22から搬入して上記硼窒化ジルコニウム膜、すなわち上記第1メタルキャップ膜MC1、第2バリア膜B2及び第2メタルキャップ膜MC2を成膜する。
図3に示すように、成膜チャンバ23は、その上部を開口したチャンバ本体31と、チャンバ本体31の上部に配設されてチャンバ本体31の上部開口を開閉可能にするチャンバリッド32とを有する。成膜チャンバ23は、これらチャンバ本体31とチャンバリッド32とに囲まれた内部空間(以下単に、成膜室31Sという。)を有する。チャンバ本体31には、基板Sを載置する基板ステージ33が配設されている。基板ステージ33は、抵抗加熱ヒータ33Hを内蔵したステージであり、基板Sを載置するときには基板Sを所定の温度(200℃〜240℃)に昇温させる。基板ステージ33の下側には、基板ステージ33を上下方向に昇降して基板Sの搬入や搬出を可能にする昇降機構34が連結されている。チャンバ本体31の一側には、排気ポートP1を介して排気ポンプ35が接続されている。排気ポンプ35は、ターボ分子ポンプやドライポンプ等の各種のポンプにより構成されており、前記成膜処理を実行するときには成膜室31Sの圧力を所定の圧力(1Pa〜1000Pa)の範囲に減圧する。
チャンバリッド32の下側には、複数の第1供給孔H1と、各第1供給孔H1から独立する複数の第2供給孔H2とを有したシャワーヘッド36が取付けられている。各第1供給孔H1は、硼窒化ジルコニウム膜の原料であるZr(BH4)4を成膜室31Sに供給するものであり、各第2供給孔H2は、励起した窒素あるいは励起した水素を成膜室31Sに供給するものである。詳述すると、各第1供給孔H1には、チャンバリッド32の内部と原料ガスポートP2とを介して原料タンクTKが連結されており、原料タンクTKには、キャリアガスであるアルゴンを供給するための流量コントローラMFC1が連結されている。原料タンクTKは、流量コントローラMFC1からのキャリアガスが原料タンクTKに供給されるときには、収容するZr(BH4)4をバブリングさせることによりZr(BH4)4をキャリアガスと共に原料ガスポートP2へ導出して当該Zr(BH4)4とキャリアガスとを各第1供給孔H1から成膜室31Sに供給する。
各第2供給孔H2には、チャンバリッド32の内部と励起ガスポートP3とを介して流量コントローラMFC2と流量コントローラMFC3とが連結されている。流量コントローラMFC2と流量コントローラMFC3とは、それぞれ窒素ガスとアルゴンガスとを所定の流量に調整して励起ガスポートP3へ導出する。チャンバリッド32の内部であって、励起ガスポートP3と各第2供給孔H2との間には、石英管あるいはアルミナ管からな
る耐熱性を有した照射管37が内設されている。この照射管37の径方向外側には、マイクロ波電源FGによって駆動されるマイクロ波源38と、マイクロ波源38に連結されて照射管37へ延びる導波管39とが配設されている。マイクロ波源38は、例えば2.45GHzのマイクロ波を発生するマイクロ波発振器、すなわちマグネトロンであって、マイクロ波電源FGからの駆動電力を受けて所定の出力範囲、例えば0.01kW〜3.0kWの範囲でマイクロ波を出力する。導波管39は、マイクロ波源38が発振するマイクロ波を導波管39の内部に伝播させて照射管37の内部へ照射する。導波管39は、マイクロ波源38がマイクロ波を発振するときには、照射管37を通過するガスにマイクロ波を照射して当該ガスを励起させる。
る耐熱性を有した照射管37が内設されている。この照射管37の径方向外側には、マイクロ波電源FGによって駆動されるマイクロ波源38と、マイクロ波源38に連結されて照射管37へ延びる導波管39とが配設されている。マイクロ波源38は、例えば2.45GHzのマイクロ波を発生するマイクロ波発振器、すなわちマグネトロンであって、マイクロ波電源FGからの駆動電力を受けて所定の出力範囲、例えば0.01kW〜3.0kWの範囲でマイクロ波を出力する。導波管39は、マイクロ波源38が発振するマイクロ波を導波管39の内部に伝播させて照射管37の内部へ照射する。導波管39は、マイクロ波源38がマイクロ波を発振するときには、照射管37を通過するガスにマイクロ波を照射して当該ガスを励起させる。
各第2供給孔H2と照射管37との間には、チャンバリッド32を介して接地されたメッシュ32aが配設されている。マイクロ波源38が照射管37でガスを励起するとき、いわばマイクロ波源38が照射管37内にプラズマを生成するとき、メッシュ32aは、照射管37から各第2供給孔H2へ流れるプラズマ中のイオン成分を中性化して当該プラズマ中のラジカル成分と中性化したガス成分とを各第2供給孔H2から成膜室31Sに供給する。これにより原料ガスポートP2から照射管37へ導入されるアルゴンガス及び窒素ガスは、照射管37でプラズマ化された後にメッシュ32aによってそのイオン成分が中性化されて前記プラズマ中のラジカル成分のみが成膜室31Sに供給される。
図4に示すように、成膜装置20の制御部41は、成膜装置20に各種の処理動作、例えば基板Sの搬送や前記成膜処理等を実行させるものである。制御部41は、各種の演算処理を実行する演算部、各種データや各種プログラムを格納する記憶部41A、各種処理工程の経過時間を計時するタイマ41B等を有する。制御部41は、例えば記憶部41Aが格納する成膜処理プログラムを読み出してタイマ41Bが計時する時間と前記成膜プログラムとに基づいて前記成膜処理を実行する。
制御部41には、起動スイッチや停止スイッチ等の各種操作スイッチや液晶ディスプレイ等の各種表示装置等からなる入出力部42が接続されている。入出力部42は、各処理動作に利用する各種のデータを制御部41に入力し、成膜装置20における成膜処理状況に関するデータを出力する。例えば、入出力部42は、上記硼窒化ジルコニウム膜の成膜処理に必要となる条件を条件データIdとして制御部41に入力する。制御部41は、入出力部42から入力される条件データIdを受信して当該条件データIdに応じた各種の制御信号を生成し、その条件データIdに相当する成膜条件の下で前記成膜処理を実行する。成膜処理に必要となる条件としては、例えば成膜時間、ガス流量、成膜圧力、成膜温度、マイクロ波電源FGの出力等が挙げられる。
ここで、成膜流量のZr(BH4)4がその熱分解により形成する膜の成膜速度に関して、成膜温度の増加に対する成膜速度の増加率を基準増加率という。上記条件データIdにおけるマイクロ波電源FGの出力(マイクロ波出力)と窒素ガスのガス流量(窒素流量)とは、同成膜流量のZr(BH4)4が成膜室31Sに供給される状態において、成膜温度の増加に対する硼窒化ジルコニウム膜の成膜速度の増加率が前記基準増加率になるように設定されている。すなわち条件データIdに基づく窒素ラジカルの流量は、硼窒化ジルコニウム膜を成長させるに際してその原系から遷移系への移行に要するエネルギー量、いわば活性化エネルギーがZr(BH4)4の熱分解における活性化エネルギーと等しくなるように設定されている。
制御部41は、排気系を駆動するための排気系駆動回路43に接続されて成膜処理プログラムと条件データIdとに基づいて排気系駆動回路43に対応する駆動信号を排気系駆動回路43へ出力する。排気系駆動回路43は、制御部41からの駆動信号に応答して前記排気ポンプ35等の排気系を駆動し、これにより前記成膜室31S等の各チャンバ内部
を所定の成膜圧力に調整する。
を所定の成膜圧力に調整する。
制御部41は、搬送系を駆動するための搬送系駆動回路44に接続されて成膜処理プログラムと条件データIdとに基づいて搬送系駆動回路44に対応する駆動信号を搬送系駆動回路44へ出力する。搬送系駆動回路44は、制御部41からの駆動制御信号に応答して搬送ロボット22aや昇降機構34、さらには基板ステージ33に搭載される抵抗加熱ヒータ33H等の搬送系を駆動し、これにより基板Sを所定の搬送経路に沿って搬送して所定の成膜温度に温調する。
制御部41は、各流量コントローラMFC1〜MFC3を駆動するための流量コントローラ駆動回路45に接続されて成膜処理プログラムと条件データIdとに基づいて流量コントローラ駆動回路45に対応する駆動信号を流量コントローラ駆動回路45へ出力する。流量コントローラ駆動回路45は、制御部41からの駆動信号に応答して各流量コントローラMFC1〜MFC3をそれぞれ駆動し、これにより所定流量のガスを選択的に成膜室31Sへ供給する。
制御部41は、マイクロ波電源FGを駆動するためのマイクロ波電源駆動回路46に接続されて成膜処理プログラムと条件データIdとに基づいてマイクロ波電源駆動回路46に対応する駆動信号をマイクロ波電源駆動回路46へ出力する。マイクロ波電源駆動回路46は、制御部41からの駆動信号に応答してマイクロ波電源FGを駆動し、これにより所定の出力値でマイクロ波を出力する。
制御部41は、硼窒化ジルコニウム膜を成膜するときに成膜プログラムと条件データIdとを読み出し、その成膜プログラムと条件データIdとに基づいて上記排気系駆動回路43、搬送系駆動回路44、流量コントローラ駆動回路45及びマイクロ波電源駆動回路46を介し各部を駆動する。そして、条件データIdに基づく硼窒化ジルコニウム膜の成膜処理を実行する際に、硼窒化ジルコニウム膜を成長させるための活性化エネルギーとZr(BH4)4の熱分解における活性化エネルギーとを等しくすることで硼窒化ジルコニウム膜の成長に関わる反応経路を、いわば気相反応ではなく基板Sにおける表面反応へ移行する。
[半導体装置10の製造方法]
次に、上記成膜装置20を用いた半導体装置10の製造方法について説明する。図5及び図6は半導体装置10の製造工程を示す工程図である。
次に、上記成膜装置20を用いた半導体装置10の製造方法について説明する。図5及び図6は半導体装置10の製造工程を示す工程図である。
まず、公知の半導体装置製造技術を用いることにより上記MOSトランジスタTr、第1層間絶縁膜D1及びコンタクトプラグPが基板Sに形成されて、次いで公知のダマシン法を用いることにより第2層間絶縁膜D2、第1ハードマスクHM1、第1バリア膜B1及び銅膜からなる第1配線M1が形成される。そして第1配線M1が形成されると、第1配線M1を有する基板Sが成膜装置20へ搬入されて、図5に示すように、基板Sの表面である第1ハードマスクHM1と第1配線M1とに第1メタルキャップ膜MC1(図5に示す二点鎖線)の成膜処理が施される。
成膜処理を開始するにあたり、成膜装置20の制御部41は、まず入出力部42からの各種の条件データIdに基づいて排気ポンプ35を駆動して成膜室31Sの圧力を条件データIdに基づく成膜圧力を実現する。成膜室31Sの圧力が前記成膜圧力になると、制御部41は、抵抗加熱ヒータ33Hを駆動して基板ステージ33の温度を条件データIdに基づく成膜温度、例えば220℃に調整する。そして、制御部41は、搬送ロボット22aを駆動して基板ステージ33に基板Sを載置することで基板Sを前記成膜温度に加熱する。
次いで、制御部41は、タイマ41Bを用いた経過時間の計時動作を開始するとともに、流量コントローラMFC2を駆動して条件データIdに基づく流量の窒素ガスを照射管37へ導入する。続いて、制御部41は、マイクロ波電源FGを駆動して照射管37の内部に窒素のプラズマを生成することでメッシュ32aによって抽出される窒素ラジカルを基板Sの表面に供給する。なお、この際、窒素のプラズマ状態を安定させる上では、流量コントローラMFC3を駆動して所定流量のアルゴンガスを照射管37へ導入してもよい。
上記窒素ラジカルの供給を開始すると、制御部41は、流量コントローラMFC1を駆動して条件データIdに基づく流量のキャリアガスを原料タンクTKに導入することでキャリアガスとZr(BH4)4とを基板Sの表面に供給する。これにより加熱された基板Sの表面へは窒素ラジカルが供給された後にZr(BH4)4が供給されて、基板Sの表面に吸着するZr(BH4)4の熱分解反応や窒化反応が表面反応として進行して硼窒化ジルコニウム膜からなる第1メタルキャップ膜MC1が形成される。
これにより、第1メタルキャップ膜MC1の成長に関わる主たる反応を、いわば気相反応ではなく基板Sにおける表面反応で実現できるために、気相中で生成され易いパーティクルを十分に抑えることができる。また、基板Sから供給される熱エネルギーにより第1メタルキャップ膜MC1の膜中の構成元素間に強固な結合を形成できるため、気相反応を主とする硼窒化ジルコニウム膜に比べて、その耐酸化性や抵抗選択性を向上させられる。また、窒素ラジカルとZr(BH4)4とを同時に成膜室31Sに供給して第1メタルキャップ膜MC1を成膜するためにALD法のように成膜速度を大幅に低下させることがない。
第1メタルキャップ膜MC1が形成されると、第1メタルキャップ膜MC1を有する基板Sが成膜装置20から搬出されて、第1メタルキャップ膜MC1に第3層間絶縁膜D3、エッチストップ膜ES、第4層間絶縁膜D4及び第2ハードマスクHM2が順に積層される。続いて、公知のデュアルダマシン法を用いることにより第2ハードマスクHM2及び第4層間絶縁膜D4に第2トレンチTH2が形成されて、エッチストップ膜ES、第3層間絶縁膜D3及び第1メタルキャップ膜MC1にビアホールVHが形成される。ビアホールVHと第2トレンチTH2とが形成されると、基板Sが再び成膜装置20へ搬入されて、図6に示すように、基板Sの表面であるビアホールVHの内面及び第2トレンチTH2の内面を覆う第2バリア膜B2の成膜処理が、上記第1メタルキャップ膜MC1と同じく、成膜プログラムと条件データIdとに基づいて実行される。それゆえこの第2バリア膜B2の成膜に際しても、上記第1メタルキャップ膜MC1の成膜時と同様の効果を得ることができる。
第2バリア膜B2が形成されると、第2バリア膜B2を有する基板Sが成膜装置20から搬出されて、ビアホールVH内及び第2トレンチTH2内を埋め込む銅膜からなる第2配線M2が形成される。そして、第2配線M2を有する基板Sが再び成膜装置20へ搬入されて、上記第1メタルキャップ膜MC1の成膜時と同じく、基板Sの表面である第2ハードマスクHM2と第2配線M2とに前記成膜処理が施されて硼窒化ジルコニウム膜からなる第2メタルキャップ膜MC2が形成される。それゆえこの第2メタルキャップ膜MC2の成膜に際しても、上記第1メタルキャップ膜MC1の成膜時と同様の効果を得ることができる。
[実施例]
次に、硼窒化ジルコニウム膜の成膜条件である条件データIdを実施例に基づいて説明する。図7は成膜温度Tと成膜速度との関係をマイクロ波出力ごとに示すアレニウスプロ
ットであり、図8は絶縁体上における比抵抗値と成膜温度Tとの関係をマイクロ波出力ごとに示す図であり、図9は硼窒化ジルコニウム膜に含まれる構成原子の原子濃度とマイクロ波出力との関係を示す図である。また、図10は成膜温度Tと成膜速度との関係を窒素流量ごとに示すアレニウスプロットであり、図11は絶縁体上における比抵抗値と成膜温度Tとの関係を窒素流量ごとに示す図であり、図12は硼窒化ジルコニウム膜に含まれる構成原子の原子濃度と窒素流量との関係を示す図である。
次に、硼窒化ジルコニウム膜の成膜条件である条件データIdを実施例に基づいて説明する。図7は成膜温度Tと成膜速度との関係をマイクロ波出力ごとに示すアレニウスプロ
ットであり、図8は絶縁体上における比抵抗値と成膜温度Tとの関係をマイクロ波出力ごとに示す図であり、図9は硼窒化ジルコニウム膜に含まれる構成原子の原子濃度とマイクロ波出力との関係を示す図である。また、図10は成膜温度Tと成膜速度との関係を窒素流量ごとに示すアレニウスプロットであり、図11は絶縁体上における比抵抗値と成膜温度Tとの関係を窒素流量ごとに示す図であり、図12は硼窒化ジルコニウム膜に含まれる構成原子の原子濃度と窒素流量との関係を示す図である。
まず、上記基準増加率を取得すべく、Zr(BH4)4の熱分解により得られる膜(硼化ジルコニウム膜)に関して、以下の基準条件を用いて各成膜温度における成膜速度を計測した。すなわち200℃、220℃、240℃の各々においてマイクロ波電源FGを停止させながら成膜流量である55sccmのZr(BH4)4を基板Sに供給して各成膜温度から得られる硼化ジルコニウム膜の成膜速度を上記の成膜温度ごとに計測した。そして、成膜温度の増加に対する硼化ジルコニウム膜の成膜速度の増加率、すなわち活性化エネルギーEa(1.178eV)を上記基準増加率として得た(図7あるいは図10参照)。
また、絶縁膜であるシリコン酸化膜上に同基準条件を用いた成膜処理を実行して各成膜温度における硼化ジルコニウム膜の比抵抗値を計測した(図9及び図11参照)。また、導電膜である銅膜上に同基準条件を用いた成膜処理を実行して各成膜温度における硼化ジルコニウム膜の比抵抗値を計測した。さらに、各成膜温度における硼化ジルコニウム膜について該膜中及び膜上に含まれるパーティクル数を所定のパーティクルカウンタにより計測するとともに、各硼化ジルコニウム膜の表層(膜表面から約10nmの領域)に含まれる構成原子の原子濃度をオージェ電子分光分析(AES)により計測した(図9あるいは図12参照)。
(基準条件)
・成膜温度:200℃、220℃、240℃
・Zr(BH4)4の流量:55sccm
・キャリアガスの流量(MFC1):100sccm
・窒素流量(MFC2):100sccm
・マイクロ波出力:0W
・処理圧力:約400Pa
次いで、基準条件におけるマイクロ波出力を44Wと31Wとに変更するとともに、その他の条件を基準条件と同じくすることで実施例1と実施例2との硼窒化ジルコニウム膜を成膜して、これら実施例1及び実施例2における成膜温度ごとの成膜速度を計測した(図7参照)。また、上記基準条件と同じく、実施例1及び実施例2の硼窒化ジルコニウム膜について表層の原子濃度とシリコン酸化膜上における比抵抗値とを計測した(図8及び図9参照)。そして上記基準条件と同じく、実施例1及び実施例2の硼窒化ジルコニウム膜についてパーティクル数と銅膜上における比抵抗値とを計測した。
・成膜温度:200℃、220℃、240℃
・Zr(BH4)4の流量:55sccm
・キャリアガスの流量(MFC1):100sccm
・窒素流量(MFC2):100sccm
・マイクロ波出力:0W
・処理圧力:約400Pa
次いで、基準条件におけるマイクロ波出力を44Wと31Wとに変更するとともに、その他の条件を基準条件と同じくすることで実施例1と実施例2との硼窒化ジルコニウム膜を成膜して、これら実施例1及び実施例2における成膜温度ごとの成膜速度を計測した(図7参照)。また、上記基準条件と同じく、実施例1及び実施例2の硼窒化ジルコニウム膜について表層の原子濃度とシリコン酸化膜上における比抵抗値とを計測した(図8及び図9参照)。そして上記基準条件と同じく、実施例1及び実施例2の硼窒化ジルコニウム膜についてパーティクル数と銅膜上における比抵抗値とを計測した。
また、基準条件におけるマイクロ波出力を63Wと358Wとに変更するとともに、その他の条件を基準条件と同じくすることで比較例1と比較例2との硼窒化ジルコニウム膜を成膜して、これら比較例1及び比較例2における成膜温度ごとの成膜速度を計測した(図7参照)。また、上記基準条件と同じく、比較例1及び比較例2の硼窒化ジルコニウム膜について表層の原子濃度とシリコン酸化膜上における比抵抗値とを計測した(図8及び図9参照)。そして上記基準条件と同じく、比較例1及び比較例2の硼窒化ジルコニウム膜についてパーティクル数と銅膜上における比抵抗値とを計測した。
また、基準条件におけるマイクロ波出力を44Wに変更して窒素流量を50sccmに変更するとともに、その他の条件を基準条件と同じくすることで実施例3の硼窒化ジルコ
ニウム膜を成膜し、この実施例3における成膜温度ごとの成膜速度を計測した(図10参照)。また、上記基準条件と同じく、実施例3の硼窒化ジルコニウム膜について表層の原子濃度とシリコン酸化膜上における比抵抗値とを計測した(図11及び図12参照)。そして上記基準条件と同じく、実施例3の硼窒化ジルコニウム膜についてパーティクル数と銅膜上における比抵抗値とを計測した。
ニウム膜を成膜し、この実施例3における成膜温度ごとの成膜速度を計測した(図10参照)。また、上記基準条件と同じく、実施例3の硼窒化ジルコニウム膜について表層の原子濃度とシリコン酸化膜上における比抵抗値とを計測した(図11及び図12参照)。そして上記基準条件と同じく、実施例3の硼窒化ジルコニウム膜についてパーティクル数と銅膜上における比抵抗値とを計測した。
さらに、基準条件におけるマイクロ波出力を44Wに変更して窒素流量を30sccmと20sccmとに変更するとともに、その他の条件を基準条件と同じくすることで比較例3と比較例4との硼窒化ジルコニウム膜を成膜して、これら比較例3及び比較例4における成膜温度ごとの成膜速度を計測した(図10参照)。また、上記基準条件と同じく、比較例3及び比較例4の硼窒化ジルコニウム膜について表層の原子濃度とシリコン酸化膜上における比抵抗値とを計測した(図11及び図12参照)。そして、上記基準条件と同じく、比較例3及び比較例4の硼窒化ジルコニウム膜についてパーティクル数と銅膜上における比抵抗値とを計測した。
図7に示すように、硼窒化ジルコニウム膜の成長に要する活性化エネルギーEaは、実施例1及び実施例2において1.040eV及び1.077eVであり、比較例1及び比較例2においては0.502eV及び0.439eVである。ここで、硼窒化ジルコニウム膜の反応経路がZr(BH4)4の熱分解などの表面反応を経るほど、この活性化エネルギーEaは基準条件の活性化エネルギーEaである基準増加率に近くなり、硼窒化ジルコニウム膜の反応経路がZr(BH4)4と窒素ラジカルとの気相反応を経るほど、この活性化エネルギーEaは0eVに近くなる。それゆえに実施例1及び実施例2における主たる反応経路は、いわば気相反応ではなく基板Sにおける表面反応を経るものであって、つまるところ上記Zr(BH4)4の熱分解時に生成されるものである。これに対して比較例1及び比較例2における反応経路は実施例1及び実施例2よりも高い確率で気相反応を経るものであって、つまるところ気相中にて生成されるものである。
なお、こうした表面反応を経て硼窒化ジルコニウム膜を成膜する場合、基板Sから反応系に与えられる熱エネルギーの一部は、硼化ジルコニウムの窒化反応として消費される。このため表面反応において硼化ジルコニウムの窒化が進行する、すなわち窒素ラジカルが反応系に加えられると、Zr(BH4)4の熱分解で消費できる熱エネルギーが少なくなるので硼窒化ジルコニウム膜の成膜速度が低下する。それゆえ実施例1及び実施例2の成膜速度は基準条件の成膜速度よりも低いレベルで推移する。
図8に示すように、シリコン酸化膜上における比抵抗値は、基準条件における全温度範囲において103〜105μΩcmである一方、実施例1、実施例2、比較例1及び比較例2ではそれぞれ検出値の上限である108μΩcmを超える。なお、銅膜上における比抵抗値は、実施例1、実施例2、比較例1及び比較例2の全ておいて5〜8μΩcmであった。それゆえ実施例1、実施例2、比較例1及び比較例2においては抵抗選択性を得られることが分かる。
図9に示すように、硼窒化ジルコニウム膜の表層に含まれる酸素濃度は、マイクロ波出力が100Wから低くなるに連れて減少する傾向を示し、マイクロ波出力が50Wを下回る領域(実施例1及び実施例2)では5%を下回るようになる。なお、こうした酸素濃度の傾向は全成膜温度の範囲において認められた。それゆえ活性化エネルギーEaが基準増加率に近くなるほど、いわば反応経路が表面反応を経るほど、硼窒化ジルコニウム膜に高い耐酸化性を付与できることが分かる。
図10に示すように、膜成長に要する活性化エネルギーEaは、実施例3及び比較例3において0.961eV及び1.149eVであり、比較例4においては1.554eV
である。上述のように、反応経路が表面反応を経るほどこの活性化エネルギーEaが基準増加率に近くなるがゆえ、つまるところ実施例3及び比較例3は実施例1及び実施例2と同じく上記Zr(BH4)4の熱分解時に生成されるものである。
である。上述のように、反応経路が表面反応を経るほどこの活性化エネルギーEaが基準増加率に近くなるがゆえ、つまるところ実施例3及び比較例3は実施例1及び実施例2と同じく上記Zr(BH4)4の熱分解時に生成されるものである。
なお、こうした表面反応では基板Sからの熱エネルギーの一部が硼化ジルコニウムの窒化反応として消費される。そのため硼化ジルコニウムの窒化量が低くなるほど、すなわち窒素ラジカルの流量が低くなるほど、より多くの熱エネルギーがZr(BH4)4の熱分解に消費されて、より高い成膜速度が計測されるようになる。こうした傾向は成膜温度が高くなるほど顕著になるため、比較例4においては反応経路が表面反応を経るものの、その活性化エネルギーEaは基準増加率よりも高くなる。
図11に示すように、シリコン酸化膜上における実施例3の比抵抗値は、全温度範囲において検出値の上限である108μΩcmを超える値である。なお、実施例3の銅膜上における比抵抗値は、実施例1及び実施例2と同じく5〜8μΩcmであった。それゆえ実施例3においては抵抗選択性を得られることが分かる。一方、シリコン酸化膜上における比較例3及び比較例4の比抵抗値は、200℃〜220℃の範囲において検出値の上限である108μΩcmを超えるものの、240℃の成膜温度においては103〜105μΩcmを示す。なお、比較例3及び比較例4の銅膜上における比抵抗値は、実施例1及び実施例2と同じく5〜8μΩcmであった。それゆえ比較例3及び比較例4では200℃〜220℃の範囲において抵抗選択性を得られる一方で、成膜温度が240℃である場合には抵抗選択性を十分に得られないことが分かる。
図12に示すように、硼窒化ジルコニウム膜の表層に含まれる酸素濃度は、窒素流量が30sccmから高くなるに連れて急激に増加する傾向を示し、窒素流量が30sccmを下回る領域(比較例4)では30%を上回るようになる。なお、こうした酸素濃度の傾向は全温度範囲において認められた。そのため、活性化エネルギーEaが基準増加率に近くなるほど、いわば十分な窒素ラジカルの下で反応経路が表面反応を経るほど、硼窒化ジルコニウム膜に高い耐酸化性を付与できることが分かる。
なお、硼窒化ジルコニウム膜が有するパーティクル数の測定結果においては、実施例1、実施例2、実施例3、比較例3及び比較例4、すなわち表面反応を経過するものにおいて30個(0.1μ以上)以下の良好な数値が認められた一方で、比較例1及び比較例2においては100個を超える値が認められた。
上記耐酸化性とパーティクル数とに基づき、バリア膜に関わる条件データIdにおいては、少なくとも活性化エネルギーEaが上記基準増加率と略同じになる範囲、すなわちマイクロ波出力が44W〜31Wであって窒素流量が30sccm〜100sccmとなる範囲が選択される。また、メタルキャップ膜に関わる条件データIdにおいては、抵抗選択性が求められるので成膜温度が200℃〜220℃となる範囲が選択される。これによりバリア膜を成膜する上においては、良好なパーティクルレベルの下で高い耐酸化性を有した硼窒化ジルコニウム膜を得ることができ、またメタルキャップ膜を成膜する上においては良好なパーティクルレベルの下で高い耐酸化性と高い抵抗選択性とを有した硼窒化ジルコニウム膜を得ることができる。
上述したように本実施形態によれば以下の効果が得られる。
(1)硼窒化ジルコニウム膜の反応経路を、いわば気相反応ではなく基板Sにおける表面反応で実現することができ、それゆえに気相中で生成され易いパーティクルを十分に抑えることができる。
(1)硼窒化ジルコニウム膜の反応経路を、いわば気相反応ではなく基板Sにおける表面反応で実現することができ、それゆえに気相中で生成され易いパーティクルを十分に抑えることができる。
(2)しかも、基板Sから供給される熱エネルギーによって膜中の構成元素間にてより
強固な結合を生成させることができるため、気相中で生成する硼窒化ジルコニウム膜に比べて、その耐酸化性を向上させられる。また、窒素ラジカルとZr(BH4)4とを同時に供給して成膜するためにALD法のように成膜速度を大幅に低下させることがない。
強固な結合を生成させることができるため、気相中で生成する硼窒化ジルコニウム膜に比べて、その耐酸化性を向上させられる。また、窒素ラジカルとZr(BH4)4とを同時に供給して成膜するためにALD法のように成膜速度を大幅に低下させることがない。
(3)硼窒化ジルコニウム膜をメタルキャップ膜として適用する場合には、成膜温度が200℃〜220℃になることで該メタルキャップ膜の抵抗選択性を向上させられる。
尚、上記実施形態は、以下の態様で実施してもよい。
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態においては、硼窒化ジルコニウム膜を成膜するに先立ち、成膜装置20を用いて活性化エネルギーEaを取得する方法について説明したが、これに限らずZr(BH4)4の熱分解に要するエネルギー量を用いて活性化エネルギーEaを演算する方法であってもよい。
・上記実施形態においては、ビアホールVHを形成する際に第1配線M1上のメタルキャップ膜をエッチングする方法について説明したが、これに限らず第1配線M1上のメタルキャップ膜が導電性を有するので同メタルキャップ膜をエッチングしない方法であってもよい。
・上記実施形態では、半導体装置10が2層の銅配線を有する例について説明したが、これに限らず、上記の硼窒化ジルコニウム膜をバリア膜あるいはメタルキャップ膜として利用する構成であれば、半導体装置10は、その銅配線の層数に限定されるものではない。
MC1…第1メタルキャップ膜、MC2…第2メタルキャップ膜、M1…第1配線、M2…第2配線、FG…マイクロ波電源、S…基板、10…半導体装置、20…成膜装置、31S…成膜室。
Claims (5)
- 絶縁膜と金属膜とが露出する基板を成膜温度に加熱した状態で収容する真空槽へ所定流量のZr(BH4)4と窒素ラジカルとを供給することにより前記成膜温度下にある前記基板の表面に硼窒化ジルコニウム膜を成膜する半導体装置の製造装置であって、
前記所定流量のZr(BH4)4が熱分解により形成する膜の成膜速度に関して前記成膜温度の増加に対する該成膜速度の増加率を基準増加率とするときに、前記成膜温度の増加に対する前記硼窒化ジルコニウム膜の成膜速度の増加率が前記基準増加率になるように前記窒素ラジカルの流量を制御することを特徴とする半導体装置の製造装置。 - 前記成膜温度を200℃〜220℃にすることを特徴とする請求項1に記載の半導体装置の製造装置。
- 絶縁膜と金属膜とが露出する基板を成膜温度に加熱して所定流量のZr(BH4)4と窒素ラジカルとを前記基板へ供給することにより前記成膜温度下にある前記基板の表面に硼窒化ジルコニウム膜を成膜する半導体装置の製造方法であって、
前記所定流量のZr(BH4)4が熱分解により形成する膜の成膜速度を複数の異なる成膜温度ごとに計測することにより前記成膜温度の増加に対する前記成膜速度の増加率を示す基準増加率を予め取得し、
前記硼窒化ジルコニウム膜を成膜するときには、前記成膜温度の増加に対する前記硼窒化ジルコニウム膜の成膜速度の増加率が前記基準増加率になるように前記窒素ラジカルの流量を制御することを特徴とする半導体装置の製造方法。 - 前記硼窒化ジルコニウム膜を成膜するときには、前記成膜温度を200℃〜220℃にすることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記硼窒化ジルコニウム膜の成膜に先立ち、前記窒素ラジカルの供給を停止させた状態で前記所定流量のZr(BH4)4を前記基板に供給することにより得られる膜の成膜速度を前記複数の異なる成膜温度ごとに計測して前記基準増加率を取得することを特徴とする請求項3又は4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008171471A JP2010010625A (ja) | 2008-06-30 | 2008-06-30 | 半導体装置の製造装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008171471A JP2010010625A (ja) | 2008-06-30 | 2008-06-30 | 半導体装置の製造装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010625A true JP2010010625A (ja) | 2010-01-14 |
Family
ID=41590713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008171471A Pending JP2010010625A (ja) | 2008-06-30 | 2008-06-30 | 半導体装置の製造装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010010625A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006009144A (ja) * | 2004-05-21 | 2006-01-12 | Ulvac Japan Ltd | 真空成膜装置 |
JP2006057162A (ja) * | 2004-08-23 | 2006-03-02 | Ulvac Japan Ltd | バリア膜の形成方法 |
WO2008056742A1 (fr) * | 2006-11-09 | 2008-05-15 | Ulvac, Inc. | Procédé de fabrication de film barrière |
JP2008211079A (ja) * | 2007-02-27 | 2008-09-11 | Ulvac Japan Ltd | バリア膜の形成方法及びバリア膜、並びに多層配線構造の作製方法及び多層配線構造 |
-
2008
- 2008-06-30 JP JP2008171471A patent/JP2010010625A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006009144A (ja) * | 2004-05-21 | 2006-01-12 | Ulvac Japan Ltd | 真空成膜装置 |
JP2006057162A (ja) * | 2004-08-23 | 2006-03-02 | Ulvac Japan Ltd | バリア膜の形成方法 |
WO2008056742A1 (fr) * | 2006-11-09 | 2008-05-15 | Ulvac, Inc. | Procédé de fabrication de film barrière |
JP2008211079A (ja) * | 2007-02-27 | 2008-09-11 | Ulvac Japan Ltd | バリア膜の形成方法及びバリア膜、並びに多層配線構造の作製方法及び多層配線構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI392025B (zh) | 半導體裝置之製造方法及半導體裝置之製造裝置 | |
JP2020136677A (ja) | 基材表面内に形成された凹部を充填するための周期的堆積方法および装置 | |
TWI383449B (zh) | 半導體裝置之製造方法、基板處理裝置及基板處理方法 | |
TWI445083B (zh) | Insulation film formation method, the computer can read the memory media and processing system | |
WO2009099252A1 (ja) | 絶縁膜のプラズマ改質処理方法 | |
JP2010087475A (ja) | 半導体装置の製造方法及び製造装置 | |
JP4960193B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
WO2007136049A1 (ja) | シリコン酸化膜の形成方法および形成装置 | |
JP5389386B2 (ja) | 半導体装置の製造方法 | |
WO2010038887A1 (ja) | 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置 | |
JP2005260060A (ja) | レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置 | |
JP5374749B2 (ja) | 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム | |
JP2010010625A (ja) | 半導体装置の製造装置及び半導体装置の製造方法 | |
JP2015015272A (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP2010010624A (ja) | 半導体装置の製造装置及び半導体装置の製造方法 | |
JP5631728B2 (ja) | 絶縁膜形成方法、及び絶縁膜形成装置 | |
JP5766098B2 (ja) | 絶縁膜形成方法及び絶縁膜形成装置 | |
JP2008211090A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
KR19980018503A (ko) | 박막제작방법 및 박막제작장치 | |
JP5323425B2 (ja) | 半導体装置の製造方法 | |
JP5921977B2 (ja) | バリア絶縁膜形成方法 | |
WO2010038888A1 (ja) | 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置 | |
KR100935380B1 (ko) | 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법 | |
WO2011086971A1 (ja) | 半導体装置の製造方法、及び成膜装置 | |
JP2011142335A (ja) | 半導体装置の製造方法及び製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110121 |
|
A977 | Report on retrieval |
Effective date: 20130109 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A02 | Decision of refusal |
Effective date: 20130521 Free format text: JAPANESE INTERMEDIATE CODE: A02 |