CN104835748B - 一种提高半导体器件键合可靠性的方法 - Google Patents

一种提高半导体器件键合可靠性的方法 Download PDF

Info

Publication number
CN104835748B
CN104835748B CN201410045835.9A CN201410045835A CN104835748B CN 104835748 B CN104835748 B CN 104835748B CN 201410045835 A CN201410045835 A CN 201410045835A CN 104835748 B CN104835748 B CN 104835748B
Authority
CN
China
Prior art keywords
semiconductor devices
weld pad
bonding reliability
semiconductor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410045835.9A
Other languages
English (en)
Other versions
CN104835748A (zh
Inventor
张楠生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410045835.9A priority Critical patent/CN104835748B/zh
Publication of CN104835748A publication Critical patent/CN104835748A/zh
Application granted granted Critical
Publication of CN104835748B publication Critical patent/CN104835748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供一种提高半导体器件键合可靠性的方法，包括步骤：首先，提供进行高温筛选测试后的半导体晶圆，所述半导体晶圆包括至少两个半导体器件单元，其中，每个半导体器件单元表面形成具有残留颗粒的焊垫；采用刻蚀工艺去除所述焊垫上的残留颗粒；最后，在所述焊垫表面进行引线键合。本发明提供的提高半导体器件键合可靠性的方法是在进行了半导体晶圆的高温筛选测试之后，增加一道刻蚀步骤，用于去除焊垫表面的残留颗粒，保证焊垫表面的平整度，从而提高半导体器件的键合可靠性，降低成本。

Description

一种提高半导体器件键合可靠性的方法
技术领域
本发明涉及半导体工艺技术领域，特别是涉及一种提高半导体器件键合可靠性的方法。
背景技术
在半导体制造工艺中，完成前段的半导体器件的制造和后段的金属互连结构的制造工艺后，需要在顶层金属互连线上形成焊垫；在封装工艺中，将外引线直接键合在焊垫上，或者在该焊垫上形成焊料凸块。铝金属具有较低的电阻率，易蚀刻以及与介质材料、金属材料具有较好的粘结性等优点，常用来制造焊垫。由于铝工艺简单，成本较低，在65nm甚至更小的技术节点的工艺中，也常常用铝金属制造焊垫。但是由于铝材料化学性质活泼，且铝焊垫处于半导体集成芯片的最顶层，铝焊垫容易发生钝化，并且容易受到水或者卤素元素的侵蚀而产生电化学反应，进而产生大量的缺陷，影响互连的质量和可靠性。
在半导体器件上形成焊垫之后，一般需要对半导体器件进行高温筛选，选出符合要求的半导体器件，淘汰不符合要求的半导体器件。但是在高温筛选过程中，半导体器件与半导体器件之间划片槽中的衬底表面会有F原子逃逸出来，停留在铝焊垫的表面。进行过高温过程的半导体器件若长时间存储在潮湿的环境中，逃逸出来的F原子很容易与Al焊垫的钝化层Al2O3发生反应在所述铝焊垫上形成含氟的残留颗粒，导致局部区域Al金属缺失，使焊垫表面不平整，进行外引线键合时容易发生外引线键合不牢固，影响半导体器件的键合质量，严重时甚至会使器件失效，可靠性降低。
因此，如何去除进行高温筛选测试后焊垫表面的残留颗粒，提高焊垫表面键合的可靠性是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提高半导体器件键合可靠性的方法，用于解决现有技术中进行高温筛选测试后焊垫容易键合失效的问题。
为实现上述目的及其他相关目的，本发明提供一种提高半导体器件键合可靠性的方法，所述提高半导体器件键合可靠性的方法至少包括以下步骤：
1)提供进行高温筛选测试后的半导体晶圆，所述半导体晶圆包括至少两个半导体器件单元，其中，每个半导体器件单元表面形成具有残留颗粒的焊垫；
2)采用刻蚀工艺去除所述焊垫上的残留颗粒；
3)在所述焊垫表面进行引线键合。
作为本发明提高半导体器件键合可靠性的方法的一种优化方案，所述半导体器件单元间由划片槽隔开。
作为本发明提高半导体器件键合可靠性的方法的一种优化方案，所述高温筛选测试的温度范围为200～500℃。
作为本发明提高半导体器件键合可靠性的方法的一种优化方案，采用干法刻蚀或者湿法刻蚀工艺去除所述焊垫上的残留颗粒。
作为本发明提高半导体器件键合可靠性的方法的一种优化方案，采用湿法刻蚀工艺去除所述焊垫上的残留颗粒，刻蚀采用稀释的氢氟酸溶液，所述氢氟酸溶液的浓度范围为45:1～55:1，进行刻蚀的温度范围为20～30℃，刻蚀的时间范围为8～15秒。
作为本发明提高半导体器件键合可靠性的方法的一种优化方案，所述焊垫为铝焊垫。
作为本发明提高半导体器件键合可靠性的方法的一种优化方案，所述残留颗粒为AlF3。
作为本发明提高半导体器件键合可靠性的方法的一种优化方案，进行所述步骤2)之后还包括对所述半导体晶圆的清洗步骤。
如上所述，本发明的提高半导体器件键合可靠性的方法，包括步骤：首先，提供进行高温筛选测试后的半导体晶圆，所述半导体晶圆包括至少两个半导体器件单元，其中，每个半导体器件单元表面形成具有残留颗粒的焊垫；采用刻蚀工艺去除所述焊垫上的残留颗粒。本发明在进行了半导体晶圆的高温筛选测试之后，增加一道刻蚀步骤，用于去除焊垫表面的残留颗粒，避免残留颗粒停留在焊垫表面影响焊垫的键合质量，从而提高半导体器件的键合可靠性，降低成本。
附图说明
图1为本发明提高半导体器件键合可靠性的方法的工艺流程示意图。
图2为本发明提高半导体器件键合可靠性的方法中高温筛选测试时氟原子逃逸出来的示意图。
图3为本发明的提高半导体器件键合可靠性的方法中焊垫刻蚀前的结构示意图。
图4为本发明的提高半导体器件键合可靠性的方法中焊垫刻蚀后的结构示意图。
元件标号说明
S1～S3 步骤
100 半导体晶圆
1 第一半导体器件单元
2 第二半导体器件单元
11 半导体衬底
12 绝缘层
13 金属互连结构
14 焊垫
15 钝化层
16 保护层
17 残留颗粒
3 划片槽
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种提高半导体器件键合可靠性的方法，如图1所示为工艺流程图，所述提高半导体器件键合可靠性的方法至少包括以下步骤：
S1，提供进行高温筛选测试后的半导体晶圆，所述半导体晶圆包括至少两个半导体器件单元，其中，每个半导体器件单元表面形成具有残留颗粒的焊垫；
S2，采用刻蚀工艺刻蚀所述焊垫，去除所述残留颗粒。
下面结合附图对本发明提供的提高半导体器件键合可靠性的方法进行详细描述。
首先执行步骤S1，如图2～图3所示，提供进行高温筛选测试后的半导体晶圆100，所述半导体晶圆100包括至少两个半导体器件单元，其中，每个半导体器件单元表面形成具有残留颗粒17的焊垫14。
所述半导体晶100的直径尺寸可以是200mm或300mm。本实施例以直径为300mm的半导体晶圆100为例。所述半导体晶圆100包括至少两个半导体器件单元，本实施例中，为了描述方便，所述半导体晶圆100包括两个半导体器件单元，如图2所示，分别为第一半导体器件单元1和第二半导体器件单元2。所述第一半导体器件单元1和第二半导体器件单元2可以是结构相同也可以是结构不同。本实施例中所述第一半导体器件单元1和第二半导体器件单元2优选为结构相同。
所述第一半导体器件单元1和第二半导体器件单元2均包括半导体衬底11和形成于所述半导体衬底11上绝缘层12，所述绝缘层12中具有金属互连结构13。
所述半导体衬底11可以是硅衬底，比如，单晶硅、多晶硅或非晶硅中的一种，也可以是绝缘体上硅(Silicon On Insulator，SOI)，还可以是硅锗化合物。本实施例中，所述半导体衬底11为硅衬底。需要说明的是，提供的半导体衬底11中已经形成有栅极、源极和漏极等半导体结构，该些半导体结构通过金属互连结构13及焊垫14可以与外界电连，从而实现器件的各种功能。
所述绝缘层12的材质可以是氧化硅、氮化硅、氮氧化硅等。本实施例中，所述绝缘层12为氧化硅。形成所述绝缘层12的工艺方法包括但不限于物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)工艺。本实施例中，采用物理气相沉积方法制备所述绝缘层12。
所述绝缘层12中的金属互连结构13包括但不限于铝或铜材料。本实施例中，所述金属互连结构13为铝材料。所述金属互连结构13进一步包括通孔和顶层互连层。
优选地，所述金属互连结构13和绝缘层12及半导体衬底11之间可以设置有粘附层(未予以图示)，以增强金属互连结构13与绝缘层12及半导体衬底11之间的粘附性，使不易脱离，提高器件的稳定性。所述粘附层包括但不限于氮化钛、钛、钽或氮化钽。本实施例中，所述粘附层为的氮化钛。
具体形成焊垫14的过程为：
先制备焊垫金属层，所述焊垫金属层的制备方法可以是物理气相沉积、化学气相沉积或者电镀工艺，但并不限于此。本实施例中，采用物理气相沉积方法来制备所述焊垫金属层，制备的焊垫金属层用于刻蚀形成焊垫14。所述焊垫金属层可以是铝金属，当然也可以是其他合适的金属材料。本实施例中，所述焊垫金属层为铝。根据性能器件的需要，形成的焊垫金属层的厚度可以在1200～4000埃范围内。
之后可以采用干法刻蚀或湿法刻蚀工艺刻蚀所述焊垫金属层，本实施例中，优选采用等离子体干法刻蚀工艺刻蚀所述焊垫金属形成所需焊垫14。具体地，首先在所述焊垫金属层表面旋涂光刻胶层(未予以图示)，图形化所述光刻胶形成焊垫图案，通过干法刻蚀去除未被焊垫图案覆盖的焊垫金属层，形成焊垫14，形成的所述焊垫14为铝焊垫；之后进行去胶清洗。
进一步地，在制作铝焊垫14之后可以在所述铝焊垫14表面制作焊垫保护层16，用于保护芯片，并阻挡湿气、机械力等外界因素对芯片的伤害。所述焊垫保护层16可以采用较厚的氮化硅或氧化硅。之后需要对焊垫保护层16进行刻蚀形成开口，以露出铝焊垫14。
需要说明的是，所述铝焊垫14很容易发生钝化在所述铝焊垫14表面形成很薄的氧化铝钝化层15。
进一步地，所述第一半导体器件单元1和第二半导体器件单元2间由划片槽3隔开。一般采用干法刻蚀工艺刻蚀半导体晶圆形成划片槽，由于形成划片槽3的工艺气体中含氟，因此形成划片槽3后，划片槽3底部的半导体衬底11表面残留有氟原子。之后进行高温筛选测试时，划片槽3底部半导体衬底11表面的氟原子便会挥发出来停留在氧化铝钝化层15表面，一旦遇到潮湿的空气就会发生化学反应：Al2O3+(3+x)H2O→2Al(OH)3+xH2O；Al(OH)3+3H++3F-→AlF3+3H2O。导致最后在所述铝焊垫14表面形成AlF3残留颗粒17，如图3所示。该AlF3残留颗粒17若不去除，将影响铝焊垫14的键合质量，如图3所示为进行高温筛选后未进行焊垫刻蚀的焊垫表面微观照片，从图中个可看出，焊垫14表面形成有凸起的残留颗粒17。
所述高温筛选测试的温度在200～500℃范围内。本实施例中，在250℃下进行半导体晶圆100的高温筛选过程。
然后执行步骤S2，采用刻蚀工艺去除所述焊垫14上的残留颗粒17。
可以采用干法刻蚀或者湿法刻蚀工艺刻蚀所述焊垫。刻蚀一定厚度的焊垫，从而去除焊垫表面的残留颗粒，避免残留颗粒对键合造成影响，刻蚀后的焊垫14结构如图4所示。
在一实施例中，采用湿法刻蚀工艺去除所述焊垫14上的残留颗粒17。具体地，所述刻蚀工艺采用稀释的氢氟酸作为湿法刻蚀溶液，所述氢氟酸溶液的浓度范围为45：1～55:1；进行刻蚀的温度在20～30℃范围内；湿法刻蚀的时间在8～15秒范围内。更为具体地，所述氢氟酸溶液的浓度优选为50:1；刻蚀的温度优选为23℃；刻蚀的时间优选为10秒。
还需要说明的是，所述刻蚀工艺后，需要对所述半导体晶圆100进行清洗步骤，具体采用去离子水对所述半导体晶圆100进行冲洗，冲洗的时间为5～10分钟，再所述半导体晶圆100进行烘干。
最后进行步骤S3，在所述焊垫表面进行引线键合。
去除残留颗粒17之后，所述焊垫14表面平整度提高，进而提高焊垫14良率，使引线键合的牢固性增加。所述引线包括但不限于为金线。本实施例中优选为金线。
综上所述，本发明提供一种提高半导体器件键合可靠性的方法，包括步骤：首先，提供进行高温筛选测试后的半导体晶圆，所述半导体晶圆包括至少两个半导体器件单元，其中，每个半导体器件单元表面形成具有残留颗粒的焊垫；采用刻蚀工艺去除所述焊垫上的残留颗粒；最后，在所述焊垫表面进行引线键合。本发明在进行了半导体晶圆的高温筛选测试之后，增加一道刻蚀步骤，用于去除焊垫表面的残留颗粒，避免残留颗粒停留在焊垫表面影响焊垫的键合质量，从而提高半导体器件的可靠性，降低成本。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种提高半导体器件键合可靠性的方法，其特征在于，所述提高半导体器件键合可靠性的方法至少包括步骤：
1)提供进行高温筛选测试后的半导体晶圆，所述半导体晶圆包括至少两个半导体器件单元，其中，每个半导体器件单元表面形成具有残留颗粒的焊垫；
2)采用刻蚀工艺去除所述焊垫上的残留颗粒以及与所述残留颗粒相接触的部分所述焊垫，其中，采用干法刻蚀工艺进行刻蚀，或者采用稀释的氢氟酸溶液进行湿法刻蚀；
3)在所述焊垫表面进行引线键合。
2.根据权利要求1所述的提高半导体器件键合可靠性的方法，其特征在于：所述半导体器件单元间由划片槽隔开。
3.根据权利要求1所述的提高半导体器件键合可靠性的方法，其特征在于：所述高温筛选测试的温度范围为200～500℃。
4.根据权利要求1所述的提高半导体器件键合可靠性的方法，其特征在于：采用湿法刻蚀工艺去除所述焊垫上的残留颗粒，刻蚀采用稀释的氢氟酸溶液，所述氢氟酸溶液的浓度范围为45：1～55：1，进行刻蚀的温度范围为20～30℃，刻蚀的时间范围为8～15秒。
5.根据权利要求1所述的提高半导体器件键合可靠性的方法，其特征在于：所述焊垫为铝焊垫。
6.根据权利要求5所述的提高半导体器件键合可靠性的方法，其特征在于：所述残留颗粒为AlF3。
7.根据权利要求1所述的提高半导体器件键合可靠性的方法，其特征在于：进行所述步骤2)之后还包括对所述半导体晶圆的清洗步骤。
CN201410045835.9A 2014-02-08 2014-02-08 一种提高半导体器件键合可靠性的方法 Active CN104835748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410045835.9A CN104835748B (zh) 2014-02-08 2014-02-08 一种提高半导体器件键合可靠性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410045835.9A CN104835748B (zh) 2014-02-08 2014-02-08 一种提高半导体器件键合可靠性的方法

Publications (2)

Publication Number Publication Date
CN104835748A CN104835748A (zh) 2015-08-12
CN104835748B true CN104835748B (zh) 2018-09-25

Family

ID=53813547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410045835.9A Active CN104835748B (zh) 2014-02-08 2014-02-08 一种提高半导体器件键合可靠性的方法

Country Status (1)

Country Link
CN (1) CN104835748B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110718453B (zh) * 2019-11-15 2021-08-20 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN114446887B (zh) * 2020-11-04 2024-10-18 长鑫存储技术有限公司 半导体结构制作方法及半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154603A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 半导体器件焊盘形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997678B1 (ko) * 2008-07-23 2010-12-02 주식회사 동부하이텍 씨모스 이미지 센서의 제조 방법
JP5909852B2 (ja) * 2011-02-23 2016-04-27 ソニー株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154603A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 半导体器件焊盘形成方法

Also Published As

Publication number Publication date
CN104835748A (zh) 2015-08-12

Similar Documents

Publication Publication Date Title
US11192340B2 (en) Device modified substrate article and methods for making
US20220139867A1 (en) Direct bonding methods and structures
US7833895B2 (en) TSVS having chemically exposed TSV tips for integrated circuit devices
Gao et al. Scaling package interconnects below 20µm pitch with hybrid bonding
TWI397957B (zh) 使用乾式蝕刻製程以有效率地圖案化凸塊下金屬化層之技術
US10543662B2 (en) Device modified substrate article and methods for making
KR20160070179A (ko) 캐리어 결합 방법, 및 반도체 및 인터포저 가공을 위한 물품
CN104485288B (zh) 一种超薄玻璃转接板的制作方法
CN110600388A (zh) 改善铝焊盘结晶缺陷的方法
CN101673692A (zh) 一种形成焊盘的两步刻蚀方法
CN104835748B (zh) 一种提高半导体器件键合可靠性的方法
CN103887276B (zh) 防止凸点侧向刻蚀的凸点结构及成型方法
CN104752233A (zh) 一种焊垫制备方法
CN105742229B (zh) 半导体结构的形成方法
Zhao et al. Wafer backside thinning process integrated with post-thinning clean and TSV exposure recess etch
TWI774645B (zh) Ｔｓｖ結構的平坦化裝置
CN105226049B (zh) 用于互连层结构的掩膜组件及互连层的制作方法
CN109346419B (zh) 半导体器件及其制造方法
CN108538735B (zh) 金属凸块装置及其制造方法
TWI838840B (zh) 晶圓後段製程的處理方法及晶圓級半導體結構
TWI606528B (zh) 半導體裝置的製作方法
CN105742183B (zh) 半导体结构的形成方法
US9293430B2 (en) Semiconductor chip and method of manufacturing the same
CN203941899U (zh) 一种半导体结构
CN104821279B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant