CN203941899U - 一种半导体结构 - Google Patents

一种半导体结构 Download PDF

Info

Publication number
CN203941899U
CN203941899U CN201420365626.8U CN201420365626U CN203941899U CN 203941899 U CN203941899 U CN 203941899U CN 201420365626 U CN201420365626 U CN 201420365626U CN 203941899 U CN203941899 U CN 203941899U
Authority
CN
China
Prior art keywords
aluminum pad
semiconductor structure
gold goal
salient point
utility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201420365626.8U
Other languages
English (en)
Inventor
殷原梓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201420365626.8U priority Critical patent/CN203941899U/zh
Application granted granted Critical
Publication of CN203941899U publication Critical patent/CN203941899U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型提供一种半导体结构，至少包括：衬底结构及形成于所述衬底结构表面的铝焊盘；所述铝焊盘表面键合有金球；所述铝焊盘表面设置有若干凸点，所述金球覆盖所述凸点。本实用新型的半导体结构中，凸点的存在可以增加金球与铝焊盘的接触面积，提高金球与铝焊盘之间的粘附力，同时，金球覆盖所述凸点，形成镶嵌结构，可以进一步增强金球与铝焊盘之间的结合力。本实用新型的半导体结构能够有效减少可靠性测试后金球脱离铝焊盘的几率，增加半导体结构的使用次数，降低生产成本。

Description

一种半导体结构
技术领域
本实用新型属于集成电路领域，涉及一种半导体结构。
背景技术
一般来说，集成电路在研制、生产和使用过程中失效不可避免，随着人们对产品质量和可靠性要求的不断提高，失效分析工作也显得越来越重要，通过芯片失效分析，可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配或设计与操作中的不当等问题。
失效分析的意义主要表现在以下几个方面：1)失效分析是确定芯片失效机理的必要手段；2)失效分析为有效的故障诊断提供了必要的信息；3)失效分析为设计工程师不断改进或者修复芯片的设计，使之与设计规范更加吻合提供必要的反馈信息；4)失效分析可以评估不同测试向量的有效性，为生产测试提供必要的补充，为验证测试流程优化提供必要的信息基础。
铝焊盘为晶圆与外界连接的互连界面，可通过在铝焊盘表面键合连线使得晶圆与外界形成金属连接，从而进行失效分析或可靠性测试。在现有技术中，铝焊盘的制作方法包括：采用物理气相沉积(PVD)工艺在整个晶圆表面形成铝薄膜层，采用光刻工艺和蚀刻工艺形成铝焊盘，然后对铝焊盘进行湿法清洗，进行退火处理。铝焊盘制作好后可以在其表面键合金球以连接金属线。
目前，很多产品在可靠性测试后会有金球脱离铝焊盘的情况发生，导致产品无法进行后续的测试。引起金球脱离铝焊盘的主要原因是金球与铝焊盘之间的连接比较脆弱。
因此，提供一种半导体结构以解决金球与铝焊盘连接不牢固的问题实属必要。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体结构，用于解决现有技术中金球与铝焊盘连接不牢固，容易脱落导致产品不能进行后续测试的问题。
为实现上述目的及其他相关目的，本实用新型提供一种半导体结构，至少包括：衬底结构及形成于所述衬底结构表面的铝焊盘；所述铝焊盘表面键合有金球；所述铝焊盘表面设置有若干凸点，所述金球覆盖所述凸点。
可选地，所述凸点为圆柱体、方柱体、圆台、棱台或椎体。
可选地，所述凸点顶端尺寸小于底端尺寸。
可选地，若干凸点在所述铝焊盘表面均匀排列，组成圆形、多边形或多角形。
可选地，所述铝焊盘周围的衬底结构表面形成有钝化层。
可选地，所述衬底结构中形成有金属互连结构，所述金属互连结构包括顶层金属，所述铝焊盘与所述顶层金属连接。
可选地，所述铝焊盘外周上端形成有一向外延伸的侧翼。
如上所述，本实用新型的半导体结构，具有以下有益效果：本实用新型的半导体结构中，铝焊盘表面设有若干凸点，键合的金球覆盖所述凸点，可以增加金球与铝焊盘的接触面积，提高金球与铝焊盘之间的粘附力，同时，金球覆盖所述凸点，形成镶嵌结构，可以进一步增强金球与铝焊盘之间的结合力。本实用新型的半导体结构能够有效减少可靠性测试后金球脱离铝焊盘的几率，增加半导体结构的使用次数，降低生产成本。
附图说明
图1显示为本实用新型的半导体结构的剖视示意图。
图2显示为若干凸点在铝焊盘表面均匀排列成方形的示意图。
图3显示为在衬底结构上形成第一钝化层的示意图。
图4显示为形成较厚铝层的示意图。
图5显示为刻蚀铝层形成若干凸点并恢复铝层正常厚度的示意图。
图6显示为进一步刻蚀铝层形成铝焊盘的示意图。
图7显示为覆盖第二钝化层的示意图。
图8显示为将第二钝化层开口露出铝焊盘的示意图。
图9显示为在铝焊盘表面键合金球的示意图。
元件标号说明
1   衬底结构
2   铝焊盘
201 凸点
202 侧翼
3   金球
4   钝化层
401 第一钝化层
402 第二钝化层
5   金属互连结构
501 顶层金属
6   铝层
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实用新型提供一种半导体结构，请参阅图1，显示为该结构的剖视图，至少包括：衬底结构1及形成于所述衬底结构1表面的铝焊盘2；所述铝焊盘2表面键合有金球3；所述铝焊盘2表面设置有若干凸点201，所述金球3覆盖所述凸点201。
具体的，所述衬底结构1可以为常规的半导体材料，如硅、锗、SOI等，其中可形成有各种有源器件。
所述凸点201的形状包括但不限于圆柱体、方柱体、圆台、棱台或椎体。作为示例，所述凸点201顶端尺寸小于底端尺寸，具有圆滑的表面，如图1所示。
具体的，若干凸点201在所述铝焊盘2表面均匀排列，组成圆形、多边形(如正方形、矩形、五边形、六边形等)、多角形(如三角形、五角形等)或其它图形。作为示例，若干凸点201在所述铝焊盘2表面均匀排列成矩形，如图2所示。需要指出的是，铝焊盘2在水平面上的投影并不限于图2所示的方形，也可以为圆形等其它形状。
所述凸点的存在，可以增加金球与铝焊盘的接触面积，提高金球与铝焊盘之间的粘附力，同时，金球覆盖所述凸点，形成镶嵌结构，可以进一步增强金球与铝焊盘之间的结合力，从而有效减少可靠性测试后金球脱离铝焊盘的几率，增加半导体结构的使用次数，降低生产成本。
具体的，所述铝焊盘2周围的衬底结构1表面形成有钝化层4。所述钝化层的材料包括但不限于二氧化硅、氮化硅等，其作用是保护半导体结构。
所述衬底结构1中可形成有金属互连结构5，所述金属互连结构5包括顶层金属501，所述铝焊盘2与所述顶层金属501连接，从而使得衬底结构1中的器件可以与外界互连。所述金属互连结构5的顶层金属501下方还可以有若干层间金属层，各金属层之间通过导电柱连接，所述金属互连结构5周围为层间介质层。
具体的，所述铝焊盘2外周上端形成有一向外延伸的侧翼202，其可作为后续封装的键合点。
本实用新型的半导体结构的制作方法如下：
请参阅图3，首先提供衬底结构1，在所述衬底结构1表面通过化学气相沉积等常规沉积方法形成第一钝化层401，并在所述第一钝化层401中形成若干开口，以露出金属互连结构5。所述第一钝化层401包括但不限于二氧化硅、氮化硅等材料。
请参阅图4，接着通过溅射、蒸发等物理气相沉积方法形成一铝层6，所述铝层6的厚度大于正常的铝焊垫的厚度。需要指出的是，此处所述正常的铝焊垫厚度是指在现有常规工艺中沉积用于形成铝焊垫的铝层的厚度，本实用新型中，所述铝层6的厚度大于或等于正常铝焊垫与所述凸点201的厚度之和，使得所述凸点201与所述铝焊垫的其余部分同时形成，保证所述凸点201与所述铝焊垫2表面的良好结合力。
请参阅图5，然后对所述铝层6进行第一次光刻，形成凸点图形，并进行第一次刻蚀，在所述铝层6上部形成若干凸点201。
具体的，采用干法刻蚀等常规刻蚀方法对所述铝层6进行刻蚀，形成所述凸点201，与此同时，在刻蚀过程中，将所述铝层6的厚度恢复至正常铝焊垫厚度。
请参阅图6，对所述铝层6进行第二次光刻，定义铝焊盘的图形，并进行第二次刻蚀，形成若干铝焊盘2，所述铝焊盘表面形成有若干凸点201，所述铝焊盘2外周上端形成有一向外延伸的侧翼202。
请参阅图7，通过化学气相沉积等方法在所述第一钝化层401表面沉积一层第二钝化层402，所述第二钝化层402包括但不限于二氧化硅、氮化硅等材料。所述第二钝化层402覆盖所述铝焊盘2.
请参阅图8，在所述第二钝化层402中形成若干开口，以露出所述铝焊盘2表面。
请参阅图9，在所述铝焊盘2表面键合金球3，所述金球3覆盖所述凸点201，形成镶嵌结构，且增加金球3与铝焊盘2之间的接触面积，形成牢固的接触。
综上所述，本实用新型的半导体结构中，铝焊盘表面设有若干凸点，键合的金球覆盖所述凸点，可以增加金球与铝焊盘的接触面积，提高金球与铝焊盘之间的粘附力，同时，金球覆盖所述凸点，形成镶嵌结构，可以进一步增强金球与铝焊盘之间的结合力。本实用新型的半导体结构能够有效减少可靠性测试后金球脱离铝焊盘的几率，增加半导体结构的使用次数，降低生产成本。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (7)

1.一种半导体结构，至少包括：衬底结构及形成于所述衬底结构表面的铝焊盘；所述铝焊盘表面键合有金球；其特征在于：所述铝焊盘表面设置有若干凸点，所述金球覆盖所述凸点。
2.根据权利要求1所述的半导体结构，其特征在于：所述凸点为圆柱体、方柱体、圆台、棱台或椎体。
3.根据权利要求1所述的半导体结构，其特征在于：所述凸点顶端尺寸小于底端尺寸。
4.根据权利要求1所述的半导体结构，其特征在于：若干凸点在所述铝焊盘表面均匀排列，组成圆形、多边形或多角形。
5.根据权利要求1所述的半导体结构，其特征在于：所述铝焊盘周围的衬底结构表面形成有钝化层。
6.根据权利要求1所述的半导体结构，其特征在于：所述衬底结构中形成有金属互连结构，所述金属互连结构包括顶层金属，所述铝焊盘与所述顶层金属连接。
7.根据权利要求1所述的半导体结构，其特征在于：所述铝焊盘外周上端形成有一向外延伸的侧翼。
CN201420365626.8U 2014-07-03 2014-07-03 一种半导体结构 Expired - Fee Related CN203941899U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420365626.8U CN203941899U (zh) 2014-07-03 2014-07-03 一种半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420365626.8U CN203941899U (zh) 2014-07-03 2014-07-03 一种半导体结构

Publications (1)

Publication Number Publication Date
CN203941899U true CN203941899U (zh) 2014-11-12

Family

ID=51861195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420365626.8U Expired - Fee Related CN203941899U (zh) 2014-07-03 2014-07-03 一种半导体结构

Country Status (1)

Country Link
CN (1) CN203941899U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233140A (zh) * 2018-03-05 2019-09-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法和工作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233140A (zh) * 2018-03-05 2019-09-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法和工作方法

Similar Documents

Publication Publication Date Title
CN102208409B (zh) 集成电路结构
TWI579995B (zh) 晶片封裝體及其製造方法
US9006030B1 (en) Warpage management for fan-out mold packaged integrated circuit
WO2017024847A1 (zh) 晶圆级芯片封装方法
CN105448755B (zh) 一种铜柱凸点的封装方法及封装结构
CN104795338A (zh) 背照式影像芯片的晶圆级低成本封装工艺和结构
US20150069605A1 (en) Semiconductor device and fabrication method thereof and semiconductor structure
WO2019127337A1 (zh) 一种半导体芯片的封装结构及其封装方法
CN105448748A (zh) 一种半导体器件及其制备方法、电子装置
CN105097746A (zh) 基于纳米孪晶铜的凸点下金属层及制备方法
CN103928410B (zh) 封装结构及其制作方法
CN103500716A (zh) 一种芯片键合对准方法
CN203941899U (zh) 一种半导体结构
US20150380370A1 (en) Method for etching semiconductor structures and etching composition for use in such a method
CN105990295A (zh) 一种焊盘结构及其制造方法
US9373609B2 (en) Bump package and methods of formation thereof
CN105374697A (zh) 一种形成器件正面金属图形的方法
CN103413770A (zh) 凸点的制造方法
CN103456684A (zh) Tsv背部连接端的制造方法
CN104934291A (zh) 一种处理异常晶片的方法
US9984986B1 (en) Semiconductor device and method of manufacturing the same
CN203733778U (zh) 一种嵌入式焊垫结构
CN104752233A (zh) 一种焊垫制备方法
CN211088241U (zh) 提高底部金属与焊垫辨识度的半导体结构
CN103165543A (zh) 半导体元件及其制造方法与封装构造

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141112

Termination date: 20190703

CF01 Termination of patent right due to non-payment of annual fee