CN103000482B - 蚀刻方法和装置 - Google Patents

蚀刻方法和装置 Download PDF

Info

Publication number
CN103000482B
CN103000482B CN201210035774.9A CN201210035774A CN103000482B CN 103000482 B CN103000482 B CN 103000482B CN 201210035774 A CN201210035774 A CN 201210035774A CN 103000482 B CN103000482 B CN 103000482B
Authority
CN
China
Prior art keywords
bias
direct current
plasma chamber
plasma
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210035774.9A
Other languages
English (en)
Other versions
CN103000482A (zh
Inventor
陈世宏
陈建安
萧颖
张郢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103000482A publication Critical patent/CN103000482A/zh
Application granted granted Critical
Publication of CN103000482B publication Critical patent/CN103000482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明公开的一种蚀刻方法包括：用等离子体腔室的第一直流偏压蚀刻氧化物层，用等离子体腔室的第二直流偏压去除光刻胶层，以及用等离子体腔室的第三直流偏压蚀刻穿过衬膜。为了减少在等离子体腔室壁上的铜沉积，将第三直流偏压设置成小于第一直流偏压和第二直流偏压。本发明还公开了蚀刻方法和装置。

Description

蚀刻方法和装置
技术领域
本发明涉及半导体领域，更具体地，涉及蚀刻方法和装置。
背景技术
自发明集成电路以来，由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度方面的改进，半导体产业已经历了快速增长。集成密度的这种改进源于半导体工艺节点的缩小(例如，向20nm及其以下的节点缩小工艺节点)。随着微型化需求的持续，工艺节点的进一步缩小可能增加制造集成电路的复杂度。
随着半导体技术的发展，半导体制造工艺已变得更复杂，并因此需要复杂的设备和固定装置。在半导体工艺中，集成电路制造在半导体晶圆上。在通过切割半导体晶圆分离出多个集成电路之前，半导体晶圆要经过许多加工步骤。这些加工步骤可以包括光刻、蚀刻、掺杂和沉积不同材料。
蚀刻是一种能够从晶圆去除一层或多层的加工步骤。有两种蚀刻类型：湿法蚀刻和干法蚀刻。湿法蚀刻是使用液态化学物品来去除晶圆顶部上的材料的蚀刻工艺。另一方面，干法蚀刻是使用等离子体和/或反应性气体从晶圆去除材料的蚀刻工艺。一般来说，在蚀刻工艺完成之前半导体晶圆可能经过许多蚀刻步骤。这些蚀刻步骤包括氮化物蚀刻、多晶硅蚀刻、间隔件蚀刻、接触件蚀刻、通孔蚀刻、金属蚀刻和类似蚀刻。
等离子体是离子化的气体，其产生离子。离子轰击的强度主要是由等离子体腔室的直流偏压决定的。直流偏压与用于向等离子体腔室提供电能的射频(RF)电源的幅度约成比例。在干法蚀刻工艺中，为了控制蚀刻速率，例如降低等离子体腔室的蚀刻速率，降低RF电源的幅度，以使等离子体腔室的直流偏压也降低。结果，离子轰击能量也降低了。离子轰击能量的这种降低将降低置于等离子体腔室中的晶圆的蚀刻速率。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种方法，包括：
在等离子体工具中蚀刻氧化物层，所述等离子体工具具有射频电源，所述射频电源被配置成产生等离子体腔室的第一直流偏压；
在所述等离子体工具中去除光刻胶层并且所述射频电源被配置成产生所述等离子体腔室的第二直流偏压；以及
在所述等离子体工具中蚀刻穿过衬膜并且所述射频电源配置成产生所述等离子体腔室的第三直流偏压。
在一可选实施方式中，所述方法进一步包括：配置所述等离子体腔室的所述第一直流偏压和所述等离子体腔室的所述第三直流偏压，使得所述等离子体腔室的所述第三直流偏压小于所述等离子体腔室的所述第一直流偏压。
在一可选实施方式中，所述方法进一步包括：配置所述等离子体腔室的所述第二直流偏压和所述等离子体腔室的所述第三直流偏压，使得所述等离子体腔室的所述第三直流偏压小于所述等离子体腔室的所述第二直流偏压。
在一可选实施方式中，所述方法进一步包括：形成铜层；在所述铜层上形成所述衬膜；在所述衬膜上形成所述氧化物层；以及在所述氧化物层上形成所述光刻胶层。
在一可选实施方式中，所述方法进一步包括：在蚀刻穿过所述衬膜的步骤期间降低所述等离子体腔室的压力水平。
在一可选实施方式中，所述方法进一步包括：逐出在所述等离子体腔室壁上沉积的铜粒子；以及使用真空泵从所述等离子体腔室去除所述铜粒子。
在一可选实施方式中，所述方法进一步包括：采用降低的直流偏压的等离子体蚀刻工艺减少从铜层溅射出的铜原子。
根据本发明的另一个方面，提供了一种装置，包括：
气体进口，连接至等离子体腔室；
所述等离子体腔室包括：卡盘，被配置成是第一电极；以及壁，被配置成是第二电极；出口，连接至所述等离子体腔室；以及射频电源，连接至所述等离子体腔室，其中，所述射频电源被配置成：
产生用于氧化物层蚀刻工艺的所述等离子体腔室的第一直流偏压；
产生用于光刻胶层去除工艺的所述等离子体腔室的第二直流偏压；
以及，产生用于衬膜蚀刻工艺的所述等离子体腔室的第三直流偏压。
在一可选实施方式中，所述射频电源包括：高频射频电源；以及，低频射频电源，被配置成：产生用于所述氧化物层蚀刻工艺的所述等离子体腔室的所述第一直流偏压；产生用于所述光刻胶层去除工艺的所述等离子体腔室的所述第二直流偏压；以及产生用于所述衬膜蚀刻工艺的所述等离子体腔室的所述第三直流偏压。
在一可选实施方式中，对所述第一直流偏压、所述第二直流偏压和所述第三直流偏压进行配置使得：所述等离子体腔室的所述第三直流偏压小于所述等离子体腔室的所述第一直流偏压；以及所述等离子体腔室的所述第三直流偏压小于所述等离子体腔室的所述第二直流偏压。
在一可选实施方式中，所述射频电源被连接至所述卡盘。
在一可选实施方式中，所述等离子体腔室的所述壁接地。
在一可选实施方式中，所述等离子体腔室的所述第三直流偏压与所述等离子体腔室的第一直流偏压相比降低了80％。
在一可选实施方式中，所述等离子体腔室的所述第三直流偏压与所述等离子体腔室的第二直流偏压相比降低了80％。
根据本发明的又一个方面，提供了一种方法，包括：
形成铜层；
在所述铜层上形成衬膜；
在所述衬膜上形成氧化物层；
在所述氧化物层上形成光刻胶层；
采用在等离子体腔室中通过第一等离子体直流偏压进行的第一等离子体蚀刻工艺去除所述氧化物层；
采用在所述等离子体腔室中通过第二等离子体直流偏压进行的等离子体灰化工艺去除所述光刻胶层；以及
采用在所述等离子体腔室中通过第三等离子体直流偏压进行的第二等离子体蚀刻工艺蚀刻穿过所述衬膜。
在一可选实施方式中，所述方法进一步包括：配置所述第一等离子体直流偏压和所述第三等离子体直流偏压，使得所述第一等离子体直流偏压大于所述第三等离子体直流偏压。
在一可选实施方式中，所述方法进一步包括：配置所述第二等离子体直流偏压和所述第三等离子体直流偏压，使得所述第二等离子体直流偏压大于所述第三等离子体直流偏压。
在一可选实施方式中，所述方法进一步包括：使所述第三等离子体直流偏压与所述第一等离子体直流偏压相比降低80％。
在一可选实施方式中，所述方法进一步包括：使用真空泵从所述等离子体腔室去除钝化蚀刻副产物。
在一可选实施方式中，所述方法进一步包括：从所述等离子体腔室的壁去除铜粒子；以及从所述等离子体腔室的所述壁去除铜化合物。
附图说明
为了更完整地理解本发明及其优点，现将结合附图进行的以下描述作为参考，其中：
图1示出了根据一实施例的等离子体腔室的示意性结构；
图2示出了根据一实施例的包括铜层的层堆叠件的剖面图；
图3示出了根据一实施例的氧化物层蚀刻工艺后的层堆叠件；
图4示出了采用等离子体灰化工艺进行光刻胶层剥离工艺后的层堆叠件；
图5示出了根据一实施例的衬膜开口工艺后的层堆叠件；
图6示出了在基于传统技术的等离子体腔室和使用上面描述的铜自清洗工艺的等离子体腔室之间的氧化物层蚀刻时间差异；以及
图7示出了在基于传统技术的等离子体腔室和使用上面描述的铜自清洗工艺的等离子体腔室之间的氧化物层蚀刻速率差异。
除非另有说明，不同附图中的相应标号和符号通常指相应部件。附图绘制为清楚地示出各个实施例的相关方面并不必须按比例绘制。
具体实施方式
在下面详细讨论本发明优选实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是制造和使用本发明的示例性具体方式，而不用于限制本发明的范围。
本发明将参考具体环境中的优选实施例，即钝化蚀刻工艺中的铜自清洗机制来描述。然而，本发明也可以适用于各种蚀刻工艺。
首先参考图1，示出了根据一实施例的等离子体腔室的示意性结构。如图1中所示，在等离子体腔室100的卡盘(chuck)102上放置晶圆104。根据一实施例，等离子体腔室100可以采用被称为反应性离子蚀刻(RIE)的蚀刻机制。如RIE所要求的，从进口116供应各种气体。通过离子化工艺，在等离子体腔室110中产生包含多种离子的等离子体110。
等离子体腔室100包括两个电极。如图1中所示，等离子体腔室100的壁用作第一电极，将其接地。等离子体腔室100的卡盘102用作第二电极，通过射频(RF)电源114为卡盘提供电能。第一电极和第二电极形成电场，通过该电场加速等离子体110的离子。在蚀刻工艺期间，加速离子碰撞晶圆104的表面。结果，在晶圆104的未受到保护的表面上的原子被逐出，从而去除一部分晶圆104。
应当注意到，虽然图1示出了单个RF电源114，RF电源114可以包括两个单独的RF源，即高频RF源和低频RF源。高频RF源(未示出)用于解离气体以便产生等离子体110。另一方面，低频RF源(未示出)主要用于加速等离子体110的离子以使可将等离子体110的离子轰击能量调节至适于蚀刻工艺(用于不同半导体层的)的水平。
当等离子体密度是固定的时候，蚀刻速率与离子轰击能量的强度大约成比例。如图1中所示，RF电源114电感耦合至等离子体腔室100的等离子体110。如上所述，低频RF电源用于调节离子轰击能量的强度。为了调节蚀刻速率，可以相应地调节低频RF电源的幅度。作为对低频RF电源的幅度变化的响应，等离子体110的直流偏压也发生变化。等离子体110的直流偏压增加可以使等离子体110的离子轰击能量增加。另一方面，等离子体110的直流偏压降低可以使等离子体110的离子轰击能量降低。
等离子体腔室100进一步包括多个出口，如出口126。在蚀刻工艺中可能产生大量的副产物。此外，在腐蚀晶圆104的铜层期间，可以产生一些Cu、CuFx或CuOx粒子。由真空泵(未示出)通过出口126可以连续地移走这些副产物。
图2示出了根据一实施例的包括铜层的层堆叠件的剖面图。层堆叠件200可以包括4层。根据一实施例，铜层202可以用作集成电路的铜互连件。为了防止铜层202被等离子体损伤，在铜层202的顶部上形成衬膜204。例如，衬膜204的厚度处于约300埃至约3000埃的范围内。衬膜204可以由氮化硅、氮氧化硅或类似化合物形成。根据一实施例，采用化学汽相沉积(CVD)工艺在铜层202上沉积衬膜204。衬膜204可以具有小于1μm的厚度。
图2进一步示出了形成在衬膜204顶部上的氧化物层206。氧化物层206由材料如二氧化硅形成。根据一实施例，氧化物层206具有小于5μm的厚度。可选地，氧化物层206的厚度处于约5000埃至约12000埃的范围内。首先在氧化物层206的顶部上形成光刻胶层208。随后，采用光刻工艺加工光刻胶层208以形成开口的图案。根据一实施例，光刻胶层208具有小于10μm的厚度。如图2中所示，在光刻工艺之后光刻胶层208的一部分被剥离。光刻胶层208的剩余部分形成掩模以便于进行随后的蚀刻工艺。
图3示出了氧化物层蚀刻工艺后的层堆叠件。根据一实施例，使用RIE工艺去除氧化物层206的未受保护的部分。根据一实施例，RIE工艺中的气体包括CF4、CHF3、CH2F2、C4F8、Ar、O2、N2和/或类似气体。RIE工艺的压力处于约30mTorr至约200mTorr的范围内。RIE工艺的温度处于约5度至约50度的范围内。
RIE工艺的等离子体可以逐出氧化物层206的未受保护部分上的原子。同时，RIE工艺的等离子体可以逐出在等离子体腔室100(未示出)的壁上沉积的铜或铜化合物。由真空泵(未示出)通过图1中示出的出口126将逐出的铜或铜化合物从等离子体腔室去除。根据一实施例，在该RIE工艺中增加等离子体的直流偏压，以便成比例地增加离子轰击能量。结果，可以去除通过先前的铜层202的蚀刻工艺沉积在等离子体腔室100的壁上的铜或铜化合物。铜层202的蚀刻工艺将参考图5进行更详细的讨论。
图4示出了采用等离子体灰化工艺进行光刻胶层剥离工艺后的层堆叠件。根据一实施例，供应各种气体如O2、N2、CF4和类似气体以产生使用等离子体110(未示出但在图1中示出)的反应性种类物。等离子体灰化工艺的压力处于约0.1至2Torr的范围内。等离子体灰化工艺的温度处于约5度至约90度的范围内。反应性种类物与光刻胶层208相互作用以形成灰分，将灰分从层堆叠件剥离。进一步地，可以使用各种真空泵(未示出)来从等离子体腔室100去除灰分。与参考图3所述的氧化物层蚀刻工艺相似，在该等离子体灰化工艺中增加等离子体110的直流偏压以便离子轰击能量成比例地增加。结果，可以逐出形成在等离子体腔室100壁上的剩余的铜或铜化合物，使得能实现自清洗工艺。在上面参考图3和图4所述的蚀刻工艺期间增加等离子体110的直流偏压的一个有利特征是离子轰击能量的增加有助于阻止铜在等离子体腔室100的壁上积聚。而且，自清洗工艺可以改进等离子体腔室的稳定性以使单个等离子体腔室(例如，等离子体腔室100)可以满足钝化蚀刻工艺的三个不同步骤。
图5示出了根据一实施例的衬膜开口工艺后的层堆叠件。根据一实施例，衬膜开口工艺的气体包括CF4、CHF3、C4F8、Ar、O2、N2和/或类似气体。衬膜开口工艺的压力处于约30mTorr至约200mTorr的范围内。衬膜开口工艺的温度处于约5度至50度的范围内。在衬膜开口工艺期间，可以使用等离子体110来蚀刻穿过衬膜204。结果，铜层202暴露于空气。为了完全去除衬膜204的未受保护部分，等离子体110可以接触铜层202的表面。因此，可以将多个铜原子从铜层202的表面逐出并溅射出。溅射出的铜原子可以沉积在等离子体腔室100的壁上。根据一实施例，为了减少从铜层202的表面逐出的铜原子的数量，与图3和图4中所示的等离子体蚀刻步骤中使用的等离子体的直流偏压相比，等离子体的直流偏压降低了大约80％。在衬膜开口工艺期间降低等离子体的直流偏压以及离子轰击能量的有利特征是离子轰击能量降低有助于阻止铜原子从铜层202的表面被逐出。结果，在对置于等离子体腔室100中的后续晶圆进行钝化蚀刻工艺的前两个步骤中，采用增大的直流偏压，可以用最小努力来实现等离子体腔室壁的自清洗工艺。应注意到，在先前的实例中选择使用降低的直流偏压仅是为了示范的目的，而不旨在限制各个实施例。本领域技术人员将认识到，改变等离子体腔室的直流偏压仅仅是降低离子轰击能量的一种方式，也可以使用其他实施例和可选实施例(如增加等离子体腔室100的压力来降低离子轰击能量)。
图6示出了基于传统技术的等离子体腔室和使用上面所述的铜自清洗工艺的等离子体腔室之间的氧化物层蚀刻时间差异。图6的横轴表示等离子体腔室的不同运行。图6的纵轴表示氧化物层206的总蚀刻时间。曲线604示出了采用传统技术的等离子体腔室的不同运行中的氧化物层206的蚀刻时间。曲线604上的正方形在横轴表示等离子体腔室的相应晶圆运行以及在纵轴表示氧化物层206的相应蚀刻时间。相比而言，曲线602示出了采用铜自清洗技术的等离子体腔室的不同运行中的氧化物层206的蚀刻时间。
如图6中所示，在等离子体腔室的第一次运行中，曲线602和604都表示了相同的氧化物层蚀刻时间。根据一实施例，第一次运行的氧化物层蚀刻时间是约50秒，如点600所示。本领域普通技术人员将认识到：在这两条曲线之间可能没有显著差异，因为这两条曲线都是基于洁净的等离子体腔室。然而，第二次运行和随后的运行表明铜自清洗技术有助于稳定氧化物层蚀刻时间。更具体而言，曲线602表明在不同运行期间氧化物层蚀刻时间变化小于5％。相比而言，曲线604表明在等离子体腔室壁上的铜沉积可以加速氧化物层蚀刻速率。结果，第二次运行和随后运行的氧化物层蚀刻时间减少到约35。所述实施例的有利特征是铜自清洗工艺有助于稳定氧化物层的蚀刻速率，以便可以达到更好的蚀刻表面均匀性。所述实施例的另一个有利特征是氧化物层蚀刻速率可以用作铜积聚指数来控制铜自清洗工艺的直流偏压。
图7示出了基于传统技术的等离子体腔室和使用上面所述的铜自清洗工艺的等离子体腔室之间的氧化物层蚀刻速率差异。图7的横轴表示等离子体腔室的不同运行。图7的纵轴表示氧化物层蚀刻速率。曲线704示出了采用传统技术的等离子体腔室的不同运行中的氧化物层206的蚀刻速率。相比而言，曲线702示出了采用铜自清洗技术的等离子体腔室的不同运行中的氧化物层206的蚀刻速率。
与图6中所示出的相似，在等离子体腔室的第一次运行中，在基于不同技术的两个等离子体腔室之间可能没有差异。然而，第二次运行和随后的运行表明铜自清洗技术有助于达到稳定的氧化物层蚀刻速率。更具体而言，曲线702表明氧化物层蚀刻速率保持在约100％，其表示正常的氧化物层蚀刻速率。相比而言，曲线704表明在等离子体腔室壁上的铜沉积可以加速氧化物层蚀刻速率。结果，氧化物层蚀刻速率可以增加约35％。总而言之，通过使用铜自清洗机制，等离子体腔室可以用于钝化蚀刻工艺的不同步骤中。而且，自清洗技术可以有助于改进氧化物层蚀刻速率以及各个蚀刻步骤期间的表面均匀性。
尽管已经详细地描述了本发明实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的精神和范围的情况下，在其中进行各种改变、替换和更改。
而且，本申请的范围预期并不仅限于说明书中所描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明的公开内容将很容易地理解，根据本发明可以应用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (15)

1.一种蚀刻方法，包括：
在等离子体工具中蚀刻氧化物层，所述等离子体工具具有射频电源，所述射频电源被配置成产生等离子体腔室的第一直流偏压；
在执行完成所述蚀刻氧化物层步骤后，在所述等离子体工具中去除光刻胶层并且所述射频电源被配置成产生所述等离子体腔室的第二直流偏压；以及
在执行完成所述去除光刻胶层步骤后，在所述等离子体工具中蚀刻穿过衬膜并且所述射频电源配置成产生所述等离子体腔室的第三直流偏压；
配置所述等离子体腔室的所述第一直流偏压和所述等离子体腔室的所述第三直流偏压，使得所述等离子体腔室的所述第三直流偏压小于所述等离子体腔室的所述第一直流偏压；
配置所述等离子体腔室的所述第二直流偏压和所述等离子体腔室的所述第三直流偏压，使得所述等离子体腔室的所述第三直流偏压小于所述等离子体腔室的所述第二直流偏压。
2.根据权利要求1所述的蚀刻方法，进一步包括：
形成铜层；
在所述铜层上形成所述衬膜；
在所述衬膜上形成所述氧化物层；以及
在所述氧化物层上形成所述光刻胶层。
3.根据权利要求2所述的蚀刻方法，进一步包括：
在蚀刻穿过所述衬膜的步骤期间降低所述等离子体腔室的压力水平。
4.根据权利要求1所述的蚀刻方法，进一步包括：
逐出在所述等离子体腔室壁上沉积的铜粒子；以及
使用真空泵从所述等离子体腔室去除所述铜粒子。
5.根据权利要求1所述的蚀刻方法，进一步包括：
采用降低的直流偏压的等离子体蚀刻工艺减少从铜层溅射出的铜原子。
6.一种蚀刻装置，包括：
气体进口，连接至等离子体腔室；
所述等离子体腔室包括：
卡盘，被配置成是第一电极；以及
壁，被配置成是第二电极；
出口，连接至所述等离子体腔室；以及
射频电源，连接至所述等离子体腔室，其中，所述射频电源被配置成：
产生用于氧化物层蚀刻工艺的所述等离子体腔室的第一直流偏压；
产生用于在所述氧化物层蚀刻工艺之后的光刻胶层去除工艺的所述等离子体腔室的第二直流偏压；以及
产生用于在所述光刻胶层去除工艺之后的衬膜蚀刻工艺的所述等离子体腔室的第三直流偏压；
其中，对所述第一直流偏压、所述第二直流偏压和所述第三直流偏压进行配置使得：
所述等离子体腔室的所述第三直流偏压小于所述等离子体腔室的所述第一直流偏压；以及
所述等离子体腔室的所述第三直流偏压小于所述等离子体腔室的所述第二直流偏压。
7.根据权利要求6所述的蚀刻装置，其中，所述射频电源包括：
高频射频电源；以及，
低频射频电源，被配置成：
产生用于所述氧化物层蚀刻工艺的所述等离子体腔室的所述第一直流偏压；
产生用于所述光刻胶层去除工艺的所述等离子体腔室的所述第二直流偏压；以及
产生用于所述衬膜蚀刻工艺的所述等离子体腔室的所述第三直流偏压。
8.根据权利要求6所述的蚀刻装置，其中，所述射频电源被连接至所述卡盘。
9.根据权利要求6所述的蚀刻装置，其中，所述等离子体腔室的所述壁接地。
10.根据权利要求6所述的蚀刻装置，其中，所述等离子体腔室的所述第三直流偏压与所述等离子体腔室的第一直流偏压相比降低了80％。
11.根据权利要求6所述的蚀刻装置，其中，所述等离子体腔室的所述第三直流偏压与所述等离子体腔室的第二直流偏压相比降低了80％。
12.一种蚀刻方法，包括：
形成铜层；
在所述铜层上形成衬膜；
在所述衬膜上形成氧化物层；
在所述氧化物层上形成光刻胶层；
采用在等离子体腔室中通过第一等离子体直流偏压进行的第一等离子体蚀刻工艺去除所述氧化物层；
在去除所述氧化物层之后，采用在所述等离子体腔室中通过第二等离子体直流偏压进行的等离子体灰化工艺去除所述光刻胶层；以及
在去除所述光刻胶层之后，采用在所述等离子体腔室中通过第三等离子体直流偏压进行的第二等离子体蚀刻工艺蚀刻穿过所述衬膜；
配置所述第一等离子体直流偏压和所述第三等离子体直流偏压，使得所述第一等离子体直流偏压大于所述第三等离子体直流偏压；
配置所述第二等离子体直流偏压和所述第三等离子体直流偏压，使得所述第二等离子体直流偏压大于所述第三等离子体直流偏压。
13.根据权利要求12所述的蚀刻方法，进一步包括：
使所述第三等离子体直流偏压与所述第一等离子体直流偏压相比降低80％。
14.根据权利要求12所述的蚀刻方法，进一步包括：
使用真空泵从所述等离子体腔室去除钝化蚀刻副产物。
15.根据权利要求12所述的蚀刻方法，进一步包括：
从所述等离子体腔室的壁去除铜粒子；以及
从所述等离子体腔室的所述壁去除铜化合物。
CN201210035774.9A 2011-09-16 2012-02-16 蚀刻方法和装置 Active CN103000482B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/234,975 US9252023B2 (en) 2011-09-16 2011-09-16 Etching method and apparatus
US13/234,975 2011-09-16

Publications (2)

Publication Number Publication Date
CN103000482A CN103000482A (zh) 2013-03-27
CN103000482B true CN103000482B (zh) 2016-01-20

Family

ID=47881050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210035774.9A Active CN103000482B (zh) 2011-09-16 2012-02-16 蚀刻方法和装置

Country Status (4)

Country Link
US (1) US9252023B2 (zh)
KR (1) KR101366429B1 (zh)
CN (1) CN103000482B (zh)
TW (1) TWI483309B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104925739B (zh) * 2014-03-17 2017-07-04 北京北方微电子基地设备工艺研究中心有限责任公司 二氧化硅的刻蚀方法
KR102222902B1 (ko) 2014-05-12 2021-03-05 삼성전자주식회사 플라즈마 장비 및 이를 이용한 반도체 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451446B (en) * 2000-08-11 2001-08-21 United Microelectronics Corp Method for removing photoresist to prevent oxidation of copper wires
CN101421056A (zh) * 2004-03-16 2009-04-29 兰姆研究有限公司 自清洁干式蚀刻用的系统、方法与设备
KR20090102255A (ko) * 2008-03-25 2009-09-30 (주)타이닉스 플라즈마 에칭장치 및 이에 적용되는 플라즈마 에칭방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387287B1 (en) 1998-03-27 2002-05-14 Applied Materials, Inc. Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
US6380096B2 (en) 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6849193B2 (en) * 1999-03-25 2005-02-01 Hoiman Hung Highly selective process for etching oxide over nitride using hexafluorobutadiene
US6861362B2 (en) * 2001-06-29 2005-03-01 Lam Research Corporation Self-aligned contact process implementing bias compensation etch endpoint detection and methods for implementing the same
US20030170978A1 (en) * 2002-03-05 2003-09-11 Shyh-Dar Lee Method of fabricating a dual damascene structure on a semiconductor substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451446B (en) * 2000-08-11 2001-08-21 United Microelectronics Corp Method for removing photoresist to prevent oxidation of copper wires
CN101421056A (zh) * 2004-03-16 2009-04-29 兰姆研究有限公司 自清洁干式蚀刻用的系统、方法与设备
KR20090102255A (ko) * 2008-03-25 2009-09-30 (주)타이닉스 플라즈마 에칭장치 및 이에 적용되는 플라즈마 에칭방법

Also Published As

Publication number Publication date
TWI483309B (zh) 2015-05-01
CN103000482A (zh) 2013-03-27
KR20130030185A (ko) 2013-03-26
KR101366429B1 (ko) 2014-02-24
US9252023B2 (en) 2016-02-02
US20130072013A1 (en) 2013-03-21
TW201314765A (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
CN103258729B (zh) 硅结构的制造和带有形貌控制的深硅蚀刻
KR102023784B1 (ko) 질화규소막 에칭 방법
KR101742324B1 (ko) 반도체 장치의 제조 방법 및 플라즈마 에칭 장치
KR102513051B1 (ko) 에칭 방법
TW201403704A (zh) 半導體結構的形成方法
TWI716378B (zh) 蝕刻方法
KR102429615B1 (ko) 에칭 방법
US9805945B2 (en) Etching method
WO2014034396A1 (ja) プラズマ処理方法、及びプラズマ処理装置
US20200273711A1 (en) Plasma etch processes
KR102458996B1 (ko) 에칭 방법
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
CN109219866A (zh) 蚀刻方法
CN103000482B (zh) 蚀刻方法和装置
CN105810581A (zh) 蚀刻方法
CN105810579A (zh) 蚀刻方法
JP5052313B2 (ja) 半導体装置の製造方法
US7615164B2 (en) Plasma etching methods and contact opening forming methods
CN112437973A (zh) 等离子处理方法
JP2006148179A (ja) 反応性イオンエッチング装置
JP2004165420A (ja) 半導体装置の製造方法
JP2009088389A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant