CN104952827A - 一种焊盘结构及其制备方法 - Google Patents

一种焊盘结构及其制备方法 Download PDF

Info

Publication number
CN104952827A
CN104952827A CN201410117627.5A CN201410117627A CN104952827A CN 104952827 A CN104952827 A CN 104952827A CN 201410117627 A CN201410117627 A CN 201410117627A CN 104952827 A CN104952827 A CN 104952827A
Authority
CN
China
Prior art keywords
layer
pad
metal
described metal
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410117627.5A
Other languages
English (en)
Inventor
张贺丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410117627.5A priority Critical patent/CN104952827A/zh
Publication of CN104952827A publication Critical patent/CN104952827A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种焊盘结构及其制备方法，所述焊盘结构，包括：隔离材料层；金属焊盘，位于所述隔离材料层上方；顶部金属层，嵌于所述隔离材料层中，其中，所述顶部金属层通过金属连接线与所述金属焊盘相连接；钉垫，位于所述金属焊盘的下方，其与所述金属焊盘紧密连接，并与所述顶部金属层彼此隔离地镶嵌于所述隔离材料层中。本发明中为了解决现有技术中存在的问题，提供了一种新的焊盘结构，在所述焊盘结构通过在金属焊盘的下方设置钉垫，所述钉垫与所述金属焊盘连接为一体，并且紧密的镶嵌与金属焊盘下方的钝化层中，增加所述金属焊盘的接合力，以避免所述金属焊盘的脱落。

Description

一种焊盘结构及其制备方法
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种焊盘结构及其制备方法。
背景技术
随着半导体制造技术不断进步、半导体器件尺寸不断缩小，使集成电路装置尺寸的不断缩小。在后段制程（The back end of line,BEOL）中焊接线接合技术是一种广泛使用的方法，用于将具有电路的半导体管芯连接到原件封装上的引脚，实现I/O（in/out）连接，其中所述线接合焊盘（wire bond pads）的尺寸以及所述引线的设置和布局决定了集成电路装置的最终尺寸。
金属引线材料以及金属引线接合过程由于良好的机械性能、导电性能以及相对于贵金属金更加便宜的价格，而被广泛用于集成电路封装领域中进行高端集成电路的包装。选用金属引线后，在封装过程中需要更大的功率和接合作用力（bond force）才能使金属与金属焊盘接合。
现有技术中所述接合方法如图1所示，其中所述金属焊盘103和所述顶部金属层101相连接，所述金属焊盘周围还形成有钝化层102，其中所述金属焊盘103通常选用Al焊盘，所述顶部金属层101通常选用金属铜，然后通过金属线104和所述金属焊盘103接合为一体。
通过所述方法制备得到的器件，或者包含上述结构的半导体器件通常在测试过程中发生焊盘脱落的缺陷（pad-peeling defect），如图2所示，图2为现有技术中所述接合焊盘在测试过程中发生脱落后的SEM图；此外，在所述封装腔室内还发现焊接球（ball）以及金属层向上翘（lifting）的问题。
针对焊盘脱落或者上翘问题进行了研究，发现所述问题是由于所述顶部金属层和所述焊盘之间的接合力小，所述接合力不足够强才导致上述问题的出现。
因此，现有技术中所述顶部金属层和所述结合焊盘能够接合，但是由于两者之间接合力小，导致在封装过程中以及器件检测过程中出现很多缺陷，对器件的性能以及良率造成影响，所以需要对所述顶部金属层和焊盘的结构作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种焊盘结构，包括：
隔离材料层；
金属焊盘，位于所述隔离材料层上方；
顶部金属层，嵌于所述隔离材料层中，其中，所述顶部金属层通过金属连接线与所述金属焊盘相连接；
钉垫，位于所述金属焊盘的下方，其与所述金属焊盘紧密连接，并与所述顶部金属层彼此隔离地镶嵌于所述隔离材料层中。
作为优选，所述金属焊盘、所述金属连接线以及所述钉垫为一体设置。
作为优选，所述钉垫选用柱体结构。
作为优选，所述隔离材料层包括依次形成的层间介电层和钝化层。
作为优选，所述顶部金属层嵌于所述层间介电层中，位于所述钝化层的下方。
作为优选，所述金属连接线包括水平部分和竖直部分，其中，所述水平部分和所述金属焊盘位于同一平面，所述竖直部分嵌于所述钝化层中。
作为优选，所述金属焊盘选用Al焊盘；
所述顶部金属层选用Cu金属层；
所述金属连接线选用Al金属线。
本发明还提供了一种焊盘结构的制备方法，包括：
提供基底，所述基底上形成有层间介电层，其中，所述层间介电层中形成有顶部金属层；
在所述层间介电层和所述顶部金属层上方形成钝化层；
在所述顶部金属层的一侧、所述层间介电层和所述钝化层中形成钉垫；
在所述钉垫的上方形成焊盘金属层；
在所述钝化层中形成金属线，以连接所述金属焊盘和所述顶部金属层。
作为优选，所述顶部金属层的形成方法为：
提供基底，在所述基底上形成层间介电层；
在所述层间介电层上形成图案化的掩膜层；
以所述图案化的掩膜层为掩膜蚀刻所述层间介电层，以在所述层间介电层中形成第一沟槽；
在所述第一沟槽内形成金属的种子层；
选用电化学电镀的方法沉积金属以填充所述第一沟槽；
执行平坦化步骤，以形成所述顶部金属层。
作为优选，形成所述金属焊盘的方法为：
图案化所述钝化层，以在所述钝化层中形成第二沟槽；
在所述第二沟槽中形成金属焊盘的种子层；
选用电化学电镀的方法沉积金属以填充所述第二沟槽；
执行平坦化步骤，以形成所述金属焊盘。
作为优选，其特征在于，所述方法还进一步包括：
在所述钝化层上方形成图案化的掩膜层；
以所述掩膜层为掩膜回蚀刻所述钝化层，以露出部分所述金属焊盘。
作为优选，所述金属焊盘选用金属Al；
所述顶部金属层选用金属铜。
本发明中为了解决现有技术中存在的问题，提供了一种新的焊盘结构，在所述焊盘结构通过在金属焊盘的下方设置钉垫，所述钉垫与所述金属焊盘连接为一体，并且紧密的镶嵌与金属焊盘下方的钝化层中，增加所述金属焊盘的接合力，以避免所述金属焊盘的脱落。
在本发明中所述顶部金属层位于所述金属焊盘的一侧，所述顶部金属层通过金属线和所述金属焊盘相连接。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术中结合焊盘的结构示意图；
图2为现有技术中所述接合焊盘在测试过程中发生脱落后的SEM图；
图3a为本发明一具体地实施方式中所述接合焊盘的立体结构示意图；
图3b为本发明一具体地实施方式中所述接合焊盘的剖面示意图；
图4本发明一具体地实施方式中所述接合焊盘制备工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、
部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、
“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限
制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，
然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明为了解决现有技术中存在的问题，提供了一种新的焊盘结构，包括：
隔离材料层；
金属焊盘，位于所述隔离材料层上方；
顶部金属层，嵌于所述隔离材料层中，位于所述金属焊盘的一侧，其中，所述顶部金属层通过金属线和所述金属焊盘相连接；
钉垫，位于所述金属焊盘的下方，与所述金属焊盘接合为一体，所述钉垫紧密镶嵌于所述隔离材料层中，以防止所述金属焊盘脱落。
其中，在本发明中所述金属焊盘下方为钉垫，而并非现有技术中常规设置的顶部金属层，其中，所述钉垫和所述金属焊盘紧密连接，作为优选，所述钉垫和所述金属焊盘为一体连接，例如在制备过程中可以沉积金属的过程中一步完成，以增加所述金属焊盘和所述钉垫之间连接的紧密性。
所述钉垫的另一端紧密的镶嵌于所述隔离材料层，和所述隔离材料层具有较大的粘附力，以防止在接合或者在检测过程中将所述金属焊盘和所述钉垫一起带出。
其中，所述顶部金属层位于所述金属焊盘的一侧，并且位于所述金属焊盘的下方，并且通过金属线相互连接。
实施例1
下面结合附图3a和3b对本发明一具体地实施方式中所述焊盘结构做进一步的说明。
其中图3a为本发明一具体地实施方式中所述接合焊盘的立体结构示意图；图3b为本发明一具体地实施方式中所述接合焊盘的剖面示意图。
具体地，所述焊盘结构中包括金属焊盘205，金属线202、204，顶部金属层201，钉垫203，以及隔离材料层。
其中，所述金属焊盘205选用Al焊盘，但并不局限于Al焊盘一种，本领域技术人员可以选用其他常用的金属焊盘。
所述金属焊盘205的形状可以为方形，如图3a所示，可以为长方形或正方形，此外，还可以选用其他形状，例如菱形、三角形或多边形，还可以选用其他不规则的图案，并不局限于某一种。
所述钉垫203位于所述金属焊盘的下方，镶嵌于所述隔离材料层中，其中所述钉垫不仅要和所述金属焊盘205紧密接合，还要和所述隔离材料层紧密接合。
作为优选，所述钉垫203像钉子一样深深嵌于所述隔离材料层中，起到固定所述金属焊盘205的作用，以防止所述金属焊盘205在接合以及检测过程中脱落。
所述钉垫203优选为柱形结构，例如圆柱形结构、多面体柱形结构等，并不局限于某一种。
在该实施例中，所述钉垫203和所述金属焊盘205选用相同的材料，例如金属Al，更进一步，为了使所述钉垫203和所述金属焊盘更加紧密的接合，所述钉垫203和所述金属焊盘205呈一体设置，在一个步骤中形成，以防止两者之间断裂。
其中，所述隔离材料层包括依次形成的层间介电层206和钝化层207，其中所述层间介质层206可以为金属层间介电层，较佳地由低介电常数介电材料所形成，例如氟硅玻璃(FSG)、氧化硅(silicon oxide)、含碳材料(carbon-containing material)、孔洞性材料(porous-likematerial)或相似物。
所述钝化层207为选自PESIN层、PETEOS层、SiN层和TEOS层中的一种或者多种，作为优选，所述第一钝化层205为选自PESIN层、PETEOS层、SiN层和TEOS层的组合。
其中所述层间介质层206以及所述钝化层207的厚度并不局限于某一数值范围，作为优选，所述层间介质层206的厚度大于所述钝化层207的厚度，如图3b所示。
在该实施例中，所述金属焊盘205位于所述钝化层207的上方，所述钉垫203贯穿所述层间介质层206和所述钝化层207。
所述焊盘结构还包括顶部金属层201，所述顶部金属层嵌于所述隔离材料层中，位于所述金属焊盘205的一侧，并且位于所述金属焊盘的下方，如图3b所示。
具体地，所述顶部金属层201位于所述钝化层207的下方，嵌于所述层间介电层206中，所述顶部金属层上表面和所述层间介电层206的上表面平齐。
进一步，所述顶部金属层201位于所述钉垫203的一侧，其中所述顶部金属层优选金属铜，但是并不局限于所述材料。
其中，所述顶部金属层201形状可以为方形，如图3a所示，可以为长方形或正方形，此外，还可以选用其他形状，例如菱形、三角形或多边形，还可以选用其他不规则的图案，并不局限于某一种。
所述顶部金属层201通过焊盘金属线和所述金属焊盘相连接；其中，所述金属线包括水平部分204和竖直部分202。
其中，所述水平部分204和所述金属焊盘位于同一平面，可以为方形板状结构，其宽度小于所述金属焊盘205的宽度。
所述竖直部分202位于所述钝化层中，可以为柱形结构，例如圆柱形结构、多面体柱形结构等，并不局限于某一种。
作为优选，所述竖直部分202优选为接触孔，以便更好地跟现有的工艺步骤兼容。
进一步，所述水平部分204和竖直部分202均选用金属Al，以便和所述金属焊盘205具有更好的连接。
本发明中所述焊盘结构通过在金属焊盘的下方设置钉垫，所述钉垫与所述金属焊盘连接为一体，并且紧密的镶嵌与金属焊盘下方的钝化层中，增加所述金属焊盘的接合力，以避免所述金属焊盘的脱落。
实施例2
本发明还提供了一种所述焊盘结构的制备方法。
首先执行步骤201，提供基底，所述基底至少包含半导体衬底（图中未示出），在所述半导体衬底上形成有各种有源器件以及互连结构，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构。
执行步骤202，在所述基底上形成层间介电层206。
具体地，在所述衬底上沉积层间介电层206，所述层间介质层206可以为金属层间介电层，较佳地由低介电常数介电材料所形成，例如氟硅玻璃(FSG)、氧化硅(silicon oxide)、含碳材料(carbon-containing material)、孔洞性材料(porous-likematerial)或相似物。
执行步骤203，在层间介电层206中形成顶部金属层201。
具体地，首先在所述层间介电层206上形成图案化的光刻胶层或者有机分布层（Organic distribution layer,ODL），含硅的底部抗反射涂层（Si-BARC）以及位于顶部的图案化了的光刻胶层（图中未示出），其中所述光刻胶上的图案定义了所述沟槽的图案，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层形成沟槽的图案，然后以所述有机分布层、底部抗反射涂层为掩膜，蚀刻所述层间介电层206，以形成所述沟槽。
进一步，所述沟槽可以选用普通的形状，例如上下开口的关键尺寸一样的普通沟槽，或者还可以选用上宽下窄的沟槽，并不局限于某一形状，可以根据需要进行设置。
具体地，在该步骤中选用干法蚀刻或者湿法蚀刻，在本发明中优选C-F蚀刻剂来蚀刻所述层间介电层206，所述C-F蚀刻剂为CF4、CHF3、C4F8和C5F8中的一种或多种。在该实施方式中，所述干法蚀刻可以选用CF4、CHF3，另外加上N2、CO2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
然后在所述沟槽中填充导电材料并平坦化以形成顶部金属层201。
具体地，在该步骤中首先在所述沟槽中形成扩散阻挡层（barrier）（图中未示出），优选形成铜扩散阻挡层，所述铜扩散阻挡层的形成方法可以为主要选用物理气相沉积法和化学气相沉积法，具体地，可以选用蒸发、电子束蒸发、等离子体喷射沉积以及溅射，在本发明中优选等离子体喷射沉积以及溅射法形成所述铜扩散阻挡层。所述铜扩散阻挡层的厚度并不局限于某一数值或者范围内，可以根据需要进行调整。
作为优选，所述扩散阻挡层材料可以为选自TaN、Ta、TiN、Ti中的一种或多种，来减小因寄生电阻和寄生电容引起的RC迟延时间。
然后在首先在所述扩散阻挡层上沉积金属铜的种子层，所述种子层的沉积方法可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等。
然后选用电化学镀铜（ECP）的方法形成所述金属铜，作为优选，在电镀时还可以使用添加剂，所述添加剂为平坦剂（LEVELER），加速剂（ACCELERATORE）和抑制剂（SUPPRESSOR）。
作为优选，在形成所述金属铜形成后还可以进一步包含退火的步骤，退火可以在80-160℃下进行2-4小时，以促使铜重新结晶，长大晶粒，降低电阻和提高稳定性。
接着平坦化所述金属铜材料至所述层间介电层206，以形成顶部金属层201，所述层间介电层206作为平坦化步骤中的停止层，以防止该平坦化过程中对金属材料层造成腐蚀。
执行步骤204，在在所述层间介电层206和所述顶部金属层201上方形成钝化层207。
具体地，所述钝化层207为选自PESIN层、PETEOS层、SiN层和TEOS层中的一种或者多种，作为优选，所述钝化层207为选自PESIN层、PETEOS层、SiN层和TEOS层的组合。
执行步骤205，在所述顶部金属层的一侧、所述层间介电层和所述钝化层中形成钉垫，在所述钉垫的上方形成焊盘金属层；在所述钝化层中形成金属线，以连接所述金属焊盘和所述顶部金属层。
具体地，图案化所述钝化层207，以在所述顶部金属层201的上方形成第一开口，以露出所述顶部金属层201，具体地图案化方法可以选用本领域常用的方法。
然后图案化所述钝化层207和所述层间介电层206，以在所述顶部金属层201的一侧形成第二开口，然后选用金属材料，例如Al填充所述第二开口，以形成钉垫203。
在该步骤中还可以同时填充所述第一开口，以形成所述金属线的竖直部分。
然后图案化所述钝化层，以形成第二沟槽，所述第二沟槽位于所述第一开口和所述第二开口的上方，连通所述第一开口和所述第二开口；选用金属材料填充所述第二沟槽，以在所述第二开口中形成所述钉垫，在所述钉垫的上方形成金属焊盘，在部分所述第二沟槽和所述第一开口中形成所述金属线。
选用金属材料填充所述第一开口、第二开口以及所述第二沟槽，以在所述第二开口中形成所述钉垫，在所述钉垫的上方形成金属焊盘，在部分所述第二沟槽和所述第一开口中形成所述金属线。
作作为优选，在本发明的一具体地实施方式中，还可以通过下面的方法形成所述钉垫和金属焊盘：图案化所述钝化层207，以在所述顶部金属层201的上方形成第一开口，以露出所述顶部金属层201；然后图案化所述钝化层207和所述层间介电层206，以在所述顶部金属层201的一侧形成第二开口。
然后图案化所述钝化层，以形成第二沟槽，所述第二沟槽位于所述第一开口和所述第二开口的上方，连通所述第一开口和所述第二开口。
选用金属材料同时填充所述第一开口、第二开口以及所述第二沟槽，以在所述第二开口中形成所述钉垫，在所述钉垫的上方形成金属焊盘，在部分所述第二沟槽和所述第一开口中形成所述金属线。
作为优选，形成所述金属焊盘的方法为物理气相沉积（PVD）。
其中，所述金属材料选用金属Al；所述顶部金属层选用铜。
所述方法还进一步包括：在所述钝化层上方形成图案化的掩膜层；以所述掩膜层为掩膜回蚀刻所述钝化层，以露出部分所述金属焊盘。
至此，所述方法完成了本发明所述焊盘结构的制备，但是需要说明的是所述焊盘结构还可以进一步包含制备焊盘结构的其他工艺步骤，并不局限于上述示例，在此不再赘述。
本发明中为了解决现有技术中存在的问题，提供了一种新的焊盘结构，在所述焊盘结构通过在金属焊盘的下方设置钉垫，所述钉垫与所述金属焊盘连接为一体，并且紧密的镶嵌与金属焊盘下方的钝化层中，增加所述金属焊盘的接合力，以避免所述金属焊盘的脱落。
在本发明中所述顶部金属层位于所述金属焊盘的一侧，所述顶部金属层通过金属线和所述金属焊盘相连接。
图4本发明一具体地实施方式中所述接合焊盘制备工艺流程图，具体地包括以下步骤：
步骤201提供基底，所述基底上形成有层间介电层，其中，所述层间介电层中形成有顶部金属层；
步骤202在所述层间介电层和所述顶部金属层上方形成钝化层；
步骤203在所述顶部金属层的一侧、所述层间介电层和所述钝化层中形成钉垫；
步骤204在所述钉垫的上方形成焊盘金属层；
步骤205在所述钝化层中形成金属线，以连接所述金属焊盘和所述顶部金属层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种焊盘结构，包括：
隔离材料层；
金属焊盘，位于所述隔离材料层上方；
顶部金属层，嵌于所述隔离材料层中，其中，所述顶部金属层通过金属连接线与所述金属焊盘相连接；
钉垫，位于所述金属焊盘的下方，其与所述金属焊盘紧密连接，并与所述顶部金属层彼此隔离地镶嵌于所述隔离材料层中。
2.根据权利要求1所述的焊盘结构，其特征在于，所述金属焊盘、所述金属连接线以及所述钉垫为一体设置。
3.根据权利要求1所述的焊盘结构，其特征在于，所述钉垫选用柱体结构。
4.根据权利要求1所述的焊盘结构，其特征在于，所述隔离材料层包括依次形成的层间介电层和钝化层。
5.根据权利要求4所述的焊盘结构，其特征在于，所述顶部金属层嵌于所述层间介电层中，位于所述钝化层的下方。
6.根据权利要求4所述的焊盘结构，其特征在于，所述金属连接线包括水平部分和竖直部分，其中，所述水平部分和所述金属焊盘位于同一平面，所述竖直部分嵌于所述钝化层中。
7.根据权利要求1所述的焊盘结构，其特征在于，所述金属焊盘选用Al焊盘；
所述顶部金属层选用Cu金属层；
所述金属连接线选用Al金属线。
8.一种焊盘结构的制备方法，包括：
提供基底，所述基底上形成有层间介电层，其中，所述层间介电层中形成有顶部金属层；
在所述层间介电层和所述顶部金属层上方形成钝化层；
在所述顶部金属层的一侧、所述层间介电层和所述钝化层中形成钉垫；
在所述钉垫的上方形成焊盘金属层；
在所述钝化层中形成金属线，以连接所述金属焊盘和所述顶部金属层。
9.根据权利要求8所述的方法，其特征在于，所述顶部金属层的形成方法为：
提供基底，在所述基底上形成层间介电层；
在所述层间介电层上形成图案化的掩膜层；
以所述图案化的掩膜层为掩膜蚀刻所述层间介电层，以在所述层间介电层中形成第一沟槽；
在所述第一沟槽内形成金属的种子层；
选用电化学电镀的方法沉积金属以填充所述第一沟槽；
执行平坦化步骤，以形成所述顶部金属层。
10.根据权利要求8所述的方法，其特征在于，形成所述金属焊盘的方法为：
图案化所述钝化层，以在所述钝化层中形成第二沟槽；
在所述第二沟槽内沉积金属材料层，以形成所述金属焊盘。
11.根据权利要求10所述的方法，其特征在于，所述方法还进一步包括：
在所述钝化层上方形成图案化的掩膜层；
以所述掩膜层为掩膜回蚀刻所述钝化层，以露出部分所述金属焊盘。
12.根据权利要求8所述的方法，其特征在于，所述金属焊盘选用金属Al；
所述顶部金属层选用金属铜。
CN201410117627.5A 2014-03-26 2014-03-26 一种焊盘结构及其制备方法 Pending CN104952827A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410117627.5A CN104952827A (zh) 2014-03-26 2014-03-26 一种焊盘结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410117627.5A CN104952827A (zh) 2014-03-26 2014-03-26 一种焊盘结构及其制备方法

Publications (1)

Publication Number Publication Date
CN104952827A true CN104952827A (zh) 2015-09-30

Family

ID=54167382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410117627.5A Pending CN104952827A (zh) 2014-03-26 2014-03-26 一种焊盘结构及其制备方法

Country Status (1)

Country Link
CN (1) CN104952827A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919342A (zh) * 2016-10-09 2018-04-17 中芯国际集成电路制造(上海)有限公司 形成再分布焊盘的方法、半导体器件及电子装置
CN110265304A (zh) * 2018-03-12 2019-09-20 中芯国际集成电路制造（天津）有限公司 重布线层的制造方法、封装方法及半导体结构
CN111883437A (zh) * 2020-07-03 2020-11-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989991A (en) * 1995-03-24 1999-11-23 Integrated Device Technology, Inc. Methods for fabricating a bonding pad having improved adhesion to an underlying structure
US20050009317A1 (en) * 2003-06-30 2005-01-13 Advanced Semiconductor Engineering, Inc. Bumping process
CN1728370A (zh) * 2004-07-27 2006-02-01 三星电子株式会社 制备集成电路芯片的方法及所形成的晶片和芯片
CN101026102A (zh) * 2006-01-24 2007-08-29 三星电子株式会社 使用防翘曲绝缘材料的层叠芯片封装及其制造方法
CN101673719A (zh) * 2008-09-08 2010-03-17 台湾积体电路制造股份有限公司 在sin和tin之间引入金属层以改善p-tsv的cbd接触电阻

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989991A (en) * 1995-03-24 1999-11-23 Integrated Device Technology, Inc. Methods for fabricating a bonding pad having improved adhesion to an underlying structure
US20050009317A1 (en) * 2003-06-30 2005-01-13 Advanced Semiconductor Engineering, Inc. Bumping process
CN1728370A (zh) * 2004-07-27 2006-02-01 三星电子株式会社 制备集成电路芯片的方法及所形成的晶片和芯片
CN101026102A (zh) * 2006-01-24 2007-08-29 三星电子株式会社 使用防翘曲绝缘材料的层叠芯片封装及其制造方法
CN101673719A (zh) * 2008-09-08 2010-03-17 台湾积体电路制造股份有限公司 在sin和tin之间引入金属层以改善p-tsv的cbd接触电阻

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919342A (zh) * 2016-10-09 2018-04-17 中芯国际集成电路制造(上海)有限公司 形成再分布焊盘的方法、半导体器件及电子装置
CN110265304A (zh) * 2018-03-12 2019-09-20 中芯国际集成电路制造（天津）有限公司 重布线层的制造方法、封装方法及半导体结构
CN110265304B (zh) * 2018-03-12 2021-05-07 中芯国际集成电路制造（天津）有限公司 重布线层的制造方法、封装方法及半导体结构
CN111883437A (zh) * 2020-07-03 2020-11-03 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构

Similar Documents

Publication Publication Date Title
CN102593096B (zh) 在顶部金属层上形成金属-绝缘体-金属电容器
CN102386240B (zh) 圆柱形嵌入式电容器
US8344478B2 (en) Inductors having inductor axis parallel to substrate surface
US8581334B2 (en) Via structures and semiconductor devices having the via structures
TWI345288B (en) Semiconductor devices and fabrication method thereof
CN102456647B (zh) 导电柱结构
US20100164062A1 (en) Method of manufacturing through-silicon-via and through-silicon-via structure
KR20180034671A (ko) 전도성 배리어 직접 하이브리드 접합
CN105280611A (zh) 3dic互连器件及其形成方法
CN104867895A (zh) 晶圆接合工艺和结构
CN105374774A (zh) 一种半导体器件及其制作方法和电子装置
CN100401519C (zh) 半导体器件及其制作方法
US8906781B2 (en) Method for electrically connecting wafers using butting contact structure and semiconductor device fabricated through the same
CN105575930A (zh) 一种半导体器件、制备方法及封装方法
CN107017175B (zh) 用于接合的多撞击工艺
CN105097777B (zh) 一种半导体器件及其制备方法
CN105084291A (zh) 一种垂直型平面螺旋电感及其制备方法、电子装置
CN105575828A (zh) 一种半导体器件的制作方法
CN102103979A (zh) 一种制作利用硅通孔构成的三维硅基无源电路的方法
CN104752324A (zh) 一种半导体器件的制备方法
CN102428551A (zh) 包含底部有直径缩减的金属支柱的半导体器件的金属化系统
CN104952827A (zh) 一种焊盘结构及其制备方法
CN104752239A (zh) 一种半导体器件、制备方法及封装方法
CN104752322A (zh) 一种半导体器件及其制备方法
CN104752323A (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150930