TWI637462B - 晶圓結構 - Google Patents

晶圓結構 Download PDF

Info

Publication number
TWI637462B
TWI637462B TW106139571A TW106139571A TWI637462B TW I637462 B TWI637462 B TW I637462B TW 106139571 A TW106139571 A TW 106139571A TW 106139571 A TW106139571 A TW 106139571A TW I637462 B TWI637462 B TW I637462B
Authority
TW
Taiwan
Prior art keywords
metal
substrate
test
layer
auxiliary
Prior art date
Application number
TW106139571A
Other languages
English (en)
Other versions
TW201923980A (zh
Inventor
徐周和
劉育全
楊毓儒
盧智宏
張傑雄
Original Assignee
奕力科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奕力科技股份有限公司 filed Critical 奕力科技股份有限公司
Priority to TW106139571A priority Critical patent/TWI637462B/zh
Priority to CN201810087616.5A priority patent/CN109786435A/zh
Application granted granted Critical
Publication of TWI637462B publication Critical patent/TWI637462B/zh
Publication of TW201923980A publication Critical patent/TW201923980A/zh

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種晶圓結構，包括一基底、多個測試接墊以及多個輔助密封構件。測試接墊配置於基底的切割道內，且各測試接墊包括多層金屬層、多個導電通孔以及一測試電極。每一金屬層包括至少一金屬塊，而導電通孔電性連接任兩相鄰的金屬層的金屬塊，測試電極直接接觸最外層的金屬層。至少一層以上的金屬層的金屬塊於基底上的正投影面積小於測試電極於基底上的正投影面積。輔助密封構件配置於切割道內，且分別位於測試接墊的周圍。

Description

晶圓結構
本發明是有關於一種半導體結構，且特別是有關於一種晶圓結構。
一般來說，切割晶圓的步驟是利用切割工具沿著切割道將基底切割為多個晶片單元。由於銅或鋁為低電阻值的金屬導電材料, 周圍的絕緣層為低介電常數材料，且低介電常數材料常為組織鬆散或機械強度不理想之結構，容易產生脆裂。因此，在切割刀具進行晶圓切割時，所產生的切割側向應力容易產生晶圓崩裂（wafer chipping），損害保護晶片單元的密封環結構，進而造成晶片單元失效或降低使用壽命的問題。再者，當切割工具於切割到金屬層時，會碎裂成多個金屬顆粒沾黏於切割的刀具上，如此會大幅降低切割刀具的切割能力，進而影響使用切割刀具進行連續的切割製程。習知為了解決上述問題，透過使用雷射切割來取代切割刀切割晶圓的方法。然而，使用雷射切割雖然會大幅度地克服上述的問題，但也會大幅增加製造成本。
本發明提供一種晶圓結構，其可在切割刀具進行晶圓切割時，減少切割道中產生的裂痕擴散出切割道，以解決晶圓崩裂所產生的信賴性問題。
本發明的晶圓結構，其包括一基底、多個測試接墊以及多個輔助密封構件。基底具有多條將基底分隔成多個晶片單元的切割道。多個測試接墊配置於多條切割道內。各測試接墊包括多層金屬層、多個導電通孔以及一測試電極。多層金屬層彼此分離且各金屬層包括至少一金屬塊。多個導電通孔電性連接任兩相鄰的金屬層的多個金屬塊。測試電極直接接觸最外層的金屬層，其中至少一層以上的金屬層的金屬塊於基底上的正投影面積小於測試電極於基底上的正投影面積。多個輔助密封構件配置於多條切割道內，且分別位於多個測試接墊的周圍。
在本發明的一實施例中，上述的各金屬層的至少一金屬塊包括多個金屬塊。由測試電極俯視，各金屬層的多個金屬塊排列成一對稱圖案或一非對稱圖案。
在本發明的一實施例中，上述由測試電極俯視的多個金屬塊具有相同大小的矩形形狀或至少具有二種以上不同大小的矩形形狀。
在本發明的一實施例中，上述的測試電極具有至少一接觸部。接觸部直接接觸最外層的金屬層的金屬塊。
在本發明的一實施例中，上述的測試電極於基底上的正投影完全覆蓋或局部覆蓋多層金屬層的多個金屬塊於基底上的正投影。
在本發明的一實施例中，上述的多個導電通孔於基底上的正投影完全重疊或部分重疊。
在本發明的一實施例中，上述的各輔助密封構件包括多層輔助金屬層、多個擋牆、一輔助電極以及一輔助主動區。多層輔助金屬層彼此分離且分別對應多層金屬層設置，其中各輔助金屬層與對應的金屬層屬同一膜層。多個擋牆連接至任兩相鄰的輔助金屬層，且對應環繞電性連接多層金屬層的多個導電通孔。其中各擋牆與對應的導電通孔屬同一膜層。輔助電極直接接觸最外層的輔助金屬層，其中各輔助電極與測試電極屬同一膜層。輔助主動區分別對應輔助密封構件配置且位於基底上，其中擋牆連接輔助金屬層與對應輔助主動層。
在本發明的一實施例中，上述的晶圓結構更包括一第一保護層。第一保護層覆蓋最外層的金屬層與最外層的輔助金屬層，其中第一保護層具有至少一第一開口以及至少一第二開口。測試電極配置於第一保護層上且透過第一開口直接接觸最外層的金屬層，而輔助電極配置於第一保護層上且透過第二開口直接接觸最外層的輔助金屬層。第一開口及第二開口的數量及形狀可以依實際需求而設置，且第二開口亦可以設計為無開口的設置。
在本發明的一實施例中，上述的晶圓結構更包括一第二保護層。第二保護層配置於第一保護層上與測試電極上，其中第二保護層具有至少一第三開口以及一第四開口。第三開口暴露出部分測試電極而定義出至少一測試區，而第四開口完全暴露出輔助電極的一上表面與部分第一保護層。第三開口及第四開口的數量及形狀可以依實際需求而設置，且第四開口亦可以設計為無開口的設置。
在本發明的一實施例中，上述的晶圓結構更包括多個密封環。多個密封環分別環繞各晶片單元的周圍，且位於各晶片單元與各切割道之間。
在本發明的一實施例中，上述的晶圓結構更包括多個主動區。多個主動區分別對應測試接墊配置且位於該基底上，其中多個導電通孔電性連接多層金屬層與對應多個主動區。
基於上述，在本發明的晶圓結構的設計中，位於切割道中的每一測試接墊是由多層金屬層、多個導電通孔以及一測試電極所組成，其中至少一層以上的金屬層的金屬塊於基底上的正投影面積小於測試電極於基底上的正投影面積。因此，在進行晶圓切割製程時，可以降低由切割破壞金屬塊所產生的金屬顆粒的尺寸，並減少金屬顆粒的數量，以減輕切割刀具因沾黏金屬顆粒而影響使用切割刀具進行連續的切割製程的問題。再者，輔助密封構件是分別位於測試接墊的周圍，亦可進一步地加強切割道的整體強度，以避免切割道中的裂痕擴散出切割道時而損傷晶片單元，可以進一步的提升本發明的晶圓結構的信賴性。簡言之，本發明的測試接墊以及輔助密封構件的設計，可提高本發明的晶圓結構於切割時的切割製程的良率，並可提升切割出的晶片單元的結構可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A繪示為本發明的一實施例的一種晶圓結構的上視示意圖。圖1B繪示為圖1A的區域R所示之晶圓結構的局部放大示意圖。請先同時參考圖1A與圖1B，在本實施例中，晶圓結構10a包括一基底100、多個測試接墊200a以及多個輔助密封構件300a。
詳細而言，晶圓結構10a的基底100具有多條將基底100分隔成多個晶片單元400的切割道110。晶片單元400之間以切割道110分隔，以便在切割後可形成獨立的晶片。換句話說，切割道110位於相鄰的晶片單元400之間的區域。多個切割道110彼此交錯，以定義出多個包括晶片單元400的區域112。舉例來說，切割道110環繞晶片單元400的四個邊，構成一網格狀圖案，然而本發明不以此為限。此外，為了清楚表示元件及其位置關係，圖1B僅示意地標示一條切割道110位於兩個晶片單元400之間，而省略了其餘環繞晶片單元400的多條切割道110。
請參考圖1B，在本實施例中，多個晶片單元400分別位於切割道110定義出的區域112內。多個晶片單元400所在的區域112更包括多個密封環500。詳細而言，多個密封環500分別環繞各晶片單元400的周圍，且位於各晶片單元400與各切割道110之間。舉例而言，每個密封環結構500設置於基底100上，且分別環繞每個晶片單元400的周圍，使晶片單元400與切割道110隔離，可視為一種檔牆結構。圖1B僅繪示各晶片單元400分別由一個密封環500環繞晶片單元400的外圍，但本發明不限於此，在其他實施例中，環繞晶片單元400的密封環500的數量可依照製程需求調整。此外，圖1B僅示意地繪示兩個晶片單元400以及環繞晶片單元400的兩個密封環500，但本發明不以此為限。
在本實施例中，多個測試接墊200a配置於多個切割道110內（圖1B僅示意地繪示一條切割道110），且多個輔助密封構件300a配置於切割道110內且分別位於多個測試接墊200a的周圍（圖1B僅示意地繪示2個測試接墊200a）。輔助密封構件300a的圖案於俯視上是一個不連續的圖案。在本實施例中，輔助密封構件300a為兩個單條沿著平行切割道110方向延伸，且分別為不連續線條的圖案構件，位於測試接墊200a與密封環500之間，然而本發明不以此為限，輔助密封構件300a的數量也可以依設計的需求而為多於兩個的線條圖案或每一個為兩條以上的連續或不連續的線條圖案。測試接墊200a於俯視上是以矩形的形狀呈現，然而本發明不以此為限，在其他實施例中，測試接墊200a的形狀也可以是菱形、多邊形或圓形。此處，輔助密封構件300a位於測試接墊200a與密封環500之間的設置目的在於可更進一步地減少裂痕擴散出切割道110，以避免晶圓結構10a崩裂，而影響切割出的晶片單元400的結構可靠度。
圖1C繪示為本發明的另一實施例的一種晶圓結構的局部放大示意圖。圖1C所示的區域R’中的晶圓結構10a與圖1B之晶圓結構10a相似，其不同之處在於：本實施例的輔助密封構件300a’的圖案於俯視上是一個連續的圖案，其位於測試接墊200a的兩旁。在本實施例中，輔助密封構件300a’為兩個單條沿著平行切割道110方向延伸的連續線條的圖案構件分別位於測試接墊200a與密封環500之間，然而本發明不以此為限，輔助密封構件300a’的數量也可以依設計的需求而為多於兩個的線條圖案或每一個為兩條以上的連續或不連續的線條圖案。由於輔助密封構件300a’分別位於測試接墊200a與密封環500之間，因此可減少切割時產生的裂痕擴散出切割道110，降低晶圓崩裂傷害密封環500，以避免影響切割出的晶片單元400的信賴性。
圖1D繪示為本發明的另一實施例的一種晶圓結構的局部放大示意圖。圖1D所示的區域R”中的晶圓結構10a與圖1B之晶圓結構10a相似，其不同之處在於：本實施例的輔助密封構件300a”的圖案於俯視上是以正方形的框的形式呈現，其位於測試接墊200a的周圍，然而本發明不以此為限，在其他實施例中，輔助密封構件300a”的形狀也可以是長方形的框、多邊形的框、環形的框、其他連續或不連續的圖案、或者是兩個以上的圖案環繞相同的測試接墊200a，本發明不特別限制。由於輔助密封構件300a”環繞測試接墊200a的周圍設置，因此可減少切割時產生的裂痕擴散出切割道110，降低晶圓崩裂傷害密封環500，以避免影響切割出的晶片單元400的信賴性。
圖2A繪示為圖1B的晶圓結構沿剖面線A-A’線的局部剖面圖。請參考圖1B以及圖2A。在本實施例中，各測試接墊200a配置於切割道110內，包括多層金屬層220a、240a、多個導電通孔260a以及一測試電極280a。詳細而言，各測試接墊200a的多層金屬層220a、240a彼此分離，且多層金屬層220a、240a透過與多層絕緣層130交替堆疊形成多層的結構。各金屬層220a（或240a）包括至少一金屬塊222a（或242a）。多個導電通孔260a貫穿多層絕緣層130且電性連接任兩相鄰的多層金屬層220a、240a的多個金屬塊222a、242a。多個導電通孔260a於基底100上的正投影完全重疊或部分重疊。如圖2A所示，在本實施例中，多個導電通孔260a彼此於基底100上的正投影完全重疊，意即，連接相鄰兩金屬層220a、240a的每一層的導電通孔260a於基底100上的正投影完全重疊，然而本發明不以此為限。測試電極280a直接接觸最外層的金屬層240a，且至少一層以上的金屬層220a、240a的金屬塊222a於基底100上的正投影面積小於測試電極280a於基底100上的正投影面積。測試接墊280a具有至少一接觸部282a。接觸部282a直接接觸最外層的金屬層240a的金屬塊242a。
請參考圖2A，在本實施例中，各金屬層220a的至少一金屬塊222a包括多個金屬塊222a。在本實施例中，測試電極280a直接接觸的最外層的金屬層240a的多個金屬塊242a，且最外層的金屬層240a的多個金屬塊242a於基底100上的正投影面積大於其他金屬層220a的多個金屬塊222a於基底100上的正投影面積，且各金屬塊242a於基底100上的正投影完全覆蓋多個金屬塊222a於基底100上的正投影，然而本發明不以此為限。此外，圖2A僅示意地繪示最外層的金屬層240a包括兩個金屬塊242a而其他金屬層220a分別包括四個金屬塊222a，於此並不加以限制。由於本實施例的金屬層220a、240a是由多個金屬塊222a、242a組成，於基底100上的正投影面積小於測試電極280a於基底100上的正投影面積。因此，在進行晶圓切割製程時，可以降低由切割破壞金屬塊222a、242a所產生的金屬顆粒的尺寸，並減少金屬顆粒的數量，以減輕切割刀具因沾黏金屬顆粒而影響使用切割刀具進行連續的切割製程的問題。
請參考圖2A。在本實施例中，輔助密封構件300a配置於切割道（未標示）內，且分別位於測試接墊200a的周圍。輔助密封構件300a包括多層輔助金屬層320a、340a、多個擋牆360a、一輔助電極380a以及一輔助主動區162。詳細而言，各輔助密封構件300a的多層輔助金屬層320a、340a彼此分離並與多層絕緣層130交替堆疊形成多層的結構。多層輔助金屬層320a、340a分別對應多層金屬層220a、240a設置，且各輔助金屬層320a、340a與對應的金屬層220a、240a屬同一膜層。多個擋牆360a貫穿多層絕緣層130且連接至任兩相鄰的多層輔助金屬層320a、340a。輔助主動區162分別對應輔助密封構件300a配置，且位於基底100上，且多個擋牆360a連接多層輔助金屬層320a、340a與對應輔助主動區162。圖2A僅示意地繪示每一層以兩個擋牆360a分別連接相鄰的兩層輔助金屬層320a與對應的輔助主動區162，然而本發明不以此為限，在其他實施例中，可以有至少一個或兩個以上的擋牆360a連接任兩相鄰的多層輔助金屬層320a、340a與對應的輔助主動區162。多個擋牆360a對應環繞電性連接多層金屬層220a、240a的多個導電通孔260a。各擋牆360a與對應的導電通孔260a屬於同一膜層。輔助電極380a直接接觸最外層的輔助金屬層340a，且各輔助電極380a與測試電極280a屬同一膜層。輔助主動區162可為主動元件、被動元件（例如為電阻或電容）或其他適於用以接地之元件等，來達成排除靜電放電（ESD）目的，與主動區160屬於同一膜層，亦可視實際需求不連接任何元件，但本發明不以此為限。在本實施例中，各輔助金屬層320a、340a為一金屬塊，且各輔助金屬層320a、340a的尺寸可以大於同一層中金屬層220a、240a的每一金屬塊222a、242a的尺寸，但本發明不以此為限。在其他實施例中，各輔助金屬層320a、340a的尺寸也可以小於或等於同一層中金屬層220a、240a的每一金屬塊222a、242a的尺寸。
由於各輔助密封構件300a位於各測試接墊200a的周圍，且輔助密封構件300a中的多個輔助金屬層320a、340a與多個擋牆360a，分別對應環繞多層金屬層220a、240a與電性連接多層金屬層的多個導電通孔260a，藉此加強切割道110的機械強度，避免刀具（未繪示）進行切割時產生的裂痕擴散出切割道110，減少晶圓結構10a崩裂而影響切割出的晶片單元（未繪示）的結構可靠度。
請參考圖2A。在本實施例中，晶圓結構10a更包括一第一保護層120a，覆蓋最外層的金屬層240a與最外層的輔助金屬層340a。第一保護層120a具有至少一第一開口122a以及至少一第二開口124。測試電極280a配置於第一保護層120a上且透過第一開口122a直接接觸最外層的金屬層240a。輔助電極380a配置於第一保護層120a上且透過第二開口124直接接觸最外層的輔助金屬層340a。舉例來說，在本實施例中，測試電極280a具有兩個接觸部282a，其分別透過兩個第一開口122a與最外層的金屬層240a接觸，且兩個接觸部282a由第一保護層120a隔離，然而本發明不以此為限，第一開口122a以及第二開口124的數量及形狀可視實際需求及設計而設置，其中，第二開口124亦可以設計成無開口之設置。
在本實施例中，晶圓結構10a更包括一第二保護層140。第二保護層140配置於第一保護層120a上與測試電極280a上。第二保護層140具有至少一第三開口142以及一第四開口144。第三開口142暴露出部分測試電極280a而定義出至少一測試區143。此外，第四開口144完全暴露出輔助電極380a的一上表面382與部分第一保護層120，然而本發明不以此為限，第三開口142以及第四開口144的數量及形狀可視實際需求及設計而設置，其中，第四開口144亦可以設計成無開口之設置。在此需說明的是，當測試接墊200a作為測試晶圓結構10a的電性時，測試區143是做為與外部探針（未繪示）接觸以進行測試工作的區域，其暴露測試電極280a使其與外部的電路或探針電性連接。此外，第四開口144所暴露出輔助電極380a並不具有電性測試的功能。在本實施例中，晶圓結構10a更包括多個主動區160，分別對應多個測試接墊200a配置，且位於基底100上。多個導電通孔260a電性連接多層金屬層220a、240a與對應多個主動區160。主動區160可以包括一電子元件，其用途有兩種。其一，電子元件可為主動元件、被動元件或其他適於用以接地之元件等，來達成排除靜電放電（ESD）目的；其二，當用以測試為目的，電子元件可為主動元件、被動元件或其他適於達成測試晶圓製程穩定性目的的元件，但本發明並不以此為限。各主動區160於基底100上的正投影面積會小於或等於對應的測試電極280a，但本發明不以此為限。
圖3A繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖2A及圖3A。在此需說明的是，圖2A所繪示的多個金屬塊222a，由測試電極280a俯視，多個金屬塊222a具有相同大小的矩形形狀或至少具有二種以上不同大小的矩形形狀。圖2A所示的多個金屬塊222a於俯視上的圖案形狀可類似圖3A的測試接墊200a’的多個金屬塊222a’的圖案，但本發明不以此為限。以下將詳細敘述本發明不同實施例的測試接墊。
請參考圖3A，在本實施例中，由測試電極280a’俯視，各金屬層220a’的多個金屬塊222a’排列成一對稱圖案，且具有相同大小的矩形形狀。具體而言，在本實施例中，多個金屬塊222a’以陣列的方式排列成對稱的圖案，且測試電極280a’於基底100上的正投影完全覆蓋多個金屬塊222a’於基底100上的正投影。但本發明不以此為限。
圖3B繪示為本發明的另一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3B，本實施例的測試接墊200b’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280b’俯視，多個金屬塊222b’排列成一非對稱圖案。
圖3C繪示為本發明的另一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3C，本實施例的測試接墊200c’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280c’俯視，多個金屬塊222c’排列成一非對稱圖案，例如是形成一類H形的圖案。
圖3D繪示為本發明的另一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3D，本實施例的測試接墊200d’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280d’俯視，多個金屬塊222d’排列成一對稱圖案，形成一X形的圖案。
圖3E繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3E，本實施例的測試接墊200e’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280e’俯視，多個金屬塊222e1’、222e2’排列成一非對稱圖案，且多個金屬塊222e1’ 222e2’具有二種不同大小的矩形形狀。具體來說，多個金屬塊222e1’ 具體化為多個相同大小的矩形形狀的金屬塊，而金屬塊222e2’為一條長條形形狀的金屬塊。
圖3F繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3F，本實施例的測試接墊200f’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280f’俯視，多個金屬塊222f1’、222f2’排列成一非對稱圖案，且多個金屬塊222f1’、222f2’具有二種不同大小的形狀。具體來說，多個金屬塊222f1’具體化為多個相同大小的矩形形狀的金屬塊，而金屬塊222f2’為一類L形的金屬塊。
圖3G繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3G，本實施例的測試接墊200g’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280g’俯視，多個金屬塊222g1’、222g2’排列成一非對稱圖案，且多個金屬塊222g1’、222g2’具有二種不同大小的形狀。具體來說，多個金屬塊222g1’具體化為多個相同大小的矩形形狀的金屬塊，而金屬塊222g2’為一不規則形狀的金屬塊。
圖3H繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3H，本實施例的測試接墊200h’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280h’俯視，多個金屬塊222h1’、222h2’、222h3’排列成一非對稱圖案，且多個金屬塊222h1’、222h2’、222h3’具有三種不同大小的形狀。具體來說，多個金屬塊222h1’具體化為多個相同大小的矩形形狀的金屬塊，金屬塊222h2’為一類U形的金屬塊，而金屬塊222h3’為另一種大小大於金屬塊222h1’的長方形形狀的金屬塊。
圖3I繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3I，本實施例的測試接墊200i’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280i’俯視，多個金屬塊222i1’、222i2’排列成一非對稱圖案，且多個金屬塊222i1’、222i2’具有二種不同大小的矩形形狀。具體來說，金屬塊222i1’具體化為一條長條形形狀的金屬塊，而金屬塊222i2’為與金屬塊222i1’不同大小的長方形形狀的金屬塊。
圖3J繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3J，本實施例的測試接墊200j’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280j’俯視，金屬塊222j’排列成一對稱圖案。具體來說，金屬塊222j’具體化為一十字形形狀的金屬塊。
圖3K繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3K，本實施例的測試接墊200k’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280k’俯視，多個金屬塊222k1’、222k2’排列成一非對稱圖案，且多個金屬塊222k1’、222k2’具有二種不同大小的矩形形狀。具體來說，金屬塊222k1’具體化為一矩形形狀的金屬塊，而金屬塊222k2’為與金屬塊222k2’不同大小的長方形形狀的金屬塊。
圖3L繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3L，本實施例的測試接墊200l’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280l’俯視，多個金屬塊222l1’、222l2’排列成一對稱圖案，且多個金屬塊222l1’、222l2’具有二種不同大小的形狀。具體來說，多個金屬塊222l1’具體化為多個相同大小的矩形形狀的金屬塊，而多個金屬塊222l2’為兩條長條形形狀的金屬塊，且多個金屬塊222l1’、222l2’沿著一中線（未繪示）排列成一列。
圖3M繪示為發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3M，本實施例的測試接墊200m’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280m’俯視，多個金屬塊222m’排列成一對稱圖案，且多個金屬塊222m’具有相同大小的矩形形狀。具體來說，多個金屬塊222m’具體化為兩條長條形形狀的金屬塊，對稱於一中線（未繪示）而設置。
圖3N繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3N，本實施例的測試接墊200n’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280n’俯視，多個金屬塊222n1’、222n2’排列成一非對稱圖案，且多個金屬塊222n1’、222n2’具有二種不同大小的形狀。具體來說，多個金屬塊222n1’具體化為多個相同大小的矩形形狀的金屬塊，而金屬塊222n2’為一條長條形形狀的金屬塊，且多個金屬塊222n1’排列成一列，與金屬塊222n2’設置於一中線（未繪示）的相對兩側。
圖3O繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3O，本實施例的測試接墊200o’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280o’俯視，多個金屬塊222o’排列成一對稱圖案，且多個金屬塊222o’具有相同大小的矩形形狀。具體來說，多個金屬塊222o’具體化為多個相同大小的矩形形狀的金屬塊，且多個金屬塊222o’排列成二列，對稱於一中線（未繪示）而設置。
圖3P繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3P，本實施例的測試接墊200p’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280p’俯視，多個金屬塊222p1’、222p2’排列成一非對稱圖案，且多個金屬塊222p1’、222p2’具有二種不同大小的矩形形狀。具體來說，金屬塊222p1’具體化為一矩形形狀的金屬塊，而金屬塊222p2’為一條長條形形狀的金屬塊。金屬塊222p1’與金屬塊222p2’設置於一中線（未繪示）的相對兩側。
圖3Q繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3Q，本實施例的測試接墊200q’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280q’俯視，多個金屬塊222q1’、222q2’排列成一對稱圖案，且多個金屬塊222q1’、222q2’具有二種不同大小的矩形形狀，且測試電極280q’於基底100上的正投影局部覆蓋多個金屬塊222q2’於基底100上的正投影。具體來說，多個金屬塊222q1’具體化為多個相同大小的矩形形狀的金屬塊，而多個金屬塊222q2’為二條長條形形狀的金屬塊。多個金屬塊222q1’排成一列，且二個金屬塊222q2’對稱地設置於多個金屬塊222q1’的兩側。
圖3R繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3R，本實施例的測試接墊200r’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280r’俯視，多個金屬塊222r1’、222r2’排列成一非對稱圖案，且多個金屬塊222r1’、222r2’具有二種不同大小的矩形形狀，且測試電極280r’於基底100上的正投影局部覆蓋多個金屬塊222r1’、222r2’於基底100上的正投影。具體來說，多個金屬塊222r1’具體化為多個相同大小的矩形形狀的金屬塊，而金屬塊222r2’為一條長條形形狀的金屬塊。多個金屬塊222r1’排成一列，且測試電極280r’於基底100上的正投影完全覆蓋多個金屬塊222r1’於基底100上的正投影。測試電極280r’於基底100上的正投影不覆蓋金屬塊222r2’於基底100上的正投影。
圖3S繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3S，本實施例的測試接墊200s’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280s’俯視，多個金屬塊222s1’、222s2’排列成一非對稱圖案，且多個金屬塊222s1’、222s2’具有二種不同大小的矩形形狀，且測試電極280s’於基底100上的正投影局部覆蓋多個金屬塊222s1’、222s2’於基底100上的正投影。具體來說，多個金屬塊222s1’具體化為多個相同大小的矩形形狀的金屬塊，而金屬塊222s2’為一條長條形形狀的金屬塊。多個金屬塊222s1’排成一列並與測試電極280s’的中線（未繪示）重疊，且測試電極280s’於基底100上的正投影完全覆蓋多個金屬塊222s1’於基底100上的正投影。測試電極280s’於基底100上的正投影不覆蓋金屬塊222s2’於基底100上的正投影。
圖3T繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3T，本實施例的測試接墊200t’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280t’俯視，金屬塊222t’排列成一對稱圖案。具體來說，金屬塊222t’具體化為一矩形形狀的環，沿著測試電極280t’的四個邊環繞設置，且測試電極280t’於基底100上的正投影完全覆蓋金屬塊222t’於基底100上的正投影。
圖3U繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3U，本實施例的測試接墊200u’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280u’俯視，多個金屬塊222u1’、222u2’排列成一非對稱圖案，多個金屬塊222u1’、222u2’具有二種不同大小的形狀，且測試電極280u’於基底100上的正投影局部覆蓋多個金屬塊222u1’、222u2’於基底100上的正投影。具體來說，金屬塊222u1’具體化為一矩形形狀的金屬塊，而金屬塊222u2’為一矩形形狀的環且具有一開口。實際上金屬塊222u2’的形狀類似一ㄇ字型。另外，測試電極280u’於基底100上的正投影完全覆蓋金屬塊222u1’於基底100上的正投影。測試電極280u’於基底100上的正投影局部覆蓋金屬塊222u2’於基底100上的正投影。
圖3V繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3V，本實施例的測試接墊200v’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280v’俯視，金屬塊222v’排列成一對稱圖案。具體來說，金屬塊222v’具體化為一網狀的形狀，且測試電極280v’於基底100上的正投影完全覆蓋金屬塊222v’於基底100上的正投影。在本實施例中，金屬塊222v’的圖案是整面均勻排列的網狀形狀，不過本發明不以此為限。在其他實施例中，金屬塊222v’的網狀形狀也可以是局部為網狀形狀而其他部份不為網狀的不規則形狀。此外，在另一實施例中，測試電極280v’於基底100上的正投影也可以僅局部覆蓋金屬塊222v’的網狀形狀於基底100上的正投影。
圖3W繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3W，本實施例的測試接墊200w’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280w’俯視，多個金屬塊222w1’、222w2’、222w3’排列成一非對稱圖案，且多個金屬塊222w1’、222w2’及222w3’具有三種大小不同的矩形形狀。具體來說，金屬塊222w1’具體化為一矩形形狀的金屬塊。金屬塊222w2’為一矩形形狀的環，而金屬塊222w3’為一尺寸大於金屬塊222w2’的矩形形狀的環。金屬塊222w1’由金屬塊222w2’環繞，而金屬塊222w2’由金屬塊222w3’環繞。測試電極280w’於基底100上的正投影完全覆蓋金屬塊222w1’及金屬塊222w2’於基底100上的正投影。測試電極280w’於基底100上的正投影局部覆蓋金屬塊222w3’於基底100上的正投影，然而本發明不以此為限。在其他實施例中，測試電極280w’於基底100上的正投影也可以具部覆蓋金屬塊222w1’或金屬塊222w2’於基底100上的正投影。
圖3X繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3T及圖3X，本實施例的測試接墊200x’與圖3T中的測試接墊200t’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280x’俯視，金屬塊222x’排列成一對稱圖案，且金屬塊222x’於基底100上的正投影面積大於金屬塊222t’於基底100上的正投影面積。具體來說，金屬塊222x’具體化為一矩形形狀的環，沿著測試電極280x’的四個邊環繞設置，且金屬塊222x’的四個邊中任一邊的寬度皆大於金屬塊222t’的四個邊中任一邊的寬度。此外，測試電極280x’於基底100上的正投影完全覆蓋金屬塊222x’於基底100上的正投影，不過本發明不以此為限。在其他實施例中，測試電極280x’於基底100上的正投影也可以局部覆蓋金屬塊222x’於基底100上的正投影。
圖3Y繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3X及圖3Y，本實施例的測試接墊200y’與圖3X中的測試接墊200x’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280y’俯視，多個金屬塊222y1’、222y2’排列成一非對稱圖案，多個金屬塊222y1’、222y2’具有二種大小不同的矩形形狀，且測試電極280y’於基底100上的正投影局部覆蓋多個金屬塊222y1’、222y2’於基底100上的正投影。具體來說，金屬塊222y1’具體化為一矩形形狀的金屬塊，而金屬塊222y2’為一矩形形狀的環。金屬塊222y2’環繞金屬塊222y1’，且測試電極280y’於基底100上的正投影完全覆蓋金屬塊222y1’於基底100上的正投影。測試電極280y’於基底100上的正投影局部覆蓋金屬塊222y2’於基底100上的正投影。此外，金屬塊222y2’具有四個邊，而其中相對較長的兩個邊相對地設置，相對較短的兩個邊相對地設置，且相對較長的兩個邊的寬度大於相對較短的兩個邊的寬度，不過本發明不限於此。在其他實施例中，相對較長的兩個邊的寬度也可以小於相對較短的兩個邊的寬度，或四個邊的寬度皆相同或皆不相同。
圖3Z繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖3Z，本實施例的測試接墊200z’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280z’俯視，金屬塊222z’排列成一對稱圖案。具體來說，金屬塊222z’具體化為一環形且包括數個長條形狀的金屬塊，且測試電極280z’於基底100上的正投影完全覆蓋金屬塊222z’於基底100上的正投影。在本實施例中，金屬塊222z’中的多個長條形是平行於長邊的設置，且彼此是以等距的排列，不過本發明不以此為限。在其他實施例中，金屬塊222z’中的長條形形狀也可以不以等距的排列而為不規則形狀。此外，在另一實施例中，測試電極280z’於基底100上的正投影也可以僅局部覆蓋金屬塊222z’於基底100上的正投影。
圖4A繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3Z及圖4A，本實施例的測試接墊200aa’與圖3Z中的測試接墊200z’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280aa’俯視，金屬塊222aa’排列成一對稱圖案。具體來說，金屬塊222aa’具體化為一環形且包括數個長條形狀的金屬塊，且測試電極280aa’於基底100上的正投影完全覆蓋金屬塊222aa’於基底100上的正投影。在本實施例中，金屬塊222aa’中的多個長條形是平行於短邊的設置，且彼此是以等距的排列，不過本發明不以此為限。在其他實施例中，金屬塊222aa’中的長條形形狀也可以不以等距的排列而為不規則形狀。此外，在另一實施例中，測試電極280aa’於基底100上的正投影也可以僅局部覆蓋金屬塊222aa’於基底100上的正投影。
圖4B繪示為本發明的一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖4B，本實施例的測試接墊200ab’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280ab’俯視，金屬塊222ab’排列成一非對稱圖案。具體來說，金屬塊222ab’具體化為一矩形形狀的金屬塊具有多個鏤空圖案226ab’。多個鏤空圖案226ab’具體化為相同大小的矩形形狀的鏤空，不過本發明不以此為限，在其他實施例中，多個鏤空圖案226ab’也可以為不同大小的矩形或非矩形形狀。此外，測試電極280ab’於基底100上的正投影完全覆蓋金屬塊222ab’於基底100上的正投影以及多個鏤空圖案226ab’於基底上的正投影，不過本發明不以此為限。在其他實施例中，測試電極280ab’於基底100上的正投影也可以局部覆蓋金屬塊222ab’於基底100上的正投影。
圖4C繪示為本發明的另一實施例的測試接墊的俯視示意圖。請同時參考圖3A及圖4C，本實施例的測試接墊200ac’與圖3A中的測試接墊200a’相似，惟二者主要差異之處在於：在本實施例中，由測試電極280ac’俯視，多個金屬塊222ac’排列成一非對稱圖案，且測試電極280ac’於基底100上的正投影不覆蓋多個金屬塊222ac’於基底100上的正投影。具體來說，多個金屬塊222ac’具體化為多個相同大小的矩形形狀的金屬塊，多個金屬塊222ac’排成一列，且測試電極280ac’於基底100上的正投影面積大於多個金屬塊222ac’於基底100上的正投影面積。
請再參考圖2A，值得一提的是，本實施例的多個金屬塊222a具有相同或至少二種以上不同大小的矩形形狀的金屬塊，且至少一層以上的金屬層220a、240a的多個金屬塊222a、242a於基底100上的正投影面積小於測試電極280a於基底100上的正投影面積。詳細而言，測試電極280a於基底100上的正投影完全覆蓋多層金屬層220a、240a的多個金屬塊222a、242a於基底100上的正投影。換句話說，相較於測試電極280a，各層金屬層220a、240a可透過圖案化形成較小的金屬塊222a、242a，意即各層金屬層220a、240a是由至少一個小型的金屬塊222a、242a組成。由於至少一層金屬層200a、240a的多個金屬塊222a於基底100上的正投影面積小於測試電極280a於基底100上的正投影面積，因此在進行刀具（未繪示）切割製程時，相較於習知的測試接墊的整層金屬層，破壞金屬層220a、240a的多個小型金屬塊222a、242a所產生的金屬顆粒的數量以及尺寸會大幅的縮減，進而減輕切割刀具因沾黏金屬顆粒對連續使用切割刀具的影響，以維持切割刀具的切割力。
由於本實施例的晶圓結構10a中，位於切割道110中的每一測試接墊200a是由多層金屬層220a、240a、多個導電通孔260a以及測試電極280a所組成，其中至少一層以上的金屬層220a、240a包括不同形狀大小的金屬塊222a、242a，且金屬塊222a、242a於基底100上的正投影面積小於測試電極280a於基底100上的正投影面積因此，在進行晶圓切割製程時，可以降低由切割破壞多個金屬塊222a、242a所產生的金屬顆粒的尺寸，並減少金屬顆粒的數量，以減輕切割刀具因沾黏金屬顆粒進而影響使用切割刀具進行連續的切割製程的問題。再者，每一輔助密封構件300a是分別位於每一測試接墊200a的周圍，亦可進一步地加強切割道110的整體強度，以避免切割道中的裂痕擴散出切割道時而損傷晶片單元400，可以進一步的提升晶片結構10a的信賴性。此外，本實施例的測試接墊200a及輔助密封構件300a的設計，可提高本實施例的晶圓結構10a於切割時的切割製程的良率，並可提升切割出的晶片單元400的結構可靠度。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，關於省略了相同技術內容的部分說明可參考前述實施例，下述實施例中不再重複贅述。
圖2B繪示為本發明的另一實施例的一種晶圓結構的剖面示意圖。請同時參考圖2A及圖2B，本實施例的晶圓結構10b與圖2A中的晶圓結構10a相似，惟二者主要差異之處在於：本實施例的金屬層220b、240b的多個金屬塊222b、242b於基底100上的正投影面積小於測試電極280b於基底100上的正投影面積，且測試電極280b於基底100上的正投影完全重疊於金屬層220b、240b的多個金屬塊222b、242b於基底100上的正投影。詳細地說，本實施例的每一測試電極280b只有一個接觸部282b，其中接觸部282b透過第一保護層120b的第一開口122b直接接觸最外層的金屬層240b的金屬塊242b，且金屬塊242b於基底100的正投影完全重疊各層金屬層220b的金屬塊222b。多個導電通孔260b電性連接多層金屬層220b、240b與對應主動區160。
圖2C繪示為本發明的另一實施例的一種晶圓結構的剖面示意圖。請同時參考圖2A及圖2C，本實施例的晶圓結構10c與圖2A中的晶圓結構10a相似，惟二者主要差異之處在於：本實施例的多個第一開口122c於基底100上的正投影完全覆蓋各層金屬層220c、240c的多個金屬塊222c、242c於基底100上的正投影。金屬層220c、240c的多個金屬塊222c、242c於基底100上的正投影面積小於測試電極280c於基底100上的正投影面積，且測試電極280c於基底100上的正投影完全重疊於金屬層220c、240c的多個金屬塊222c、242c於基底100上的正投影。
圖2D繪示為本發明的另一實施例的一種晶圓結構的剖面示意圖。請同時參考圖2A及圖2D，本實施例的晶圓結構10d與圖2A中的晶圓結構10a相似，惟二者主要差異之處在於：本實施例的測試電極280d於基底100上的正投影局部覆蓋多層金屬層220d的多個金屬塊222d。此外，多個導電通孔260d於基底100上的正投影部分重疊。舉例來說，最鄰近主動區160的導電通孔262d於基底100上的正投影與連接其他各層的任一導電通孔260d於基底100上的正投影不重疊。
圖2E繪示為本發明的另一實施例的一種晶圓結構的剖面示意圖。請同時參考圖2A及圖2E，本實施例的晶圓結構10e與圖2A中的晶圓結構10a相似，惟二者主要差異之處在於：本實施例的最外層的金屬層240e的金屬塊242e於基底100上的正投影完全重疊於至少一層金屬層220e的金屬塊222e。金屬層220e的金屬塊224e的尺寸小於金屬塊222e的尺寸以及金屬塊242e的尺寸，且金屬塊242e於基底100上的正投影面積小於測試電極280e於基底100上的正投影面積。
圖2F繪示為本發明的另一實施例的一種晶圓結構的剖面示意圖。請同時參考圖2A及圖2F，本實施例的晶圓結構10f與圖2A中的晶圓結構10a相似，惟二者主要差異之處在於：本實施例的第二開口142於基底100上的正投影完全重疊於測試電極280f的一個接觸部282f。且最外層的金屬層240f的金屬塊242f於基底100上的正投影完全重疊於至少一層金屬層220f的金屬塊222f。金屬層220f的金屬塊224f的尺寸小於金屬塊222f的尺寸以及金屬塊242f的尺寸，且金屬塊242f於基底100上的正投影面積等於測試電極280f於基底100上的正投影面積。
圖2G繪示為本發明的另一實施例的一種晶圓結構的剖面示意圖。請同時參考圖2A及圖2G，本實施例的晶圓結構10g與圖2A中的晶圓結構10a相似，惟二者主要差異之處在於：本實施例的最外層的金屬層240g的多個金屬塊242g於基底100上的正投影完全重疊於任一層金屬層220g的多個金屬塊222g。且電性連接至同一金屬塊222g的任兩相鄰導電通孔260g於基底100上的正投影不會重疊。也就是說，相鄰兩層的導電通孔260g呈交錯排列，而隔層設置的導電通孔260g於基底100上的正投影完全重疊。
值得一提的是，由於各層金屬層可透過圖案化形成至少一金屬塊，且金屬塊於基底上的正投影面積小於測試電極於基底上的正投影面積，意即各層金屬層是由小型的金屬塊組成。因此在進行晶圓切割製程時，可以降低由切割破壞金屬塊所產生的金屬顆粒的尺寸，並減少金屬顆粒的數量，以減輕切割刀具因沾黏金屬顆粒而影響使用切割刀具進行連續的切割製程的問題。
綜上所述，本發明的晶圓結構包括多個配置於切割道內的測試接墊與位於測試接墊周圍的輔助密封構件，以及分別環繞各晶片單元周圍且位於晶片單元與切割道之間的密封環。位於切割道中的每一測試接墊是由多層金屬層、多個導電通孔以及一測試電極所組成，其中至少一層以上的金屬層的金屬塊於基底上的正投影面積小於測試電極於基底上的正投影面積。因此，在進行晶圓切割製程時，可以降低由切割破壞金屬塊所產生的金屬顆粒的尺寸，並減少金屬顆粒的數量，以減輕切割刀具因沾黏金屬顆粒而影響使用切割刀具進行連續的切割製程的問題。此外，每一輔助密封構件分別位於每一測試接墊的周圍，可進一步地加強切割道的整體強度，以避免切割道中的裂痕擴散出切割道時而損傷晶片單元，因此可以進一步的提升本發明的晶圓結構的信賴性。意即，在本發明的晶圓結構所包括的測試接墊以及輔助密封構件的設計，可提高本發明的晶圓結構於使用刀具切割時的切割製程的良率，並可提升切割出的晶片單元的結構可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a、10b、10c、10d、10e、10f、10g‧‧‧晶圓結構
100‧‧‧基底
110‧‧‧切割道
112‧‧‧區域
120a、120b‧‧‧第一保護層
122a、122b、122c‧‧‧第一開口
124‧‧‧第二開口
130‧‧‧絕緣層
140‧‧‧第二保護層
142‧‧‧第三開口
143‧‧‧測試區
144‧‧‧第四開口
160‧‧‧主動區
162‧‧‧輔助主動區
200a、200a’、200b’、200c’、200d’、200e’、200f’、200g’、200h’、200i’、200j’、200k’、200l’、200m’、200n’、200o’、200p’、200q’、200r’、200s’‧‧‧測試接墊
220a、220a’、220b、220c、220d、220e、220f、220g、220q、220r‧‧‧金屬層
222a、222a’、222b、222b’、222c、222c’、222d、222d’、222e、222e1’、222e2’、222f、222f1’、222f2’、222g、222g1’、222g2’、222h1’、222h2’、222h3’、222i1’、222i2’、222j’、222k1’、222k2’、222l1’、222l2’、222m’、222n1’、222n2’、222o’、222p1’、222p2’、222q1’、222q2’、222r1’、222r2’、222s1’、222s2’、224e、224f、242a、242b、242c、242e、242f、242g‧‧‧金屬塊
226ab’‧‧‧鏤空圖案
240a、240b、240e、240f、240g‧‧‧最外層的金屬層
260a、260b、260c、260d、260g、262d‧‧‧導電通孔
280a、280a’、280b、280b’、280c’、280d、280d’、280e、280e’、280f、280f’、280g’、280h’、280i’、280j’、280k’、280l’、280m’、280n’、280o’、280p’、280q’、280r’、280s’‧‧‧測試電極
282a、282b、282c、282f‧‧‧接觸部
300a、300a’‧‧‧輔助密封構件
320a‧‧‧輔助金屬層
340a‧‧‧最外層的輔助金屬層
360a‧‧‧擋牆
380a‧‧‧輔助電極
382‧‧‧上表面
400‧‧‧晶片單元
500‧‧‧密封環
A-A’‧‧‧剖面線
R、R’‧‧‧區域
圖1A繪示為本發明的一實施例的一種晶圓結構的上視示意圖。 圖1B繪示為圖1A的區域R所示之晶圓結構的局部放大示意圖。 圖1C繪示為本發明的另一實施例的一種晶圓結構的局部放大示意圖。 圖1D繪示本發明的另一實施例的一種晶圓結構的局部放大示意圖。 圖2A繪示為圖1B的晶圓結構沿剖面線A-A’的局部剖面圖。 圖2B繪示為本發明的另一實施例的一種晶圓結構的剖面示意圖。 圖2C繪示為本發明的另一實施例的一種晶圓結構的剖面示意圖。 圖2D繪示為本發明的另一實施例的一種晶圓結構的剖面示意圖。 圖2E繪示為本發明的另一實施例的一種晶圓結構的剖面示意圖。 圖2F繪示為本發明的另一實施例的一種晶圓結構的剖面示意圖。 圖2G繪示為本發明的另一實施例的一種晶圓結構的剖面示意圖。 圖3A繪示為本發明的一實施例的測試接墊的俯視示意圖。 圖3B繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3C繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3D繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3E繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3F繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3G繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3H繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3I繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3J繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3K繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3L繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3M繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3N繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3O繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3P繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3Q繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3R繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3S繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3T繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3U繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3V繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3W繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3X繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3Y繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖3Z繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖4A繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖4B繪示為本發明的另一實施例的測試接墊的俯視示意圖。 圖4C繪示為本發明的另一實施例的測試接墊的俯視示意圖。

Claims (11)

  1. 一種晶圓結構，包括： 一基底，具有多條將該基底分隔成多個晶片單元的切割道； 多個測試接墊，配置於該些切割道內，各該測試接墊包括： 多層金屬層，彼此分離且各該金屬層包括至少一金屬塊； 多個導電通孔，電性連接任兩相鄰的該些金屬層的該些金屬塊；以及 一測試電極，直接接觸最外層的該金屬層，其中至少一層以上的該金屬層的該金屬塊於該基底上的正投影面積小於該測試電極於該基底上的正投影面積；以及 多個輔助密封構件，配置於該些切割道內，且分別位於該些測試接墊的周圍。
  2. 如申請專利範圍第1項所述的晶圓結構，其中各該金屬層的該至少一金屬塊包括多個金屬塊，由該測試電極俯視，各該金屬層的該些金屬塊排列成一對稱圖案或一非對稱圖案。
  3. 如申請專利範圍第2項所述的晶圓結構，其中由該測試電極俯視，該些金屬塊具有相同大小的矩形形狀或至少具有二種以上不同大小的矩形形狀。
  4. 如申請專利範圍第1項所述的晶圓結構，其中該測試電極具有至少一接觸部，該接觸部直接接觸最外層的該金屬層的該金屬塊。
  5. 如申請專利範圍第1項所述的晶圓結構，其中該測試電極於該基底上的正投影完全覆蓋或局部覆蓋該些金屬層的該些金屬塊於該基底上的正投影。
  6. 如申請專利範圍第1項所述的晶圓結構，其中該些導電通孔於該基底上的正投影完全重疊或部分重疊。
  7. 如申請專利範圍第1項所述的晶圓結構，其中各該輔助密封構件包括： 多層輔助金屬層，彼此分離且分別對應該些金屬層設置，其中各該輔助金屬層與對應的該金屬層屬同一膜層； 多個擋牆，連接至任兩相鄰的該些輔助金屬層，且對應環繞電性連接該些金屬層的該些導電通孔，其中各該擋牆與對應的該導電通孔屬同一膜層； 一輔助電極，直接接觸最外層的該輔助金屬層，其中各該輔助電極與該測試電極屬同一膜層；以及 一輔助主動區，分別對應該些輔助密封構件配置且位於該基底上，其中該些檔牆連接該些輔助金屬層與對應該輔助主動區。
  8. 如申請專利範圍第1項所述的晶圓結構，更包括： 一第一保護層，覆蓋最外層的該金屬層與最外層的該輔助金屬層，其中該第一保護層具有至少一第一開口以及至少一第二開口，該測試電極配置於該第一保護層上且透過該第一開口直接接觸最外層的該金屬層，而該輔助電極配置於該第一保護層上且透過該第二開口直接接觸最外層的該輔助金屬層。
  9. 如申請專利範圍第8項所述的晶圓結構，更包括： 一第二保護層，配置於該第一保護層上與該測試電極上，其中該第二保護層具有至少一第三開口以及一第四開口，該第三開口暴露出部分該測試電極而定義出至少一測試區，而該第四開口完全暴露出該輔助電極的一上表面與部分該第一保護層。
  10. 如申請專利範圍第1項所述的晶圓結構，更包括： 多個密封環，分別環繞各該晶片單元的周圍，且位於各該晶片單元與各該切割道之間。
  11. 如申請專利範圍第1項所述的晶圓結構，更包括： 多個主動區，分別對應該些測試接墊配置且位於該基底上，其中該些導電通孔電性連接該些金屬層與對應該些主動區。
TW106139571A 2017-11-15 2017-11-15 晶圓結構 TWI637462B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106139571A TWI637462B (zh) 2017-11-15 2017-11-15 晶圓結構
CN201810087616.5A CN109786435A (zh) 2017-11-15 2018-01-30 晶圆结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106139571A TWI637462B (zh) 2017-11-15 2017-11-15 晶圓結構

Publications (2)

Publication Number Publication Date
TWI637462B true TWI637462B (zh) 2018-10-01
TW201923980A TW201923980A (zh) 2019-06-16

Family

ID=64797486

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139571A TWI637462B (zh) 2017-11-15 2017-11-15 晶圓結構

Country Status (2)

Country Link
CN (1) CN109786435A (zh)
TW (1) TWI637462B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151439A (zh) * 2019-06-28 2020-12-29 长鑫存储技术有限公司 晶圆及其制作方法、半导体器件
CN115642147A (zh) * 2021-07-19 2023-01-24 长鑫存储技术有限公司 半导体晶圆及测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060001144A1 (en) * 2004-06-30 2006-01-05 Uehling Trent S Scribe street structure for backend interconnect semiconductor wafer integration
US20100264413A1 (en) * 2009-04-16 2010-10-21 Texas Instruments Incorporated Replacement of Scribeline Padframe with Saw-Friendly Design

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776826A (en) * 1996-05-06 1998-07-07 International Business Machines Corporation Crack stop formation for high-productivity processes
US6680484B1 (en) * 2002-10-22 2004-01-20 Texas Instruments Incorporated Space efficient interconnect test multi-structure
US20060125059A1 (en) * 2004-12-15 2006-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with protection structure against damage during a die separation process
US7382038B2 (en) * 2006-03-22 2008-06-03 United Microelectronics Corp. Semiconductor wafer and method for making the same
US7714443B2 (en) * 2006-07-19 2010-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure design with reduced density
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
US8013333B2 (en) * 2008-11-07 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test pad structures
US7906836B2 (en) * 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
CN106298694B (zh) * 2015-05-19 2019-09-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060001144A1 (en) * 2004-06-30 2006-01-05 Uehling Trent S Scribe street structure for backend interconnect semiconductor wafer integration
US20100264413A1 (en) * 2009-04-16 2010-10-21 Texas Instruments Incorporated Replacement of Scribeline Padframe with Saw-Friendly Design

Also Published As

Publication number Publication date
CN109786435A (zh) 2019-05-21
TW201923980A (zh) 2019-06-16

Similar Documents

Publication Publication Date Title
TWI612623B (zh) 半導體裝置及半導體晶圓
TWI637462B (zh) 晶圓結構
KR19990036684A (ko) 반도체 장치 및 그 형성 방법
US20050179213A1 (en) Non-repeated and non-uniform width seal ring structure
CN102214618A (zh) 半导体装置及其制造方法
TWI650844B (zh) 具有測試鍵結構的半導體晶圓
JP2008066716A (ja) 半導体装置
JP2008021936A (ja) 半導体装置及びその製造方法
TW201619870A (zh) 具增強靜電放電保護的指紋辨識晶片、系統與製造方法
JP2001085465A (ja) 半導体装置
JP3700524B2 (ja) 多層集合基板および多層セラミック部品の製造方法
KR20090044262A (ko) 반도체 소자와 그의 제조방법
US6441465B2 (en) Scribe line structure for preventing from damages thereof induced during fabrication
TWI412113B (zh) 單元集合中的單元及其製造方法
US20080142927A1 (en) Scribe-line structures and methods of forming the same
US20070284749A1 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer and method of manufacturing the same
JP5501668B2 (ja) 半導体装置の製造方法、半導体チップ及び半導体ウェハ
US20130335189A1 (en) Component with countermeasure against static electricity and method of manufacturing same
KR101765928B1 (ko) 반도체 소자 및 그 제조 방법
TWI727300B (zh) 發光元件模組
KR100444012B1 (ko) 반도체칩의가드링(guard-ring)
JPWO2021200832A5 (ja) 半導体素子基板の製造方法および半導体素子基板
TWI576020B (zh) Printed wiring board and manufacturing method thereof
JP2004228479A (ja) 半導体装置及び半導体装置の製造方法
CN116661623A (zh) 触控面板中板、触控面板及显示装置