TWI412113B - 單元集合中的單元及其製造方法 - Google Patents

單元集合中的單元及其製造方法 Download PDF

Info

Publication number
TWI412113B
TWI412113B TW097131899A TW97131899A TWI412113B TW I412113 B TWI412113 B TW I412113B TW 097131899 A TW097131899 A TW 097131899A TW 97131899 A TW97131899 A TW 97131899A TW I412113 B TWI412113 B TW I412113B
Authority
TW
Taiwan
Prior art keywords
unit
functional area
protective structure
substrate
vias
Prior art date
Application number
TW097131899A
Other languages
English (en)
Other versions
TW200931625A (en
Inventor
Ziqun Zhao Sam
Zhong Chonghua
Rahman Khan Rezaur
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW200931625A publication Critical patent/TW200931625A/zh
Application granted granted Critical
Publication of TWI412113B publication Critical patent/TWI412113B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)

Description

單元集合中的單元及其製造方法
本發明涉及積體電路封裝，更具體地說，涉及防止裂紋蔓延造成積體電路封裝損壞。
在製造積體電路(IC)封裝過程中，通常多個單元(例如基片、IC晶片等)同時製造。然後在切割分離工序中將每一個單元從單元集合中分離出來。然而，在這種切割分離工序中，當壓力施加到單元區域上時，常常會損壞單元。具體地，施加壓力所產生的裂紋可能引起電路迹線、電路連接器、電子器件、IC部件和其他要件失去功效。
隨著產量不斷增大，防止裂紋損壞條帶上的一個或更多單元顯得更加重要。此外，由於單元尺寸變小，單元集合的密度增大，使得裂紋嚴重損壞一個或更多單元的可能性增加。
因此，需要一種防止裂紋蔓延造成單元損壞的方法和系統。
本發明介紹一種使用防護結構來防止單元損壞的系統和方法。在一個實施例中，單元集合中的單元包括功能區域和防護結構，該防護結構用於防止裂紋蔓延至所述功能區域中。
根據本發明的一方面，提供一種單元集合中的單元，包括功能區域；及防止裂紋蔓延至所述功能區域的防護結構。
作為優選，所述防護結構用於防止切割分離工序中造成的裂 紋蔓延至所述功能區域。
作為優選，所述防護結構形成在所述單元在切割分離工序中的受壓區域。
作為優選，所述防護結構沿所述單元集合的單元之間的邊界形成。
作為優選，所述防護結構包括在所述單元表面形成的圖案。
作為優選，所述防護結構包括從以下形式中選擇的圖案：網格、多根線條和多個剖切面(plane)。(參見第8頁，第12行)
作為優選，所述防護結構包括金屬材料。
作為優選，所述單元包括多層，其中所述表面是第一層的表面，所述防護結構還包括在第二層的表面形成的第二圖案。
作為優選，所述防護結構還包括導通孔(via)，所述導通孔將所述第一層表面形成的圖案與所述第二層表面形成的圖案相連接。
作為優選，所述功能區域包括電路迹線(circuit trace)，其中所述圖案包括與所述電路線迹相同的成分(element，但後面的實施例中提及composition)。
作為優選，所述防護結構包括多條導通孔。
作為優選，所述多條導通孔中的導通孔至少是電鍍導通孔或填充導通孔中的一種。
作為優選，所述多條導通孔中的導通孔包括金屬。
作為優選，所述功能區域包括導通孔，其中所述多根導通孔中的導通孔與所述功能區域的導通孔相同。
作為優選，所述多根導通孔中的導通孔位於所述單元集合的單元之間的一個或多個邊界處。
作為優選，設置所述多根導通孔是用於吸收或反射裂紋能量。
作為優選，所述防護結構還包括多個水平板層(slab)。
作為優選，所述防護結構包括暴露電鍍區域。
作為優選，所述暴露電鍍區域用於防止所述單元的焊接掩模(solder mask)撕裂(tear)。
作為優選，所述暴露電鍍區域包括金屬。
作為優選，所述暴露電鍍區域包括耐腐蝕材料。
作為優選，所述暴露電鍍區域包括矩形區域或三角形區域中的一種。
作為優選，所述防護結構包括所述單元的焊接掩模中的縫隙。
作為優選，所述縫隙用於將剝落或撕裂限制在遠離功能區域的區域。
作為優選，所述縫隙形成在所述單元的邊角部分。
作為優選，所述單元為基片。
作為優選，所述防護結構用於增強所述單元的一部分。
作為優選，所述防護結構用於反射或吸收裂紋能量。
作為優選，所這防護結構用於削弱所述單元的一部分。
作為優選，所述防護結構用於限制裂紋。
作為優選，所述防護結構包括縫隙。
作為優選，所述縫隙靠近所述單元集合的單元之間的邊界。
作為優選，所述單元是積體電路晶片且所述單元集合是晶圓。
作為優選，所述防護結構包括晶圓密封圈(seal ring)。
作為優選，所述晶圓密封圈包括多根導通孔。
作為優選，所述晶圓密封圈還包括多個水平層板。
根據本發明的一方面，提供一種製造單元條帶(strip)中的單元的方法，包括：形成功能區域；及形成用於防止裂紋蔓延至所述功能區域中的防護結構。
作為優選，所述方法還包括布圖所述單元，其中所述布圖所述單元包括：布圖所述功能區域；及 布圖所述防護結構。
作為優選，形成所述防護結構包括：在所述單元的表面形成從以下形式中選擇的圖案：網格、多根線條和多個剖切面。
作為優選，形成所述防護結構包括：形成導通孔。
作為優選，形成所述防護結構包括：在所述單元的表面形成電鍍區域。
作為優選，形成所述防護結構包括：在所述單元的焊接掩模上形成縫隙。
作為優選，形成所述防護結構包括：增強或削弱所述單元的一部分。
作為選擇，形成所述防護結構包括：在所述單元中形成縫隙。
作為優選，所述形成功能區域和形成防護結構的步驟在同一個製造工序的步驟中進行。
從以下的描述和附圖中，可以得到對本發明的各種優點、各個方面、創新特徵、及其實施例細節的更深入的理解。
100‧‧‧單元條帶
102‧‧‧單元
103‧‧‧功能區域
104、106‧‧‧邊界
200‧‧‧單元
202‧‧‧信號層
204‧‧‧供電層
206‧‧‧接地面
208‧‧‧絕緣材料(prepreg)層
210‧‧‧BT環氧或FR-4層
212‧‧‧焊接掩模
300‧‧‧條帶
302‧‧‧單元
303‧‧‧功能區域
304、306‧‧‧縫隙
308‧‧‧塑封蓋(mold top)
400、420、440‧‧‧基片
402a、402b‧‧‧縫隙
404‧‧‧功能區域
406、408‧‧‧邊界
410‧‧‧網格
412‧‧‧線條
414‧‧‧剖切面
414‧‧‧剖切面
500‧‧‧基片
502a、502b‧‧‧縫隙
504‧‧‧功能區域
506、508‧‧‧邊界
510‧‧‧導通孔(via)
520‧‧‧基片
522‧‧‧焊接掩模(solder mask)
524‧‧‧導通孔
540‧‧‧基片
542‧‧‧導通孔
544‧‧‧板層(slab)
546‧‧‧金屬焊盤
548‧‧‧鈍化層(passivation)
550‧‧‧焊接開口區(bond opening)
600、620、630‧‧‧基片
604‧‧‧功能區域
606、610、614‧‧‧暴露電鍍區域
608、610‧‧‧邊緣部分
700‧‧‧基片
702a、702b‧‧‧縫隙
704‧‧‧功能區域
706、708‧‧‧邊界
710‧‧‧焊接掩模縫隙(solder mask slot)
800‧‧‧IC晶片
802‧‧‧密封圈
804‧‧‧功能區域
804‧‧‧線形導通孔(line via)
806‧‧‧方形導通孔(square vis)
808‧‧‧層板
圖1是單元集合條帶的示意圖；圖2是示例性單元的截面圖；圖3A和3B分別是根據本發明實施例的單元集合條帶的俯視圖和仰視圖；圖4A-4C是根據本發明實施例的包括防護結構的基片的示意圖；圖5A-5C是根據本發明實施例的包括多個導通孔(via)的基片的示意圖；圖6A-6C是根據本發明實施例的包括暴露區域的基片的示意 圖；圖7是根據本發明實施例的包括焊接掩模縫隙(solder mask slot)的基片的示意圖；圖8A和8B是根據本發明實施例的晶圓細節示意圖；圖9是根據本發明實施例製造單元的示例性步驟的流程圖。
本申請文件公開了結合有本發明特徵的一個或多個實施例。所公開的實施例僅僅是對本發明的舉例，本發明的範圍不局限於所公開的實施例，而由本申請的權利要求來定義。此外，根據本申請文件的教導，本領域技術人員可以顯而易見地得出其他結構和操作實施例，包括修改/替換。
圖1所示為包括多個單元102的單元條帶100的示意圖。多個單元102可以包括基片、積體電路(IC)封裝和/或其他類型的電子器件。在其他實施例中，條帶100可以是包括IC半導體晶片集合的晶圓或晶圓的一部分。為使多個單元102的單元102a能夠用於其預定目的，必須在切割分離工序中將其從條帶100上分離下來。例如，單元102a可以是用於塑膠球柵陣列(BGA)封裝或其他電路封裝的基片。當單元102a從條帶100上分離下來後，單元102a可與IC晶片、焊球和其他合適的要件一起組成所需的PBGA封裝。
可以使用各種方法來切割分離單元102a。例如，切割分離單元的方法包括鋸、沖孔、研磨顆粒切割(abrasive particle cutting)和聚焦雷射光束切除。上述所有方法都會在單元102a和/或相鄰單元102b上施加壓力。在一個實施例中，切割分離工序中產生的壓力沿邊界104和106分佈。例如，可以沿邊界104和106鋸、或在沖孔動作中在單元102a的頂部施加壓力來將單元102a切割分離下來。
如圖1所示，單元102a有一個功能區域103。功能區域103可包括電路迹線、連接器、電路元件、IC要件(IC feature)和/或其 他對於單元102a的操作必須的要件。因此，需要保護功能區域103不遭遇開裂。
由於單元102a被切割分離，單元102a的區域以及條帶100的其他區域遭受壓力。這一壓力通常以裂紋的形式釋放能量。例如，邊界104和106可以刻劃上刻痕。在這一實施例中，緊鄰邊界104和106的區域被削弱(weakened)以便為切割分離工序作準備。刻劃包括沿邊界104和/或邊界106去除部分材料和/或部分地切割。作為選擇，邊界104和106也可以用雷射光束刻上刻痕。在這一實施例中，邊界104和106被雷射光束熔化，之後重新凝結成較平坦的切面，從而減小了沿邊界104和106的壓力集中區域，促使(contribute)切割分離工序中出現開裂和碎裂。
圖2是示例性單元200的截面圖。所示的單元200僅是舉例說明，並非對本發明的限制。單元200可包含於類似參考圖1所描述的條帶100的單元條帶中。單元200包括信號層202和供電層204，接地面206夾在其中。信號層202佈置有導電迹絲和連接器。使用絕緣材料(prepreg)層208將接地面206與信號層202隔離。絕緣材料(prepreg)層208包括具有高介電常數和韌性的纖維或環氧材料。使用BT環氧或FR-4層210將接地面206與供電層204絕緣。層210還可由其他合適的印刷電路板(PCB)複合物構成。PCB複合物具有恒定的高介電常數，幾乎無損耗，即使在較高的頻率下也如此。
IC封裝堆疊信號層202用焊接掩模(solder mask)212密封以防止暴露。焊接掩模212被刻蝕以允許與信號層202功能部件(例如電路迹線、連接器等)的連接。
示範性實施例
在此處描述的實施例中，提供了限制因裂紋蔓延而造成損壞的技術。如本領域技術人員所知悉，在壓力作用下裂紋一般都是沿最薄弱的環節蔓延。如果沒有任何防護結構來防止或減輕裂紋 的蔓延，裂紋將蔓延到單元的功能區域，並可能穿透導電迹線、切斷導通孔(sever via)，或使基片層開裂、碎裂、剝落或分層。使用此處介紹的技術和實施方式可以減少切割分離工序中出現的單元損壞。
防護結構可以在單元上形成，以防止裂紋蔓延到單元的功能區域。防護結構可以在當單元被切割分離時承受壓力的單元區域中形成。
通過使用防護結構可以增強單元區域。增強部分吸收和/或反射裂紋能量使得裂紋不會蔓延到單元的功能區域。作為選擇，可以削弱單元區域。如上所述，裂紋趨向于向薄弱區域蔓延。通過削弱遠離單元功能區域的區域，可將裂紋限制在該區域避免其蔓延到單元的功能區域。防護結構可以削弱單元的指定區域且同時增強單元的其他區域。
圖3A和3B分別是根據本發明實施例的單元集合條帶300的俯視圖和仰視圖。條帶300包括單元302。單元302包括功能區域303和縫隙304和306。與以上參考圖1描述的功能區域103相同，功能區域303包括單元302的功能元件和要件。例如，功能區域303包括用於附著IC晶片或接觸焊盤(諸如焊球、引腳等)的區域。
縫隙304和306是防護結構，用於防止裂紋向功能區域303蔓延。在一個實施例中，縫隙304和306削弱了單元302中在切割分離工序中承受壓力的區域(例如沿單元302與相鄰單元的邊界)。因切割分離不斷擴張的裂紋被限制在縫隙304和306處，被阻止向功能區域303蔓延。
縫隙304通常比縫隙306的寬度大，這是因為縫隙306是沿條帶300的邊緣部分(即不與任何其他單元相鄰)設置，受此處空間的限制。在另一個實施例中，縫隙306與縫隙304具有基本相同的寬度，或縫隙306的寬度大於縫隙304的寬度。
形成的縫隙304和306可以部分或全部穿透單元302。換句話 說，縫隙304和306所處的單元302區域處的材料被全部去除(即形成孔)或部分去除。
圖3A所示的單元302還具有一個塑封蓋(mold top)308。在一個實施例中，塑封蓋308用於成型塑封或密封材料，這些材料將包括單元302的封裝體(例如PBGS封裝)密封起來。
如圖3A和圖3B所示，縫隙304和306並沒有沿隔離條帶300中單元的邊界全部延伸。這是因為沿邊界全部延伸的縫隙會減小條帶的結構整體性。在以下的實施例中，提供了其他形式的防護結構，用以防止裂紋向功能區域中蔓延。這些結構可以與上述的縫隙結合使用。
圖4A-4C分別是根據本發明實施例的包括防護結構的基片400、420和440的示意圖。在一個實施例中，基片400、420和440中的每一個是與參考圖1描述的單元條帶100相同的單元條帶中的單元。基片400、420和440中的每一個包括縫隙402a和402b和功能區域404。縫隙402a和402b分別沿邊界406和408形成，邊界406和408將基片與其他單元隔離開。縫隙402a和402b與參考圖3所描述的縫隙304和/或306相似。基片400、420和440中的每一個配置有用於防止裂紋向功能區域404中蔓延的圖案。雖然圖4A-4C所示的圖案是形成在基片上的，但本領域技術人員知悉，所示的圖案也可以用於其他類型的單元中。
基片400上形成有網格410用於沿邊界406和408增強基片410。網格410可以將裂紋限制在網格401內部區域，從而保護功能區域404。例如，如果因壓力作用沿邊界406出現裂紋，該裂紋將被縫隙402a和402b和/或網格410限制住，從而保護了功能區域404。具體地說，網格410可用於吸收裂紋能量，進而防止裂紋形成和/或蔓延。
同理，如圖4B和4C所示，基片420上形成有線條412，基片440上形成有剖切面(plane)414，用於防止裂紋蔓延到功能區域 404中。如圖4B所示，線條412包括在基片420上形成的多根水平和垂直的線條。如圖4C所示，剖切面414包括在基片440上形成的多個剖切面。在圖4A和4C中示出的網格410和剖切面414圖中看起來是相同的。但是，網格410是由在交叉點斷開的線段構成，而剖切面414是由在交叉點延展的線條構成。
如前面所提及，單元常常有多層。單元的切割分離工序中可能不止一個層上遭受到壓力。在進一步的實施例中，不同層上所形成的圖案可以通過導通孔(via)連接到一起。作為選擇，這些結構也可以各自孤立。
在一個實施例中，在基片的不同層上可以形成不同的圖案。例如，一個四層的基片可以是在第一層上形成網格、第二層和第三層上形成線條、第四層上形成剖切面。
網格410、線條412和剖切面414中的一個或多個可以由金屬材料(例如銅、銅合金、金等)構成。在功能區域404包括電路迹線或其他類似要件的一個實施例中，網格410、線條412和剖切面414可以採用相同的材料構成，且線條的寬度與功能區域404中的要件尺寸相近似。在這一實施例中，網格410、線條412和/或剖切面414包含在相應基片的布圖設計中，並且在基片上形成圖案和在基片上形成功能區域404中的要件可以在同一個製造工序中進行。
圖5A是根據本發明實施例的包括防護結構的基片500的示意圖。基片500包括縫隙502a和502b、功能區域504和多個導通孔(via)510。縫隙502a和502b通常與之前參考圖4A-4C所述的縫隙402a和402b相同。功能區域504可包括電路迹線、電路連接器、導電部件等，與參考圖4A-4C所述的功能區域404相同。
基片500包括多個沿邊界506和508形成的導通孔510。與參考圖4A-4C所述的邊界406和408相似，邊界506和508可將基片500與單元條帶或集合中的其他單元隔離開，其也是切割分離 工序中承受壓力的區域。如圖5A所示，多個導通孔510可以有效地形成防護，保護功能區域504不受裂紋的影響。在一個實施例中，多個導通孔510可以吸收和/或反射裂紋能量，從而防止裂紋向功能區域504中蔓延。
在一個實施例中，基片500可包括多層。在這一實施例中，多個導通孔510中的導通孔可以延伸到基片的部分或全部層中。多個導通孔510中的導通孔可以進行電鍍和/或填充、可以是金屬的。例如，多個導通孔510中的導通孔可以包括銅、銅合金、鋁等。
在一個實施例中，功能區域504包括導通孔。在這一實施例中，多個導通孔510中的導通孔可以與功能區域504中的導通孔在材料成分、尺寸等方面相同。在這一實施例中，多個導通孔510中的導通孔可以包含在基片500的布圖設計中，並在與製造功能區域404中的要件相同的工序中製造或形成多個導通孔510中的導通孔。
如圖5A所示，多個導通孔510沿邊界506和508排成兩行。然而，在另外的實施例中，在不脫離本發明精神和實質的情況下，多個導通孔510也可以排列成其他形狀。
圖5B-5C是根據本發明實施例的包括多個導通孔(via)的防護結構的其他實施方式的示意圖。圖5B所示的基片520與基片500一般相同。但是，基片520包括一個焊接掩模(solder mask)522和多個導通孔524。如圖5B所示，多個導通孔524中的導通孔未穿透焊接掩模522。在另一個實施例中，多個導通孔524中的一個或更多的導通孔可以部分或全部穿透焊接掩模522。在一個實施例中，多個導通孔524中的導通孔沿基片520的邊緣(例如基片520與單元條帶或集合中的其他單元之間的邊界)形成。與參考圖5A所述的多個導通孔510相同，多個導通孔524用於吸收和/或反射裂紋能量，從而使裂紋不會蔓延到功能區域中。
圖5C所示的基片540包括多個導通孔542、多個板層(slab)544、金屬焊盤546、鈍化層(passivation)548和焊接開口區(bond opening)550。如圖5C所示，基片540包括由多個導通孔542和多個板層544形成的網格。在一個實施例中，多個板層544中的板層可由金屬材料(例如銅、銅合金、鋁等)構成，其可與多個導通孔542的材料成分相同。這樣，多個導通孔542和多個板層544構成網狀防護結構，用於吸收和/或反射裂紋能量。圖5C中所示的網格與圖4A中所示的網格410是不同的。圖5C中的由多個導通孔542和多個板層544構成的網格是在基片540中形成的三維結構。純化層548可用於將基片540的元件(例如金屬焊盤546)與基片540的其他元件隔離開。
圖6A-6C是根據本發明實施例的分別包括暴露電鍍區域606、610和614的基片600、620和630的示意圖。基片600包括的功能區域604與之前參考圖4所述的功能區域404相同，暴露區域606沿基片600的邊緣部分形成。在一個實施例中，基片600被焊接掩模覆蓋。焊接掩模可用於確定基片600上將沈積焊料的區域。在另一個實施例中，焊接掩模是基本剛性的。在這樣的實施例中，因切割分離工序中承受壓力產生的裂紋可能會剝落或撕裂焊接掩模。這樣的剝落或撕裂可能造成功能區域604中的要件損壞。因此，除了防止裂紋向功能區域604中蔓延，暴露區域606還可用於防止撕裂或剝落向功能區域604中蔓延。
暴露電鍍區域606、610和614可以是不存在焊接掩模的區域。作為替代，暴露電鍍區域606、610和614可以是基片600上被金屬覆蓋的區域。
暴露電鍍區域606、610和614可由金屬材料構成，諸如銅、銅合金、鋁等。在另一個實施例中，暴露區域可以由耐腐蝕金屬(諸如金、銀等)覆蓋。
如圖6A所示，暴露區域604在基片600的邊角部位形成，為 三角形形狀。然而，暴露電鍍區域可以為其他形狀。例如，圖6B和6C示出了分別沿邊緣部分608和610形成的暴露電鍍區域610和614。暴露電鍍區域610基本為矩形，其中包含一個凹口。暴露電鍍區域614包括帶有多個線條的矩形。如本領域技術人員所知悉，在不脫離本發明精神和實質的情況下，暴露電鍍區域可以是其他形狀。雖然在圖6A-6C未示出，但是暴露電鍍區域還可結合縫隙(如上所述)以防止損壞功能區域604上的要件。
圖7是根據本發明實施例的包括縫隙702a和702b、功能區域704和焊接掩模縫隙(solder mask slot)710的基片700的示意圖。在一個實施例中，沿邊界706和708形成的縫隙702a和702b分別與之前參考圖4A-4C描述的縫隙402a和402b相同。功能區域704可包括與之前參考圖4所述的功能區域404相同的要件(feature)。
在一個實施例中，焊接掩模縫隙710用於防止裂紋向功能區域704中蔓延。在另一個實施例中，焊接掩模縫隙710僅在基片700的焊接掩模中形成。在這樣的實施例中，焊接掩模縫隙710還可用於防止焊接掩模剝落和/或撕裂。
焊接掩模縫隙710將焊接掩模在切割分離工序中可能承受壓力的部分區域削弱。以這樣的方式，裂紋能量可以被焊接掩模縫隙710限制住，從而防止引起功能區域704中的焊接掩模撕裂或剝落。當剝落或裂紋達到焊接掩模縫隙710時會沿焊接掩模縫隙710移動，因為此處的阻力比焊接掩模其他區域中的阻力小。因此，剝落或裂紋被限制在遠離功能區域704的區域。
如圖7所示，焊接掩模縫隙710沿基片700的邊緣形成。然而，如本領域技術人員所知悉，在不脫離本發明精神和實質的情況下，焊接掩模縫隙710可以不同的形狀形成。
圖8A和8B是根據本發明實施例的晶圓的俯視圖和截面圖。如圖8A所示，IC晶片800(其包括功能區域804)至少部分地由密 封圈802包圍。功能區域804可包括積體電路電晶體、電阻和/或包括在IC晶片或其他半導體器件中的其他類型的電子或邏輯部件。密封圈802用於防止裂紋向功能區域804中蔓延。
圖8B示出了IC晶片800的密封圈802的截面圖。密封圈802的包括線形導通孔(line via)804和方形導通孔(square vis)806。線形導通孔804和方形導通孔806用於吸收和/或反射裂紋能量，從而使裂紋不會蔓延到功能區域804中。此外，密封圈802還包括層板808。層板808以水平方式形成(而導通孔以垂直方式形成)，從而形成三維網格。層板808在材料成分上與線形導通孔804和/或方形導通孔806相同。在另一實施例中，密封圈802可包括線形導通孔804、方形導通孔806和層板808的任意組合。
圖9是根據本發明實施例製造單元的示例性步驟的流程900的示意圖。基於以下的討論，對於本領域技術人員來說其他結構和操作實施例是顯而易見的。圖9中所示的步驟不一定非要按照所示的順序執行。以下描述圖9中的步驟。
流程900開始於步驟902。在步驟902，確定(define)單元的布圖設計。例如，在單元為基片的實施例中，布圖設計包括確定電路迹線和電路連接器。作為替代，在單元為IC晶片的實施例中，可以確定IC元件諸如電阻和電晶體。
在一個實施例中，在用於防止裂紋向單元的功能區域中蔓延的防護結構的布圖設計也可與功能要件的布圖設計一起確定。在這樣的實施例中，步驟902可包括布圖功能要件和布圖防護結構。
在步驟904，形成功能要件。例如，功能要件諸如電路迹線、IC元件或其他要件可以在單元的功能區域中形成。
在步驟906，形成防護結構。例如可以在單元上形成如前所述的縫隙、線條、網格、剖切面、密封圈或其他結構中的一種或多種。在一個實施例中，步驟904和906可以在製造工序的同一個步驟中完成。在同一個步驟中製作功能要件和防護結構可以降低 形成防護結構的成本。
儘管以上介紹了本發明的各種實施例，但是可以理解的是，以上僅僅是示例，並非對本發明的限制。本領域的技術人員顯然知道，可以對本發明進行各種形式和細節上的改變而不脫離本發明的精神實質和範圍。因此，本發明的保護範圍不限於任何上述的實施例，而是由權利要求及其等效替代來定義。
100‧‧‧單元條帶
102‧‧‧單元
103‧‧‧功能區域
104、106‧‧‧邊界

Claims (8)

  1. 一種單元集合中的單元，其特徵在於，包括功能區域；及防止裂紋蔓延至所述功能區域的防護結構，其中所述防護結構包括在所述單元表面上且沿所述單元集合的單元之間的邊界形成的圖案。
  2. 如申請專利範圍第1項所述的單元，其中，所述防護結構用於防止切割分離工序中造成的裂紋蔓延至所述功能區域。
  3. 如申請專利範圍第1項所述的單元，其中，所述防護結構形成在所述單元在切割分離工序中的受壓區域。
  4. 如申請專利範圍第1項所述的單元，其中，所述防護結構包括從以下形式中選擇的圖案：網格、多根線條和多個剖切面(plane)。
  5. 如申請專利範圍第4項所述的單元，其中，所述防護結構包括金屬材料。
  6. 如申請專利範圍第1項所述的單元，其中，所述單元包括多層，其中所述表面是每一層的表面，所述防護結構包括在所述第一層的表面形成的第一圖案以及在所述第二層的表面形成的第二圖案。
  7. 一種製造單元條帶(strip)中的單元的方法，其特徵在於，包括：形成功能區域；及形成用於防止裂紋蔓延至所述功能區域中的防護結構，其中所述防護結構包括在所述單元表面上且沿所述單元集合的單元之間的邊界形成的圖案。
  8. 如申請專利範圍第7項所述的方法，其中，所述方法還包括布圖所述單元，其中所述布圖所述單元包括：布圖所述功能區域；及布圖所述防護結構。
TW097131899A 2007-08-21 2008-08-21 單元集合中的單元及其製造方法 TWI412113B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93560607P 2007-08-21 2007-08-21
US12/073,450 US8102027B2 (en) 2007-08-21 2008-03-05 IC package sacrificial structures for crack propagation confinement

Publications (2)

Publication Number Publication Date
TW200931625A TW200931625A (en) 2009-07-16
TWI412113B true TWI412113B (zh) 2013-10-11

Family

ID=40090208

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097131899A TWI412113B (zh) 2007-08-21 2008-08-21 單元集合中的單元及其製造方法

Country Status (5)

Country Link
US (1) US8102027B2 (zh)
EP (1) EP2028691A3 (zh)
KR (1) KR101005875B1 (zh)
CN (2) CN102194799A (zh)
TW (1) TWI412113B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101984736B1 (ko) * 2012-10-09 2019-06-03 삼성디스플레이 주식회사 플렉서블 디스플레이 장치용 어레이 기판
US9761774B2 (en) * 2014-12-16 2017-09-12 Epistar Corporation Light-emitting element with protective cushioning
FR3058830B1 (fr) * 2016-11-14 2018-11-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation collective d’une pluralite de puces optoelectroniques
US11387213B2 (en) * 2020-06-05 2022-07-12 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package
US11222867B1 (en) * 2020-07-09 2022-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060012012A1 (en) * 2004-07-15 2006-01-19 Ping-Wei Wang Semiconductor device with crack prevention ring and method of manufacture thereof

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4210667A (en) * 1979-04-19 1980-07-01 Pfizer Inc. Pharmaceutical preparations containing coumarin carboxylic acid derivatives
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
US5885770A (en) * 1987-04-22 1999-03-23 Institut Pasteur Polypeptides and antibodies characteristic of papillomavirus, and diagnostic procedures and vaccines making use of them
US6030950A (en) * 1987-07-09 2000-02-29 Ohlenschlaeger; Gerhard Pharmaceutical therapeutic use of glutathione derivative
US5599903A (en) * 1992-04-03 1997-02-04 Terrapin Technologies, Inc. Glutathione analogs and paralog panels comprising glutathione mimics
JPH03171688A (ja) 1989-11-29 1991-07-25 Seiko Epson Corp 印刷配線板
JPH05303086A (ja) * 1991-05-01 1993-11-16 Canon Inc 液晶素子および表示装置、それを用いた表示方法
US5529774A (en) * 1991-08-13 1996-06-25 The Regents Of The University Of California In vivo transfer of the HSV-TK gene implanted retroviral producer cells
JP3103157B2 (ja) * 1991-10-14 2000-10-23 株式会社東芝 携帯型電子機器
US5459133A (en) * 1992-06-05 1995-10-17 Telor Ophthalmic Pharmaceuticals, Inc. Methods and products for treating presbyopia
EP0648118A1 (en) * 1992-07-02 1995-04-19 Telor Ophthalmic Pharmaceuticals, Inc. Methods and products for treating presbyopia
US5354331A (en) * 1992-07-15 1994-10-11 Schachar Ronald A Treatment of presbyopia and other eye disorders
IL106587A (en) * 1992-08-07 1998-03-10 Keravision Inc Hybrid intrastromal corneal ring
DE4345199C2 (de) * 1993-05-22 1995-10-12 Asta Medica Ag Verwendung von Dihydroliponsäure zur Unterdrückung von Unverträglichkeitsreaktionen im Grenzbereich von Implantaten mit lebendem Körpergewebe
US5643184A (en) * 1993-08-16 1997-07-01 Toso; Victor Back support with knee and foot engaging straps
US5665770A (en) * 1993-11-05 1997-09-09 Gakko Hojin Kinki Daigaku Method for treatment of cataract with radical scavenger
US5888450A (en) * 1994-04-04 1999-03-30 A. Finkl & Sons Co. Fine grained ductile plastic injection molds forging tools and machine components and alloy steel therefor having a titanium nitride pinned austenitic grain structure
US6743779B1 (en) * 1994-11-29 2004-06-01 Imarx Pharmaceutical Corp. Methods for delivering compounds into a cell
JPH08172062A (ja) 1994-12-16 1996-07-02 Oki Electric Ind Co Ltd 半導体ウエハ及び半導体ウエハの製造方法
JP2940432B2 (ja) * 1995-04-27 1999-08-25 ヤマハ株式会社 半導体装置とその製造方法
US5624955A (en) * 1995-05-03 1997-04-29 Regents Of The University Of Minnesota Compounds that enhance the concentration of glutathione in tissues
US5686450A (en) * 1995-06-07 1997-11-11 Alcon Laboratories, Inc. Use of N,N'-bis(mercaptoacetyl) hydrazine derivatives as anticataract agents
JP3310883B2 (ja) * 1996-08-28 2002-08-05 三菱電機株式会社 移動体通信装置
US5834829A (en) * 1996-09-05 1998-11-10 International Business Machines Corporation Energy relieving crack stop
US5817630A (en) * 1997-03-18 1998-10-06 Austin Nutriceutical Corporation Glutathione antioxidant eye drops
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
CZ96798A3 (cs) * 1997-04-02 1998-10-14 Sankyo Company Limited Deriváty dithiolanu, jejich příprava a jejich terapeutické účinky
JPH1174229A (ja) * 1997-08-29 1999-03-16 Toshiba Microelectron Corp 半導体装置
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
US6472541B2 (en) * 1998-11-20 2002-10-29 The Regents Of The University Of California Protecting groups with increased photosensitivities
US6521975B1 (en) * 1999-05-20 2003-02-18 Texas Instruments Incorporated Scribe street seals in semiconductor devices and method of fabrication
US6339102B1 (en) * 1999-06-09 2002-01-15 The United States Of America As Represented By The Secretary Of The Army Method and composition for treating and preventing retinal damage
US6664287B2 (en) * 2000-03-15 2003-12-16 Bethesda Pharmaceuticals, Inc. Antioxidants
KR100867760B1 (ko) * 2000-05-15 2008-11-10 소니 가부시끼 가이샤 재생장치, 재생방법 및 기록매체
US7935332B2 (en) * 2000-08-16 2011-05-03 Encore Health, Llc Presbyopia treatment by lens alteration
US7914815B2 (en) * 2000-08-16 2011-03-29 Encore Health, Llc Method for delivery of pharmaceuticals for treating or preventing presbyopia
US8647612B2 (en) * 2008-03-05 2014-02-11 Encore Health, Llc Dithiol compounds, derivatives, and treatment of presbyopia
US20050112113A1 (en) * 2000-08-16 2005-05-26 Till Jonathan S. Presbyopia treatment by lens alteration
US8147816B2 (en) * 2000-08-16 2012-04-03 Encore Health, Llc Presbyopia treatment by lens alteration
US6923955B2 (en) * 2000-08-16 2005-08-02 Newlens, Llc Presbyopia treatment by lens alteration
EP1371640B1 (en) * 2001-03-19 2009-10-28 Senju Pharmaceutical Co., Ltd. Novel a-lipoic acid derivative and use thereof
FR2832637B1 (fr) * 2001-06-07 2004-07-30 Lefaix Marie Therese Droy Utilisation d'un antioxydant pour la fabrication d'un medicament destine au traitement des affections oculaires de surface
JP4489345B2 (ja) * 2002-12-13 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3778445B2 (ja) * 2003-03-27 2006-05-24 富士通株式会社 半導体装置
KR100501800B1 (ko) 2003-06-04 2005-07-20 (주)이엠엘에스아이 반도체 장치 및 그의 레이아웃 배치방법
US7041578B2 (en) * 2003-07-02 2006-05-09 Texas Instruments Incorporated Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside
JP2005129717A (ja) * 2003-10-23 2005-05-19 Renesas Technology Corp 半導体装置
CN1617312A (zh) * 2003-11-10 2005-05-18 松下电器产业株式会社 半导体器件及其制造方法
US7941211B2 (en) * 2003-11-17 2011-05-10 Zeavision, Llc. Preloading with macular pigment to improve photodynamic treatment of retinal vascular disorders
FR2869531B1 (fr) * 2004-04-30 2006-07-14 Optis France Sa Sa Dispositif de iontophorese oculaire diminuant les irritations
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
JP4636839B2 (ja) 2004-09-24 2011-02-23 パナソニック株式会社 電子デバイス
JP2006108342A (ja) 2004-10-05 2006-04-20 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US20060188492A1 (en) * 2005-01-13 2006-08-24 Chronorx Llc, An Alaska Limited Liability Company Topical management of ocular and periocular conditions
JP4471852B2 (ja) * 2005-01-21 2010-06-02 パナソニック株式会社 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
JP4699172B2 (ja) * 2005-10-25 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2007157858A (ja) 2005-12-02 2007-06-21 Matsushita Electric Ind Co Ltd 実装基板
CA2691775A1 (en) * 2006-06-16 2007-12-27 Indigene Pharmaceuticals Inc. Metformin r-(+) lipoate as an antidiabetic agent for control of diabetic hyperglycemia and diabetic complications
JP2008028243A (ja) * 2006-07-24 2008-02-07 Toshiba Corp 半導体装置
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
US20080122038A1 (en) * 2006-09-15 2008-05-29 Toshiba America Electronic Components, Inc. Guard ring structure with metallic materials
US7586175B2 (en) * 2006-10-23 2009-09-08 Samsung Electronics Co., Ltd. Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface
US20080122039A1 (en) * 2006-11-02 2008-05-29 United Microelectronics Corp. Intergrated circuit device, chip, and method of fabricating the same
US7566915B2 (en) * 2006-12-29 2009-07-28 Intel Corporation Guard ring extension to prevent reliability failures
KR100995558B1 (ko) * 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5235378B2 (ja) * 2007-10-24 2013-07-10 パナソニック株式会社 半導体装置
US9044439B2 (en) * 2008-03-05 2015-06-02 Encore Health, Llc Low dose lipoic and pharmaceutical compositions and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060012012A1 (en) * 2004-07-15 2006-01-19 Ping-Wei Wang Semiconductor device with crack prevention ring and method of manufacture thereof

Also Published As

Publication number Publication date
US20090051010A1 (en) 2009-02-26
EP2028691A3 (en) 2011-09-07
EP2028691A2 (en) 2009-02-25
CN101373743A (zh) 2009-02-25
TW200931625A (en) 2009-07-16
KR20090019746A (ko) 2009-02-25
KR101005875B1 (ko) 2011-01-06
US8102027B2 (en) 2012-01-24
CN102194799A (zh) 2011-09-21
CN101373743B (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
US7087452B2 (en) Edge arrangements for integrated circuit chips
JP6427817B2 (ja) 印刷回路基板及びその製造方法
CN201267058Y (zh) 复合线路板
TWI412113B (zh) 單元集合中的單元及其製造方法
US20070226996A1 (en) Hybrid integrated circuit device and method of manufacturing the same
JP5893287B2 (ja) 半導体装置および基板
CN102668050B (zh) 穿硅过孔保护环
JP2005073219A (ja) 表面弾性波フィルターパッケージの製造方法及びそれに用いるパッケージシート
CN104465514A (zh) 用于制造半导体器件的方法
JP2007067372A (ja) 半導体装置
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
TWI426569B (zh) 包含具有釋放主動區的晶粒之積體電路封裝件系統
CN101057324B (zh) 半导体装置及半导体装置的制造方法
JP2006313802A (ja) 半導体装置およびその製造方法
JP2005136329A (ja) 半導体装置
TWI612857B (zh) 電路板元件
JP5546363B2 (ja) 半導体装置および半導体装置の製造方法
KR101996935B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
JP2022034898A (ja) 半導体装置の製造方法および半導体装置
KR100922714B1 (ko) 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 및그 제조방법
JP2000082762A (ja) 半導体装置
JP2011082434A (ja) ウエハ及び半導体装置の製造方法
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP2005123606A (ja) 混成集積回路装置およびその製造方法
JP2007227561A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees