CN114220786A - 半导体结构、有机中介层及其形成方法 - Google Patents

半导体结构、有机中介层及其形成方法 Download PDF

Info

Publication number
CN114220786A
CN114220786A CN202111305467.3A CN202111305467A CN114220786A CN 114220786 A CN114220786 A CN 114220786A CN 202111305467 A CN202111305467 A CN 202111305467A CN 114220786 A CN114220786 A CN 114220786A
Authority
CN
China
Prior art keywords
layer
conductive coil
bump
level dielectric
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111305467.3A
Other languages
English (en)
Inventor
蒋伟韩
郑明达
郑敬禾
张纬森
许鸿生
萧景文
陈俊宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114220786A publication Critical patent/CN114220786A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体结构、有机中介层及其形成方法。该有机中介层包括互连级介电材料层、至少一介电覆盖层、接合级介电层以及双层电感结构。互连级介电材料层内埋重分布互连结构。所述至少一介电覆盖层覆于最顶层互连级介电材料层之上。接合级介电层覆盖于所述至少一介电覆盖层之上。双层电感结构可包括下导电线圈、导电通孔结构以及上导电线圈。下导电线圈内埋于最顶层互连级介电材料层内。导电通孔结构垂直地延伸通过所述至少一介电覆盖层。上导电线圈内埋于接合级介电层内，并包括铜。

Description

半导体结构、有机中介层及其形成方法
技术领域
本发明实施例涉及一种半导体制造技术，特别涉及一种半导体结构的有机中介层及其制造方法。
背景技术
扇出晶圆级封装(fan-out wafer level package，FOWLP)可在半导体晶粒和封装基板之间使用中介层(interposer)。可接受的中介层具有足够的机械强度，以承受用于连接半导体晶粒和封装基板的接合(bonding)工艺。
发明内容
本公开一些实施例提供一种有机中介层(organic interposer)，包括互连级(interconnect-level)介电材料层、至少一介电覆盖层、接合级 (bonding-level)介电层以及双层电感结构。互连级介电材料层内埋 (embedding)重分布互连结构(redistribution interconnect structures)。所述至少一介电覆盖层覆盖于选自互连级介电材料层中的最顶层(topmost)互连级介电材料层之上。接合级介电层覆盖于所述至少一介电覆盖层之上。双层电感结构包括下导电线圈、导电通孔结构以及上导电线圈。下导电线圈内埋于(embedded within)最顶层互连级介电材料层内。导电通孔结构垂直地延伸通过所述至少一介电覆盖层及下导电线圈。上导电线圈内埋于接合级介电层内，并包括铜。
本公开一些实施例提供一种包括有机中介层的半导体结构，其中，有机中介层包括互连级介电材料层、至少一介电覆盖层、接合级介电层以及电感结构。互连级介电材料层内埋重分布互连结构。所述至少一介电覆盖层覆盖于互连级介电材料层之上。接合级介电层覆盖于所述至少一介电覆盖层之上。电感结构从互连级介电材料层中的最顶层垂直地延伸通过所述至少一介电覆盖层且通过接合级介电层，电感结构包括铜。
本公开一些实施例提供一种形成有机中介层的方法。所述方法包括在载体基板上方形成内埋重分布互连结构的互连级介电材料层及下导电线圈。所述方法还包括在下导电线圈上方形成至少一介电覆盖层。所述方法还包括在下导电线圈上方形成通过所述至少一介电覆盖层的通孔凹洞。所述方法还包括在通孔凹洞中及在所述至少一介电覆盖层上方形成包括铜的连续导电结构。连续导电结构包括导电通孔结构以及上导电线圈。导电通孔结构垂直地延伸通过所述至少一介电覆盖层并接触下导电线圈。上导电线圈覆盖于所述至少一介电覆盖层之上。其中，下导电线圈、导电通孔结构以及上导电线圈的组合包括双层电感结构。此外，所述方法包括形成一对凸块结构，接触双层电感结构的端部。
附图说明
图1A为根据本公开的一些实施例，在每个处理中(in-process)的有机中介层中形成下感应线圈(lower inductive coil)之后的范例性结构的垂直剖面图。
图1B为图1A的区域B的俯视图。
图1C为沿图1B的平面C-C’的垂直剖面图。
图2A为根据本公开的一些实施例，在形成至少一介电覆盖层之后的图 1A的区域B的俯视图。
图2B为沿图2A的平面B-B’的垂直剖面图。
图3A为根据本公开的一些实施例，在形成通过至少一介电覆盖层的通孔凹洞之后的图1A的区域B的俯视图。
图3B为沿图3A的平面B-B’的垂直剖面图。
图4A为根据本公开的一些实施例，在形成金属晶种层之后的图1A的区域B的俯视图。
图4B为沿图4A的平面B-B’的垂直剖面图。
图5A为根据本公开的一些实施例，在形成图案化的光阻层之后的图1A 的区域B的俯视图。
图5B为沿图5A的平面B-B’的垂直剖面图。
图6A为根据本公开的一些实施例，在形成包括导电通孔结构及上导电线圈的连续导电结构之后的图1A的区域B的俯视图。
图6B为沿图6A的平面B-B’的垂直剖面图。
图7A为根据本公开的一些实施例，在移除图案化的光阻层之后的图1A 的区域B的俯视图。
图7B为沿图7A的平面B-B’的垂直剖面图。
图8A为根据本公开的一些实施例，在移除金属晶种层的未遮蔽部分之后的图1A的区域B的俯视图。
图8B为沿图8A的平面B-B’的垂直剖面图。
图9A为根据本公开的一些实施例，在形成介电钝化层之后的图1A的区域B的俯视图。
图9B为沿图9A的平面B-B’的垂直剖面图。
图10A为根据本公开的一些实施例，在形成接合级聚合物层及形成接合级通孔凹洞之后的图1A的区域B的俯视图。
图10B为沿图10A的平面B-B’的垂直剖面图。
图11A为根据本公开的一些实施例，在将焊球附接至凸块结构之后的范例性结构的垂直剖面图。
图11B为图11A的范例性结构的区域B的平面图。
图11C为沿图11B的范例性结构的部分的垂直平面C-C’的垂直剖面图。
图12为根据本公开的一些实施例，在将半导体晶粒附接至有机中介层之后的范例性结构的垂直剖面图。
图13为根据本公开的一些实施例，在形成扇出晶圆级封装之后的范例性结构的垂直剖面图。
图14为根据本公开的一些实施例，在切割扇出晶圆级封装之后的范例性结构的垂直剖面图。
图15为根据本公开的一些实施例，在将封装基板附接至扇出晶圆级封装之后的范例性结构的垂直剖面图。
图16为根据本公开的一些实施例，在将封装基板附接至印刷电路板 (printedcircuit board，PCB)之后的范例性结构的垂直剖面图。
图17为示出根据本公开的一些实施例的形成有机中介层的步骤的流程图。
【附图标记列表】
12：封装侧介电材料层
18：封装侧凸块结构
20：互连级介电材料层
22：第一介电材料层
24：第二介电材料层
26：第三介电材料层
28：第四介电材料层
30：介电覆盖层
40：重分布互连结构
42：第一重分布互连结构
44：第二重分布互连结构
46：第三重分布互连结构
48：金属焊垫及通孔结构
60：接合级介电层
62：介电钝化层
64：接合级聚合物层
69：螺旋形通孔凹洞
70：双层电感结构
71：光阻(光刻胶)层
72：下导电线圈
73：导电通孔结构
74：连续导电结构
74A：金属晶种层
74C：螺旋形铜部分
74L：连续金属晶种层
75：上导电线圈
79：开口
80：(晶粒侧)凸块结构
80A：第一凸块结构
80B：第二凸块结构
80P1：第一凸块柱部分
80P2：第二凸块柱部分
80V1：第一凸块通孔部分
80V2：第二凸块通孔部分
100：印刷电路板
110：PCB基板
180：PCB接合焊垫
190：焊料接点
192：底部填充材料部分
200：封装基板
210：核心基板
212：介电衬层
214：贯穿核心导孔结构
240：板侧表面增层电路
242：板侧绝缘层
244：内埋板侧布线互连
248：板侧接合焊垫
260：芯片侧表面增层电路
262：芯片侧绝缘层
264：内埋芯片侧布线互连
268：芯片侧接合焊垫
292：底部填充材料部分
294：稳定结构
300：载体基板
301：黏合剂层
304：氮化硅层
306：第一氧化硅层
308：第二氧化硅层
400：有机中介层
450：焊料部分
701,702：半导体晶粒
708：晶粒凸块结构
780：底部填充材料部分
788：焊料部分
790：环氧模塑料晶粒框架
1710,1720,1730,1740,1750：步骤
B：(电感)区域
UIA：单元中介层区域
VA1,VA2：垂直轴
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本公开的不同特征。以下描述具体的构件及其排列方式的实施例以阐述本公开。当然，这些实施例仅作为范例，而不该以此限定本公开的范围。例如，在说明书中叙述了一第一特征形成于一第二特征之上或上方，其可能包含第一特征与第二特征是直接接触的实施例，亦可能包含了有附加特征形成于第一特征与第二特征之间，而使得第一特征与第二特征可能未直接接触的实施例。另外，在本公开不同范例中可能使用重复的参考符号及/或标记，此重复为了简化与清晰的目的，并非用以限定所讨论的各个实施例及/或结构之间有特定的关系。
再者，空间相关用语，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用语，为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用语意欲包含使用中或操作中的装置的不同方位。设备可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。除非另有说明，否则假定具有相同参考符号的每个元件具有相同的材料组成及具有相同厚度范围内的厚度。
本公开实施例涉及半导体装置，特别是涉及一种包含包括电感结构的有机中介层的芯片封装结构及其形成方法，现在将详细描述各个方面 (aspects)。
总的来说，本公开实施例的方法及结构可用于提供包括电感结构的有机中介层，其可直接地接合至半导体晶粒。具体地，电感结构可包括下导电线圈、包括铜的上导电线圈、以及连接上导电线圈及下导电线圈的导电通孔结构。铜基(copper-based)凸块结构可直接设置在上导电线圈上。电感结构可为铜基，且不含铝。现在将参考附图，描述本公开实施例的方法及结构的各个方面。
图1A为根据本公开的一些实施例，在每个处理中的有机中介层中形成下感应线圈之后的范例性结构的垂直剖面图。图1B为图1A的电感区域B 的俯视图。图1C为沿图1B的平面C-C’的垂直剖面图。
在图1A至图1C中显示的范例性结构包括形成在载体基板300上方的有机中介层400。每个有机中介层400可形成在个别的单元中介层区域(unit interposer area)UIA内。可在载体基板300上形成有机中介层400的二维阵列。有机中介层指的是包括至少一有机绝缘材料(例如，有机聚合物基质材料)的中介层。每个有机中介层400可形成在个别的单元中介层区域UIA内。载体基板300可为圆形晶圆或矩形晶圆。载体基板300的横向尺寸(例如，圆形晶圆的直径或矩形晶圆的鞭长)可在100毫米(mm)到500毫米的范围内 (例如，200毫米到400毫米)，尽管也可以使用较小或较大的横向尺寸。载体基板300可包括半导体基板、绝缘基板、或导电基板。载体基板300可为透明或不透明的。载体基板300的厚度可以足以为随后在其上形成的有机中介层400的阵列提供机械支撑。举例来说，载体基板300的厚度可在60微米(microns)到1毫米的范围内，尽管也可以使用较小或较大的厚度。
黏合剂层301可被施加至载体基板300的顶表面。在一些实施例中，载体基板300可包括例如玻璃或蓝宝石的光透明材料。在此实施例中，黏合剂层301可包括光热转换(light-to-heat conversion，LTHC)层。光热转换层为使用旋转涂布方法施加的溶剂型涂层。光热转换层可形成将紫外线光转换成热的层，从而使光热转换层失去黏附力。替代地，黏合剂层301可包括热分解黏合剂材料(thermally decomposing adhesive material)。举例来说，黏合剂层301可包括在高温下分解的丙烯酸压敏黏合剂(acrylic pressure-sensitive adhesive)。热分解黏合剂材料的脱胶(debonding)温度可在150度到400度的范围内。可在其他温度下分解的其他合适的热分解的黏合剂材料也在本公开的发明范围内。
随后可在黏合剂层301上方形成凸块结构。这些凸块结构是后续用于提供与封装基板的接合，因此在本文中称为封装侧(package-side)凸块结构 18。封装侧凸块结构18可包括可接合至焊料的任何金属材料。举例来说，可在黏合剂层301上方沉积凸块下金属(underbump metallurgy，UBM)层堆栈(layer stack)。可选择UBM层堆栈内的材料层的顺序，使得后续可将焊料部分接合到UBM层堆栈的底表面的部分。可用于UBM层堆栈的层堆栈包括但不限于Cr/Cr-Cu/Cu/Au、Cr/Cr-Cu/Cu、TiW/Cr/Cu、Ti/Ni/Au和Cr/Cu/Au 的堆栈。其他合适的材料也在本公开的发明范围内。UBM层堆栈的厚度可在5微米到60微米的范围内(例如，10微米到30微米)，尽管也可以使用较小或较大的厚度。
可在UBM层堆栈上方施加光阻(光刻胶)层，并可对光阻层进行微影(光刻)图案化以形成离散的图案化光阻材料部分的阵列。可执行蚀刻工艺以去除UBM层堆栈的未遮蔽(unmasked)部分。蚀刻工艺可以是等向性蚀刻工艺或非等向性蚀刻工艺。UBM层堆栈的余留部分包括封装侧凸块结构18。在一些实施例中，封装侧凸块结构18可布置为二维阵列，其可为二维周期性阵列(periodic array)，例如矩形周期性阵列。在一些实施例中，封装侧凸块结构18可形成为可控塌陷芯片连接(controlled collapse chip connection，C4) 凸块结构。
可在封装侧凸块结构18上方沉积介电材料层，在此称为封装侧介电材料层12。封装侧介电材料层12可包括介电聚合物材料，例如聚酰亚胺 (polyimide，PI)、苯并环丁烯(benzocyclobutene，BCB)或聚苯恶唑 (polybenzobisoxazole，PBO)。其他合适的材料也在本公开的发明范围内。封装侧介电材料层12的厚度可在4微米到60微米的范围内，尽管也可以使用较小或较大的厚度。
随后可在封装侧凸块结构18和封装侧介电材料层12上方形成多个重分布互连结构40(即，42、44、46)和多个额外的介电材料层。所述额外的介电材料层(即，22、24、26、28)在本文中统称为互连级(interconnect-level)介电材料层20。互连级介电材料层20可包括多个介电材料层(22、24、26、 28)，例如第一介电材料层22、第二介电材料层24、第三介电材料层26以及第四介电材料层28。尽管使用四个介电材料层(22、24、26、28)内埋重分布互连结构40的实施例来描述本公开，但是本公开明确地设想了互连级介电材料层20可包括两个、三个、或五个或更多的介电材料层的实施例。
通常，互连级介电材料层(22、24、26、28)中的至少一者可包括有机聚合物基质层，即，包括及/或基本上由有机聚合物组成的连续材料层。在一些实施例中，互连级介电材料层(22、24、26、28)中的每一者可包括有机聚合物基质层。因此，随后形成的有机中介层包括至少一有机聚合物基质层。
重分布互连结构40包括多层的重分布互连结构40，其分别形成为通过介电材料层(22、24、26、28)中的一相应者。重分布互连结构40可包括金属通孔(via)结构、金属线路结构、及/或整合式(integrated)线路和通孔结构。每个整合式线路和通孔结构包括包含一金属线路结构和至少一金属通孔结构的整体结构(unitary structure)。整体结构是指单个连续结构，其中结构内的每个点可通过仅在结构内延伸的连续线(可以是直线，也可以不是直线)连接。
在一说明性范例中，重分布互连结构40可包括第一重分布互连结构42，其通过第一介电材料层22及/或在第一介电材料层22的顶表面上而形成；第二重分布互连结构44，其通过第二介电材料层24及/或在第二介电材料层 24的顶表面上而形成；以及第三重分布互连结构46，其通过第三介电材料层26及/或在第三介电材料层26的顶表面上而形成。尽管使用重分布互连结构40内埋于四个介电材料层(22、24、26、28)内的实施例来描述本公开，但是本公开明确地设想了重分布互连结构40内埋于一个、两个、三个、或五个或更多的介电材料层内的实施例。
互连级介电材料层20中的每一者可包括介电聚合物材料，例如聚酰亚胺(PI)、苯并环丁烯(BCB)或聚苯恶唑(PBO)。其他合适的材料也在本公开的发明范围内。每个互连级聚合物基质层20的厚度可在4微米到20微米的范围内，尽管也可以使用较小或较大的厚度。重分布互连结构40中的每一者包括至少一金属材料，例如Cu、Mo、Co、Ru、W、TiN、TaN、WN、或其组合或堆栈。其他合适的材料也在本公开的发明范围内。举例来说，重分布互连结构40中的每一者可包括TiN层和Cu层的层堆栈。在重分布互连结构40包括金属线路结构的实施例中，金属线路结构的厚度可在2微米到20微米的范围内，尽管也可以使用较小或较大的厚度。
根据本公开的一些实施例，下导电线圈72可形成在重分布互连结构40 的最顶层的线路级(line level)内。下导电线圈72可内埋于选自互连级介电材料层(22、24、26、28)中的最顶层内。在一说明性范例中，如果互连级介电材料层(22、24、26、28)包括四个互连级介电材料层，下导电线圈72可形成在第四互连级介电材料层28内。
举例来说，第三介电材料层26可沉积在第二介电材料层24以及第二重分布互连结构44上方，使得第三介电材料层26的顶表面与第二重分布互连结构44的顶表面垂直地隔开，并覆盖于第二重分布互连结构44的顶表面之上。可形成通过第三介电材料层26的通孔凹洞(via cavities)，使得第二重分布互连结构44的顶表面物理地暴露于每个通孔凹洞的底部。可在通孔凹洞中及在第三介电材料层26上方沉积至少一金属材料，以形成第三重分布互连结构46。介电材料可被沉积且被平坦化以形成第四介电材料层28。在一些实施例中，第四介电材料层28可包括有机聚合物基质层。在其他实施例中，第四介电材料层28可包括氧化硅层。在形成第三重分布互连结构46 之后，可沉积及平坦化第四介电材料层28的介电材料。替代地，在沉积第三介电材料层26的介电材料之后，可沉积第四介电材料层28的介电材料，并可在第四介电材料层28中形成线路沟槽(line trenches)，以及形成通过第三介电材料层26并具有与线路沟槽的面积重叠的通孔凹洞，使得第二重分布互连结构44的顶表面物理地暴露于每个通孔凹洞的底部。可同时地使用至少一金属材料来填充通孔凹洞及线路凹洞，且可从包括第四介电材料层 28的顶表面的水平平面上方移除所述至少一金属材料的多余的部分，以形成第三重分布互连结构46。
通常，下导电线圈72可与第三重分布互连结构46的形成同时地形成。在一些实施例中，可形成第二重分布互连结构44，其包括覆盖于第二介电材料层24之上的线路部分。第三介电材料层26随后可被沉积且可被图案化以形成通过第三介电材料层26的通孔凹洞。每个单元中介层区域UIA可包括电感区域“B”，在电感区域B内不形成通过第三介电材料层26的通孔凹洞。例如，可通过物理气相沉积(physical vapor deposition，PVD)及/或电镀，在通孔凹洞中和第三介电材料层26上方沉积至少一金属材料。在一些实施例中，所述至少一金属材料可基本上由铜组成。在一些实施例中，所述至少一金属材料可具有范围从3微米至10微米的厚度。
根据本公开的一些实施例，所述至少一金属材料可被图案化以提供第三重分布互连结构46及下导电线圈72。具体地，形成在电感区域B外部的所述至少一金属材料的图案化部分包括第三重分布互连结构46，且形成在电感区域B内部的所述至少一金属材料的图案化部分包括下导电线圈72，其为随后将完成的电感结构的部件。下导电线圈72可具有螺旋形状，即，连续横向延伸的线结构围绕一中心点以连续且逐渐加宽的曲线缠绕的形状，所述中心点靠近连续横向延伸的线结构的内端。
随后，可围绕第三重分布互连结构46及下导电线圈72沉积介电材料，以形成第四介电材料层28。介电材料可包括有机聚合物材料、或无机介电材料，例如无掺杂硅酸盐玻璃(undoped silicate glass)或掺杂硅酸盐玻璃 (doped silicate glass)。可从包括第三重分布互连结构46及下导电线圈72的顶表面的水平平面上方移除介电材料的多余部分。
在一些替代实施例中，可形成包括覆盖于第二介电材料层24之上的线路部分的第二重分布互连结构44。第三介电材料层26可沉积在第二介电材料层24上方，且第四介电材料层28可沉积在第三介电材料层26上方。第四介电材料层28可包括与第三介电材料层26的介电材料相同或不同的介电材料。在第四介电材料层28包括与第三介电材料层26相同的介电材料的实施例中，可使用单个介电材料层以代替第三介电材料层26及第四介电材料层28的堆栈。
可形成通过第四介电材料层28的线路凹洞，例如，通过在第四介电材料层28上方施加及图案化第一光阻层以形成线路图案，并转移第一光阻层中的线路图案通过第四介电材料层28。可移除第一光阻层，例如，通过灰化(ashing)。可形成通过第三介电材料层26的通孔凹洞，例如，通过在第四介电材料层28上方以及线路沟槽中施加及图案化第二光阻层以形成通孔图案，并转移通孔图案通过第三介电材料层26。随后可移除第二光阻层，例如，通过灰化。每个单元中介层区域UIA可包括一电感区域B，其中螺旋形线路沟槽通过第四介电材料层28而形成。整合式线路和通孔凹洞可形成在电感区域的外部。至少一金属材料可沉积在电感区域外部的整合式线路和通孔凹洞中及电感区域中的螺旋形线路沟槽中，例如，通过物理气相沉积 (PVD)及/或电镀。在一些实施例中，所述至少一金属材料可基本上由铜组成。在一些实施例中，所述至少一种金属材料具有从3微米至10微米的范围内的厚度。
根据本公开的一些实施例，可执行如化学机械平坦化(chemical mechanicalplanarization，CMP)工艺的平坦化工艺，以暴露第三重分布互连结构46及下导电线圈72。具体地，可通过平坦化工艺从包括第四介电材料层28的顶表面的水平平面上方移除所述至少一金属材料的多余部分。形成在电感区域B外部的所述至少一金属材料的图案化部分包括第三重分布互连结构46，且形成在电感区域B内部的所述至少一金属材料的图案化部分包括下导电线圈72，其为随后将完成的电感结构的部件。下导电线圈72可具有螺旋形状，即，连续横向延伸的线结构围绕一中心点以连续且逐渐加宽的曲线缠绕的形状，所述中心点靠近连续横向延伸的线结构的内端。
在一些实施例中，下导电线圈72可在整个或主要部分(即，包括下导电线圈72的总体积的超过50％的部分)内具有均匀的宽度。在两个垂直侧壁之间测量的下导电线圈72的一段(segment)的宽度可在从5纳米至50纳米的范围内，例如10纳米至30纳米，尽管也可使用较小或较大的宽度。下导电线圈72的相邻段之间的间隔可在从3纳米至60纳米的范围内，尽管也可使用较小或较大的间隔。下导电线圈72中的转折(turns)数可在从1.5至20的范围内，尽管也可以使用较少或较多的转折数，例如从2至10。在一些实施例中，下导电线圈72的起始部分可大约位于下导电线圈72的相邻两转折处的中间。此外，下导电线圈72的终端部分可大约位于下导电线圈72的相邻两转折处的中间。总的来说，下导电线圈72的图案可为任何能够通过下导电线圈72的两端之间的电流变化产生磁通量(magnetic flux)的图案。在一实施例中，下导电线圈72的从起始部分到最接近的相邻转折处的距离、宽度及间隔可基于一图案因子(pattern factor)来决定，即，下导电线圈72的所述至少一导电材料将覆盖的局部区域的百分比。举例来说，图案因子的目标范围可在从10％至50％的范围内，例如15％至30％。总的来说，下导电线圈 72可内埋于最顶层的互连级介电材料层(例如第四介电材料层28)内，其中最顶层互连级介电材料层内埋重分布互连结构40。下导电线圈72的顶表面可与最顶层互连级介电材料层的顶表面位于相同的水平平面。
参考图2A及图2B，至少一介电覆盖层30可形成在选自互连级介电材料层20的最顶层互连级介电材料层(例如第四介电材料层28)上方。所述至少一介电覆盖层30可包括无机介电材料，例如氮化硅、氧化硅、氮氧化硅、碳氧化硅(silicon oxide carbide)、介电金属氧化物、或其组合。在一非限制的说明性范例中，所述至少一介电覆盖层30可包括层堆栈，其自底部到顶部包括氮化硅层304、第一氧化硅层306以及第二氧化硅层308，第一氧化硅层306包括第一硅酸盐玻璃材料(如，未掺杂的硅酸盐玻璃)，第二氧化硅层 308包括第二硅酸盐玻璃材料(如，掺杂的硅酸盐玻璃)。所述至少一介电覆盖层30的总厚度可在从200纳米至4微米的范围内，例如400纳米至2微米，尽管也可使用较小或较大的厚度。在一非限制的说明性范例中，氮化硅层304可具有范围从10纳米至200纳米的厚度，第一氧化硅层306可具有范围从80纳米至2微米的厚度，且第二氧化硅层308可具有范围从80纳米至2微米的厚度，尽管各层也可使用较小或较大的厚度。
参考图3A及图3B，通孔凹洞可通过所述至少一介电覆盖层30形成。举例来说，光阻层(未显示)可施加在所述至少一介电覆盖层30上方且可被微影图案化，以在光阻层中形成各个开口。通过执行一或多个非等向性蚀刻工艺，可将光阻层中的开口的图案转移通过所述至少一介电覆盖层30。垂直地延伸通过所述至少一介电覆盖层30的通孔凹洞包括可形成在下导电线圈72的顶表面的区域内的螺旋形通孔凹洞69。氮化硅层304可在蚀刻工艺中被用作蚀刻停止层，且被蚀刻穿透以暴露在下方的下导电线圈72。在图 3A中省略了下导电线圈72，以清楚地显示螺旋形通孔凹洞69。
参考图4A及图4B，连续金属晶种层74L可沉积在所述至少一介电覆盖层30中的各个通孔凹洞中，且沉积在所述至少一介电覆盖层30上方。连续金属晶种层74L包括金属材料，例如导电金属氮化物材料(例如，TiN、 TaN、及/或WN)及/或铜，且可通过物理气相沉积来沉积。连续金属晶种层 74L可具有范围从5纳米至100纳米的厚度，尽管也可使用较小或较大的厚度。
参考图5A及图5B，光阻层71可施加在连续金属晶种层74L上方，且可被微影图案化以在通过所述至少一介电覆盖层30的通孔凹洞的区域上方形成各个开口。在光阻层71中的各个开口包括螺旋形开口，其包括螺旋形通孔凹洞69的整个区域。再者，可在通过所述至少一介电覆盖层30的通孔凹洞的相应者上方的电感区域的区域外部的光阻层71中，成额外的开口(未显示)。
参考图6A及图6B，可执行电镀工艺以在连续金属晶种层74L的物理地暴露的表面上电镀铜。螺旋形铜部分(spiral-shaped copper portion)74C可形成在覆盖于螺旋形通孔凹洞69之上的连续金属晶种层74L的物理地暴露的表面上。可选择电镀铜的厚度，使得螺旋形铜部分74C具有平坦的顶表面。在接触光阻层71的侧壁处测量的螺旋形铜部分74C的厚度可在从2微米至20微米的范围内，例如4微米至10微米，尽管也可使用较小或较大的厚度。
参考图7A及图7B，可移除光阻层71，例如通过灰化或通过溶解在溶剂中。
参考图8A及图8B，可执行蚀刻工艺以移除在电感区域内未被螺旋形铜部分74C遮蔽的、或未被覆盖于通过所述至少一介电覆盖层30的相应通孔凹洞之上的电镀铜的另一部分遮蔽的连续金属晶种层74L的部分。可使用非等向性蚀刻工艺(如反应性离子蚀刻(reactive ion etch)工艺)或等向性蚀刻工艺(如湿式蚀刻(wet etch)工艺)，以移除未被螺旋形铜部分74C遮蔽的或未被电镀铜的另一部分遮蔽的连续金属晶种层74L的部分。连续金属晶种层74L的每个图案化部分包括个别的金属晶种层74A。
螺旋形铜部分74C与位于螺旋形铜部分74C下方的金属晶种层74A的组合构成连续导电结构74，其包括铜，且延伸到螺旋形通孔凹洞69中及在所述至少一介电覆盖层30上方。连续导电结构74包括导电通孔结构73及上导电线圈75，导电通孔结构73垂直地延伸通过所述至少一介电覆盖层30 并接触下导电线圈72，上导电线圈75覆盖于所述至少一介电覆盖层30之上。下导电线圈72、导电通孔结构73以及上导电线圈75的组合包括双层电感结构70，其为包括下层部分、上层部分以及连接部分的电感结构，下层部分包括下导电线圈72，上层部分包括上导电线圈75，且连接部分包括具有螺旋形水平剖面形状的导电通孔结构。
在一些实施例中，金属晶种层74A基本上由铜组成，且双层电感结构70总体可基本上由铜组成。在另一些实施例中，金属晶种层74A可基本上由导电金属氮化物材料(例如，TiN、TaN及/或WN)组成，且双层电感结构 70总体可基本上由铜及导电金属氮化物材料组成。在一些实施例中，连续导电结构74可基本上由铜组成、或可基本上由铜及导电金属氮化物材料组成。在一些实施例中，连续导电结构74可包括原子百分比大于90％(例如，原子百分比介于97％至100％的范围内)的铜，且可不含铝。在一些实施例中，双层电感结构70可包括原子百分比大于90％(例如，原子百分比介于97％至100％的范围内)的铜，且可不含铝。
总的来说，双层电感结构70的导电通孔结构73可包括螺旋形铜部分 74C的下部(lower portion)，其位于包括所述至少一介电覆盖层30的顶表面的水平平面之下，且上导电线圈75包括螺旋形铜部分74C的上部(upper portion)，其覆盖于包括所述至少一介电覆盖层30的顶表面的水平平面之上。
参考图9A及图9B，介电钝化层62可沉积在双层电感结构70及其他金属结构(未显示)上方，所述其他金属结构形成通过并在所述至少一介电覆盖层30上方，例如为与个别的第三重分布互连结构46的顶表面接触的金属焊垫及通孔结构(未显示)。在一些实施例中，介电钝化层62可包括无机介电材料，例如氮化硅。在一些实施例中，介电钝化层62可包括具有厚度范围从300纳米至1.5微米的氮化硅，尽管也可使用较小或较大的厚度。
参考图10A及图10B，接合级聚合物层64可施加在介电钝化层62上方。接合级聚合物层64可包括光敏聚合物(photosensitive polymer)材料，例如聚酰亚胺。介电钝化层62及接合级聚合物层64的组合在本文中称为接合级介电层60。接合级聚合物层64可被图案化以在双层电感结构70的端部上方形成一对开口79，并在覆盖于金属焊垫及通孔结构(未显示)之上的区域中形成额外的开口(未显示)。可执行蚀刻工艺以将接合级聚合物层64中的开口的图案转移通过下面的介电钝化层62的部分。双层电感结构70(即，连续导电结构74)的顶表面的端部可被物理地暴露。再者，内埋于所述至少一介电覆盖层30中的金属焊垫及通孔结构的顶表面可被物理地暴露。
图11A为根据本公开的一些实施例，在将焊球附接至凸块结构之后的范例性结构的垂直剖面图。图11B为图11A的范例性结构的区域B的平面图。图11C为沿图11B的范例性结构的部分的垂直平面C-C’的垂直剖面图。
参考图11A至图11C，铜可沉积在双层电感结构70的物理地暴露的表面上，以及在位于电感区域外部的金属焊垫及通孔结构(未显示)的物理地暴露的表面上。举例来说，可通过物理气相沉积来沉积铜晶种层或金属氮化物晶种层(包括金属氮化物材料，例如TiN、TaN或WN)，并可在铜晶种层上方沉积光阻层(未显示)。可执行电镀工艺以在铜晶种层或金属氮化物晶种层的未遮蔽部分上电镀铜，以形成铜凸块结构，其在本文中称为晶粒侧(die-side) 凸块结构80。晶粒侧凸块结构80的高度(在接触接合级介电层60的顶表面的底表面与晶粒侧凸块结构80的顶表面之间测量)可介于从40微米至150 微米的范围内，尽管也可使用较小或较大的厚度，例如60微米至100微米。随后可通过例如灰化或溶解在溶剂中，以去除光阻层。
总的来说，可以形成在双层电感结构70上方的接合级介电层60。可在双层电感结构70的端部上方通过接合级介电层60形成接合级通孔凹洞。一对凸块结构80可形成在接合级通孔凹洞中及接合级介电层60上方。在一些实施例中，所述一对凸块结构80可包括第一凸块结构80A以及第二凸块结构80B，第一凸块结构80A覆盖于接合级介电层60之上且接触双层电感结构70的第一端部的顶表面，第二凸块结构80B覆盖于接合级介电层60之上且接触双层电感结构70的第二端部的顶表面。第一凸块结构80A包括延伸通过接合级介电层60且接触双层电感结构70的顶表面的第一端部的第一凸块通孔部分80V1。第二凸块结构80B包括延伸通过接合级介电层60且接触双层电感结构70的顶表面的第二端部的第二凸块通孔部分80V2。
总的来说，在形成导电通孔结构73及上导电线圈75的同时，金属焊垫及通孔结构48可形成通过第四介电材料层28，且形成通过第三介电材料层26并在第三介电材料层26上方。在形成第一凸块结构80A及第二凸块结构80B的同时，额外的凸块结构80可形成通过接合级介电层60并在接合级介电层60上。第一凸块结构80A、第二凸块结构80B以及额外的凸块结构80也称为晶粒侧凸块结构80。
根据本公开的一些实施例，可提供包括互连级介电材料层20、至少一介电覆盖层30、接合级介电层60以及双层电感结构70的有机中介层400。互连级介电材料层20内埋(embedding)重分布互连结构40。所述至少一介电覆盖层30覆盖于选自互连级介电材料层20的最顶层互连级介电材料层(例如，第四介电材料层28)之上。接合级介电层60覆盖于所述至少一介电覆盖层30之上。双层电感结构70包括下导电线圈72、导电通孔结构73以及上导电线圈75。下导电线圈72内埋于最顶层互连级介电材料层内。导电通孔结构73垂直地延伸通过所述至少一介电覆盖层30且接触下导电线圈72 的水平表面。上导电线圈75内埋于互连级介电材料层60内，且包括铜。在一些实施例中，双层电感结构70可基本上由铜组成，或可包括平均原子百分比介于从90％至100％(例如，95％至100％)的范围内的铜。
在一些实施例中，导电通孔结构73从在平面图中与第一凸块通孔部分 80V1重叠的区域连续地横向延伸至在平面图中与第二凸块通孔部分80V2 重叠的区域。平面图为沿垂直于水平方向的方向的视图，即，为沿垂直于双层电感结构70的顶表面的方向的视图，例如图11B的视图。在一些实施例中，第一凸块通孔部分80V1从穿过第一凸块柱部分80P1的几何中心的垂直轴VA1横向偏移(laterally offset)，且第二凸块通孔部分80V2从穿过第二凸块柱部分80P2的几何中心的垂直轴VA2横向偏移。一元件的几何中心是指具有该元件内所有点的直角坐标的平均的直角坐标(Cartesian coordinate) 的点。
在一些实施例中，如图11B所显示，上导电线圈75具有螺旋配置，其中外线段环绕内线段，且第一凸块结构80A与上导电线圈75的多个线段的面积重叠。
在一些实施例中，有机中介层400包括金属焊垫及通孔结构48(显示于图11A中)以及额外的凸块结构(如额外的晶粒侧凸块结构80)。金属焊垫及通孔结构48接触重分布互连结构40中的相应者，且包括内埋于接合级介电层60内的个别的焊垫部分以及内埋于所述至少一介电覆盖层30内的个别的通孔部分。额外的凸块结构(如额外的晶粒侧凸块结构80)接触金属焊垫及通孔结构48中的相应者。在一些实施例中，金属焊垫及通孔结构48(显示于图11A中)的焊垫部分可在上导电线圈75的形成过程中形成，因此可与上导电线圈75具有相同的厚度及相同的材料组成。所述额外的凸块结构80 可在第一凸块结构80A及第二凸块结构80B的形成过程中形成，因此可与第一凸块结构80A及第二凸块结构80B具有相同的厚度及相同的材料组成。
在一些实施例中，在平面图中，下导电线圈72的总面积的至少90％与上导电线圈75的面积重叠；且在平面图中，上导电线圈75的总面积的至少 90％与下导电线圈72的面积重叠。在一些实施例中，在平面图中，下导电线圈72的总面积的至少95％与上导电线圈75的面积重叠；且在平面图中，上导电线圈75的总面积的至少95％与下导电线圈72的面积重叠。在一些实施例中，在平面图中，下导电线圈72的总面积的至少98％与上导电线圈 75的面积重叠；且在平面图中，上导电线圈75的总面积的至少98％与下导电线圈72的面积重叠。
在一些实施例中，下导电线圈72、导电通孔结构73以及上导电线圈 75中的每一者包括铜，及/或可基本上由铜或由铜与至少一导电金属氮化物材料(例如，TiN、TaN及/或WN)的组合组成。
在一些实施例中，最顶层互连级介电材料层包括聚合物材料层，所述至少一介电覆盖层30包括至少一氧化硅层，且接合级介电层60包括层堆栈，其包括氮化硅层及聚合物层。
图12为根据本公开的一些实施例，在将半导体晶粒附接至有机中介层之后的范例性结构的垂直剖面图。至少一半导体晶粒(701、702)可附接至每个有机中介层400。每个半导体晶粒(701、702)可通过焊料部分788接合到个别的单元中介层区域UIA内的晶粒侧凸块结构80的相应子集。每个半导体晶粒(701、702)可包括晶粒凸块结构708。在一些实施例中，晶粒凸块结构708可包括微凸块结构的二维阵列，且每个半导体晶粒(701、702)可通过 C2接合(即，一对微凸块之间的焊接)附接至晶粒侧凸块结构80。在半导体晶粒(701、702)的晶粒凸块结构708设置在焊料部分788的阵列上方之后，可执行C2接合工艺以回焊(reflow)焊料部分788。
所述至少一半导体晶粒(701、702)可包括本领域中任何已知的半导体晶粒。在一些实施例中，所述至少一半导体晶粒(701、702)可包括单芯片系统 (system-on-chip，SoC)晶粒，例如应用处理器(application processor)晶粒。在一些实施例中，所述至少一半导体晶粒(701、702)可包括多个半导体晶粒(701、 702)。在一些实施例中，多个半导体晶粒(701、702)可包括第一半导体晶粒 701以及至少一第二半导体晶粒702。在一些实施例中，第一半导体晶粒701 可为中央处理单元晶粒，且所述至少一第二半导体晶粒702可包括图像处理单元(graphic processing unit)晶粒。在另一些实施例中，第一半导体晶粒701 可包括单芯片系统(SoC)晶粒，且所述至少一第二半导体晶粒702可包括至少一高频宽存储器(high bandwidth memory，HBM)晶粒，每个高频宽存储器晶粒都包括多个静态随机存取存储器晶粒的垂直堆栈，并提供根据JEDEC 标准(即，JEDEC固态技术协会所定义的标准)定义的高频宽。附接至同一有机中介层400的半导体晶粒(701、702)的顶表面可位于同一水平平面内。通常，至少一半导体晶粒(701、702)可通过至少一组焊料部分788附接到晶粒侧凸块结构80。
图13为根据本公开的一些实施例，在形成扇出晶圆级封装(fan-out wafer-levelpackages)之后的范例性结构的垂直剖面图。至少一底部填充材料部分780可形成在每一组接合的焊料部分788的周围。在对焊料部分788 回焊之后，可通过在焊料部分788的阵列的周围注入底部填充材料来形成各个底部填充材料部分780。可使用任何已知的底部填充材料施加方法，例如毛细力(capillary)底部填充方法、模制(molded)底部填充方法或印刷底部填充方法。在一些实施例中，多个半导体晶粒(701、702)可附接到在每个单元中介层区域UIA内的有机中介载层400，并且单个底部填充材料部分780可在多个半导体晶粒(701、702)的下方连续地延伸。
环氧模塑料(epoxy molding compound，EMC)被施加到有机中介层400 和半导体晶粒(701、702)之间形成的间隙。EMC包括可硬化(即固化)的含环氧基的化合物，以提供具有足够刚性和机械强度的介电材料部分。EMC可包括环氧树脂、硬化剂、二氧化硅(作为填充材料)和其他添加剂。EMC可以以液体形式或固体形式来提供，取决于其黏度和流动性。液体的EMC可提供较好的操控性、良好的流动性、较少的空隙、较好的填充效果和较少的流痕(flow marks)。固体的EMC可减少固化收缩率、提高支撑力(stand-off) 和减少晶粒漂移。EMC内较高的填料含量(例如，重量的85％)可以缩短成模的时间(time in mold)、降低模具收缩率(mold shrinkage)和减少模具翘曲。 EMC中填料尺寸的均匀分布可减少流痕，并可提高流动性。EMC的固化温度可低于黏合剂层301的释放(脱胶)温度。举例来说，EMC的固化温度可在125℃到150℃的范围内。
可在固化温度下固化EMC，以形成横向地包围每个半导体晶粒(701、 702)的EMC基质(matrix)。EMC基质包括彼此横向地邻接的多个环氧模塑料(EMC)晶粒框架790。每个EMC晶粒框架790位于个别的单元中介层区域UIA内，并且横向地围绕和内埋至少一半导体晶粒(701、702)的相应集合 (可为多个半导体晶粒(701、702))。可通过平坦化工艺(可使用化学机械平坦化方法)从包括半导体晶粒(701、702)的顶表面的水平平面上方去除EMC的多余部分。
图14为根据本公开的一些实施例，在切割扇出晶圆级封装之后的范例性结构的垂直剖面图。可将载体基板300与有机中介层板400、半导体晶粒(701、702)和EMC晶粒框架790的组件分离。可以例如通过在高温下的热退火，使粘合剂层301失去活性。实施例可包括黏合剂层301，其具有热去活性的(thermally-deactivated)黏合剂材料。在黏合剂层301可为透明的其他实施例中，黏合剂层301可包括紫外线去活性的(ultraviolet-deactivated)黏合剂材料。
可沿着沿单元中介层区域UIA的边界定位的切割通道切割有机中介层 400、半导体晶粒(701、702)和EMC晶粒框架790的组件。有机中介层400、半导体晶粒(701、702)和EMC晶粒框架790的每个经切割的部分包括扇出晶圆级封装(fan-out wafer-level package，FOWLP)，其包括至少一半导体晶粒(701、702)(可为多个半导体晶粒)、有机中介层400、底部填充材料部分 780以及EMC框架790。EMC晶粒框架790和有机中介层400可具有垂直地重合的侧壁，即，两者的侧壁位于同一垂直平面内。在扇出晶圆级封装包括多个半导体晶粒(701、702)的实施例中，底部填充材料部分780可以接触多个半导体晶粒(701、702)的侧壁。EMC晶粒框架790在扇出晶圆级封装内的所述至少一半导体晶粒(701、702)的周围连续地延伸，并横向地包围半导体晶粒(701、702)。
共同参考图1A至图14，并根据本公开的一些实施例，提供包括有机中介层400的半导体结构。有机中介层400包括互连级介电材料层20、至少一介电覆盖层30、接合级介电层60以及电感结构70。互连级介电材料层 20内埋重分布互连结构40。所述至少一介电覆盖层30覆盖于选自互连级介电材料层20的最顶层互连级介电材料层(例如，第四介电材料层28)之上。接合级介电层60覆盖于所述至少一介电覆盖层30之上。电感结构70垂直地延伸通过所述最顶层互连级介电材料层、所述至少一介电覆盖层30以及接合级介电层60，电感结构70包括铜且不含铝。在一些实施例中，电感结构70可基本上由铜或由铜及至少一金属氮化物材料的组合来组成。
在一些实施例中，如图11B及图11C所显示，电感结构70包括下导电线圈72、导电通孔结构73以及上导电线圈75。下导电线圈72内埋于所述最顶层互连级介电材料层内。导电通孔结构73垂直地延伸通过所述至少一介电覆盖层30，并接触下导电线圈72的水平表面。上导电线圈75内埋于接合级介电层60内。
在一些实施例中，半导体结构包括通过焊料部分788接合至有机中介层400的半导体晶粒(例如，第一半导体晶粒701)，焊料部分788接合至位于有机中介层400上的凸块结构80。其中一个凸块结构80接触电感结构70 的第一端部的顶表面；且另一个凸块结构80接触电感结构70的第二端部的顶表面。
图15为根据本公开的一些实施例，在将封装基板附接至扇出晶圆级封装之后的范例性结构的垂直剖面图。可提供封装基板200。封装基板200可为包括核心基板210的有核心(cored)封装基板、或者是不包括封装核心的无核心(coreless)封装基板。替代地，封装基板200可包括系统整合封装基板 (system-integrated package substrate，SoIS)，其包括重分布层及/或层间介电质、以及至少一内埋的中介层(例如，硅中介层)。这样的系统整合封装基板可包括使用焊料部分、微凸块、底部填充材料部分(例如，模制底部填充材料部分)及/或黏合膜的层到层互连(layer-to-layer interconnections)。尽管使用范例性基板封装来描述本公开，但应当理解的是，本公开的范围不被基板封装的任何特别的类型限制，并可包括系统整合封装基板(SoIS)。
核心基板210可以包括玻璃环氧树脂板(glass epoxy plate)，其包括贯穿板孔(through-plate holes)的阵列。可以在贯穿板孔中设置包括金属材料的贯穿核心导孔结构(through-core via structures)214。每个贯穿核心导孔结构214 可以或可以不包括圆柱形空心内部。可选地，介电衬层212可用于将贯穿核心导孔结构214与核心基板210电性隔离。
封装基板200可包括板侧(board-side)表面增层电路(surface laminarcircuit，SLC)240和芯片侧表面增层电路(SLC)260。板侧表面增层电路240 可包括内埋板侧布线互连(board-side wiring interconnects)244的板侧绝缘层242。芯片侧表面增层电路260可包括内埋芯片侧布线互连264的芯片侧绝缘层262。板侧绝缘层242和芯片侧绝缘层262可包括光敏环氧树脂材料，其可以被微影图案化以及随后被固化。内埋板侧布线互连244和内埋芯片侧布线互连264可包括铜，其可通过电镀沉积在板侧绝缘层242或芯片侧绝缘层262中的图案内。板侧接合焊垫248的阵列可电性连接到内埋板侧布线互连244，并可配置为允许通过焊球进行接合。芯片侧接合焊垫268的阵列可电性连接到芯片侧布线互连264，并可配置为允许通过C4焊球进行接合。
可将附接到有机中介层400、至少一半导体晶粒(701、702)和EMC晶粒框架790的组件的封装侧凸块结构18的焊料部分450设置在封装基板200 的芯片侧接合焊垫268的阵列上。可执行回焊工艺以使焊料部分450回焊，从而引起有机中介层400与封装基板200之间的接合。在一些实施例中，焊料部分450可包括C4焊球，并且有机中介层400、所述至少一半导体晶粒 (701、702)和EMC晶粒框架790的组件可使用C4焊球的阵列附接到封装基板200。可通过施加底部填充材料并对其塑形，以在焊料部分450的周围形成底部填充材料部分292。可选地，可将例如盖结构或环结构的稳定结构294 附接到有机中介层400、所述至少一半导体晶粒(701、702)、EMC晶粒框架 790和封装基板200的组件上，以减少所述组件在后续的处理步骤中及/或组件的使用期间的变形。
图16为根据本公开的一些实施例，在将封装基板附接至印刷电路板 (PCB)之后的范例性结构的垂直剖面图。参考图16，可提供印刷电路板 (PCB)100，其包括PCB基板110和PCB接合焊垫188。PCB基板110至少在PCB基板110的一侧上包括印刷电路(未显示)。可以形成焊料接点190 的阵列，以将板侧接合焊垫248的阵列接合到PCB接合焊垫188的阵列。可以通过在板侧接合焊垫248的阵列与PCB接合焊垫188的阵列之间设置焊球的阵列，并通过回焊焊球的阵列，来形成焊料接点190。可以通过施加底部填充材料并对其塑形，以在焊料接点190的周围形成底部填充材料部分 192。封装基板200通过焊料接点190的阵列附接到PCB基板110。
参考图17，其显示根据本公开一些实施例的形成有机中介层400的步骤的流程图。参考步骤1710以及图1A至图1C，可在载体基板300上方形成内埋重分布互连结构40及下导电线圈72的互连级介电材料层20。参考步骤1720以及图2A与图2B，可在下导电线圈72上方形成至少一介电覆盖层30。参考步骤1730以及图3A与图3B，可在下导电线圈72上方形成通过所述至少一介电覆盖层30的通孔凹洞(例如，螺旋形通孔凹洞69)。参考步骤1740以及图4A至图8B，可在通孔凹洞中及在所述至少一介电覆盖层30上方形成包括铜的连续导电结构74。连续导电结构74包括导电通孔结构73以及上导电线圈75，导电通孔结构73垂直地延伸通过所述至少一介电覆盖层30且接触下导电线圈72，上导电线圈75覆盖于所述至少一介电覆盖层30之上。下导电线圈72、导电通孔结构73以及上导电线圈75的组合包括双层电感结构70。参考步骤1750以及图9A至图11C，可形成接触双层电感结构70的端部的一对凸块结构80。随后，可根据需要执行图12 至图17的工艺步骤。
本公开实施例的各种结构及方法可用于提供不需要使用铝的铜基电感结构。因此，本公开实施例的铜基电感结构可不含铝，且可基本上由铜或铜与至少一金属氮化物材料的组合来组成。下导电线圈72及上导电线圈75 的堆栈为电感结构70提供足够的导电性以有效地以低电阻和高电感起作用。导电通孔结构73通过在电感结构70的两个端部之间提供不间断的连续电连接，以提供具有低电阻的下导电线圈72及上导电线圈75之间的电连接。由发明人制造的铜基电感结构的样品、单铝层电感结构的样品、以及双铝层电感结构的样品的比较证明了，在从10千兆赫兹(GHz)至60千兆赫兹的频率范围内，铜基电感结构的样品的电感比单铝层电感结构的样品的电感提高了大约18％，且铜基电感结构的样品的电感比双铝层电感结构的样品的电感提高了大约13％。进一步地，由发明人制造的双铝层电感结构的样品证明了，在从10千兆赫兹至60千兆赫兹的频率范围内，铜基电感结构的样品的质量因子(Q factor)比单铝层电感结构的样品的质量因子提高了大约30％，且铜基电感结构的样品的质量因子比双铝层电感结构的样品的质量因子提高了大约9％。
根据本公开一些实施例，提供一种有机中介层，包括互连级介电材料层、至少一介电覆盖层、接合级介电层以及双层电感结构。互连级介电材料层内埋重分布互连结构。所述至少一介电覆盖层覆盖于选自互连级介电材料层中的最顶层互连级介电材料层之上。接合级介电层覆盖于所述至少一介电覆盖层之上。双层电感结构包括下导电线圈、导电通孔结构以及上导电线圈。下导电线圈内埋于最顶层互连级介电材料层内。导电通孔结构垂直地延伸通过所述至少一介电覆盖层及下导电线圈。上导电线圈内埋于接合级介电层内，并包括铜。
在一些实施例中，有机中介层还包括第一凸块结构以及第二凸块结构，第一凸块结构覆盖于接合级介电层之上，并接触双层电感结构的第一端部的顶表面，而第二凸块结构覆盖于接合级介电层之上，并接触双层电感结构的第二端部的顶表面。在一些实施例中，第一凸块结构包括第一凸块柱部分及第一凸块通孔部分，第一凸块柱部分覆盖于接合级介电层之上，第一凸块通孔部分延伸通过接合级介电层，而第二凸块结构包括第二凸块柱部分及第二凸块通孔部分，第二凸块柱部分覆盖于接合级介电层之上，第二凸块通孔部分延伸通过接合级介电层。在一些实施例中，导电通孔结构从在平面图中与第一凸块通孔部分重叠的区域连续地横向延伸至在平面图中与第二凸块通孔部分重叠的区域。在一些实施例中，第一凸块通孔部分从穿过第一凸块柱部分的几何中心的垂直轴横向偏移，而第二凸块通孔部分从穿过第二凸块柱部分的几何中心的垂直轴横向偏移。在一些实施例中，上导电线圈具有螺旋配置，该螺旋配置中的外线段环绕内线段，以及第一凸块结构与上导电线圈的多个线段的面积重叠。在一些实施例中，有机中介层还包括多个金属焊垫及通孔结构以及多个额外的凸块结构，所述金属焊垫及通孔结构接触重分布互连结构中的相应者，并包括内埋于接合级介电层内的个别的焊垫部分及内埋于所述至少一介电覆盖层内的个别的通孔部分，而所述额外的凸块结构接触金属焊垫及通孔结构中的相应者。在一些实施例中，所述金属焊垫及通孔结构的焊垫部分与上导电线圈具有相同的厚度且具有相同的材料组成，而所述额外的凸块结构与第一凸块结构该第二凸块结构具有相同的材料组成。在一些实施例中，导电通孔结构包括螺旋形铜部分的下部，该下部位于包括所述至少一介电覆盖层的顶表面的水平平面之下，以及上导电线圈包括螺旋形铜部分的上部，该上部覆盖于包括所述至少一介电覆盖层的顶表面的水平平面之上。在一些实施例中，在平面图中，下导电线圈的总面积的至少90％与上导电线圈的面积重叠，以及在平面图中，上导电线圈的总面积的至少 90％与下导电线圈的面积重叠。在一些实施例中，下导电线圈、导电通孔结构以及上导电线圈中的每一者包括铜。在一些实施例中，最顶层互连级介电材料层包括聚合物材料层，所述至少一介电覆盖层包括至少一氧化硅层，且接合级介电层包括层堆栈，该层堆栈包括氮化硅层及接合级聚合物层。
根据本公开另一些实施例，提供一种包括有机中介层的半导体结构，其中，有机中介层包括互连级介电材料层、至少一介电覆盖层、接合级介电层以及电感结构。互连级介电材料层内埋重分布互连结构。所述至少一介电覆盖层覆盖于互连级介电材料层之上。接合级介电层覆盖于所述至少一介电覆盖层之上。电感结构从互连级介电材料层中的最顶层垂直地延伸通过所述至少一介电覆盖层且通过接合级介电层，电感结构包括铜。
在一些实施例中，电感结构包括下导电线圈、导电通孔结构以及上导电线圈，下导电线圈内埋于互连级介电材料层中的最顶层内，导电通孔结构垂直地延伸通过所述至少一介电覆盖层，并接触下导电线圈的多个水平表面，且上导电线圈内埋于接合级介电层内。在一些实施例中，半导体结构还包括半导体晶粒，通过多个焊料部分接合至有机中介层，焊料部分被接合至位于有机中介层上的多个凸块结构，其中凸块结构中的一者接触电感结构的第一端部的顶表面，且凸块结构中的另一者接触电感结构的第二端部的顶表面。
根据本公开又另一些实施例，提供一种形成有机中介层的方法。所述方法包括在载体基板上方形成内埋重分布互连结构的互连级介电材料层及下导电线圈。所述方法还包括在下导电线圈上方形成至少一介电覆盖层。所述方法还包括在下导电线圈上方形成通过所述至少一介电覆盖层的通孔凹洞。所述方法还包括在通孔凹洞中及在所述至少一介电覆盖层上方形成包括铜的连续导电结构。连续导电结构包括导电通孔结构以及上导电线圈。导电通孔结构垂直地延伸通过所述至少一介电覆盖层并接触下导电线圈。上导电线圈覆盖于所述至少一介电覆盖层之上。其中，下导电线圈、导电通孔结构以及上导电线圈的组合包括双层电感结构。此外，所述方法包括形成一对凸块结构，接触双层电感结构的端部。
在一些实施例中，所述方法还包括在双层电感结构上方形成接合级介电层，以及在双层电感结构的端部上方形成通过接合级介电层的多个接合级通孔凹洞，其中所述一对凸块结构包括第一凸块结构以及第二凸块结构，第一凸块结构包括第一凸块柱部分及第一凸块通孔部分，第一凸块柱部分覆盖于接合级介电层之上，第一凸块通孔部分延伸通过接合级介电层，而第二凸块结构包括第二凸块柱部分及第二凸块通孔部分，第二凸块柱部分覆盖于接合级介电层之上，第二凸块通孔部分延伸通过接合级介电层。在一些实施例中，导电通孔结构从在平面图中与第一凸块通孔部分重叠的区域连续地横向延伸至在平面图中与第二凸块通孔部分重叠的区域。在一些实施例中，第一凸块通孔部分从穿过第一凸块柱部分的几何中心的垂直轴横向偏移，第二凸块通孔部分从穿过第二凸块柱部分的几何中心的垂直轴横向偏移，上导电线圈具有螺旋配置，该螺旋配置中的外线段环绕内线段，以及第一凸块结构与上导电线圈的多个线段的面积重叠。在一些实施例中，所述至少一介电覆盖层包括氧化硅层及氮化硅层中的至少一者，接合级介电层包括介电钝化层及接合级聚合物层的层堆栈，以及连续导电结构包括原子百分比大于90％的铜，且不含铝。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更佳地了解本公开。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/ 或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的发明构思与范围。在不背离本公开的发明构思与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (10)

1.一种有机中介层，包括：
多个互连级介电材料层，内埋多个重分布互连结构；
至少一介电覆盖层，覆盖于选自该些互连级介电材料层中的一最顶层互连级介电材料层之上；
一接合级介电层，覆盖于该至少一介电覆盖层之上；以及
一双层电感结构，包括：
一下导电线圈，内埋于该最顶层互连级介电材料层内；
一导电通孔结构，垂直地延伸通过该至少一介电覆盖层及该下导电线圈；以及
一上导电线圈，内埋于该接合级介电层内，并包括铜。
2.如权利要求1所述的有机中介层，还包括：
一第一凸块结构，覆盖于该接合级介电层之上，并接触该双层电感结构的一第一端部的一顶表面；以及
一第二凸块结构，覆盖于该接合级介电层之上，并接触该双层电感结构的一第二端部的一顶表面。
3.如权利要求2所述的有机中介层，其中
该第一凸块结构包括一第一凸块柱部分及一第一凸块通孔部分，该第一凸块柱部分覆盖于该接合级介电层之上，该第一凸块通孔部分延伸通过该接合级介电层；以及
该第二凸块结构包括一第二凸块柱部分及一第二凸块通孔部分，该第二凸块柱部分覆盖于该接合级介电层之上，该第二凸块通孔部分延伸通过该接合级介电层。
4.如权利要求3所述的有机中介层，其中该导电通孔结构从在一平面图中与该第一凸块通孔部分重叠的一区域连续地横向延伸至在该平面图中与该第二凸块通孔部分重叠的一区域。
5.如权利要求3所述的有机中介层，其中
该第一凸块通孔部分从穿过该第一凸块柱部分的一几何中心的一垂直轴横向偏移；以及
该第二凸块通孔部分从穿过该第二凸块柱部分的一几何中心的一垂直轴横向偏移。
6.如权利要求2所述的有机中介层，其中
该上导电线圈具有一螺旋配置，该螺旋配置中的外线段环绕内线段；以及
该第一凸块结构与该上导电线圈的多个线段的面积重叠。
7.如权利要求1所述的有机中介层，其中
该导电通孔结构包括一螺旋形铜部分的一下部，该下部位于包括该至少一介电覆盖层的一顶表面的一水平平面之下；以及
该上导电线圈包括该螺旋形铜部分的一上部，该上部覆盖于包括该至少一介电覆盖层的该顶表面的该水平平面之上。
8.一种半导体结构，包括一有机中介层，其中该有机中介层包括：
多个互连级介电材料层，内埋多个重分布互连结构；
至少一介电覆盖层，覆盖于该些互连级介电材料层之上；
一接合级介电层，覆盖于该至少一介电覆盖层之上；以及
一电感结构，从该些互连级介电材料层中的一最顶层垂直地延伸通过该至少一介电覆盖层且通过该接合级介电层，该电感结构包括铜。
9.如权利要求8所述的半导体结构，其中该电感结构包括：
一下导电线圈，内埋于该些互连级介电材料层中的该最顶层内，
一导电通孔结构，垂直地延伸通过该至少一介电覆盖层，并接触该下导电线圈的多个水平表面；以及
一上导电线圈，内埋于该接合级介电层内。
10.一种形成有机中介层的方法，包括：
在一载体基板上方形成内埋多个重分布互连结构的多个互连级介电材料层及一下导电线圈；
在该下导电线圈上方形成至少一介电覆盖层；
在该下导电线圈上方形成通过该至少一介电覆盖层的一通孔凹洞；
在该通孔凹洞中及在该至少一介电覆盖层上方形成包括铜的一连续导电结构，其中该连续导电结构包括一导电通孔结构以及一上导电线圈，该导电通孔结构垂直地延伸通过该至少一介电覆盖层并接触该下导电线圈，该上导电线圈覆盖于该至少一介电覆盖层之上，其中该下导电线圈、该导电通孔结构以及该上导电线圈的组合包括一双层电感结构；以及
形成一对凸块结构，接触该双层电感结构的多个端部。
CN202111305467.3A 2020-11-13 2021-11-05 半导体结构、有机中介层及其形成方法 Pending CN114220786A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/097,165 2020-11-13
US17/097,165 US11348884B1 (en) 2020-11-13 2020-11-13 Organic interposer including a dual-layer inductor structure and methods of forming the same

Publications (1)

Publication Number Publication Date
CN114220786A true CN114220786A (zh) 2022-03-22

Family

ID=80695724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111305467.3A Pending CN114220786A (zh) 2020-11-13 2021-11-05 半导体结构、有机中介层及其形成方法

Country Status (5)

Country Link
US (3) US11348884B1 (zh)
KR (1) KR102503509B1 (zh)
CN (1) CN114220786A (zh)
DE (1) DE102021100011B4 (zh)
TW (1) TWI786823B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087792A1 (zh) * 2022-10-28 2024-05-02 无锡华润上华科技有限公司 隔离变压器及半导体器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348884B1 (en) * 2020-11-13 2022-05-31 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including a dual-layer inductor structure and methods of forming the same
US11574891B2 (en) * 2021-01-26 2023-02-07 Nanya Technology Corporation Semiconductor device with heat dissipation unit and method for fabricating the same
CN115411005A (zh) * 2021-05-26 2022-11-29 长鑫存储技术有限公司 半导体结构和半导体结构的制备方法
WO2024092074A1 (en) * 2022-10-26 2024-05-02 Samtec, Inc. Interconnect module for high-speed data transmission
TWI829484B (zh) * 2022-12-23 2024-01-11 恆勁科技股份有限公司 整合有磁性元件結構之封裝載板及其製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3063422B2 (ja) * 1992-10-05 2000-07-12 富士電機株式会社 磁気誘導素子用コイル
JP3792635B2 (ja) 2001-12-14 2006-07-05 富士通株式会社 電子装置
JP4328761B2 (ja) * 2001-12-14 2009-09-09 富士通株式会社 電子装置
US7531407B2 (en) * 2006-07-18 2009-05-12 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
US7663196B2 (en) * 2007-02-09 2010-02-16 Freescale Semiconductor, Inc. Integrated passive device and method of fabrication
WO2009130737A1 (ja) * 2008-04-21 2009-10-29 富士通株式会社 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
US8237269B2 (en) * 2008-08-01 2012-08-07 Qualcomm Incorporated High Q transformer disposed at least partly in a non-semiconductor substrate
US8638114B2 (en) * 2009-12-08 2014-01-28 Qualcomm Incorporated Transformer within wafer test probe
US8921976B2 (en) * 2011-01-25 2014-12-30 Stmicroelectronics, Inc. Using backside passive elements for multilevel 3D wafers alignment applications
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
US8941212B2 (en) 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
KR102052294B1 (ko) * 2013-09-27 2019-12-04 인텔 코포레이션 수동 부품용 중첩체 기판을 구비한 다이 패키지
US9754874B2 (en) 2013-10-25 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Inductive capacitive structure and method of making the same
US9209131B2 (en) * 2014-01-21 2015-12-08 Qualcomm Incorporated Toroid inductor in redistribution layers (RDL) of an integrated device
JP6235353B2 (ja) * 2014-01-22 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9899982B2 (en) 2015-11-23 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip electromagnetic bandgap (EBG) structure for noise suppression
US10249580B2 (en) 2016-06-22 2019-04-02 Qualcomm Incorporated Stacked substrate inductor
JP6766740B2 (ja) 2017-04-20 2020-10-14 株式会社村田製作所 プリント配線基板およびスイッチングレギュレータ
JP2019008596A (ja) * 2017-06-26 2019-01-17 京セラ株式会社 配線基板およびｒｆｉｄタグ
EP3732784A4 (en) * 2017-12-28 2021-08-11 INTEL Corporation FRONT SYSTEM WITH AN ACOUSTIC WAVE RESONATOR (AWR) ON AN INTERMEDIATE SUBSTRATE
US11348884B1 (en) * 2020-11-13 2022-05-31 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including a dual-layer inductor structure and methods of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087792A1 (zh) * 2022-10-28 2024-05-02 无锡华润上华科技有限公司 隔离变压器及半导体器件

Also Published As

Publication number Publication date
TW202220148A (zh) 2022-05-16
TWI786823B (zh) 2022-12-11
KR20220065637A (ko) 2022-05-20
US11769741B2 (en) 2023-09-26
US20220157744A1 (en) 2022-05-19
US20230369255A1 (en) 2023-11-16
US11348884B1 (en) 2022-05-31
DE102021100011A1 (de) 2022-05-19
US20220285295A1 (en) 2022-09-08
KR102503509B1 (ko) 2023-02-24
DE102021100011B4 (de) 2022-10-27

Similar Documents

Publication Publication Date Title
TWI786823B (zh) 半導體結構、有機中介層及其形成方法
US9653531B2 (en) Methods of manufacturing a package
KR101508422B1 (ko) 패키지에서 전송 선로를 형성하는 방법 및 장치
US10867890B2 (en) Mutli-chip package with encapsulated conductor via
CN113823618B (zh) 芯片封装结构、半导体结构及其形成方法
KR20210053233A (ko) 반도체 패키지 및 제조 방법
US11894312B2 (en) Semiconductor packages and method of manufacture
US10319692B2 (en) Semiconductor structure and manufacturing method thereof
US20230071418A1 (en) Semiconductor package module and manufacturing methods thereof
CN115565992A (zh) 半导体装置
US9418956B2 (en) Zero stand-off bonding system and method
TWI828191B (zh) 中介層、扇出晶圓級封裝體及半導體封裝體的製造方法
US20220406723A1 (en) Interposer via interconnect shapes with improved performance characteristics and methods of forming the same
US20230040467A1 (en) Interposer with die to die bridge solution and methods of forming the same
CN114121871A (zh) 有机中介层及其制造方法
CN114628353A (zh) 半导体封装及其制造方法
CN219716864U (zh) 包括铜柱数组的半导体结构
CN220121823U (zh) 集成电路封装
CN220934053U (zh) 使用集成电路封装的装置
US20240030199A1 (en) Integrated passive device dies and methods of forming and placement of the same
US20220415813A1 (en) Integrated passive device dies and methods of forming and placement of the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination