CN114121871A - 有机中介层及其制造方法 - Google Patents

有机中介层及其制造方法 Download PDF

Info

Publication number
CN114121871A
CN114121871A CN202110805105.4A CN202110805105A CN114121871A CN 114121871 A CN114121871 A CN 114121871A CN 202110805105 A CN202110805105 A CN 202110805105A CN 114121871 A CN114121871 A CN 114121871A
Authority
CN
China
Prior art keywords
die
stress
dielectric material
structures
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110805105.4A
Other languages
English (en)
Inventor
廖莉菱
游明志
许佳桂
叶书伸
林柏尧
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114121871A publication Critical patent/CN114121871A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemically Coating (AREA)

Abstract

一种有机中介层及其制造方法，该有机中介层包括内埋重分布互连结构的介电材料层、位于介电材料层的第一侧的封装侧凸块结构、以及位于介电材料层的第二侧的晶粒侧凸块结构。在包括第一晶粒侧凸块结构的第一区域与包括第二晶粒侧凸块结构的第二区域之间存在间隙区域。应力减轻线路结构位于在平面图中在间隙区域的范围内的介电材料层之上或之内。每个应力减轻线路结构包括沿各自的水平方向横向地延伸的多个直线段部，并且不电性连接到重分布互连结构。应力减轻线路结构可以包括与位于相同水平高度的重分布互连结构或凸块结构的金属材料相同或不同的材料。

Description

有机中介层及其制造方法
技术领域
本发明实施例是关于一种半导体制造技术，特别是有关于一种用于半导体封装的有机中介层及其制造方法。
背景技术
扇出晶圆级封装(fan-out wafer-level package，FOWLP)可在半导体晶粒和封装基板之间使用中介层(interposer)。可接受的中介层具有足够的机械强度，以承受用于连接半导体晶粒和封装基板的接合(bonding)制程。
发明内容
本公开一些实施例提供一种有机中介层(organic interposer)。所述有机中介层包括多个介电材料层、多个封装侧凸块结构、多个晶粒侧凸块结构以及多个应力减轻(stress-relief)线路结构。所述介电材料层内埋多个重分布互连结构(redistributioninterconnect structures)。所述封装侧凸块结构位于所述介电材料层的第一侧，并连接到所述重分布互连结构中的封装侧子集(package-side subset)。所述晶粒侧凸块结构位于所述介电材料层的第二侧，并连接到所述重分布互连结构中的晶粒侧子集(die-sidesubset)。其中，所述晶粒侧凸块结构包括位于一第一区域中的多个第一晶粒侧凸块结构和位于一第二区域中的多个第二晶粒侧凸块结构。在平面图中，第二区域与第一区域横向地间隔开一间隙区域，在间隙区域中没有任何晶粒侧凸块结构。所述应力减轻线路结构位于在平面图中在间隙区域的范围内的所述介电材料层之上或之内。其中，所述应力减轻线路结构与所述封装侧凸块结构、所述重分布互连结构和所述晶粒侧凸块结构中的一者包括相同的材料且位于相同的水平高度。
本公开另一些实施例提供一种有机中介层。所述有机中介层包括多个介电材料层、多个封装侧凸块结构、多个晶粒侧凸块结构以及多个应力减轻线路结构。所述介电材料层内埋多个重分布互连结构。所述封装侧凸块结构位于所述介电材料层的第一侧，并连接到所述重分布互连结构中的封装侧子集。所述晶粒侧凸块结构位于所述介电材料层的第二侧，并连接到所述重分布互连结构中的晶粒侧子集。其中，所述晶粒侧凸块结构包括位于一第一区域中的多个第一晶粒侧凸块结构和位于一第二区域中的多个第二晶粒侧凸块结构。在平面图中，第二区域与第一区域横向地间隔开一间隙区域，在间隙区域中没有任何晶粒侧凸块结构。所述应力减轻线路结构位于在平面图中在间隙区域的范围内的所述介电材料层之上或之内。其中，所述应力减轻线路结构与从所述封装侧凸块结构、所述重分布互连结构和所述晶粒侧凸块结构中选择的一金属部件位于相同的水平高度。其中，所述应力减轻线路结构包括与金属部件不同的材料。
本公开又另一些实施例提供一种形成有机中介层的方法。所述方法包括在载体基板上方形成内埋在封装侧介电材料层内的多个封装侧凸块结构。所述方法也包括在所述封装侧凸块结构上方形成多个互连级(interconnect-level)介电材料层和多个重分布互连结构。所述方法还包括在所述互连级介电材料层上方形成晶粒侧介电材料层。所述方法还包括在晶粒侧介电材料层上方形成多个晶粒侧凸块结构。其中，所述晶粒侧凸块结构包括位于一第一区域中的多个第一晶粒侧凸块结构和位于一第二区域中的多个第二晶粒侧凸块结构。在平面图中，第二区域与第一区域横向地间隔开一间隙区域，在间隙区域中没有任何晶粒侧凸块结构。此外，所述方法包括在平面图中在间隙区域的范围内的封装侧介电材料层、所述互连级介电材料层或晶粒侧介电材料层中的一者之内或之上形成多个应力减轻线路结构。其中，所述应力减轻线路结构中的每一者包括沿各自的水平方向横向地延伸的多个直线段部，并且所述应力减轻线路结构具有选自以下的至少一特征：所述应力减轻线路结构不电性连接到所述重分布互连结构；以及所述应力减轻线路结构与所述封装侧凸块结构或所述晶粒侧凸块结构位于相同的水平高度。
附图说明
图1A是根据本公开一些实施例的包括形成在载体基板上方的有机中介层的示例性结构的垂直截面图。
图1B是位于图1A的区域B内的应力减轻线路结构的第一构造的放大图。
图1C是位于图1A的区域B内的应力减轻线路结构的第二构造的放大图。
图1D是位于图1A的区域B内的应力减轻线路结构的第三构造的放大图。
图1E是位于图1A的区域B内的应力减轻线路结构的第四构造的放大图。
图1F是位于图1A的区域B内的应力减轻线路结构的第五构造的放大图。
图1G是位于图1A的区域B内的应力减轻线路结构的第六构造的放大图。
图1H是位于图1A的区域B内的应力减轻线路结构的第七构造的放大图。
图1I是图1A的示例性结构的平面图。
图2是根据本公开一些实施例的在将半导体晶粒附接到有机中介层之后的示例性结构的垂直截面图。
图3是根据本公开一些实施例的在形成扇出晶圆级封装之后的示例性结构的垂直截面图。
图4是根据本公开一些实施例的在切割扇出晶圆级封装之后的示例性结构的垂直截面图。
图5是根据本公开一些实施例的在将封装基板附接到扇出晶圆级封装之后的示例性结构的垂直截面图。
图6是根据本公开一些实施例的在将封装基板附接到印刷电路板(printedcircuit board，PCB)之后的示例性结构的垂直截面图。
图7A是示出根据本公开一些实施例的用于形成有机中介层的第一种处理步骤顺序的第一流程图。
图7B是示出根据本公开一些实施例的用于形成有机中介层的第二种处理步骤顺序的第二流程图。
图7C是示出根据本公开一些实施例的用于形成有机中介层的第三种处理步骤顺序的第三流程图。
其中，附图标记说明如下：
12：(封装侧)介电材料层
18：封装侧凸块结构
20：(互连级)介电材料层
22：(第一)介电材料层
24：(第二)介电材料层
26：(第三)介电材料层
28：(第四)介电材料层
40：重分布互连结构
42：第一重分布互连结构
44：第二重分布互连结构
46：第三重分布互连结构/金属基板
48：金属焊垫结构
60：(晶粒侧)介电材料层
80：晶粒侧凸块结构
80A：第一晶粒侧凸块结构
80B：第二晶粒侧凸块结构
100：印刷电路板
110：PCB基板
118：(封装侧)应力减轻线路结构
140：(互连级)应力减轻线路结构
180：(晶粒侧)应力减轻线路结构
188：PCB接合焊垫
190：焊料接点
192：底部填充材料部分
200：封装基板
210：核心基板
212：介电衬层
214：贯穿核心导孔结构
240：板侧表面增层电路
242：板侧绝缘层
244：内埋板侧布线互连
248：板侧接合焊垫
260：晶片侧表面增层电路
262：晶片侧绝缘层
264：内埋晶片侧布线互连
268：晶片侧接合焊垫
292，780：底部填充材料部分
294：稳定结构
300：载体基板
301：粘合剂层
400：有机中介层
450，788：焊料部分
701：(第一)半导体晶粒
702：(第二)半导体晶粒
708：晶粒凸块结构
790：EMC晶粒框架
710，712，720，722，730，740，742：步骤
B：区域
DA1：第一区域
DA2：第二区域
GR：间隙区域
UIA：单元中介层区域
α：第一角度
β：第二角度
ls1：第一直线段部
ls2：第二直线段部
hd1：第一水平方向
hd2：第二水平方向
具体实施方式
以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下描述具体的构件及其排列方式的实施例以阐述本公开。当然，这些实施例仅作为范例，而不该以此限定本公开的范围。例如，在说明书中叙述了一第一特征形成于一第二特征之上或上方，其可能包含第一特征与第二特征是直接接触的实施例，亦可能包含了有附加特征形成于第一特征与第二特征之间，而使得第一特征与第二特征可能未直接接触的实施例。另外，在本公开不同范例中可能使用重复的参考符号及/或标记，此重复是为了简化与清晰的目的，并非用以限定所讨论的各个实施例及/或结构之间有特定的关系。
再者，空间相关用语，例如「在…下方」、「下方」、「较低的」、「上方」、「较高的」及类似的用语，是为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在图式中绘示的方位外，这些空间相关用语意欲包含使用中或操作中的装置之不同方位。设备可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。除非另有明确说明，否则假定具有相同参考符号的每个元件具有相同的材料组成及具有相同厚度范围内的厚度。
本公开实施例涉及半导体装置，特别是涉及包含有机中介层(organicinterposer)的晶片封装结构及其形成方法，所述有机中介层包括耐应力的接合结构(stress-resistant bonding structure)，其各个方面将在后面做详细描述。
总的来说，本公开实施例的方法和结构可用于提供一种有机中介层，其可以抵抗(resistant to)在将至少一半导体晶粒附接到其上的期间可能发生的应力引起的结构破坏。具体地，在有机中介层与半导体晶粒之间施加底部填充材料部分(underfill materialportion)通常会在有机中介层上引起机械应力。这样的施加和引起的应力可能导致有机中介层中的重分布互连结构的变形或破裂。根据本公开一些实施例，应力减轻线路结构(stress-relief line structures)可以形成在有机中介层的用于附接半导体晶粒的相邻区域之间的间隙区域中。应力减轻线路结构可以包括与重分布互连结构或凸块(bump)结构相同的材料，或者可以包括与重分布互连结构或凸块结构不同的材料。应力减轻线路结构的机械强度可小于重分布互连结构的机械强度，使得应力减轻线路结构的变形在重分布互连结构变形之前发生。换句话说，应力减轻线路结构在机械应力作用下可变形，从而保护重分布互连结构不变形，并防止重分布互连结构的有害变形。
在应力减轻线路结构包括与重分布互连结构相同的材料的实施例中，可以选择应力减轻线路结构的尺寸(例如，宽度)(举例来说，通过使用比重分布互连结构的平均宽度小的宽度)，使得应力减轻线路结构在重分布互连结构变形之前先变形。在应力减轻线路结构包括与重分布互连结构不同的材料的实施例中，应力减轻线路结构的材料可以具有较小的杨氏模数(Young’smodules)，因此可变形并吸收外部的应力，同时避免重分布互连结构的变形。
应力减轻线路结构可以是导电的，并可电性连接到位于与晶粒侧(die-side)凸块结构的区域重叠的区域内的重分布互连结构。或者，应力减轻线路结构可以与位于与晶粒侧凸块结构的区域重叠的区域内的重分布互连结构和凸块结构电性隔离。应力减轻线路结构可以设置成许多不同的图案。应力减轻线路结构可以具有包括多个直线段部的曲折线路的构造、可以包括通过曲线段部连接的多个直线段部、或者可以具有形成网格结构的网(mesh)的构造。以下参考附图描述本公开实施例的方法和结构的各个方面。
图1A是根据本公开一些实施例的包括形成在载体基板上方的有机中介层的示例性结构的垂直截面图。图1B是位于图1A的区域B内的应力减轻线路结构的第一构造的放大图。图1C是位于图1A的区域B内的应力减轻线路结构的第二构造的放大图。图1D是位于图1A的区域B内的应力减轻线路结构的第三构造的放大图。图1E是位于图1A的区域B内的应力减轻线路结构的第四构造的放大图。图1F是位于图1A的区域B内的应力减轻线路结构的第五构造的放大图。图1G是位于图1A的区域B内的应力减轻线路结构的第六构造的放大图。图1H是位于图1A的区域B内的应力减轻线路结构的第七构造的放大图。图1I是图1A的示例性结构的平面图。
参照图1A，根据本公开一些实施例的示例性结构可以包括形成在载体基板300上方的多个有机中介层400。有机中介层指的是包括至少一有机绝缘材料(例如，有机聚合物基质材料)的中介层。每个有机中介层400可以形成在个别的单元中介层区域(unitinterposer area，UIA)内。可以在载体基板300上形成有机中介层400的二维阵列。载体基板300可以是圆形晶圆或矩形晶圆。载体基板300的横向尺寸(例如，圆形晶圆的直径或矩形晶圆的边长)可以在100毫米(mm)到500毫米的范围内(例如，200毫米到400毫米)，尽管也可以使用较小或较大的横向尺寸。载体基板300可以包括半导体基板、绝缘基板或导电基板。载体基板300可以是透明或不透明的。载体基板300的厚度可以足以为随后在其上形成的有机中介层400的阵列提供机械支撑。举例来说，载体基板300的厚度可以在60微米(microns)到1毫米的范围内，尽管也可以使用较小或较大的厚度。
可以将粘合剂层301施加到载体基板300的顶表面上。在一些实施例中，载体基板300可以包括例如玻璃或蓝宝石的光透明材料。在本实施例中，粘合剂层301可以包括光热转换(light-to-heat-conversion，LTHC)层。光热转换层是使用旋转涂布方法施加的溶剂型涂层。光热转换层可以形成将紫外线光转换成热的层，从而使光热转换层失去粘附力。或者，粘合剂层301可以包括热分解的粘合剂材料。举例来说，粘合剂层301可以包括在高温下分解的丙烯酸压敏粘合剂(acrylic pressure-sensitive adhesive)。热分解的粘合剂材料的脱胶(debonding)温度可以在150度到400度的范围内。可在其他温度下分解的其他合适的热分解的粘合剂材料也在本公开的发明范围内。
随后可以在粘合剂层301上方形成凸块结构。这些凸块结构是后续用于提供与封装基板的接合，因此在本文中被称为封装侧(package-side)凸块结构18。封装侧凸块结构18可以包括可接合到焊料的任何金属材料。举例来说，可以在粘合剂层301上方沉积凸块下金属(underbump metallurgy，UBM)层堆叠(layer stack)。可以选择UBM层堆叠内的材料层的顺序，使得后续可以将焊料部分接合到UBM层堆叠的底表面的部分。可用于UBM层堆叠的层堆叠包括但不限于Cr/Cr-Cu/Cu/Au、Cr/Cr-Cu/Cu、TiW/Cr/Cu、Ti/Ni/Au和Cr/Cu/Au的堆叠。其他合适的材料也在本公开的发明范围内。UBM层堆叠的厚度可以在5微米到60微米的范围内(例如，10微米到30微米)，尽管也可以使用较小或较大的厚度。
可以在UBM层堆叠上方施加光阻层，并且可以对光阻层进行微影图案化以形成离散的图案化光阻材料部分的阵列。可以执行蚀刻制程以去除UBM层堆叠的未遮蔽的(unmasked)部分。蚀刻制程可以是等向性蚀刻制程或非等向性蚀刻制程。UBM层堆叠的留下部分包括封装侧凸块结构18。在一些实施例中，封装侧凸块结构18可以布置为二维阵列，其可以是二维周期阵列，例如矩形周期阵列。在一些实施例中，封装侧凸块结构18可形成为可控塌陷晶片连接(controlled collapse chip connection，C4)凸块结构。
根据本公开一些实施例，可以在封装侧凸块结构18的水平高度处形成应力减轻线路结构。在应力减轻线路结构形成在与封装侧凸块结构18相同的水平高度的实施例中，这样的应力减轻线路结构被称为封装侧应力减轻线路结构118。如本文中所使用的，线路结构是指以具有均匀的宽度或大致上均匀的宽度(即，宽度具有相对于结构的平均宽度小于50％的宽度变化)横向地延伸的结构。线路结构可以具有均匀的高度，并且可以是直线的、弯曲的、或者可以具有彼此邻接的多个线路段部，其中每个线路段部是直线的或弯曲的。如本文中所使用的，ㄍ路结构是指为了减轻对包括应力减轻线路结构的组件的应力的目的而使用的线路结构，使得组件内的另一结构在外部机械应力的作用下不会变形，而应力减轻线路结构则响应于外部机械应力而变形。
在一些实施例中，每个有机中介层400可以形成在一单元中介层区域UIA内。每个单元中介层区域UIA可以包括第一区域DA1(也称为第一晶粒区域)，其中第一半导体晶粒将被附接到有机中介层400，以及第二区域DA2(也称为第二晶粒区域)，其中第二半导体晶粒将被附接到有机中介层400。间隙区域GR位于第一区域DA1与第二区域DA2之间。通常，可以在每个单元中介层区域UIA中设置多个不重叠区域，使得随后可以在每个不重叠区域内将半导体晶粒附接到有机中介层400。可以在每个单元中介层区域UIA内的多个不重叠区域的每个相邻对之间设置间隙区域GR。尽管在此描述的各种实施例中使用了包括一第一区域DA1和一第二区域DA2的单元中介层区域UIA，但是本公开的发明范围明确涵盖在单元中介层区域UIA内可包括用于接合半导体晶粒的三个或更多个区域以及在单元中介层区域UIA内设置两个或更多个间隙区域GR的实施例。
封装侧应力减轻线路结构118可以形成在一个或多个及/或每个间隙区域GR中。在一些实施例中，可以通过图案化用于形成封装侧凸块结构18(例如，UBM层堆叠)的至少一金属材料，使得封装侧应力减轻线路结构118可与封装侧凸块结构18的形成同时形成。换句话说，所述至少一金属材料的图案化部分可包括封装侧凸块结构18和封装侧应力减轻线路结构118。在一些实施例中，可以在载体基板300上方沉积包括至少一金属材料(例如，UBM层堆叠)的原胚(blanket)材料层，并且可以在原胚材料层上方施加光阻层且对光阻层进行图案化。光阻层中的图案可以通过例如非等向性蚀刻制程的蚀刻制程转移到原胚材料层。原胚材料层的图案化部分可包括封装侧应力减轻线路结构118和封装侧凸块结构18。在本实施例中，封装侧应力减轻线路结构118可以包括与封装侧凸块结构18相同的材料，并可具有与封装侧凸块结构18相同的厚度。可以选择封装侧应力减轻线路结构118的图案和尺寸，使得封装侧应力减轻线路结构118可在封装侧凸块结构18或随后要形成的重分布线路结构的变形之前变形。
在另一些实施例中，可以通过沉积包括与封装侧凸块结构18的材料不同的材料的原胚材料层，使得封装侧应力减轻线路结构118可在封装侧凸块结构18的形成之前或之后形成。原胚材料层可以包括金属材料、半导体材料或介电材料。原胚材料层可以包括具有杨氏模数比随后要形成的重分布线路结构的材料的杨氏模数低的材料。举例来说，如果随后要形成的重分布线路结构包括铜(杨氏模数约为128GPa)，则原胚材料层可以包括杨氏模数在1GPa到120GPa的范围内(例如，5GPa到100GPa)的材料。可用于原胚材料层的示例性材料包括但不限于铝、银、金、镓、铟、铅及氧化硅。可以在原胚材料层上方施加光阻层，并对光阻层进行图案化。光阻层中的图案可以通过例如非等向性蚀刻制程的蚀刻制程转移到原胚材料层。原胚材料层的图案化部分可包括封装侧应力减轻线路结构118。在本实施例中，封装侧应力减轻线路结构118可以包括与封装侧凸块结构18不同的材料，并可具有与封装侧凸块结构18不同的厚度。在一些实施例中，可以选择封装侧应力减轻线路结构118的图案和尺寸，使得封装侧应力减轻线路结构118容易在封装侧凸块结构18或随后要形成的重分布线路结构的变形之前变形。
可以在封装侧凸块结构18上方沉积介电材料层，在此称为封装侧介电材料层12。封装侧介电材料层12可以包括介电聚合物材料，例如聚酰亚胺(polyimide，PI)、苯并环丁烯(benzocyclobutene，BCB)或聚苯恶唑(polybenzobisoxazole，PBO)。其他合适的材料也在本公开的发明范围内。封装侧介电材料层12的厚度可以在4微米到60微米的范围内，尽管也可以使用较小或较大的厚度。封装侧凸块结构18内埋在载体基板300上方的封装侧介电材料层12内
随后可以在封装侧凸块结构18和封装侧介电材料层12上方形成多个重分布互连结构40和多个额外的介电材料层。所述额外的介电材料层在本文中统称为互连级(interconnect-level)介电材料层20。互连级介电材料层20可以包括多个介电材料层(22、24、26、28)，例如第一介电材料层22、第二介电材料层24、第三介电材料层26以及第四介电材料层28。尽管在此描述的各种实施例中使用了四个介电材料层(22、24、26、28)内埋重分布互连结构40，但是本公开的发明范围明确涵盖互连级介电材料层20可包括两个、四个、五个或更多个介电材料层的实施例。
通常，介电材料层(22、24、26、28)中的至少一者可以包括有机聚合物基质层，即，包括及/或基本上由有机聚合物组成的连续材料层。在一些实施例中，介电材料层(22、24、26、28)中的每一个可以包括有机聚合物基质层。因此，随后要形成的有机中介层包括至少一有机聚合物基质层。
重分布互连结构40包括多层重分布互连结构40，其分别形成为穿过介电材料层(22、24、26、28)中的一相应者。重分布互连结构40可以包括金属导孔(via)结构、金属线路结构、及/或整合式(integrated)线路和导孔结构。每个整合式线路和导孔结构包括包含一金属线路结构和至少一金属导孔结构的整体结构(unitary structure)。整体结构是指单个连续结构，其中结构内的每个点可以通过仅在结构内延伸的连续线(可以是直线，也可以不是直线)连接
在一说明性示例中，重分布互连结构40可以包括第一重分布互连结构42，其穿过第一介电材料层22及/或在第一介电材料层22的顶表面上而形成；第二重分布互连结构44，其穿过第二介电材料层24及/或在第二介电材料层24的顶表面上而形成；以及第三重分布互连结构46，其穿过第三介电材料层26及/或在第三介电材料层26的顶表面上而形成。尽管在此描述的各种实施例中重分布互连结构40是内埋在三个介电材料层(22、24、26)内，但是本公开的发明范围明确涵盖重分布互连结构40内埋在一个、两个、四个或更多个介电材料层内的实施例。
互连级介电材料层20中的每一者可以包括介电聚合物材料，例如聚酰亚胺(PI)、苯并环丁烯(BCB)或聚苯恶唑(PBO)。其他合适的材料也在本公开的发明范围内。每个互连级聚合物基质层20的厚度可以在4微米到20微米的范围内，尽管也可以使用较小或较大的厚度。重分布互连结构40中的每一者包括至少一金属材料，例如Cu、Mo、Co、Ru、W、TiN、TaN、WN、或其组合或堆叠。其他合适的材料也在本公开的发明范围内。举例来说，重分布互连结构40中的每一者可以包括TiN层和Cu层的层堆叠。在重分布互连结构40包括金属线路结构的实施例中，金属线路结构的厚度可以在2微米到20微米的范围内，尽管也可以使用较小或较大的厚度。
位于最顶部的金属互连级(level)的重分布互连结构40可以包括金属焊垫结构48。金属焊垫结构48可以形成在随后要形成晶粒侧凸块结构80的区域中。在一些实施例中，金属焊垫结构48可以形成为二维阵列。
在一些实施例中，金属焊垫结构48可以形成为包括一金属焊垫结构48和一金属导孔结构的个别的整体结构的焊垫部分。举例来说，金属焊垫结构48可以位于第三介电材料层26的顶表面上，并且金属导孔结构可以垂直地延伸穿过第三介电材料层26。连接到上方的金属焊垫结构48的每个金属导孔结构可以与相应的下面的重分布互连结构(可以是第二重分布互连结构44中的一者)的顶表面接触。
根据本公开一些实施例，可以在重分布互连结构40中的一或多者的水平高度(一或多级)处形成应力减轻线路结构。在应力减轻线路结构形成在与重分布互连结构40中的任一者(任一级)相同的水平高度的实施例中，这样的应力减轻线路结构被称为互连级应力减轻线路结构140。在一些实施例中，每个有机中介层400可以形成在一单元中介层区域UIA内。每个单元中介层区域UIA可以包括第一区域DA1(也称为第一晶粒区域)，其中第一半导体晶粒将被附接到有机中介层400，以及第二区域DA2(也称为第二晶粒区域)，其中第二半导体晶粒将被附接到有机中介层400。间隙区域GR位于第一区域DA1与第二区域DA2之间及/或随后用于附接半导体晶粒的每个相邻区域之间。
互连级应力减轻线路结构140可以形成在一个或多个及/或每个间隙区域GR中。在一些实施例中，可以通过图案化用于形成重分布互连结构40的至少一金属材料，使得互连级应力减轻线路结构140可与重分布互连结构40的形成同时形成。换句话说，所述至少一金属材料的图案化部分可包括重分布互连结构40和互连级应力减轻线路结构140。在一些实施例中，可以在封装侧介电材料层12或互连级介电材料层20中的一者上方沉积包括至少一金属材料(例如，金属障蔽层和铜层的层堆叠)的原胚材料层，并且可以在原胚材料层上方施加光阻层且对光阻层进行图案化。光阻层中的图案可以通过例如非等向性蚀刻制程的蚀刻制程转移到原胚材料层。原胚材料层的图案化部分可包括互连级应力减轻线路结构140和重分布互连结构40。在本实施例中，互连级应力减轻线路结构140可以包括与重分布互连结构40相同的材料，并可具有与重分布互连结构40相同的厚度。可以选择互连级应力减轻线路结构140的图案和尺寸，使得互连级应力减轻线路结构140可在封装侧凸块结构18或重分布互连结构40的变形之前变形。
在另一些实施例中，可以通过沉积包括与重分布互连结构40中的一级的材料不同的材料的原胚材料层，使得互连级应力减轻线路结构140可在重分布互连结构40中的该级的形成之前或之后形成。原胚材料层可以包括金属材料、半导体材料或介电材料。原胚材料层可以包括具有杨氏模数比重分布互连结构40的材料的杨氏模数低的材料。举例来说，如果重分布互连结构40包括铜(杨氏模数约为128GPa)，则原胚材料层可以包括杨氏模数在1GPa到120GPa的范围内(例如，5GPa到100GPa)的材料。可用于原胚材料层的示例性材料包括但不限于铝、银、金、镓、铟、铅及氧化硅。可以在原胚材料层上方施加光阻层，并对光阻层进行图案化。光阻层中的图案可以通过例如非等向性蚀刻制程的蚀刻制程转移到原胚材料层。原胚材料层的图案化部分可包括互连级应力减轻线路结构140。在本实施例中，互连级应力减轻线路结构140可以包括与重分布互连结构40不同的材料，并可具有与重分布互连结构40不同的厚度。在一些实施例中，可以选择互连级应力减轻线路结构140的图案和尺寸，使得在机械应力(其例如在接合制程中可能产生)的作用下，互连级应力减轻线路结构140容易在封装侧凸块结构18或重分布互连结构40的变形之前变形。
可以在每个有机中介层400的金属焊垫结构48和至少一金属基板46上方沉积额外的介电材料层。此额外的介电材料层在本文中被称为晶粒侧介电材料层60。晶粒侧介电材料层60包括介电聚合物材料，例如聚酰亚胺(PI)、苯并环丁烯(BCB)或聚苯恶唑(PBO)。其他合适的材料也在本公开的发明范围内。晶粒侧介电材料层60的厚度可以在4微米到60微米的范围内(例如，8微米到30微米)，尽管也可以使用较小或较大的厚度。在本文中，封装侧介电材料层12、互连级介电材料层20和晶粒侧介电材料层60统称为介电材料层(12、20、60)。
可以在晶粒侧介电材料层60上方施加光阻层，并且可以对光阻层进行微影图案化以形成穿过其中的离散的开口。光阻层中的开口包括上覆于金属焊垫结构48中的一相应者的第一开口以及上覆于所述至少一金属基板46的第二开口。可以执行非等向性蚀刻，以将光阻层中的开口的图案转移到晶粒侧介电材料层60。由此，形成穿过晶粒侧介电材料层60的第一导孔孔穴和第二导孔孔穴。第一导孔孔穴延伸到金属焊垫结构48中的一相应者的顶表面，而第二导孔孔穴延伸到所述至少一金属基板46的顶表面。
可以在凸块导孔孔穴中以及在晶粒侧介电材料层60的顶表面上方沉积至少一金属材料。所述至少一金属材料可以包括金属衬层和铜层。金属衬层可以包括例如Ti、Ta、W、TiN、TaN、WN或其组合的材料，并且可以具有在30纳米(nm)到300纳米的范围内的厚度。铜层可以具有在10微米到60微米的范围内的厚度，尽管也可以使用较小或较大的厚度。
可以在所述至少一金属材料上方施加光阻层，并且可对其进行微影图案化以覆盖离散的区域。可以执行蚀刻制程以去除所述至少一金属材料的未遮蔽的部分。所述至少一金属材料的每个图案化部分包括一凸块结构，其在本文中称为晶粒侧凸块结构80。晶粒侧凸块结构80可以包括形成在第一区域DA1内的第一晶粒侧凸块结构80A以及形成在第二区域DA2内的第二晶粒侧凸块结构80B。在一些实施例中，每个晶粒侧凸块结构80可以包括金属衬层和铜部分。结构上，每个晶粒侧凸块结构80可以包括延伸穿过晶粒侧介电材料层60并接触金属焊垫结构的凸块导孔部分、以及上覆于晶粒侧介电材料层60的接合凸块部分。在一些实施例中，每个接合凸块部分可以具有圆柱形状，即，具有圆形的水平截面的圆柱形状。每个接合凸块部分可以具有侧壁，其具有圆柱表面的形状。
根据本公开一些实施例，可以在晶粒侧凸块结构80的水平高度处形成应力减轻线路结构。在应力减轻线路结构形成在与晶粒侧凸块结构80相同的水平高度的实施例中，这样的应力减轻线路结构被称为晶粒侧应力减轻线路结构180。在一些实施例中，每个有机中介层400可以形成在一单元中介层区域UIA内。每个单元中介层区域UIA可以包括第一区域DA1(也称为第一晶粒区域)，其中第一半导体晶粒将被附接到有机中介层400，以及第二区域DA2(也称为第二晶粒区域)，其中第二半导体晶粒将被附接到有机中介层400。间隙区域GR位于第一区域DA1与第二区域DA2之间及/或随后用于附接半导体晶粒的每个相邻区域之间。
晶粒侧应力减轻线路结构180可以形成在一个或多个及/或每个间隙区域GR中。在一些实施例中，可以通过图案化用于形成晶粒侧凸块结构80的至少一金属材料，使得晶粒侧应力减轻线路结构180可与晶粒侧凸块结构80的形成同时形成。换句话说，所述至少一金属材料的图案化部分可包括晶粒侧凸块结构80和晶粒侧应力减轻线路结构180。在一些实施例中，可以在晶粒侧介电材料层60上方沉积包括至少一金属材料(例如，金属障蔽层和铜层的层堆叠)的原胚材料层，并且可以在原胚材料层上方施加光阻层且对光阻层进行图案化。光阻层中的图案可以通过例如非等向性蚀刻制程的蚀刻制程转移到原胚材料层。原胚材料层的图案化部分可包括晶粒侧凸块结构80和晶粒侧应力减轻线路结构180。在本实施例中，晶粒侧应力减轻线路结构180可以包括与晶粒侧凸块结构80相同的材料，并可具有与晶粒侧凸块结构80相同的厚度。可以选择晶粒侧应力减轻线路结构180的图案和尺寸，使得晶粒侧应力减轻线路结构180可在封装侧凸块结构18、重分布互连结构40或晶粒侧凸块结构80的变形之前变形。
在另一些实施例中，可以通过沉积包括与晶粒侧凸块结构80的材料不同的材料的原胚材料层，使得晶粒侧应力减轻线路结构180可在晶粒侧凸块结构80的形成之前或之后形成。原胚材料层可以包括金属材料、半导体材料或介电材料。原胚材料层可以包括具有杨氏模数比重分布互连结构40的材料的杨氏模数低的材料。举例来说，如果重分布互连结构40包括铜(杨氏模数约为128GPa)，则原胚材料层可以包括杨氏模数在1GPa到120GPa的范围内(例如，5GPa到100GPa)的材料。可用于原胚材料层的示例性材料包括但不限于铝、银、金、镓、铟、铅及氧化硅。可以在原胚材料层上方施加光阻层，并对光阻层进行图案化。光阻层中的图案可以通过例如非等向性蚀刻制程的蚀刻制程转移到原胚材料层。原胚材料层的图案化部分可包括晶粒侧应力减轻线路结构180。在本实施例中，晶粒侧应力减轻线路结构180可以包括与晶粒侧凸块结构80不同的材料，并可具有与晶粒侧凸块结构80不同的厚度。在一些实施例中，可以选择晶粒侧应力减轻线路结构180的图案和尺寸，使得在机械应力(其例如在接合制程中可能产生)的作用下，晶粒侧应力减轻线路结构180容易在封装侧凸块结构18、重分布互连结构40或晶粒侧凸块结构80的变形之前变形。
可用于应力减轻线路结构(118、140及/或180)的示例性图案如图1B到图1H所示。参照图1B到图1H，应力减轻线路结构(118、140及/或180)中的每一者可以包括多个直线段部(ls1、ls2)，所述直线段部(ls1、ls2)沿各自的水平方向横向地延伸。在一些实施例中，应力减轻线路结构(118、140及/或180)中的每一者分别包括彼此平行的一组直线段部(ls1、ls2)。
在一些实施例中，应力减轻线路结构(118、140及/或180)可以横向地延伸到间隙区域GR的范围之外，并且延伸到第一区域DA1和第二区域DA2中，如图1B到图1D所示。在本实施例中，应力减轻线路结构118可以延伸穿过间隙区域GR，并可横向地突出到第一区域DA1及/或第二区域DA2中。在一些实施例中，应力减轻线路结构(118、140及/或180)可以包括金属材料，并可用作导电路径，作为第一区域DA1与第二区域DA2之间的信号路径。
在一些实施例中，应力减轻线路结构(118、140及/或180)可以完全位于间隙区域GR的范围内，因此不横向地延伸到第一区域DA1或第二区域DA2中，如图1E到图1H所示。在本实施例中，应力减轻线路结构(118、140及/或180)不电性连接到随后要形成的重分布互连结构。
在一些实施例中，应力减轻线路结构(118、140及/或180)中的每一者可以包括多个第一直线段部ls1，沿第一水平方向hd1横向地延伸，以及多个第二直线段部ls2，沿不同于第一水平方向hd1的第二水平方向hd2横向地延伸，如图1B、图1C以及图1E到图1H所示。第一水平方向hd1与第二水平方向hd2之间的角度可以在10度到145度的范围内。
在图1B、图1C、图1F以及图1G所示的实施例中，应力减轻线路结构中的每一者的第一直线段部ls1的侧壁和第二直线段部ls2的侧壁通过垂直边缘(vertical edges)彼此邻接。第一直线段部ls1的侧壁可以以小于180度的第一角度α和大于180度的第二角度β和第二直线段部ls2的侧壁邻接。
图1D和图1H所示的实施例中，应力减轻线路结构(118、140及/或180)的直线段部可以通过具有弯曲侧壁的曲线段部相互连接。
在图1E所示的实施例中，应力减轻线路结构(118、140及/或180)可以包括沿第一水平方向hd1横向地延伸的多个第一应力减轻线路结构(因此，包括沿第一水平方向hd1横向地延伸的多个第一第一直线段部ls1)，以及沿第二水平方向hd2横向地延伸的多个第二应力减轻线路结构(因此，包括沿第二水平方向hd2横向地延伸的多个第二直线段部ls2)。应力减轻线路结构(118、140及/或180)可以布置为互连网(interconnected mesh)，其中第一应力减轻线路结构和第二应力减轻线路结构以网格图案形式邻接。
共同参照图1A到图1I以及根据本公开各种实施例，提供有机中介层400，其包括：介电材料层(12、20、60)，内埋重分布互连结构40；封装侧凸块结构18，位于介电材料层(12、20、60)的第一侧，并连接到重分布互连结构40的封装侧子集(package-side subset)；晶粒侧凸块结构80，位于介电材料层(12、20、60)的第二侧，并连接到重分布互连结构40的晶粒侧子集(die-side subset)，其中，晶粒侧凸块结构80包括位于第一区域DA1中的第一晶粒侧凸块结构80A和位于第二区域DA2中的第二晶粒侧凸块结构80B，在平面图中(即，沿着垂直于介电材料层(12、20、60)的水平面的垂直方向的视图)，第二区域DA2与第一区域DA1横向地间隔开一间隙区域GR，在间隙区域GR中没有任何晶粒侧凸块结构80；以及应力减轻线路结构(118、140及/或180)，位于在平面图中在间隙区域GR的范围内的介电材料层(12、20、60)之上或之内。其中，应力减轻线路结构(118、140及/或180)与封装侧凸块结构18、重分布互连结构40和晶粒侧凸块结构80中的一者包括相同的材料且位于相同的水平高度。
在一些实施例中，应力减轻线路结构(118、140及/或180)中的每一者包括沿各自的水平方向横向地延伸的多个直线段部，并且不电性连接到重分布互连结构40。
在一些实施例中，应力减轻线路结构(118、140及/或180)中的每一者包括：多个第一直线段部ls1，沿第一水平方向hd1横向地延伸；以及多个第二直线段部ls2，沿不同于第一水平方向hd1的第二水平方向hd2横向地延伸。在一些实施例中，应力减轻线路结构中的每一者的第一直线段部的侧壁和第二直线段部的侧壁通过垂直边缘彼此邻接。在一些实施例中，直线段部通过具有弯曲侧壁的曲线段部彼此相连。
在一些实施例中，应力减轻线路结构(118、140及/或180)包括沿第一水平方向横向地延伸的多个第一应力减轻线路结构，以及沿第二水平方向横向地延伸的多个第二应力减轻线路结构。并且，应力减轻线路结构是布置为互连网，其中第一应力减轻线路结构和第二应力减轻线路结构以网格图案形式邻接，如图1E所示。
在一些实施例中，介电材料层(12、20、60)包括晶粒侧介电材料层60。晶粒侧凸块结构80各自包括与晶粒侧介电材料层60的水平面接触的水平面。应力减轻线路结构(在应力减轻线路结构包括晶粒侧应力减轻线路结构180的实施例中)与晶粒侧介电材料层60的水平面接触。并且，应力减轻线路结构具有与晶粒侧凸块结构80相同的材料组成和相同的厚度。
在一些实施例中，介电材料层(12、20、60)包括封装侧介电材料层12，封装侧介电材料层12内埋封装侧凸块结构18和应力减轻线路结构(在应力减轻线路结构包括封装侧应力减轻线路结构180的实施例中)。并且，封装侧凸块结构18的水平面和不与介电材料层(12、20、60)或重分布互连结构40接触的应力减轻线路结构的水平面位于同一水平平面(例如，包括有机中介层400的最底表面的水平平面)内。在一些实施例中，应力减轻线路结构具有与封装侧凸块结构18相同的材料组成和相同的厚度。
在一些实施例中，应力减轻线路结构(在应力减轻线路结构包括互连级应力减轻线路结构140的实施例中)内埋在介电材料层(12、20、60)内，并位于一第一水平平面与一第二水平平面之间，第一水平平面包括封装侧凸块结构18与重分布互连结构40中的第一子集之间的界面，第二水平平面包括晶粒侧凸块结构80与重分布互连结构40中的第二子集之间的界面。在一些实施例中，应力减轻线路结构具有与重分布互连结构40中的一子集相同的材料组成和相同的厚度，其中该子集与第一子集和第二子集中的一者不同或相同。
根据本公开另一些实施例，提供有机中介层400，其包括：介电材料层(12、20、60)，内埋重分布互连结构40；封装侧凸块结构18，位于介电材料层(12、20、60)的第一侧，并连接到重分布互连结构40的封装侧子集；晶粒侧凸块结构80，位于介电材料层(12、20、60)的第二侧，并连接到重分布互连结构40的晶粒侧子集，其中，晶粒侧凸块结构80包括位于第一区域DA1中的第一晶粒侧凸块结构80A和位于第二区域DA2中的第二晶粒侧凸块结构80B，在平面图中，第二区域DA2与第一区域DA1横向地间隔开一间隙区域GR，在间隙区域GR中没有任何晶粒侧凸块结构80；以及应力减轻线路结构(118、140及/或180)，位于在平面图中在间隙区域GR的范围内的介电材料层(12、20、60)之上或之内。其中，应力减轻线路结构(118、140及/或180)与从封装侧凸块结构18、重分布互连结构40和晶粒侧凸块结构80中选择的一金属部件位于相同的水平高度。其中，应力减轻线路结构(118、140及/或180)包括所述金属部件不同的材料。
在一些实施例中，介电材料层(12、20、60)包括晶粒侧介电材料层60。晶粒侧凸块结构80各自包括与晶粒侧介电材料层60的水平面接触的水平面。应力减轻线路结构(在应力减轻线路结构包括晶粒侧应力减轻线路结构180的实施例中)与晶粒侧介电材料层60的水平面接触。并且，应力减轻线路结构具有与晶粒侧凸块结构80不同的材料组成或不同的厚度。
在一些实施例中，介电材料层(12、20、60)包括封装侧介电材料层12，封装侧介电材料层12内埋封装侧凸块结构18和应力减轻线路结构(在应力减轻线路结构包括封装侧应力减轻线路结构180的实施例中)。封装侧凸块结构18的水平面和不与介电材料层(12、20、60)或重分布互连结构40接触的应力减轻线路结构的水平面位于同一水平平面(例如，包括封装侧介电材料层12的最底表面的水平平面)内。并且，应力减轻线路结构具有与封装侧凸块结构18不同的材料组成或不同的厚度。
在一些实施例中，应力减轻线路结构(在应力减轻线路结构包括互连级应力减轻线路结构140的实施例中)内埋在介电材料层(12、20、60)内，并位于一第一水平平面与一第二水平平面之间，第一水平平面包括封装侧凸块结构18与重分布互连结构40中的第一子集之间的界面，第二水平平面包括晶粒侧凸块结构80与重分布互连结构40中的第二子集之间的界面。并且，应力减轻线路结构具有与重分布互连结构不同的材料组成。
在一些实施例中，晶粒侧凸块结构80各自包括与晶粒侧介电材料层60的水平面接触的水平面，并且应力减轻线路结构(例如，晶粒侧应力减轻线路结构180)与晶粒侧介电材料层60的水平面接触。
图2是根据本公开一些实施例的在将半导体晶粒附接到有机中介层之后的示例性结构的垂直截面图。至少一半导体晶粒(701、702)可以附接到各个有机中介层400。每个半导体晶粒(701、702)可以通过焊料部分788接合到在个别的单元中介层区域UIA内的晶粒侧凸块结构80中的相应的子集(subset)。每个半导体晶粒(701、702)可以包括晶粒凸块结构708。在一些实施例中，晶粒凸块结构708可以包括微凸块结构的二维阵列，并且每个半导体晶粒(701、702)可以通过C2接合(即，一对微凸块之间的焊料接合)附接到晶粒侧凸块结构80。在将半导体晶粒(701、702)的晶粒凸块结构708设置在焊料部分788的阵列上方之后，可以执行C2接合制程，使焊料部分788回焊(reflow)。
所述至少一半导体晶粒(701、702)可以包括本领域中已知的任何半导体晶粒。在一些实施例中，所述至少一半导体晶粒(701、702)可以包括晶片上系统(system-on-chip，SoC)晶粒，例如应用处理器晶粒。在一些实施例中，所述至少一半导体晶粒(701、702)可以包括多个半导体晶粒(701、702)。在一些实施例中，多个半导体晶粒(701、702)可以包括第一半导体晶粒701和至少一第二半导体晶粒702。在一些实施例中，第一半导体晶粒701可以是中央处理单元晶粒，而所述至少一第二半导体晶粒702可以包括图形处理单元晶粒。在另一些实施例中，第一半导体晶粒701可以包括晶片上系统(SoC)晶粒，而所述至少一第二半导体晶粒702可以包括至少一高频宽存储器(high bandwidth memory，HBM)晶粒，每个高频宽存储器晶粒都包括多个静态随机存取存储器晶粒的垂直堆叠，并提供根据JEDEC标准(即，JEDEC固态技术协会所定义的标准)定义的高频宽。附接到同一有机中介层400的半导体晶粒(701、702)的顶表面可以位于同一水平平面内。通常，至少一半导体晶粒(701、702)可以通过至少一组焊料部分788附接到晶粒侧凸块结构80。
图3是根据本公开一些实施例的在形成扇出晶圆级封装之后的示例性结构的垂直截面图。至少一底部填充材料部分780可以形成在每一组接合的焊料部分788的周围。在对焊料部分788回焊之后，可通过在焊料部分788的阵列的周围注入底部填充材料来形成各个底部填充材料部分780。可以使用任何已知的底部填充材料施加方法，其可以是例如毛细力(capillary)底部填充方法、模制(molded)底部填充方法或印刷底部填充方法。在一些实施例中，多个半导体晶粒(701、702)可以附接到在每个单元中介层区域UIA内的有机中介载层400，并且单个底部填充材料部分780可以在多个半导体晶粒(701、702)的下方连续地延伸。
根据本公开一些实施例，应力减轻线路结构(118、140、180)可以在底部填充材料的施加和固化期间吸收到有机中介层400的机械应力。具体地，底部填充材料施加过程可对晶粒侧介电材料层60施加压力。应力减轻线路结构(118、140、180)可响应于机械应力而变形，使得位于第一区域DA1和第二区域DA2内有机中介层400的部分在底部填充材料施加过程中或在随后可产生机械应力的过程中变形较少。
环氧模塑料(epoxy molding compound，EMC)被施加到有机中介层400和半导体晶粒(701、702)之间的间隙。EMC包括可硬化(即固化)的含环氧基的化合物，以提供具有足够刚性和机械强度的介电材料部分。EMC可以包括环氧树脂、硬化剂、二氧化硅(作为填充材料)和其他添加剂。EMC可以以液体形式或固体形式来提供，取决于其粘度和流动性。液体的EMC可以提供较好的操控性、良好的流动性、较少的空隙、较好的填充效果和较少的流痕(flow marks)。固体的EMC可以减少固化收缩率、提高支撑力和减少晶粒漂移。EMC内较高的填料含量(例如，重量的85％)可以缩短成模的时间、降低模具收缩率(mold shrinkage)和减少模具翘曲。EMC中填料尺寸的均匀分布可以减少流痕，并可以提高流动性。EMC的固化温度可以低于粘合剂层301的释放(脱胶)温度。举例来说，EMC的固化温度可以在125℃到150℃的范围内。
可以在固化温度下固化EMC，以形成横向地包围每个半导体晶粒(701、702)的EMC基质(matrix)。EMC基质包括彼此横向地邻接的多个EMC晶粒框架790。每个EMC晶粒框架790位于个别的单元中介层区域UIA内，并且横向地围绕和内埋至少一半导体晶粒(701、702)的相应集合(可以是多个半导体晶粒(701、702))。可以通过平坦化制程(可使用化学机械平坦化方法)从包括半导体晶粒(701、702)的顶表面的水平平面上方去除EMC的多余部分。
图4是根据本公开一些实施例的在切割扇出晶圆级封装之后的示例性结构的垂直截面图。可以将载体基板300与有机中介层板400、半导体晶粒(701、702)和EMC晶粒框架790的组件分离。可以例如通过在高温下的热退火而使粘合剂层301失去活性。实施例可以包括粘合剂层301，其具有热去活性的(thermally-deactivated)粘合剂材料。在粘合剂层301可以是透明的其他实施例中，粘合剂层301可以具有紫外线去活性的(ultraviolet-deactivated)粘合剂材料。
可以沿着切割通道切割有机中介层400、半导体晶粒(701、702)和EMC晶粒框架790的组件，所述切割通道是位于单元中介层区域UIA的边界。有机中介层400、半导体晶粒(701、702)和EMC晶粒框架790的每个经切割的部分包括扇出晶圆级封装(fan-out wafer-level package，FOWLP)，其包括至少一半导体晶粒(701、702)(可以是多个半导体晶粒)、有机中介层400、底部填充材料部分780以及EMC框架790。EMC晶粒框架790和有机中介层400可以具有垂直地重合的侧壁，即，两者的侧壁位于同一垂直平面内。在扇出晶圆级封装包括多个半导体晶粒(701、702)的实施例中，底部填充材料部分780可以接触多个半导体晶粒(701、702)的侧壁。EMC晶粒框架790在扇出晶圆级封装内的所述至少一半导体晶粒(701、702)的周围连续地延伸，并横向地包围半导体晶粒(701、702)。
图5是根据本公开一些实施例的在将封装基板附接到扇出晶圆级封装之后的示例性结构的垂直截面图。参照图5，提供封装基板200。封装基板200可以是包括核心基板210的有核心(cored)封装基板、或者是不包括封装核心的无核心(coreless)封装基板。或者，封装基板200可以包括系统整合封装基板(system-integrated package substrate，SoIS)，其包括重分布层及/或介电中间层、至少一内埋的中介层(例如，硅中介层)。这样的系统整合封装基板可以包括使用焊料部分、微凸块、底部填充材料部分(例如，模制底部填充材料部分)及/或粘合膜的层到层互连(layer-to-layer interconnections)。尽管在此使用一示例性封装基板来描述本公开实施例，但是应当理解，本公开的发明范围不以任何特殊类型的封装基板为限制，并可以包括系统整合封装基板(SoIS)。
核心基板210可以包括玻璃环氧树脂板(glass epoxy plate)，其包括贯穿板孔(through-plate holes)的阵列。可以在贯穿板孔中设置包括金属材料的贯穿核心导孔结构(through-core via structures)214。每个贯穿核心导孔结构214可以或可以不包括圆柱形空心内部。可选地，介电衬层212可用于将贯穿核心导孔结构214与核心基板210电性隔离。
封装基板200可以包括板侧(board-side)表面增层电路(surface laminarcircuit，SLC)240和晶片侧表面增层电路(SLC)260。板侧表面增层电路240可以包括内埋板侧布线互连(board-side wiring interconnects)244的板侧绝缘层242。晶片侧表面增层电路260可以包括内埋晶片侧布线互连264的晶片侧绝缘层262。板侧绝缘层242和晶片侧绝缘层262可以包括光敏环氧树脂材料，其可以被微影图案化以及随后被固化。内埋板侧布线互连244和内埋晶片侧布线互连264可以包括铜，其可以通过电镀沉积在板侧绝缘层242或晶片侧绝缘层262中的图案内。板侧接合焊垫248的阵列可以电性连接到内埋板侧布线互连244，并可以配置为允许通过焊球进行接合。晶片侧接合焊垫268的阵列可以电性连接到晶片侧布线互连264，并可以配置为允许通过C4焊球进行接合。
可以将附接到有机中介层400、至少一半导体晶粒(701、702)和EMC晶粒框架790的组件的封装侧凸块结构18的焊料部分450设置在封装基板200的晶片侧接合焊垫268的阵列上。可以执行回焊制程以使焊料部分450回焊，从而引起有机中介层400与封装基板200之间的接合。在一些实施例中，焊料部分450可以包括C4焊球，并且有机中介层400、所述至少一半导体晶粒(701、702)和EMC晶粒框架790的组件可以使用C4焊球的阵列附接到封装基板200。可以通过施加底部填充材料并对其塑形，以在焊料部分450的周围形成底部填充材料部分292。可选地，可以将例如盖结构或环结构的稳定结构294附接到有机中介层400、所述至少一半导体晶粒(701、702)、EMC晶粒框架790和封装基板200的组件上，以减少所述组件在后续的处理步骤中及/或组件的使用期间的变形。
图6是根据本公开一些实施例的在将封装基板附接到印刷电路板(PCB)之后的示例性结构的垂直截面图。参照图6，提供印刷电路板(PCB)100，其包括PCB基板110和PCB接合焊垫188。PCB基板110至少在PCB基板110的一侧上包括印刷电路(未示出)。可以形成焊料接点190的阵列，以将板侧接合焊垫248的阵列接合到PCB接合焊垫188的阵列。可以通过在板侧接合焊垫248的阵列与PCB接合焊垫188的阵列之间设置焊球的阵列，并通过回焊焊球的阵列，来形成焊料接点190。可以通过施加底部填充材料并对其塑形，以在焊料接点190的周围形成底部填充材料部分192。封装基板200通过焊料接点190的阵列附接到PCB基板110。
图7A是示出根据本公开一些实施例的用于形成有机中介层的第一种处理步骤顺序的第一流程图。参照步骤710和图1A到图1I，在载体基板300上方形成内埋在封装侧介电材料层12中封装侧凸块结构18。参照步骤712和图1A到图1I，在平面图中在间隙区域GR的范围内的封装侧介电材料层12之内及/或之上形成应力减轻线路结构(例如，封装侧应力减轻线路结构118)。每个应力减轻线路结构包括沿各自的水平方向横向地延伸的多个直线段部。应力减轻线路结构可以与封装侧凸块结构18位于相同水平高度。参照步骤720和图1A到图1H，在封装侧凸块结构18上方形成互连级介电材料层20和重分布互连结构40。在一些实施例中，应力减轻线路结构(例如，封装侧应力减轻线路结构118)不电性连接到重分布互连结构40。参照步骤730和图1A到图1I，在互连级介电材料层20上方形成晶粒侧介电材料层60。参照步骤740和图1A到图1I，在晶粒侧介电材料层60上方形成晶粒侧凸块结构80。晶粒侧凸块结构80包括位于第一区域DA1中的第一晶粒侧凸块结构80A和位于第二区域DA2中的第二晶粒侧凸块结构80B，在平面图中，第二区域DA2与第一区域DA1横向地间隔开一间隙区域GR，在间隙区域GR中没有任何晶粒侧凸块结构80。
图7B是示出根据本公开一些实施例的用于形成有机中介层的第二种处理步骤顺序的第二流程图。参照步骤710和图1A到图1I，在载体基板300上方形成内埋在封装侧介电材料层12中封装侧凸块结构18。参照步骤720和图1A到图1H，在封装侧凸块结构18上方形成互连级介电材料层20和重分布互连结构40。参照步骤722和图1A到图1I，在平面图中在间隙区域GR的范围内的互连级介电材料层20之内及/或之上形成应力减轻线路结构(例如，互连级应力减轻线路结构140)。每个应力减轻线路结构包括沿各自的水平方向横向地延伸的多个直线段部。应力减轻线路结构可以与重分布互连结构40位于相同水平高度。在一些实施例中，应力减轻线路结构(例如，互连级应力减轻线路结构140)不电性连接到重分布互连结构40。参照步骤730和图1A到图1I，在互连级介电材料层20上方形成晶粒侧介电材料层60。参照步骤740和图1A到图1I，在晶粒侧介电材料层60上方形成晶粒侧凸块结构80。晶粒侧凸块结构80包括位于第一区域DA1中的第一晶粒侧凸块结构80A和位于第二区域DA2中的第二晶粒侧凸块结构80B，在平面图中，第二区域DA2与第一区域DA1横向地间隔开一间隙区域GR，在间隙区域GR中没有任何晶粒侧凸块结构80。
图7C是示出根据本公开一些实施例的用于形成有机中介层的第三种处理步骤顺序的第三流程图。参照步骤710和图1A到图1I，在载体基板300上方形成内埋在封装侧介电材料层12中封装侧凸块结构18。参照步骤720和图1A到图1H，在封装侧凸块结构18上方形成互连级介电材料层20和重分布互连结构40。参照步骤730和图1A到图1I，在互连级介电材料层20上方形成晶粒侧介电材料层60。参照步骤740和图1A到图1I，在晶粒侧介电材料层60上方形成晶粒侧凸块结构80。晶粒侧凸块结构80包括位于第一区域DA1中的第一晶粒侧凸块结构80A和位于第二区域DA2中的第二晶粒侧凸块结构80B，在平面图中，第二区域DA2与第一区域DA1横向地间隔开一间隙区域GR，在间隙区域GR中没有任何晶粒侧凸块结构80。参照步骤742和图1A到图1I，在平面图中在间隙区域GR的范围内的晶粒侧介电材料层60之内及/或之上形成应力减轻线路结构(例如，晶粒侧应力减轻线路结构180)。每个应力减轻线路结构包括沿各自的水平方向横向地延伸的多个直线段部。应力减轻线路结构可以与晶粒侧凸块结构80位于相同水平高度。在一些实施例中，应力减轻线路结构(例如，晶粒侧应力减轻线路结构180)不电性连接到重分布互连结构40。
本公开各种实施例可用于提供有机中介层400以及包括有机中介层400、半导体晶粒(701、702)和封装基板200的半导体结构。有机中介层400包括应力减轻线路结构(118、140、180)，应力减轻线路结构(118、140、180)可以有利地用于在不存在半导体晶粒(701、702)的范围中(即，在间隙区域GR中)引起变形，而不是在平面图中与半导体晶粒(701、702)在面积上重叠的区域内的有机中介层400中的变形。因此，可以提高包括有机中介层400和多个半导体晶粒(701、702)的扇出晶圆级封装(FOWLP)的良率。
根据本公开一些实施例，提供一种有机中介层。所述有机中介层包括多个介电材料层、多个封装侧凸块结构、多个晶粒侧凸块结构以及多个应力减轻线路结构。所述介电材料层内埋多个重分布互连结构。所述封装侧凸块结构位于所述介电材料层的第一侧，并连接到所述重分布互连结构中的封装侧子集。所述晶粒侧凸块结构位于所述介电材料层的第二侧，并连接到所述重分布互连结构中的晶粒侧子集。其中，所述晶粒侧凸块结构包括位于一第一区域中的多个第一晶粒侧凸块结构和位于一第二区域中的多个第二晶粒侧凸块结构。在平面图中，第二区域与第一区域横向地间隔开一间隙区域，在间隙区域中没有任何晶粒侧凸块结构。所述应力减轻线路结构位于在平面图中在间隙区域的范围内的所述介电材料层之上或之内。其中，所述应力减轻线路结构与所述封装侧凸块结构、所述重分布互连结构和所述晶粒侧凸块结构中之一者包括相同的材料且位于相同的水平高度。
在一些实施例中，应力减轻线路结构中的每一者包括沿各自的水平方向横向地延伸的多个直线段部，并且不电性连接到重分布互连结构。在一些实施例中，应力减轻线路结构中的每一者包括：多个第一直线段部，沿一第一水平方向横向地延伸；以及多个第二直线段部，沿不同于第一水平方向的一第二水平方向横向地延伸。在一些实施例中，应力减轻线路结构中的每一者的第一直线段部的侧壁和第二直线段部的侧壁通过多个垂直边缘彼此邻接。在一些实施例中，应力减轻线路结构中的每一者的直线段部通过具有弯曲侧壁的多个曲线段部相互连接。在一些实施例中，应力减轻线路结构包括沿一第一水平方向横向地延伸的多个第一应力减轻线路结构和沿一第二水平方向横向地延伸的多个第二应力减轻线路结构，并且应力减轻线路结构布置为互连网，其中第一应力减轻线路结构和第二应力减轻线路结构以网格图案形式邻接。在一些实施例中，介电材料层包括晶粒侧介电材料层，晶粒侧凸块结构各自包括与晶粒侧介电材料层的水平面接触的水平面，应力减轻线路结构与晶粒侧介电材料层的水平面接触，并且应力减轻线路结构具有与晶粒侧凸块结构相同的材料组成和相同的厚度。在一些实施例中，介电材料层包括封装侧介电材料层，封装侧介电材料层内埋封装侧凸块结构和应力减轻线路结构，并且封装侧凸块结构的水平面和不与介电材料层或重分布互连结构接触的应力减轻线路结构的水平面位于同一水平平面内。在一些实施例中，应力减轻线路结构具有与封装侧凸块结构相同的材料组成和相同的厚度。在一些实施例中，应力减轻线路结构内埋在介电材料层内，并位于一第一水平平面与一第二水平平面之间，第一水平平面包括封装侧凸块结构与重分布互连结构中的第一子集之间的界面，第二水平平面包括晶粒侧凸块结构与重分布互连结构中的第二子集之间的界面。在一些实施例中，应力减轻线路结构具有与重分布互连结构中的一子集相同的材料组成和相同的厚度，该子集与第一子集和第二子集中的一者不同或相同。
根据本公开另一些实施例，提供一种有机中介层。所述有机中介层包括多个介电材料层、多个封装侧凸块结构、多个晶粒侧凸块结构以及多个应力减轻线路结构。所述介电材料层内埋多个重分布互连结构。所述封装侧凸块结构位于所述介电材料层的第一侧，并连接到所述重分布互连结构中的封装侧子集。所述晶粒侧凸块结构位于所述介电材料层的第二侧，并连接到所述重分布互连结构中的晶粒侧子集。其中，所述晶粒侧凸块结构包括位于一第一区域中的多个第一晶粒侧凸块结构和位于一第二区域中的多个第二晶粒侧凸块结构。在平面图中，第二区域与第一区域横向地间隔开一间隙区域，在间隙区域中没有任何晶粒侧凸块结构。所述应力减轻线路结构位于在平面图中在间隙区域的范围内的所述介电材料层之上或之内。其中，所述应力减轻线路结构与从所述封装侧凸块结构、所述重分布互连结构和所述晶粒侧凸块结构中选择的一金属部件位于相同的水平高度。其中，所述应力减轻线路结构包括与金属部件不同的材料。
在一些实施例中，介电材料层包括晶粒侧介电材料层，晶粒侧凸块结构各自包括与晶粒侧介电材料层的水平面接触的水平面，应力减轻线路结构与晶粒侧介电材料层的水平面接触，并且应力减轻线路结构具有与晶粒侧凸块结构不同的材料组成或不同的厚度。在一些实施例中，介电材料层包括封装侧介电材料层，封装侧介电材料层内埋封装侧凸块结构和应力减轻线路结构，封装侧凸块结构的水平面和不与介电材料层或重分布互连结构接触的应力减轻线路结构的水平面位于同一水平平面内，并且应力减轻线路结构具有与封装侧凸块结构不同的材料组成或不同的厚度。在一些实施例中，应力减轻线路结构内埋在介电材料层内，并位于一第一水平平面与一第二水平平面之间，第一水平平面包括封装侧凸块结构与重分布互连结构中的第一子集之间的界面，第二水平平面包括晶粒侧凸块结构与重分布互连结构中的第二子集之间的界面，并且应力减轻线路结构具有与重分布互连结构不同的材料组成。
根据本公开又另一些实施例，提供一种形成有机中介层的方法。所述方法包括在载体基板上方形成内埋在封装侧介电材料层内的多个封装侧凸块结构。所述方法也包括在所述封装侧凸块结构上方形成多个互连级介电材料层和多个重分布互连结构。所述方法还包括在所述互连级介电材料层上方形成晶粒侧介电材料层。所述方法还包括在晶粒侧介电材料层上方形成多个晶粒侧凸块结构。其中，所述晶粒侧凸块结构包括位于一第一区域中的多个第一晶粒侧凸块结构和位于一第二区域中的多个第二晶粒侧凸块结构。在平面图中，第二区域与第一区域横向地间隔开一间隙区域，在间隙区域中没有任何晶粒侧凸块结构。此外，所述方法包括在平面图中在间隙区域的范围内的封装侧介电材料层、所述互连级介电材料层或晶粒侧介电材料层中的一者之内或之上形成多个应力减轻线路结构。其中，所述应力减轻线路结构中的每一者包括沿各自的水平方向横向地延伸的多个直线段部，并且所述应力减轻线路结构具有选自以下的至少一特征：所述应力减轻线路结构不电性连接到所述重分布互连结构；以及所述应力减轻线路结构与所述封装侧凸块结构或所述晶粒侧凸块结构位于相同的水平高度。
在一些实施例中，应力减轻线路结构与封装侧凸块结构、重分布互连结构和晶粒侧凸块结构中的一者包括相同的材料且位于相同的水平高度。在一些实施例中，应力减轻线路结构与选自以下的一金属部件位于相同的水平高度：封装侧凸块结构、重分布互连结构以及晶粒侧凸块结构，并且应力减轻线路结构包括与所述金属部件不同的材料。在一些实施例中，应力减轻线路结构的材料的杨氏模数小于所述金属部件的杨氏模数。在一些实施例中，应力减轻线路结构通过以下步骤而形成：在载体基板、封装侧介电材料层、互连级介电材料层或晶粒侧介电材料层上方沉积原胚材料层；在原胚材料层上方施加光阻层，并图案化光阻层；以及将光阻层中的图案转移到原胚材料层。其中，原胚材料层的图案化部分包括应力减轻线路结构，并且应力减轻线路结构中的每一者分别包括一组彼此平行的直线段部。
前述内文概述了许多实施例的特征，使本技术领域中具有通常知识者可以从各个方面更佳地了解本公开。本技术领域中具有通常知识者应可理解，且可轻易地以本公开为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中具有通常知识者也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (10)

1.一种有机中介层，包括：
多个介电材料层，内埋多个重分布互连结构；
多个封装侧凸块结构，位于所述介电材料层的一第一侧，并连接到所述重分布互连结构中的一封装侧子集；
多个晶粒侧凸块结构，位于所述介电材料层的一第二侧，并连接到所述重分布互连结构中的一晶粒侧子集，其中，所述晶粒侧凸块结构包括位于一第一区域中的多个第一晶粒侧凸块结构和位于一第二区域中的多个第二晶粒侧凸块结构，在一平面图中，该第二区域与该第一区域横向地间隔开一间隙区域，在该间隙区域中没有任何晶粒侧凸块结构；以及
多个应力减轻线路结构，位于在该平面图中在该间隙区域的范围内的所述介电材料层之上或之内，其中，所述应力减轻线路结构与所述封装侧凸块结构、所述重分布互连结构和所述晶粒侧凸块结构中之一者包括相同的材料且位于相同的水平高度。
2.如权利要求1所述的有机中介层，其中，所述应力减轻线路结构中的每一者包括沿各自的水平方向横向地延伸的多个直线段部，并且不电性连接到所述重分布互连结构。
3.如权利要求1所述的有机中介层，其中，所述应力减轻线路结构中的每一者包括：
多个第一直线段部，沿一第一水平方向横向地延伸；以及
多个第二直线段部，沿不同于该第一水平方向的一第二水平方向横向地延伸。
4.如权利要求2所述的有机中介层，其中，所述直线段部通过具有弯曲侧壁的多个曲线段部相互连接。
5.如权利要求1所述的有机中介层，其中：
所述应力减轻线路结构包括沿一第一水平方向横向地延伸的多个第一应力减轻线路结构和沿一第二水平方向横向地延伸的多个第二应力减轻线路结构；以及
所述应力减轻线路结构布置为一互连网，其中所述第一应力减轻线路结构和所述第二应力减轻线路结构以网格图案形式邻接。
6.如权利要求1所述的有机中介层，其中：
所述介电材料层包括一晶粒侧介电材料层；
所述晶粒侧凸块结构各自包括与该晶粒侧介电材料层的一水平面接触的水平面；
所述应力减轻线路结构与该晶粒侧介电材料层的该水平面接触；以及
所述应力减轻线路结构具有与所述晶粒侧凸块结构相同的材料组成和相同的厚度。
7.如权利要求1所述的有机中介层，其中：
所述介电材料层包括一封装侧介电材料层，该封装侧介电材料层内埋所述封装侧凸块结构和所述应力减轻线路结构；以及
所述封装侧凸块结构的水平面和不与所述介电材料层或所述重分布互连结构接触的所述应力减轻线路结构的水平面位于同一水平平面内。
8.如权利要求1所述的有机中介层，其中，所述应力减轻线路结构内埋在所述介电材料层内，并位于一第一水平平面与一第二水平平面之间，该第一水平平面包括所述封装侧凸块结构与所述重分布互连结构中的一第一子集之间的界面，该第二水平平面包括所述晶粒侧凸块结构与所述重分布互连结构中的一第二子集之间的界面。
9.一种有机中介层，包括：
多个介电材料层，内埋多个重分布互连结构；
多个封装侧凸块结构，位于所述介电材料层的一第一侧，并连接到所述重分布互连结构中的一封装侧子集；
多个晶粒侧凸块结构，位于所述介电材料层的一第二侧，并连接到所述重分布互连结构中的一晶粒侧子集，其中，所述晶粒侧凸块结构包括位于一第一区域中的多个第一晶粒侧凸块结构和位于一第二区域中的多个第二晶粒侧凸块结构，在一平面图中，该第二区域与该第一区域横向地间隔开一间隙区域，在该间隙区域中没有任何晶粒侧凸块结构；以及
多个应力减轻线路结构，位于在该平面图中在该间隙区域的范围内的所述介电材料层之上或之内，
其中，所述应力减轻线路结构与从所述封装侧凸块结构、所述重分布互连结构和所述晶粒侧凸块结构中选择的一金属部件位于相同的水平高度；以及
其中，所述应力减轻线路结构包括与该金属部件不同的材料。
10.一种形成有机中介层的方法，包括：
在一载体基板上方形成内埋在一封装侧介电材料层内的多个封装侧凸块结构；
在所述封装侧凸块结构上方形成多个互连级介电材料层和多个重分布互连结构；
在所述互连级介电材料层上方形成一晶粒侧介电材料层；
在该晶粒侧介电材料层上方形成多个晶粒侧凸块结构，其中，所述晶粒侧凸块结构包括位于一第一区域中的多个第一晶粒侧凸块结构和位于一第二区域中的多个第二晶粒侧凸块结构，在一平面图中，该第二区域与该第一区域横向地间隔开一间隙区域，在该间隙区域中没有任何晶粒侧凸块结构；以及
在该平面图中在该间隙区域的范围内的该封装侧介电材料层、所述互连级介电材料层或该晶粒侧介电材料层中的一者之内或之上形成多个应力减轻线路结构，其中，所述应力减轻线路结构中的每一者包括沿各自的水平方向横向地延伸的多个直线段部，并且所述应力减轻线路结构具有选自以下的至少一特征：
所述应力减轻线路结构不电性连接到所述重分布互连结构；以及
所述应力减轻线路结构与所述封装侧凸块结构或所述晶粒侧凸块结构位于相同的水平高度。
CN202110805105.4A 2020-10-30 2021-07-16 有机中介层及其制造方法 Pending CN114121871A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/085,186 US11610835B2 (en) 2020-10-30 2020-10-30 Organic interposer including intra-die structural reinforcement structures and methods of forming the same
US17/085,186 2020-10-30

Publications (1)

Publication Number Publication Date
CN114121871A true CN114121871A (zh) 2022-03-01

Family

ID=80359479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110805105.4A Pending CN114121871A (zh) 2020-10-30 2021-07-16 有机中介层及其制造方法

Country Status (3)

Country Link
US (2) US11610835B2 (zh)
CN (1) CN114121871A (zh)
TW (1) TWI767769B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220161767A (ko) * 2021-05-31 2022-12-07 삼성전자주식회사 반도체 패키지 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2746534Y (zh) 2004-10-13 2005-12-14 台湾积体电路制造股份有限公司 降低应力迁移的多重金属内连线布局
US7763965B2 (en) * 2007-09-25 2010-07-27 International Business Machines Corporation Stress relief structures for silicon interposers
US9128123B2 (en) 2011-06-03 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer test structures and methods
US8580683B2 (en) * 2011-09-27 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for molding die on wafer interposers
US9312193B2 (en) * 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
US9184139B2 (en) * 2013-12-17 2015-11-10 Stats Chippac, Ltd. Semiconductor device and method of reducing warpage using a silicon to encapsulant ratio
US9402312B2 (en) * 2014-05-12 2016-07-26 Invensas Corporation Circuit assemblies with multiple interposer substrates, and methods of fabrication
US10319607B2 (en) * 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
KR101825048B1 (ko) 2014-12-31 2018-02-05 주식회사 제넥신 GLP 및 면역글로불린 하이브리드 Fc 융합 폴리펩타이드 및 이의 용도
US10304792B1 (en) 2017-11-16 2019-05-28 Futurewei Technologies, Inc. Semiconductor package having reduced internal power pad pitch
US20210125948A1 (en) * 2019-10-28 2021-04-29 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US20210335627A1 (en) * 2020-04-23 2021-10-28 Microchip Technology Incorporated Backside interconnect for integrated circuit package interposer

Also Published As

Publication number Publication date
TWI767769B (zh) 2022-06-11
US20220139816A1 (en) 2022-05-05
US11610835B2 (en) 2023-03-21
US20230223328A1 (en) 2023-07-13
TW202218091A (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
US10720409B2 (en) Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
KR101903903B1 (ko) 감소된 두께를 갖는 디바이스 패키지 및 그 형성 방법
US10777531B2 (en) Package contact structure, semiconductor package and manufacturing method thereof
US11728249B2 (en) Semiconductor package and method
US10734328B2 (en) Semiconductor package and manufacturing method thereof
CN113823618B (zh) 芯片封装结构、半导体结构及其形成方法
CN114220786A (zh) 半导体结构、有机中介层及其形成方法
US20230386866A1 (en) Semiconductor Package and Method of Forming Thereof
US20220406723A1 (en) Interposer via interconnect shapes with improved performance characteristics and methods of forming the same
US20230038892A1 (en) Structures to increase substrate routing density and methods of forming the same
US20230223328A1 (en) Organic interposer including intra-die structural reinforcement structures and methods of forming the same
TWI828191B (zh) 中介層、扇出晶圓級封裝體及半導體封裝體的製造方法
US20230307330A1 (en) Package structure including an array of copper pillars and methods of forming the same
US20240063128A1 (en) Semiconductor package including reinforcement structure and methods of forming the same
US20230420429A1 (en) Chip-on-wafer-on-board structure using spacer die and methods of forming the same
US20230307345A1 (en) Packaging substrate including an underfill injection opening and methods of forming the same
TWI776675B (zh) 半導體裝置封裝及其形成方法
US12014934B2 (en) Semiconductor substrate structure and manufacturing method thereof
US20230386984A1 (en) Redistribution structure with copper bumps on planar metal interconnects and methods of forming the same
US20240099030A1 (en) Chip package and methods for forming the same
US20230063270A1 (en) Semiconductor die package with ring structure and method for forming the same
US20220415813A1 (en) Integrated passive device dies and methods of forming and placement of the same
CN115249684A (zh) 芯片封装结构
TW202414620A (zh) 接合總成及其形成方法
TW202339136A (zh) 封裝組件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination