CN115565992A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115565992A
CN115565992A CN202210962122.3A CN202210962122A CN115565992A CN 115565992 A CN115565992 A CN 115565992A CN 202210962122 A CN202210962122 A CN 202210962122A CN 115565992 A CN115565992 A CN 115565992A
Authority
CN
China
Prior art keywords
layer
interposer
organic
organic interposer
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210962122.3A
Other languages
English (en)
Inventor
吕孟昇
陈硕懋
赖柏颖
蔡尚纶
郑心圃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115565992A publication Critical patent/CN115565992A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体装置，可包括封装基板与混合中介物。混合中介物可包括有机中介物材料层与非有机中介物材料层位于有机中介物材料层与封装基板之间。半导体装置可进一步包括集成装置位于混合中介物中。集成装置可位于有机中介材料层中。集成装置可位于非有机中介物材料层中。集成装置可位于有机中介物材料层与非有机中介物材料层中。

Description

半导体装置
技术领域
本发明实施例涉及半导体装置，尤其涉及含有集成装置的混合中介物的芯片封装结构与其形成方法。
背景技术
硅中介物可用于形成半导体装置的方法，以传递半导体裸片(如单芯片系统或存储器装置)与印刷板电路之间的电子信号。硅中介物可将较小封装半导体裸片的连接重布线及/或扇出到较大封装印刷电路板的布局区。封装基板可埋置于集成装置，其可搭配半导体裸片使用。举例来说，封装基板可埋置于电阻封装，其可经由硅中介物中的布线电性连接至半导体裸片。
发明内容
本发明一实施例提供的半导体装置包括：封装基板；混合中介物，包括：有机中介物材料层；以及非有机中介物材料层，位于有机中介物材料层与封装基板之间；以及集成装置，位于混合中介物中。
本发明一实施例提供的混合中介物，包括有机中介物结构，包括：有机中介物材料层；以及有机中介物布线内连线，形成于有机中介物材料层中；以及非有机中介物结构，包括：非有机中介物材料层，位于有机中介物材料层与封装基板之间；以及非有机中介物布线内连线，形成于非有机中介物材料层中。
本发明一实施例提供的半导体结构的形成方法，包括形成封装基板；以及形成混合中介物，包括沉积非有机中介物材料层于封装基板上；以及沉积有机中介物材料层于非有机中介物材料层上。
附图说明
图1A为本发明一实施例中，形成非有机中介物结构之后的例示性中间结构的区域的垂直剖视图。
图1B为本发明一实施例中，形成内连线凸块之后的例示性中间结构的区域的垂直剖视图。
图1C为本发明一实施例中，蚀刻混合中介物空洞之后的例示性中间结构的区域的垂直剖视图。
图1D为本发明一实施例中，形成集成装置之后的例示性中间结构的区域的垂直剖视图。
图1E为本发明一实施例中，沉积凸块填充材料之后的例示性中间结构的区域的垂直剖视图。
图1F为本发明一实施例中，形成裸片侧重布线结构之后的例示性中间结构的区域的垂直剖视图。
图1G为本发明一实施例中，贴合焊料材料部分之后的例示性中间结构的区域的垂直剖视图。
图1H为本发明一实施例中，贴合至少一半导体裸片至裸片侧重布线结构之后的例示性中间结构的区域的垂直剖视图。
图1I为本发明一实施例中，沉积环氧树脂成型化合物之后的例示性中间结构的区域的垂直剖视图。
图1J为本发明一实施例中，移除非有机中介物材料层与贴合中间结构至载板之后的例示性中间结构的区域的垂直剖视图。
图1K为本发明一实施例中，形成封装侧重布线结构之后的例示性中间结构的区域的垂直剖视图。
图1L为本发明一实施例中，分离载板之后的例示性中间结构的区域的垂直剖视图。
图1M为本发明一实施例中，形成封装基板之后的例示性中间结构的区域的垂直剖视图。
图1N为本发明一实施例中，形成印刷电路板之后的例示性结构的区域的垂直剖视图。
图2A为本发明另一实施例中，形成非有机中介物结构之后的中间结构的区域的垂直剖视图。
图2B为本发明另一实施例中，蚀刻混合中介物空洞之后的中间结构的区域的垂直剖视图。
图2C为本发明另一实施例中，形成集成装置之后的中间结构的区域的垂直剖视图。
图2D为本发明另一实施例中，移除非有机中介物材料层的多余部分之后的中间结构的区域的垂直剖视图。
图2E为本发明另一实施例中，形成裸片侧重布线结构之后的中间结构的区域的垂直剖视图。
图2F为本发明另一实施例中，完成制造工艺之后的含有混合中介物的例示性结构的区域的垂直剖视图。
图3A为本发明又一实施例中，形成非有机中介物结构之后的中间结构的区域的垂直剖视图。
图3B为本发明又一实施例中，移除非有机中介物材料层的多余部分之后的中间结构的区域的垂直剖视图。
图3C为本发明又一实施例中，形成有机中介物结构之后的中间结构的区域的垂直剖视图。
图3D为本发明又一实施例中，蚀刻混合中介物空洞之后的中间结构的区域的垂直剖视图。
图3E为本发明又一实施例中，形成集成装置之后的中间结构的区域的垂直剖视图。
图3F为本发明又一实施例中，形成裸片侧重布线结构之后的中间结构的区域的垂直剖视图。
图3G为本发明又一实施例中，完成制造工艺之后的含有混合中介物的例示性结构的区域的垂直剖视图。
图4为本发明一实施例中，形成混合中介物结构所用的例示性步骤的流程图。
附图标记如下：
DA:裸片区
47,48,49:混合中介物空洞
50,51,54:集成装置
52,53,55:空洞填充材料
100:印刷电路板
110:印刷电路板基板
180:印刷电路板接合垫
190:焊点
192,292,492:底填材料部分
200:封装基板
210:核心基板
212:介电衬垫
214:穿核心通孔结构
240:板侧表面积层电路
242:板侧绝缘层
244:板侧布线内连线
248:板侧接合垫
260:芯片侧表面积层电路
262:芯片侧绝缘层
264:芯片侧布线内连线
268:芯片侧接合垫
294:稳定化结构
370:载板
371:暂时粘合层
400,405,410:混合中介物
401,403,407,421:非有机中介物材料层
402,404,408,473:有机中介物材料层
420:非有机中介物结构
422:穿基板通孔结构
424:非有机中介物布线内连线
430:有机凸块结构
432:凸块填充材料
434:内连线凸块
436,437,438:集成装置凸块
440:封装侧重布线结构
442:封装侧重布线介电层
444:封装侧重布线布线内连线
448:封装侧接合垫
450:焊料材料部分
470:裸片侧重布线结构
471:有机中介物结构
472:裸片侧重布线介电层
474:裸片侧重布线布线内连线
475:有机中介物布线内连线
478:裸片侧接合垫
490:焊料材料部分
510,520,530:步骤701,702,703:半导体裸片
760:环氧树脂成型化合物裸片框
778:微凸块
具体实施方式
下述详细描述可搭配附图说明，以利理解本发明的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
下述内容提供的不同实施例或实例可实施本发明的不同结构。此外，下述特定构件与排列的实施例用以简化本发明内容而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本发明实施例的结构形成于另一结构上、连接至另一结构及/或耦接至另一结构的实施例中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间，使结构及另一结构不直接接触。本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，空间相对用语如“在…下方”、“下方”、“较低的”、“上方”、“较高的”、或类似用词，用于描述附图中一些元件或结构与另一元件或结构之间的关系。这些空间相对用语包括使用中或操作中的装置的不同方向，以及附图中所描述的方向。当装置转向不同方向时(旋转90度或其他角度)，则使用的空间相对形容词也将依转向后的方向来解释。除非另外说明，具有相同标号的单元具有相同材料组成与相同厚度范围。
一般而言，此处所述的多种实施例可用于提供混合中介物，其比半导体装置中的公知硅中介物更有效且不易产生制造缺陷。
硅中介物可用于形成半导体装置的方法，以传递半导体裸片(如单芯片系统或存储器装置)与印刷板电路之间的电子信号。硅中介物可将较小封装半导体裸片的连接重布线及/或扇出到较大封装印刷电路板的布局区。封装基板可埋置于集成装置，其可搭配半导体裸片使用。举例来说，封装基板可埋置于电阻封装，其可经由硅中介物中的布线电性连接至半导体裸片。为了增加半导体装置效率，需要尽可能埋置集成装置于靠近半导体裸片处(如硅中介物中)，而非埋置集成装置于封装基板中。与封装基板中的集成集成电路相较，将集成装置置于较靠近半导体裸片处的电性传递路径较短(传递至集成装置与自集成装置传递的路径)。减少半导体裸片与集成装置之间的电性传递路径的物理长度，可增加处理速度且可减少硬体故障或失效的机率。
然而将集成装置埋置于硅中介物时可能产生问题。硅中介物的形成方法可采用化学气相沉积工艺及/或物理气相沉积。形成硅中介物层所用的高工艺温度，可能限制埋置于硅中介物中的集成装置种类。举例来说，采用高温化学气相沉积工艺形成硅中介物时易于损伤的集成装置，不可用于硅中介物中。因此硅中介物可能受限于埋置其中的集成装置种类。
此处公开的本发明实施例的结构与方法可用于增加半导体装置效能，并缓解制造缺陷。可提供混合中介物，其包括非有机中介物材料层与有机中介物材料层。混合中介物可用于提供扇出电性连接于半导体裸片与封装基板之间。有机中介物材料层可形成于半导体裸片与非有机中介物材料层之间。非有机中介物材料层可形成于有机中介物材料层与封装基板之间。因此半导体裸片可经由有机中介物材料层，接着经由非有机中介物材料层中的布线通信至封装基板。有机中介物材料层可具有低杨氏系数，且可在高应力的热制造循环中作为半导体裸片与非有机中介物材料层之间的应力缓冲。因此与硅中介物相较，混合中介物可承受较高温的制造循环。因此可埋置更多种类的集成装置于混合中介物中，比如不能用于硅中介物的集成装置。通过实施混合中介物，在高温制造工艺时的集成装置可安全地埋置于中介物中(比如有机中介物材料层具有低热膨胀与收缩特性)。因此形成于混合中介物中的集成装置，可比形成于封装基板中的集成装置更靠近半导体裸片，进而减少电性传递路径并减少处理时间。
在一实施例中，集成装置可埋置于混合中介物的非有机中介物材料层中。在另一实施例中，集成装置可埋置于混合中介物的有机中介物材料层中。在又一实施例中，集成装置可埋置于混合中介物的非有机中介物材料层与有机中介物材料层中。本发明多种实施例的方法与结构将搭配附图说明。
图1A为本发明一实施例中，形成非有机中介物结构420之后的中间结构的区域的垂直剖视图。如图1A所示，可形成非有机中介物结构420。非有机中介物结构420可包括重布线结构，其可形成于基板侧上。基板侧即面对后续贴合的半导体基板的一侧。非有机中介物结构420可包括非有机中介物材料层421、非有机中介物布线内连线424、与穿基板通孔结构422。非有机中介物结构420可包括非有机中介物材料层421。可沉积多个非有机中介物材料层421以形成非有机中介物结构420。举例来说，非有机中介物结构420可由一系列的步骤形成，比如依序形成非有机中介物布线内连线424与穿基板通孔结构422于每一非有机中介物材料层421中。
一开始可形成穿基板通孔结构422如通孔结构于非有机中介物材料层421中，且其垂直尺寸小于非有机中介物材料层421的厚度。接着可疑除非有机中介物材料层421的背侧，使薄化后的非有机中介物材料层421的厚度小于穿基板通孔结构422的厚度，以提供非有机中介物结构420所用的穿硅设置。
深度大于20微米的深沟槽的阵列，可形成于非有机中介物结构420的每一裸片区中。举例来说，可形成硬掩模层(如氮化硅层及/或硼硅酸盐玻璃层)于非有机中介物材料层421的前侧表面上。可施加光刻胶层(未图示)于硬掩模层上。可光刻图案化光刻胶层以形成开口的阵列穿过光刻胶层，且可将开口图案转移至硬掩模层中。可采用硬掩模(与视情况采用的图案化的光刻胶层)进行非等向蚀刻，以形成自非有机中介物结构420的前侧表面朝非有机中介物结构420的后侧垂直延伸的深沟槽。在非等向蚀刻工艺时可消耗光刻胶层，且之后可采用湿蚀刻工艺移除硬掩模层。开口(如此处所述的深沟槽)的阵列，可自非有机中介物结构420的前侧表面朝非有机中介物结构420的后侧垂直延伸。
深沟槽的深度可为10微米至100微米，比如20微米至60微米，但亦可采用较小或较大的深度。每一深沟槽的横向尺寸(如直径)可为3微米至30微米，比如6微米至15微米，但亦可采用较小或较大的横向尺寸。一般而言，深沟槽所用的横向尺寸选择，可大到足以提供深蚀刻至非有机中介物材料层421中，且小到足以将穿基板绝缘间隔物与穿基板通孔结构422的组合填入深沟槽。
至少一导电材料(如金属材料及/或重掺杂的半导体材料)可沉积于深沟槽中。举例来说，至少一导电材料可包括厚度为30nm至120nm的金属氮化物衬垫，以及含有金属元素或金属间合金材料的金属填充材料。在例示性的例子中，金属氮化物衬垫可包括氮化钛、氮化钽、氮化钨、或上述的组合，而金属填充材料可包括钨、钼、钴、钌、任何其他过渡金属、或上述的合金。其他合适材料亦属本发明实施例的范畴。可图案化至少一导电材料，比如施加并图案化光刻胶层于非有机中介物结构420的前侧之上的至少一导电材料的水平延伸部分上，并将光刻胶层中的图案转移穿过至少一导电材料的水平延伸部分。在这些实施例中，至少一导电材料的保留部分可填入深沟槽以构成穿基板通孔结构422。非有机中介物材料层421可各自包括介电材料，其可为非有机材料或无机材料。举例来说，非有机中介物材料层421的形成方法可采用硅为主的介电材料如氧化硅、多孔或无孔的有机硅酸盐玻璃、碳氮化硅、氮化硅、或任何其他非有机的内连线层的介电材料。非有机中介物材料层421各自的形成方法可为旋转涂布与干燥个别的非有机介电材料。非有机中介物材料层421的厚度可为2微米至40微米，比如4微米至20微米。举例来说，可施加并图案化个别的光刻胶层于每一非有机中介物材料层421上，并采用蚀刻工艺如非等向蚀刻工艺以将光刻胶层中的图案转移至非有机中介物材料层421中，以图案化每一非有机中介物材料层421。之后可移除光刻胶层，且移除方法可为灰化。
非有机中介物布线内线424与穿基板通孔结构422的形成方法，可为溅镀沉积金属籽晶层，施加并图案化光刻胶层于金属籽晶层上以形成开口图案穿过光刻胶层，电镀金属填充材料(如铜、镍、或铜与镍的堆叠)，移除光刻胶层(如灰化)、以及蚀刻电镀的金属填充材料部分之间的金属籽晶层的部分。举例来说，金属籽晶层可包括钛阻挡层与铜籽晶层的堆叠。钛阻挡层的厚度可为50nm至300nm，而铜籽晶层的厚度可为100nm至500nm。非有机中介物布线内连线424所用的金属填充材料可包括铜、镍、或铜与镍。非有机中介物布线内连线424所用的金属填充材料的沉积厚度，可为2微米至40微米，比如4微米至10微米，但亦可采用较小或较大的厚度。一般而言，非有机中介物结构420中的布线层总数(比如非有机中介物布线内连线424的层数)可为1至10，但亦可采用较多数目的层状物。
图1B为本发明一实施例中，形成内连线凸块434之后的中间结构的区域的垂直剖视图。如图1B所示，内连线凸块434可形成于非有机中介物布线内连线424上。内连线凸块434可形成于非有机中介物材料层421的最顶层，以电性连接至非有机中介物布线内连线424。在一实施例中，内连线凸块434可包括铜垫或铜柱，其可作为凸块或微凸块。内连线凸块434的形成方法可采用合适的沉积工艺，其包括沉积内连线凸块材料于非有机中介物结构420的最顶部表面上。
内连线凸块434所用的金属填充材料可包括铜，但其他合适的金属导电材料亦属本发明实施例的范畴。内连线凸块434所用的金属填充材料的沉积厚度，可为5微米至100微米，但亦可采用较小或较大的厚度。内连线凸块434的水平剖视形状可为矩形、圆润化矩形、或圆形，但可采用其他的剖视形状。在内连线凸块434形成为C4(如控制塌陷芯片连接)垫的实施例中，内连线凸块434的厚度可为5微米至50微米，但亦可采用较小或较大的厚度。内连线凸块434可改为设置以用于微凸块接合(如C2接合)，且其厚度可为30微米至100微米，但亦可采用较小或较大的厚度。在此实施例中，内连线凸块434可形成为微凸块(如铜柱)的阵列，且微凸块的横向尺寸为10微米至25微米，而间距为20微米至50微米。
图1C为本发明一实施例中，蚀刻混合中介物空洞49之后的中间结构的区域的垂直剖视图。如图1C所示，可蚀刻混合中介物空洞49于非有机中介物结构420的非有机中介物材料层421中。可施加光刻胶层(未图示)于非有机中介物材料层421的上表面上，且可光刻图案化光刻胶层并蚀刻形成混合中介物空洞49。可采用非等向蚀刻工艺将光刻胶层中的开口图案转移穿过非有机中介物材料层421，其可相对于内连线凸块434与非有机中介物布线内连线424而选择性蚀刻非有机中介物材料层421的材料。之后可移除光刻胶层，且移除方法可为灰化。混合中介物空洞49的尺寸选择，可稍微大于之后埋置于非有机中介物结构420中的集成装置的尺寸。
图1D为本发明一实施例中，形成集成装置50之后的中间结构的区域的垂直剖视图。如图1D所示，集成装置50可形成于非有机中介物结构420中。可沉积空洞填充材料52于混合中介物空洞49中。空洞填充材料52沉积于混合中介物空洞49中的方法，可为合适的沉积工艺如化学气相沉积工艺。此处所述的合适沉积工艺可包括化学气相沉积、物理气相沉积、原子层沉积、高密度等离子体化学气相沉积、有机金属化学气相沉积、等离子体辅助化学气相沉积、溅镀、激光剥离、或类似方法。举例来说，可采用化学气相沉积工艺以沉积空洞填充材料52。
在一实施例中，空洞填充材料52可包括环氧树脂成型化合物。空洞填充材料52可包括含环氧树脂的化合物，其可硬化(如固化)以提供足够刚性与机械强度的介电材料部分。空洞填充材料52可包括环氧树脂、硬化剂、氧化硅(如填充材料)、与其他添加剂。可提供液相或固相的空洞填充材料52，端视其粘度与流动性而定。液相的环氧树脂成型化合物通常易于处理、具有良好的流动性、较少孔洞、较佳的填隙能力、且较少流痕。固相的环氧树脂成型化合物通常具有较少的固化收缩、较佳平衡、与较少的裸片偏移。环氧树脂成型化合物中的高填充物含量(如85重量％)，可减少成型时间、减少成型收缩、并减少成型卷曲。环氧树脂成型化合物中的填充剂尺寸分布一致可减少流痕，且可增加流动性。环氧树脂成型化合物的固化温度可为125℃至150℃。
可自非有机中介物材料层421的最顶部表面的水平平面上移除空洞填充材料52的多余部分，且移除方法可为平坦化工艺如化学机械研磨工艺及/或凹陷蚀刻工艺。之后可使空洞填充材料52的保留部分凹陷，且凹陷方法可为湿蚀刻工艺，其可使空洞填充材料52的保留部分的上表面向下凹陷至含有非有机中介物材料层421的最顶部表面的水平表面。在一些实施例中，空洞填充材料52延伸超出非有机中介物材料层421的最顶部表面的部分可保留，使空洞填充材料52的部分可维持未蚀刻，而非位于非有机中介物材料层421的最顶部表面的相同水平平面上。
在一些实施例中，集成装置50可形成于混合中介物空洞49中，而混合中介物空洞49本身可形成于非有机中介物结构420中。举例来说，一实施例可连续形成集成装置凸块436与集成装置50的层状物，而每一制造步骤可沉积空洞填充材料52于每一层。在另一实施例中，可连续形成集成装置凸块436与集成装置50，且可沉积空洞填充材料52以填入集成装置凸块436与集成装置50周围的间隙中。在其他实施例中，可沉积空洞填充材料52，且可形成集成装置凸块436与集成装置50至空洞填充材料52中(比如在硬化空洞填充材料52之前)。在一些实施例中，集成装置凸块436可形成于混合中介物空洞49的底部，且集成装置50之后可形成于集成装置凸块436上，使集成装置凸块436的最底部表面与穿基板通孔结构422的最底部表面在相同水平平面上。在一些实施例中，集成装置凸块436可形成于集成装置50的上表面与下表面上，使集成装置50具有可用的顶部电性连接与底部电性连接。
集成装置50可形成于空洞填充材料52的顶部之上的混合中介物空洞49中。举例来说，空洞填充材料52可围绕集成装置50，使集成装置50不直接接触非有机中介物材料层421。集成装置50可为任何种类的装置，比如有源装置(如电压调节器)或集成无源装置(如电阻、电容器、电感、微带线、阻抗匹配元件、平衡-不平衡转换器、类似物、或任何上述的组合)。附图中的集成装置50通常为图案化的方块，但其可包含实施上述装置例子的任何电路、布线、或材料。可采用任何合适的制造工艺以形成任何种类的集成装置50。在一些实施例中，集成装置50为集成无源装置，其小到足以整合至非有机中介物结构420中。
集成装置凸块436可形成于集成装置50上。集成装置凸块436可形成于集成装置50的最顶层，以电性连接至集成装置50的布线或电性连接物(未图示)。集成装置凸块436的形成方法可采用合适的沉积工艺，其包括沉积集成装置凸块材料于集成装置50的最顶部表面上。在一实施例中，集成装置凸块436可包括铜垫或铜柱，其可作为凸块或微凸块，且通常可视做集成装置连线结构。
集成装置凸块436所用的金属填充材料可包括铜，但其他合适的金属导电材料亦属本发明实施例的范畴。集成装置凸块436所用的金属填充材料的沉积厚度可为5微米至100微米，但亦可采用较小或较大的厚度。集成装置凸块436的水平剖面形状可为矩形、圆润化的矩形、或圆形，但亦可采用其他剖视形状。在集成装置凸块436形成为C4(如控制塌陷芯片连接)垫的实施例中，集成装置凸块436的厚度可为5微米至50微米，但亦可采用较小或较大的厚度。集成装置凸块436可设置以用于微凸块接合(如C2接合)，其厚度可为30微米至100微米，但亦可采用较小或较大的厚度。在此实施例中，集成装置凸块436可形成为微凸块(如铜柱)的阵列，且微凸块的横向尺寸为10微米至25微米，而间距为20微米至50微米。
图1E为本发明一实施例中，沉积凸块填充材料432之后的中间结构的区域的垂直剖视图。如图1E所示，凸块填充材料432可沉积于最顶部的非有机中介物材料层421、集成装置50、空洞填充材料52、内连线凸块434、与集成装置凸块436的露出表面上。凸块填充材料432的沉积方法可为合适的沉积工艺如化学气相沉积、物理气相沉积、原子层沉积、高密度等离子体化学气相沉积、有机金属化学气相沉积、等离子体辅助化学气相沉积、溅镀、激光剥离、或类似工艺。举例来说，可采用化学气相沉积工艺以沉积凸块填充材料432。在一实施例中，凸块填充材料432可包括有机材料如聚合物。举例来说，凸块填充材料432可包括有机材料，且可视作有机中介物材料层。有机材料可包括介电聚合物材料如聚酰亚胺、苯并环丁烯、或聚苯并双恶唑。可进行平坦化工艺如化学机械研磨工艺及/或凹陷蚀刻工艺，以自内连线凸块434与集成装置凸块436的最顶部表面的水平平面上移除凸块填充材料432的多余部分。之后可使凸块填充材料432的保留部分凹陷，比如进行化学机械研磨工艺或湿蚀刻工艺，使凸块填充材料432的上表面向下凹陷至含有内连线凸块434与集成装置凸块436的最顶部表面的水平表面。一些实施例在化学机械研磨工艺之前的内连线凸块434与集成装置凸块436的上表面高度不同，而化学机械研磨工艺可使上述上表面实质上等高。
最终有机凸块结构430可包括凸块填充材料432、内连线凸块434、集成装置凸块436、与集成装置50的一部分。
图1F为本发明一实施例中，形成裸片侧重布线结构470之后的中间结构的区域的垂直剖视图。如图1F所示，裸片侧重布线结构470可形成于有机凸块结构430上。具体而言，裸片侧重布线结构470可形成于含有非有机中介物结构420与有机凸块结构430的半导体组装的每一裸片区中。裸片侧重布线结构470可为形成于裸片侧上的重布线结构。裸片侧相对于非有机中介物结构420与有机凸块结构430，可面对之后贴合的半导体裸片
裸片侧重布线结构470可各自包括裸片侧重布线介电层472、裸片侧重布线布线内连线474、与裸片侧接合垫478。在一些实施例中，裸片侧重布线布线内连线474可视作有机中介物所用的布线内连线。裸片侧重布线介电层472可包括有机材料。有机材料可包括介电聚合物材料如聚酰亚胺、苯并环丁烯、或聚苯并双恶唑。裸片侧重布线介电层472各自的形成方法可为旋转涂布与干燥个别的介电聚合物材料。裸片侧重布线介电层472各自的厚度可为2微米至40微米，比如4微米至20微米。举例来说，裸片侧重布线介电层472各自的图案化方法可为施加与图案化个别的光刻胶层于其上，并采用蚀刻工艺如非等向蚀刻工艺以将光刻胶层中的图案转移至裸片侧重布线介电层472中。之后可移除光刻胶层，且移除方法可为灰化。
每一裸片侧重布线布线内连线474与裸片侧接合垫478的形成方法，可为溅镀沉积金属籽晶层，施加并图案化光刻胶层于金属籽晶层上以形成开口图案穿过光刻胶层，电镀金属填充材料(如铜、镍、或铜与镍的堆叠)、移除光刻胶层(如灰化)、以及蚀刻电镀的金属填充材料部分之间的金属籽晶层的部分。举例来说，金属籽晶层可包括钛阻挡层与铜籽晶层的堆叠。钛阻挡层的厚度可为50nm至300nm，而铜籽晶层的厚度可为100nm至500nm。裸片侧重布线布线内连线474所用的金属填充层可包括铜、镍、或铜与镍。裸片侧重布线布线内连线474所用的金属填充材料的沉积厚度可为2微米至40微米，比如4微米至10微米，但亦可采用较小或较大的厚度。每一裸片侧重布线结构470中的布线层总数(比如裸片侧重布线布线内连线474的层数)可为1至10，但可采用更多层。在一些实施例中，裸片侧重布线布线内连线474与集成装置凸块436之间的连接物，或裸片侧重布线布线内连线474与内连线凸块434之间的连接物的形成方法可为其他方法，比如热压合接合的铜对铜接合，或具有铜电镀其上的铜垫。
裸片侧接合垫478所用的金属填充材料可包括铜，但其他合适的金属导电材料亦属本发明实施例的范畴。裸片侧接合垫478所用的金属填充材料的沉积厚度，可为5微米至100微米，但亦可采用较小或较大的厚度。裸片侧接合垫478的水平剖视形状可为矩形、圆润化矩形、或圆形，但可采用其他的剖视形状。在裸片侧接合垫478形成为C4(如控制塌陷芯片连接)垫的实施例中，裸片侧接合垫478的厚度可为5微米至50微米，但亦可采用较小或较大的厚度。裸片侧接合垫478可改为设置以用于微凸块接合(如C2接合)，且其厚度可为30微米至100微米，但亦可采用较小或较大的厚度。在此实施例中，裸片侧接合垫478可形成为微凸块如铜柱)的阵列，且微凸块的横向尺寸为10微米至25微米，且间距为20微米至50微米。
图1G为本发明一实施例中，贴合焊料材料部分490之后的中间结构的区域的垂直剖视图。如图1G所示，焊料材料部分490可贴合至裸片侧接合垫478。在裸片侧接合垫478包括C4接合垫的实施例中，焊料材料部分490可为C4焊料球，比如焊料材料部分为球状以用于C4接合。在裸片侧接合垫478包括微凸块阵列以用于C2接合的实施例中，焊料材料部分490可为焊料盖以湿润个别微凸块的所有平面末端表面，且一般为半球型。在一实施例中，焊料材料部分490可包括圆柱体铜柱，其各自具有直径为10微米至25微米的圆形水平剖视形状。虽然此处说明的实施例的附图中的焊料材料部分490为球状的C4焊料球，实施例中的焊料材料部分490可为半球形的焊料盖。
图1H为本发明一实施例中，将至少一半导体裸片(701、702及703)贴合至裸片侧重布线结构470之后的中间结构的区域的垂直剖视图。如图1H所示，至少一半导体裸片(701、702及703)可贴合至个别裸片区DA中的裸片侧重布线结构470。因此至少一半导体裸片(701、702及703)可电性连接至个别裸片区DA中的个别集成装置50。半导体裸片(701、702及703)可经由个别组的焊料材料部分490接合至个别组的裸片侧接合垫478。在一实施例中，至少一半导体裸片(701、702及703)可经由微凸块阵列贴合至裸片侧重布线结构470。在一些实施例中，多个半导体裸片(701、702及703)可经由微凸块阵列或微凸块的多个阵列贴合至裸片侧重布线结构470。在此实施例中，至少一半导体裸片(701、702及703)包括微凸块778的阵列，且微凸块778的间距与裸片侧接合垫478(其可包括微凸块的另一阵列)的间距相同。在至少一半导体裸片(701、702及703)的微凸块778的每一阵列位于焊料材料部分490的阵列上之后，可进行C2接合工艺使焊料材料部分490再流动。
至少一底填材料部分可形成于每一接合的焊料材料部分490的阵列周围。底填材料部分492各自的形成方法可为焊料材料部分490再流动之后，将底填材料注入焊料材料部分490的阵列周围。可采用任何已知的方法施加底填材料，比如毛细底填法、成型底填法、或印刷底填法。在一实施例中，多个半导体裸片(701、702及703)可贴合至每一裸片区DA中的裸片侧重布线结构470，且单一的底填材料部分492可连续延伸于多个半导体裸片(701、702及703)之下。
至少一半导体裸片(701、702及703)可包括本技术领域已知的任何半导体裸片。在一实施例中，至少一半导体裸片(701、702及703)可包括单芯片系统晶例如应用处理器裸片。在一实施例中，至少一半导体裸片(701、702及703)可包括多个半导体裸片(701、702及703)。在一实施例中，多个半导体裸片(701、702及703)可包括一个半导体裸片701与至少一个半导体裸片702。在一实施例中，半导体裸片701可为中心处理器裸片，而至少一半导体裸片702可包括图形处理器裸片。在另一实施例中，半导体裸片701可包括单芯片系统裸片，而至少一半导体裸片702可包括至少一高带宽存储器裸片，其各自包括静态随机存取存储器裸片的垂直堆叠，且提供JEDEC标准(比如JEDEC固态技术协会定义的标准)所定义的高带宽。在另一实施例中，半导体裸片701可包括单芯片系统裸片，且至少一半导体裸片702可包括至少一三微集成集成电路裸片。贴合至裸片侧重布线结构470的半导体裸片(701、702及703)的上表面可位于相同的水平平面中。
可采用裸片侧金属内连线结构(未图示)作为半导体裸片(701、702及703)之间的高速裸片间导电路径的部分。具体而言，可采用裸片侧重布线布线内连线474与裸片侧金属内连线结构的组合，以实现半导体裸片(701、702及703)之间的高速信号传输。在一实施例中，半导体裸片(701、702及703)可包括单芯片系统裸片与至少一高带宽存储器裸片，且可采用裸片侧重布线布线内连线474与裸片侧金属内连线结构的组合以提供单芯片硅统裸片与至少一高带宽存储器裸片之间的高速通信。在一实施例中，半导体裸片(701、702及703)可包括图形处理器与至少一高带宽存储器裸片，且可采用裸片侧重布线布线内连线474与裸片侧金属内连线结构的组合提供图形处理器与至少一高带宽存储器裸片之间的高速通信。
图1I为本发明一实施例中，沉积环氧树脂成型化合物之后的中间结构的区域的垂直剖视图。如图1I所示，可施加另一封装剂如环氧树脂成型化合物至半导体裸片(701、702及703)之间的间隙。此工艺步骤施加的环氧树脂成型化合物，可采用形成前述的空洞填充材料52所用的任何环氧树脂成型化合物材料。环氧树脂成型化合物材料可在固化温度之下固化，以形成环氧树脂成型化合物基质以横向封住每一半导体裸片(701、702及703)。环氧树脂成型化合物基质可包括多个环氧树脂成型化合物裸片框760以彼此横向邻接。环氧树脂成型化合物裸片框760可各自位于个别的裸片区DA中，且可横向围绕个别组的至少一半导体裸片701、702及703(其接合至下方的裸片侧重布线结构470)。可自含有半导体裸片701、702及703的上表面的水平平面上移除环氧树脂成型化合物的多余部分，且移除方法可为平坦化工艺如化学机械研磨。一般而言，环氧树脂成型化合物裸片框760各自横向围绕至少一半导体裸片701、702及703。
图1J为本发明一实施例中，移除非有机中介物材料层421的多余部分之后的中间结构的区域的剖视图。如图1J所示，可将载板370贴合至半导体裸片701、702及703与环氧树脂成型化合物裸片框760。可采用合适的暂时粘合层371。实施例中的暂时粘合层371可包括光热转换层，其中载板370包括透光材料。暂时粘合层371可改为包含热去活粘合材料。
可自穿基板通孔结构422的最底部之下移除非有机中介物材料层421的多余部分。可进行平坦化工艺，其可包括化学机械研磨工艺及/或凹陷蚀刻工艺。举例来说，之后可进行湿蚀刻工艺使非有机中介物材料层421的保留部分凹陷，使非有机中介物材料层421的最底部向下凹陷至含有穿基板通孔结构422的最底部表面的水平平面。因此可露出穿基板通孔结构422，之后可电性连接至额外结构。
图1K为本发明一实施例中，形成封装侧重布线结构440之后的中间结构的区域的垂直剖视图。如图1K所示，封装侧重布线结构440可形成于非有机中介物结构420上。具体而言，封装侧重布线结构440可形成于含有非有机中介物结构420的组装的每一裸片区DA中。封装侧重布线结构440为可形成于基板侧上的重布线结构。基板侧相对于非有机中介物结构420的组装可面对之后贴合的封装基板。
封装侧重布线结构440可包括封装侧重布线介电层442、封装侧重布线布线内连线444、与封装侧接合垫448。封装侧重布线介电层442可包括非有机材料如硅为主的介电材料，比如氧化硅、多孔或无孔的有机硅酸盐玻璃、碳氮化硅、氮化硅、或任何其他非有机介电材料。封装侧重布线介电层442各自的形成方法可为旋转涂布与干燥个别的非有机介电材料。封装侧重布线介电层442的厚度可为2微米至40微米，比如4微米至20微米。举例来说，封装侧重布线介电层442各自的图案化方法可为施加并图案化个别光刻胶层于其上，且可采用蚀刻工艺如非等向蚀刻工艺以将光刻胶层中的图案转移至封装侧重布线介电层442中。之后可移除光刻胶层，且移除方法可为灰化。
封装侧重布线布线内连线444与封装侧接合垫448各自的形成方法，可为溅镀沉积金属籽晶层，施加并图案化光刻胶层于金属籽晶层上以形成开口图案穿过光刻胶层，电镀金属填充材料(如铜、镍、或铜与镍的堆叠)，移除光刻胶层(如灰化)、以及蚀刻电镀的金属填充材料部分之间的金属籽晶层的部分。举例来说，金属籽晶层可包括钛阻挡层与铜籽晶层的堆叠。钛阻挡层的厚度可为50nm至300nm，而铜籽晶层的厚度可为100nm至500nm。封装侧重布线布线内连线444所用的金属填充材料可包括铜、镍、或铜与镍。封装侧重布线布线内连线444各自所用的金属填充材料的沉积厚度，可为2微米至40微米，比如4微米至10微米，但亦可采用较小或较大的厚度。封装侧重布线结构440中的布线层总数(比如封装侧重布线布线内连线444的层数)可为1至10，但亦可采用更多层。
封装侧接合垫448所用的金属填充材料可包括铜，但其他合适的金属导电材料亦属本发明实施例的范畴。封装侧接合垫448所用的金属填充材料的沉积厚度，可为5微米至100微米，但亦可采用较小或较大的厚度。封装侧接合垫448的水平剖视形状可为矩形、圆润化矩形、或圆形，但可采用其他的剖视形状。在封装侧接合垫448形成为C4(如控制塌陷芯片连接)垫的实施例中，封装侧接合垫448的厚度可为5微米至50微米，但亦可采用较小或较大的厚度。
焊料材料部分450可贴合至封装侧接合垫448。在封装侧接合垫448包括C4接合垫的实施例中，焊料材料部分450可为C4焊料球，比如焊料材料部分为球状以用于C4接合。在封装侧接合垫448包括微凸块阵列以用于C2接合的实施例中，焊料材料部分450可为焊料盖以湿润个别微凸块的所有平面末端表面，且一般为半球状。
图1L为本发明一实施例中，分离载板370之后的中间结构的区域的垂直剖视图。如图1L所示，可自载板370分离混合中介物400、半导体裸片(701、702及703)的二维阵列、与环氧树脂成型化合物裸片框760的组装。载板370与环氧树脂成型化合物裸片框760之间的暂时粘合层(未图示)可由合适方式脱胶，比如由紫外线照射或热退火暂时粘合层。
图1M为本发明一实施例中，形成封装基板200之后的中间结构的区域的垂直剖视图。如图1M所示，可提供封装基板200。封装基板200可为含有核心基板210的核心封装基板，或不含封装核心的无核封装基板。核心基板210可包括玻璃环氧树脂板，其包括穿板孔的阵列。可提供含金属材料的穿核心通孔结构214的阵列于穿板孔中。穿核心通孔结构214可(或可不)各自包括中空圆柱体。可视情况采用介电衬垫212以电性隔离穿核心通孔结构214与核心基板210。
封装基板200可包括板侧表面积层电路240与芯片侧表面积层电路260。板侧表面积层电路240可包括板侧绝缘层242与板侧布线内连线244形成其中。芯片侧表面积层电路260可包括芯片侧绝缘层262与芯片侧布线内连线264形成其中。板侧绝缘层242与芯片侧绝缘层262可包括光敏环氧树脂材料，其可光刻图案化之后固化。板侧布线内连线244与芯片侧布线内连线264可包括铜，其可电镀沉积于板侧绝缘层242或芯片侧绝缘层262之中的图案中。板侧接合垫248的阵列可电性连接至板侧布线内连线244，且设置为可经由焊料球接合。芯片侧接合垫268的阵列可电性连接至芯片侧布线内连线264，且设置为可由C4焊料球接合。
贴合至混合中介物400的封装侧接合垫448的焊料材料部分450、至少一半导体裸片701、702及703、与环氧树脂成型化合物裸片框760，可位于封装基板200的芯片侧接合垫268的阵列上。可进行再流动工艺使焊料材料部分450再流动，进而诱发混合中介物400与封装基板200之间的接合。在一实施例中，焊料材料部分450可包括C4焊料球，且混合中介物400、至少一半导体裸片701、702及703、与环氧树脂成型化合物裸片框760的组装可采用C4焊料球的阵列贴合至封装基板200。可施加与成形底填材料，以形成底填材料部分292于焊料材料部分450周围。可视情况贴合稳定化结构294(如盖结构或环结构)至混合中介物400、至少一半导体裸片701、702及703、环氧树脂成型化合物裸片框760、与封装基板200的组装，以在后续工艺步骤及/或采用组装时减少组装的变形。
图1N为本发明一实施例中，形成印刷电路板100之后的例示性结构的区域的垂直剖视图。如图1N所示，印刷电路板100可包括印刷电路板基板110与印刷电路板接合垫180。印刷电路板100包括印刷电路(未图示)于印刷电路板基板110的至少一侧上。可形成焊点190的阵列以接合板侧接合垫248的阵列至印刷电路板接合垫180的阵列。焊点190的形成方法可为施加焊料球的阵列于板侧接合垫248的阵列与印刷电路板接合垫180的阵列之间，并使焊料球的阵列再流动。可施加并成形底填材料，以形成底填材料部分192于焊点190的周围。封装基板200可经由焊点190的阵列贴合至印刷电路板100。
可由非有机中介物结构420、封装侧重布线结构440、有机凸块结构430、与裸片侧重布线结构470形成混合中介物400。混合中介物400可包括非有机中介物材料层401与有机中介物材料层402。非有机中介物材料层401可包括非有机中介物结构420与封装侧重布线结构440。有机中介物材料层402可包括有机凸块结构430与裸片侧重布线结构470。
至少一半导体裸片(701、702及703)可经由有机中介物材料层402中的布线，接着经由非有机中介物材料层401中的布线通信至封装基板200。有机中介物材料层402可具有低杨氏系数，且可在高应力热制造循环时作为至少一半导体裸片(701、702及703)与非有机中介物材料层401之间的应力缓冲。混合中介物400可承受高温制造循环，因此可埋置更多种类的集成装置于混合中介物400中。
通过实施混合中介物400，在高温制造工艺时的集成装置(如集成装置50)可安全埋置于中介物中(因有机中介物材料层402具有低热膨胀与收缩特性)。形成于混合中介物中的集成装置可比形成于封装基板中的集成装置更靠近半导体裸片，因此可减少电性通信路径或绕线距离，并减少半导体装置的处理时间。
图2A为本发明另一实施例中，形成非有机中介物结构420之后的例示性中间结构的区域的垂直剖视图。如图2A所示，可形成非有机中介物结构420。非有机中介物结构420可包括重布线结构，其可形成于基板侧上。基板侧可面对之后贴合的半导体基板。非有机中介物结构420可包括非有机中介物材料层421、非有机中介物布线内连线424、与穿基板通孔结构422。非有机中介物结构420可包括非有机中介物材料层421。可沉积多个非有机中介物材料层421以形成非有机中介物结构420。举例来说，非有机中介物结构420的形成方法可为一系列的步骤，比如依序形成非有机中介物布线内连线424与穿基板通孔结构422于每一非有机中介物材料层421中。非有机中介物结构420的形成方法，可与图1A所示的上述工艺类似。
图2B为本发明另一实施例中，蚀刻混合中介物空洞48之后的例示性中间结构的垂直剖视图。如图2B所示，可蚀刻混合中介物空洞48于非有机中介物结构420的非有机中介物材料层421中。可施加光刻胶层(未图示)于非有机中介物材料层421上，且可光刻图案化光刻胶层并蚀刻以形成混合中介物空洞48。可采用非等向蚀刻工艺将光刻胶层中的开口图案转移穿过非有机中介物材料层421，其可相对于内连线凸块434与非有机中介物布线内连线424而选择性蚀刻非有机中介物材料层421的材料。之后可移除光刻胶层，且移除方法可为灰化。混合中介物空洞47的尺寸选择，可稍微大于之后埋置于非有机中介物结构420中的集成装置的尺寸。非有机中介物结构420中的混合中介物空洞48的深度，可齐平或实质上靠近穿基板通孔结构422的最底部的水平平面，但亦可采用较小深度以用于多种集成装置(比如较小的集成装置尺寸)。
图2C为本发明另一实施例中，形成集成装置50之后的例示性中间结构的区域的垂直剖视图。如图2C所示，集成装置51可形成于非有机中介物结构420中。空洞填充材料53可沉积于混合中介物空洞48中。空洞填充材料53沉积于混合中介物空洞48中的方法，可为合适的沉积工艺如化学气相沉积工艺。此处所述的合适沉积工艺可包括化学气相沉积、物理气相沉积、原子层沉积、高密度等离子体化学气相沉积、有机金属化学气相沉积、等离子体辅助化学气相沉积、溅镀、激光剥离、或类似工艺。举例来说，可采用化学气相沉积工艺以沉积空洞填充材料53。
在一实施例中，空洞填充材料53可包括环氧树脂成型化合物。空洞填充材料53可包括含环氧树脂化合物，其可硬化(如固化)以提供足够刚性与机械强度的介电材料部分。空洞填充材料53可包括环氧树脂、硬化剂、氧化硅(如填充材料)、与其他添加剂。可提供液相或固相的空洞填充材料53，端视其粘度与流动性而定。液相的环氧树脂成型化合物通常易于处理、具有良好的流动性、较少孔洞、较佳的填隙能力、且较少流痕。固相的环氧树脂成型化合物通常具有较少的固化收缩、较佳平衡、与较少的裸片偏移。环氧树脂成型化合物中的高填充物含量(如85重量％)，可减少成型时间、减少成型收缩、并减少成型卷曲。环氧树脂成型化合物中的填充剂尺寸分布一致可减少流痕，且可增加流动性。环氧树脂成型化合物的固化温度可为125℃至150℃。
可进行平坦化工艺如化学机械研磨工艺及/或凹陷蚀刻工艺，以自非有机中介物材料层421的最顶部表面的水平平面上移除空洞填充材料53的多余部分。举例来说，之后可进行湿蚀刻工艺，使空洞填充材料53的保留部分向下凹陷至含有非有机中介物材料层421的最顶部表面的水平平面，以使空洞填充材料53的保留部分凹陷。在一些实施例中，空洞填充材料53延伸超出非有机中介物材料层421的最顶部表面的部分可保留，使空洞填充材料53的部分维持未蚀刻而不在非有机中介物材料层421的最顶部表面的水平平面上。
与图1C所示的上述集成装置凸块436相较，图2C中的集成装置凸块437可形成于空洞填充材料53之中的混合中介物空洞48的底部。集成装置凸块437可电性连接至集成装置51的布线或电性连接物(未图示)。集成装置凸块437的形成方法可采用合适的沉积工艺，其包括沉积集成装置凸块材料于混合中介物空洞48的底部。在一实施例中，集成装置凸块437可包括铜垫或铜柱，其可作为凸块或微凸块，且一般可视作集成装置连接结构。
在一些实施例中，集成装置51可形成于非有机中介物结构420之中的混合中介物空洞48中。举例来说，一实施例可连续形成集成装置51的层状物与集成装置凸块437，且可在每一制造步骤中沉积空洞填充材料53。在另一实施例中，可连续形成集成装置51与集成装置凸块437，且可沉积空洞填充材料53以填入集成装置凸块437与集成装置51周围的间隙。在其他实施例中，可沉积空洞填充材料53，且可形成集成装置凸块437与集成装置51至空洞填充材料53中(在硬化空洞填充材料53之前)。在一些实施例中，集成装置凸块437可形成于混合中介物空洞48的顶部，可在形成集成装置凸块437之前形成集成装置51，且集成装置51形成于集成装置凸块437之下，使集成装置凸块437的最顶部表面与非有机中介物布线内连线424的最顶部表面在相同水平平面上。在一些实施例中，集成装置凸块可形成于集成装置51的上表面与下表面上，使集成装置51具有可行的顶部电性连接与底部电性连接。
集成装置凸块437所用的金属填充材料可包括铜，但其他合适的金属导电材料亦属本发明实施例的范畴。集成装置凸块437所用的金属填充材料的沉积厚度，可为5微米至100微米，但亦可采用较小或较大的厚度。集成装置凸块437的水平剖视形状可为矩形、圆润化矩形、或圆形，但可采用其他的剖视形状。在集成装置凸块437形成为C4(如控制塌陷芯片连接)垫的实施例中，集成装置凸块437的厚度可为5微米至50微米，但亦可采用较小或较大的厚度。集成装置凸块437可改为设置以用于微凸块接合(如C2接合)，且其厚度可为30微米至100微米，但亦可采用较小或较大的厚度。在这些实施例中，集成装置凸块437可形成为微凸块(如铜柱)的阵列，且微凸块的横向尺寸为10微米至25微米，而间距为20微米至50微米。
集成装置51可形成于空洞填充材料52与集成装置凸块437的顶部上的混合中介物空洞49中。举例来说，空洞填充材料52可围绕集成装置51，使集成装置51不直接接触非有机中介物材料层421。集成装置51可为任何种类的装置，比如有源装置(如电压调节器)或集成无源装置(如电阻、电容器、电感、微带线、阻抗匹配元件、平衡-不平衡转换器、类似物、或任何上述的组合)。附图中的集成装置51通常为图案化的方块，但其可包含实施上述装置例子的任何电路、布线、或材料。可采用任何合适的工艺以形成任何种类的集成装置51。
图2D为另一实施例中，移除非有机中介物材料层421的多余部分之后的中间结构的区域的垂直剖视图。如图2D所示，可自穿基板通孔结构422的最底部之下移除非有机中介物材料层421的多余部分。可进行平坦化工艺，其可包括化学机械研磨工艺及/或凹陷蚀刻工艺。之后可使非有机中介物材料层421的保留部分凹陷，比如进行湿蚀刻工艺使非有机中介物材料层421的最底部表面向下凹陷至含有穿基板通孔结构422的最底部表面的水平平面。因此可露出穿基板通孔结构422，其之后可电性连接至额外结构。
图2E为本发明另一实施例中，形成裸片侧重布线结构470之后的中间结构的区域的垂直剖视图。如图2E所示，可形成裸片侧重布线结构470于非有机中介物结构420上。具体而言，裸片侧重布线结构470可形成于含有非有机中介物结构420的半导体组装的每一裸片区中。裸片侧重布线结构470可为形成于裸片侧上的重布线结构。裸片侧相对于非有机中介物结构420，可面对之后贴合的半导体裸片。裸片侧重布线结构470可各自包括裸片侧重布线介电层472、裸片侧重布线布线内连线474、与裸片侧接合垫478。裸片侧重布线结构470的形成方式可与图1F所示的前述工艺类似。
图2F为本发明另一实施例中，完成制造工艺之后的含有混合中介物405的例示性结构的区域的垂直剖视图。如图2F所示，完成图2E中的结构的方式可与图1G至图1N所示的上述工艺类似。
可由非有机中介物结构420、封装侧重布线结构440、与裸片侧重布线结构470形成混合中介物405。混合中介物405可包括非有机中介物材料层403与有机中介物材料层404。非有机中介物材料层403可包括非有机中介物结构420与封装侧重布线结构440。有机中介物材料层404可包括裸片侧重布线结构470。
至少一半导体裸片(701、702及703)可经由有机中介物材料层404中的布线，接着经由非有机中介物材料层403中的布线通信至封装基板200。有机中介物材料层404可具有低杨氏系数，且可在高应力热制造循环时作为至少一半导体裸片(701、702及703)与非有机中介物材料层403之间的应力缓冲。混合中介物405可承受高温制造循环，因此可埋置更多种类的集成装置于混合中介物405中。
通过实施混合中介物405，在高温制造工艺时的集成装置(如集成装置51)可安全埋置于中介物中(因有机中介物材料层404具有低热膨胀与收缩特性)。形成于混合中介物中的集成装置可比形成于封装基板中的集成装置更靠近半导体裸片，因此可减少电性通信路径或绕线距离，并减少半导体装置的处理时间。
图3A为本发明又一实施例中，形成非有机中介物结构420之后的例示性中间结构的区域的垂直剖视图。如图3A所示，可形成非有机中介物结构420。非有机中介物结构420可包括重布线结构形成于基板侧上。基板侧可面对之后贴合的半导体基板。非有机中介物结构420可包括非有机中介物材料层421、非有机中介物布线内连线424、与穿基板通孔结构422。非有机中介物结构420可包括非有机中介物材料层421。可沉积多个非有机中介物材料层421以形成非有机中介物结构420。举例来说，非有机中介物结构420可由一系列的步骤形成，比如依序形成非有机中介物布线内连线424与穿基板通孔结构422于每一非有机中介物材料层421中。非有机中介物结构420的形成方法，可与图1A所示的上述工艺类似。
图3B为本发明又一实施例中，移除非有机中介物材料层421的多余部分之后的例示性中间结构的区域的垂直剖视图。如图3B所示，可自穿基板通孔结构422的最底部之下移除非有机中介物材料层421的多余部分。可进行平坦化工艺，其可包括化学机械研磨工艺及/或凹陷蚀刻工艺。之后可使非有机中介物材料层421的保留部分凹陷，且凹陷方法可为进行湿蚀刻工艺，使非有机中介物材料层421的最底部向下凹陷至含有穿基板通孔结构422的最底部表面的水平平面。因此可露出穿基板通孔结构422，之后可电性连接至额外结构。
图3C为本发明又一实施例中，形成有机中介物结构471之后的中间结构的区域的垂直剖视图。如图3C所示，有机中介物结构471可形成于非有机中介物结构420上。具体而言，有机中介物结构471可形成于含有非有机中介物结构420的半导体组装的每一裸片区中。
有机中介物结构471可包括有机中介物材料层473与有机中介物布线内连线475。可沉积多个有机中介物材料层473以形成有机中介物结构471。有机中介物材料层473可包括有机材料。有机材料可包括介电聚合物材料如聚酰亚胺、苯并环丁烯、或聚苯并双恶唑。有机中介物材料层473各自的形成方法可为旋转涂布与干燥个别的介电聚合物材料。裸片侧重布线介电层472各自的厚度可为2微米至40微米，比如4微米至20微米。举例来说，有机中介物材料层473各自的图案化方法可为施加与图案化个别的光刻胶层于其上，并采用蚀刻工艺如非等向蚀刻工艺以将光刻胶层中的图案转移至有机中介物材料层473中。之后可移除光刻胶层，且移除方法可为灰化。
有机中介物布线内连线475各自的形成方法，可为溅镀沉积金属籽晶层，施加并图案化光刻胶层于金属籽晶层上以形成开口图案穿过光刻胶层，电镀金属填充材料(如铜、镍、或铜与镍的堆叠)，移除光刻胶层(如灰化)、以及蚀刻电镀的金属填充材料部分之间的金属籽晶层的部分。举例来说，金属籽晶层可包括钛阻挡层与铜籽晶层的堆叠。钛阻挡层的厚度可为50nm至300nm，而铜籽晶层的厚度可为100nm至500nm。有机中介物布线内连线475所用的金属填充材料可包括铜、镍、或铜与镍。有机中介物布线内连线475各自所用的金属填充材料的沉积厚度，可为2微米至40微米，比如4微米至10微米，但亦可采用较小或较大的厚度。裸片侧重布线结构470中各自的布线层总数(比如有机中介物布线内连线475的层数)可为1至10，但亦可采用更多层。
图3D为本发明又一实施例中，蚀刻混合中介物空洞47之后的中间结构的区域的垂直剖视图。如图3D所示，可蚀刻混合中介物空洞47于有机中介物结构471的有机中介物材料层473中。可施加光刻胶层(未图示)于有机中介物材料层473的上表面上，并光刻图案化光刻胶层并蚀刻形成混合中介物空洞47。可采用非等向蚀刻工艺将光刻胶层中的开口图案转移穿过有机中介物材料层473，其可相对于非有机中介物材料层421与有机中介物布线内连线475而选择性蚀刻有机中介物材料层473的材料。之后可移除光刻胶层，且移除方法可为灰化。混合中介物空洞47的尺寸选择，可稍微大于之后埋置于有机中介物结构471中的集成装置的尺寸。有机中介物结构471中的混合中介物空洞47的深度，可等于或相对等于有机中介物结构471的厚度。在一些实施例中，混合中介物空洞47可延伸至非有机中介物结构420中。
图3E为本发明又一实施例中，形成集成装置54之后的中间结构的区域的垂直剖视图。如图3E所示，集成装置54可形成于有机中介物结构471中。空洞填充材料55可沉积于混合中介物空洞47中。空洞填充材料55沉积于混合中介物空洞47中的方法，可为合适的沉积工艺如化学气相沉积工艺。此处所述的合适沉积工艺可包括化学气相沉积、物理气相沉积、原子层沉积、高密度等离子体化学气相沉积、有机金属化学气相沉积、等离子体辅助化学气相沉积、溅镀、激光剥离、或类似工艺。举例来说，可采用化学气相沉积以沉积空洞填充材料55。
在一实施例中，空洞填充材料55可包括环氧树脂成型化合物。空洞填充材料55可包括含环氧树脂化合物，其可硬化(如固化)以提供足够刚性与机械强度的介电材料部分。空洞填充材料55可包括环氧树脂、硬化剂、氧化硅(如填充材料)、与其他添加剂。可提供液相或固相的空洞填充材料55，端视其粘度与流动性而定。液相的环氧树脂成型化合物通常易于处理、具有良好的流动性、较少孔洞、较佳的填隙能力、且较少流痕。固相的环氧树脂成型化合物通常具有较少的固化收缩、较佳平衡、与较少的裸片偏移。环氧树脂成型化合物中的高填充物含量(如85重量％)，可减少成型时间、减少成型收缩、并减少成型卷曲。环氧树脂成型化合物中的填充剂尺寸分布一致可减少流痕，且可增加流动性。环氧树脂成型化合物的固化温度可为125℃至150℃。
可进行平坦化工艺如化学机械研磨工艺及/或凹陷蚀刻工艺，以自有机中介物材料层473的最顶部表面的水平平面之上移除空洞填充材料55的多余部分。之后可使空洞填充材料55的保留部分凹陷，比如进行湿蚀刻工艺使空洞填充材料55的保留部分的上表面向下凹陷至含有有机中介物材料层473的最顶部表面的水平平面。在一些实施例中，延伸超出有机中介物材料层473的最顶部表面的空洞填充材料55的部分可保留，使空洞填充材料55的部分维持未蚀刻而不在有机中介物材料层473的最顶部表面的相同水平平面上。
在一些实施例中，集成装置54可形成于有机中介物结构471之中的混合中介物空洞47中。举例来说，一实施例可连续形成集成装置凸块438与集成装置54的层状物，且可在每一制造步骤中沉积空洞填充材料55于每一层。在另一实施例中，可连续形成集成装置凸块438与集成装置54，且可沉积空洞填充材料55以填入集成装置凸块438与集成装置54周围的间隙。在其他实施例中，可沉积空洞填充材料55，且可形成集成装置凸块438与集成装置54至空洞填充材料55中(比如在硬化空洞填充材料55之前)。在一些实施例中，集成装置凸块438可形成于混合中介物空洞47的底部，之后可形成集成装置54于集成装置凸块438上，使集成装置凸块438的最底部表面与有机中介物布线内连线475及有机中介物材料层473的最底部表面在相同水平平面上。在一些实施例中，集成装置凸块438可形成于集成装置54的上表面与下表面上，使集成装置54具有可行的顶部电性连接与底部电性连接。
集成装置54可形成于空洞填充材料55的顶部上的混合中介物空洞47中。举例来说，空洞填充材料55可围绕集成装置54，使集成装置54不直接接触有机中介物材料层473。集成装置54可为任何种类的装置，比如有源装置(如电压调节器)或集成无源装置(如电阻、电容器、电感、微带线、阻抗匹配元件、平衡-不平衡转换器、类似物、或任何上述的组合)。附图中的集成装置54通常为图案化的方块，但其可包含实施上述装置例子的任何电路、布线、或材料。可采用任何合适的制造工艺以形成任何种类的集成装置54。
集成装置凸块438可形成于集成装置54上。集成装置凸块438可形成于集成装置54的最顶层，以电性连接至集成装置54的布线或电性连接(未图示)。集成装置凸块438的形成方法可采用合适的沉积工艺，包括沉积集成装置凸块材料于集成装置54的最顶部表面上。在一实施例中，集成装置凸块438可包括铜垫或铜柱，其可作为凸块或微凸块，且一般可视作集成装置连线结构。
集成装置凸块438所用的金属填充材料可包括铜，但其他合适的金属导电材料亦属本发明实施例的范畴。集成装置凸块438所用的金属填充材料的沉积厚度，可为5微米至100微米，但亦可采用较小或较大的厚度。集成装置凸块438的水平剖视形状可为矩形、圆润化矩形、或圆形，但可采用其他的剖视形状。在集成装置凸块438形成为C4(如控制塌陷芯片连接)垫的实施例中，集成装置凸块438的厚度可为5微米至50微米，但亦可采用较小或较大的厚度。集成装置凸块438可改为设置以用于微凸块接合(如C2接合)，且其厚度可为30微米至100微米，但亦可采用较小或较大的厚度。在此实施例中，集成装置凸块438可形成为微凸块(如铜柱)的阵列，且微凸块的横向尺寸为10微米至25微米，而间距为20微米至50微米。
图3F为本发明又一实施例中，形成裸片侧重布线结构470之后的中间结构的区域的垂直剖视图。如图3F所示，裸片侧重布线结构470可形成于有机中介物结构471上。具体而言，裸片侧重布线结构470可形成于含有有机中介物结构471的半导体组装的每一裸片区中。裸片侧重布线结构470为可形成于裸片侧上的重布线结构。裸片侧相对于有机中介物结构471的组装，可面对之后贴合的半导体裸片。裸片侧重布线结构470可各自包括裸片侧重布线介电层472、裸片侧重布线布线内连线474、与裸片侧接合垫478。裸片侧重布线结构470的形成方式，可与图1F所示的上述工艺类似。
图3G为本发明又一实施例中，完成制造工艺之后的含有混合中介物405的例示性结构的区域的垂直剖视图。如图3G所示，完成图3F的结构的方式可与图1G至图1N所示的上述工艺类似。
可由非有机中介物结构420、封装侧重布线结构440、裸片侧重布线结构470、与有机中介物结构471形成混合中介物410。混合中介物410可包括非有机中介物材料层407与有机中介物材料层408。非有机中介物材料层407可包括非有机中介物结构420与封装侧重布线结构440。有机中介物材料层408可包括裸片侧重布线结构470与有机中介物结构471。
至少一半导体裸片(701、702及703)可经由有机中介物材料层408中的布线，接着经由非有机中介物材料层407中的布线通信至封装基板200。有机中介物材料层408可具有低杨氏系数，且可在高应力热制造循环时作为至少一半导体裸片(701、702及703)与非有机中介物材料层407之间的应力缓冲。因此混合中介物410可承受高温的制造循环，使更多种集成装置可埋置于混合中介物410中。
通过实施混合中介物410，集成装置(如集成装置54)在高温制造工艺时可安全地埋置于中介物中(比如有机中介物材料层408具有低热膨胀与收缩特性)。形成于混合中介物中的集成装置可比形成于封装基板中的集成装置更靠近半导体裸片，因此可减少电性传递路径或绕线距离，且可减少半导体装置的处理时间。
图4为本发明一实施例中，形成混合中介物结构的中间步骤的流程图。如图4、图1M、图2F及图3G所示，步骤510可形成封装基板200。如所有附图所示，步骤520形成混合中介物(如混合中介物400、405及410)，且其形成方法可为沉积非有机中介物材料层421于封装基板200上。如图1E、图1F、图2E及图3C所示，步骤530可形成混合中介物(如混合中介物400、405及410)，且其形成方法可为沉积有机中介物材料层(如凸块填充材料432、裸片侧重布线介电层472及有机中介物材料层473)于非有机中介物材料层421上。
如图1D及图2C所示的一实施例，形成混合中介物(如混合中介物400或405)的步骤可进一步包括沉积集成装置(如集成装置50或51)的层状物于非有机中介物材料层421中。如图1C、图1D、图2B及图2C所示的一实施例，沉积集成装置(如集成装置50及51)的层状物于非有机中介物材料层421中的步骤，可进一步包括蚀刻混合中介物空洞(如混合中介物空洞48及49)于非有机中介物材料层421中、沉积空洞填充材料(如空洞填充材料52及53)于混合中介物空洞(如混合中介物空洞48及49)中、以及沉积集成装置(如集成装置50及51)的层状物于混合中介物空洞中。
如图3E所示的一实施例，形成混合中介物410的步骤可进一步包括沉积集成装置54的层状物于有机中介物材料层473中。如图3E及3E所示的一实施例，沉积集成装置54的层状物于有机中介物材料层473中的步骤，可进一步包括蚀刻混合中介物空洞47于有机中介物材料层473中、沉积空洞填充材料于混合中介物空洞47中、以及沉积集成装置54的层状物于混合中介物空洞47中。
如图1D所示的一实施例中，形成混合中介物400的步骤可进一步包括沉积集成装置50的层状物于非有机中介物材料层421中。如图1C至1E所示的一实施例，沉积集成装置50的层状物于有机中介物材料层(如凸块填充材料432或裸片侧重布线介电层472)与非有机中介物材料层421中的步骤，可进一步包括蚀刻混合中介物空洞49于非有机中介物材料层421中、沉积空洞填充材料52于混合中介物空洞49中、以及沉积集成装置50的层状物于混合中介物空洞49中，其中集成装置50可延伸超出非有机中介物材料层421的最顶部表面。在一实施例中，沉积有机中介物材料层(如凸块填充材料432或裸片侧重布线介电层472)于非有机中介物材料层421上的步骤，可进一步包括沉积有机中介物材料层(如凸块填充材料432或裸片侧重布线介电层472)于集成装置50的侧壁周围，而集成装置50延伸超出非有机中介物材料层421的最顶部表面。
如图1A至图1F、图2A至图2E及图3A至图3F所示的一实施例中，形成混合中介物(如混合中介物400、405及410)的步骤可进一步包括形成非有机中介物布线内连线424于非有机中介物材料层421中，并形成有机中介物布线内连线(如裸片侧重布线布线内连线474及有机中介物布线内连线475)于有机中介物材料层(如裸片侧重布线介电层472及有机中介物材料层473)中。在一实施例中，形成混合中介物结构(如混合中介物400、405及410)的步骤可进一步包括形成半导体裸片(701、702及703)于有机中介物材料层(如裸片侧重布线介电层472及有机中介物材料层473)上，其中非有机中介物布线内连线424与有机中介物布线内连线(如裸片侧重布线布线内连线474及有机中介物布线内连线475)可电性连接集成装置(如集成装置50、51及54)至半导体裸片(701、702及703)与封装基板200。
如本发明多种实施例与所有附图所示，可提供半导体装置。半导体装置可包括封装基板200与混合中介物(如混合中介物400、405及410)。混合中介物(如混合中介物400、405及410)可包括有机中介物材料层(如凸块填充材料432、裸片侧重布线介电层472及有机中介物材料层473)与非有机中介物材料层421，且非有机中介物材料层421位于有机中介物材料层(如凸块填充材料432、裸片侧重布线介电层472及有机中介物材料层473)与封装基板200之间。半导体装置可进一步包括集成装置(如集成装置50、51及54)位于混合中介物(如混合中介物400、405及410)中。
在一实施例中，集成装置(如集成装置50或54)可位于有机中介物材料层(如凸块填充材料432、裸片侧重布线介电层472及有机中介物材料层473)中。在一实施例中，集成装置51可位于非有机中介物材料层421中。在一实施例中，集成装置50可位于有机中介物材料层(如凸块填充材料432、裸片侧重布线介电层472、有机中介物材料层473)与非有机中介物材料层421中。
在一实施例中，有机中介物材料层(如凸块填充材料432、裸片侧重布线介电层472及有机中介物材料层473)的杨氏系数，小于非有机中介物材料层421的杨氏系数。
在一实施例中，半导体装置可进一步包括空洞填充材料(如空洞填充材料52、53及55)以围绕集成装置(如集成装置50、51及54)的部分，其中空洞填充材料(如空洞填充材料52、53及55)为环氧树脂成型化合物。
在一实施例中，集成装置(如集成装置50、51及54)可为集成无源装置。在一实施例中，有机中介物材料层(如凸块填充材料432、裸片侧重布线介电层472及有机中介物材料层473)可包括介电聚合物材料。在一实施例中，非有机中介物材料层421可包括硅为主的介电材料。
如本发明多种实施例与所有附图所示，提供混合中介物(如混合中介物400、405及410)。混合中介物(如混合中介物400、405及410)可包括含有有机中介物材料层(如凸块填充材料432、裸片侧重布线介电层472及有机中介物材料层473)与形成于有机中介物材料层(如凸块填充材料432、裸片侧重布线介电层472及有机中介物材料层473)中的有机中介物布线内连线(如裸片侧重布线布线内连线474及有机中介物布线内连线475)的有机中介物结构(如有机凸块结构430、裸片侧重布线结构470及有机中介物结构471)。混合中介物(如混合中介物400、405及410)可进一步包括非有机中介物结构420，其包括非有机中介物材料层421位于有机中介物材料层(如凸块填充材料432、裸片侧重布线介电层472及有机中介物材料层473)与封装基板200之间，且非有机中介物布线内连线424形成于非有机中介物材料层421中。
在一实施例中，混合中介物(如混合中介物400、405及410)可进一步包括集成装置(如集成装置50、51及54)位于有机中介物材料层(比如凸块填充材料432、裸片侧重布线介电层472及有机中介物材料层473)与非有机中介物材料层421中，且集成装置连结结构(如集成装置凸块436、437及438)电性连接至集成装置，其中集成装置(如集成装置50、51及54)经由集成装置连接结构(如集成装置凸块436、437及438)电性连接至有机中介物布线内连线(如裸片侧重布线布线内连线474及有机中介物布线内连线475)与非有机中介物布线内连线424。
如本发明多种实施例与所有附图所示，提供半导体结构的形成方法。方法包括形成封装基板；以及形成混合中介物，包括沉积非有机中介物材料层于封装基板上；以及沉积有机中介物材料层于非有机中介物材料层上。
在一些实施例中，形成混合中介物的步骤还包括：沉积集成装置的层状物于非有机中介物材料层中。
在一些实施例中，沉积基体装置的层状物于非有机中介物材料层中的步骤还包括：蚀刻混合中介物空洞于非有机中介物材料层中；沉积空洞填充材料于混合中介物空洞中；以及沉积集成装置的层状物于混合中介物空洞中。
在一些实施例中，形成混合中介物的步骤还包括：沉积集成装置的层状物于有机中介物材料层中。
在一些实施例中，沉积集成装置的层状物于有机中介物材料层中的步骤还包括：蚀刻混合中介物空洞于有机中介物材料层中；沉积空洞填充材料于混合中介物空洞中；以及沉积集成装置的层状物于混合中介物空洞中。
在一些实施例中，形成混合中介物的步骤还包括：沉积集成装置的层状物于有机中介物材料层与非有机中介物材料层中。
在一些实施例中，沉积集成装置的层状物于有机中介物材料层与非有机中介物材料层中的步骤还包括：蚀刻混合中介物空洞于非有机中介物材料层中；沉积空洞填充材料于混合中介物空洞中；以及沉积集成装置的层状物于混合中介物空洞中，其中集成装置延伸超出非有机中介物材料层的最顶部表面，其中沉积有机中介物材料层于非有机中介物材料层上的步骤，还包括沉积有机中介物材料层于延伸超出非有机中介物材料层的最顶部表面的集成装置的侧壁周围。
在一些实施例中，形成混合中介物的步骤还包括：形成非有机中介物布线内连线于非有机中介物材料层中；以及形成有机中介物布线内连线于有机中介物材料层中。
在一些实施例中，方法还包括：形成半导体裸片于有机中介物材料层上，其中非有机中介物布线内连线与有机中介物布线内连线电性连接集成装置至半导体裸片与封装基板。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或更动。

Claims (1)

1.一种半导体装置，包括：
一封装基板；
一混合中介物，包括：
一有机中介物材料层；以及
一非有机中介物材料层，位于该有机中介物材料层与该封装基板之间；以及
一集成装置，位于该混合中介物中。
CN202210962122.3A 2021-08-31 2022-08-11 半导体装置 Pending CN115565992A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/462,057 2021-08-31
US17/462,057 US20230063304A1 (en) 2021-08-31 2021-08-31 Hybrid organic and non-organic interposer with embedded component and methods for forming the same

Publications (1)

Publication Number Publication Date
CN115565992A true CN115565992A (zh) 2023-01-03

Family

ID=84738818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210962122.3A Pending CN115565992A (zh) 2021-08-31 2022-08-11 半导体装置

Country Status (3)

Country Link
US (1) US20230063304A1 (zh)
CN (1) CN115565992A (zh)
TW (1) TW202312290A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825975B (zh) * 2021-09-10 2023-12-11 美商愛玻索立克公司 已清洗的封裝用基板的製造方法以及已清洗的封裝用基板
US20230253380A1 (en) * 2022-02-10 2023-08-10 Xilinx, Inc. Chip package with near-die integrated passive device
US20230335523A1 (en) * 2022-04-13 2023-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111930B2 (en) * 2013-03-12 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package with cavity in interposer
US11552019B2 (en) * 2019-03-12 2023-01-10 Intel Corporation Substrate patch reconstitution options
KR20210126988A (ko) * 2020-04-13 2021-10-21 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
US20220399294A1 (en) * 2021-06-14 2022-12-15 Intel Corporation Microelectronic assemblies having a hybrid bonded interposer for die-to-die fan-out scaling
US20230034737A1 (en) * 2021-07-30 2023-02-02 Intel Corporation Composite ic die package including ic die directly bonded to front and back sides of an interposer

Also Published As

Publication number Publication date
TW202312290A (zh) 2023-03-16
US20230063304A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US11996401B2 (en) Packaged die and RDL with bonding structures therebetween
CN109427702B (zh) 散热器件和方法
KR102099744B1 (ko) Si 기판-프리 인터포저를 갖는 패키지 및 이의 형성 방법
US10446520B2 (en) 3D semiconductor package interposer with die cavity
US9293437B2 (en) Functional block stacked 3DIC and method of making same
CN113540059A (zh) 封装的半导体器件及其形成方法
US11688693B2 (en) Semiconductor packages and method of manufacture
TW202129913A (zh) 記憶體封裝件及其形成方法
US11894312B2 (en) Semiconductor packages and method of manufacture
CN115565992A (zh) 半导体装置
KR102415484B1 (ko) 패키지 구조체 및 그 제조 방법
CN110610907A (zh) 半导体结构和形成半导体结构的方法
TW202238884A (zh) 晶片封裝結構
CN115497916A (zh) 半导体结构及形成半导体器件的方法
CN220121823U (zh) 集成电路封装
CN113078144A (zh) 半导体封装件及其形成方法
US20230137691A1 (en) Hybrid organic and non-organic interposer with embedded component in molding structure and methods for forming the same
CN220692015U (zh) 半导体装置
CN220934053U (zh) 使用集成电路封装的装置
TWI842343B (zh) 裝置封裝、半導體封裝及封裝方法
TW202320289A (zh) 半導體裝置結構
CN113140532A (zh) 封装组件
CN116525558A (zh) 封装件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication