TWI829484B - 整合有磁性元件結構之封裝載板及其製造方法 - Google Patents

整合有磁性元件結構之封裝載板及其製造方法 Download PDF

Info

Publication number
TWI829484B
TWI829484B TW111149707A TW111149707A TWI829484B TW I829484 B TWI829484 B TW I829484B TW 111149707 A TW111149707 A TW 111149707A TW 111149707 A TW111149707 A TW 111149707A TW I829484 B TWI829484 B TW I829484B
Authority
TW
Taiwan
Prior art keywords
layer
layers
conductive
patterned
core layer
Prior art date
Application number
TW111149707A
Other languages
English (en)
Inventor
許詩濱
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW111149707A priority Critical patent/TWI829484B/zh
Application granted granted Critical
Publication of TWI829484B publication Critical patent/TWI829484B/zh

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

本發明提供一種封裝載板及其製造方法。封裝載板包括一核心層、一磁性元件結構以及一導電連接元件。核心層具有相對之一第一表面及一第二表面。磁性元件結構包括複數圖案化導磁金屬層以及複數圖案化導電線圈層。圖案化導磁金屬層係相互堆疊設置且內埋於核心層,並分別具有至少一導磁金屬,部分之該些導磁金屬係構成一陣列區塊。圖案化導電線圈層係設置內埋於核心層,部分之圖案化導電線圈層係位於陣列區塊之兩側。導電連接元件係貫穿設置於核心層,並導通核心層之第一表面與第二表面。

Description

整合有磁性元件結構之封裝載板及其製造方法
本發明係關於一種封裝載板及其製造方法,特別關於一種整合有磁性元件結構之封裝載板及其製造方法。
近年來電子產品需要的功能愈來愈多元化,性能要求不斷提升之下,半導體IC封裝因應電子產品高功能的需求下,尤其是FCBGA封裝整合了為數眾多的被動元件。其中,在被動元件中又以電感器因為尺寸較大而需要佔據較多空間,使得封裝體無法做到薄型化及微型化。
請參閱圖1,習知的一種解決方案係將一電感器120直接貫穿並嵌埋於FCBGA封裝載板之核心層110。此種方案與直接將電感器安裝於核心層之上之方案相較,雖然能夠稍微減少封裝體的厚度,然而受限於一般電感器的構造,若要達到較佳電感值及電氣表現,其尺寸仍然無法縮小至能夠完全內埋於核心層中,因此對於薄型化及微型化的效果有限。
另外,應用於網通伺服器、高速運算、AI人工智慧等IC之電子元件伴隨著高功能的需求下需要整合更多的晶片,而使得FCBGA封裝朝向高疊層數(16L或22L)、高密度、高I/O數、高腳數的大型封裝尺寸發展。而大尺寸FCBGA封裝所遭遇的問題則是產生嚴重的板翹進而影響到品質可靠度及系統組裝之加工。習知技術為了克服板翹問題而採行之解決方法是增加FCBGA封裝之核心層的厚度例如由0.8mm增厚至1.6mm,如此雖抑制了板翹,卻又衍生了其他問題包括:
(1)整個封裝體更難以達到半導體工業之微型化及薄 型化的需求;
(2)因厚度更厚而難以達到導通孔細間距;
(3)因厚度更厚而使導電阻值變高,造成電性變差;
(4)因厚度更厚而使散熱效果變差;
(5)因厚度更厚而使導通孔加工成本隨著核心層加厚而變高。
因此,如何提供一種整合有磁性元件結構之封裝載板及其製造方法以解決上述問題,實屬當前重要課題之一。
有鑑於上述,本發明之一目的在於提供一種封裝載板,其能夠將磁性元件整合於核心層,以確實使得封裝載板達成薄型化及微型化,並通過特殊結構提升磁性元件之電氣效能。
為達上述目的,本發明之一種封裝載板包括一核心層、一磁性元件結構以及一導電連接元件。核心層具有相對之一第一表面及一第二表面,且該第一表面及該第二表面各設有一圖案化導電線路層。磁性元件結構包括複數圖案化導磁金屬層以及複數圖案化導電線圈層。圖案化導磁金屬層係相互間隔堆疊設置且內埋於核心層,並分別具有至少一導磁金屬,部分之該些導磁金屬係構成一陣列區塊。圖案化導電線圈層係設置內埋於核心層,部分之圖案化導電線圈層係框圍住陣列區塊。導電連接元件係貫穿設置於核心層,並導通核心層之第一表面與第二表面之該圖案化導電線路層。
於一實施例中,封裝載板還包括內埋於核心層之複數剛性支撐層,其係比鄰於該些圖案化導電線圈層而設置。另外,剛性支撐層之至少一支撐件與圖案化導磁金屬層之至少一導磁金屬件係呈塊狀、條狀或鰭片狀之複數支撐件或複數導磁金屬件。
於一實施例中,圖案化導磁金屬層之材質係為鐵(Fe)、鎳(Ni)、鈷(Co)、鋅(Zn)或含有其中之二(含以上)之合金,或合金中摻有錳(Mn)、鉬(Mo)、硼(B)、銅(Cu)或釩(V)。
於一實施例中,核心層係包含層疊的複數絕緣層,其材質係包含有機感光型介電材料、有機非感光型介電材料及/或無機氧化物材料。
於一實施例中,複數圖案化導電線圈層係呈螺旋線圈狀電感線路、螺線管線圈狀電感線路或環形線圈狀電感線路。
於一實施例中,圖案化導電線圈層之材質係為銅、銅合金、鎳或銀。
於一實施例中,剛性支撐層之材質係為銅(Cu)、不鏽鋼、陶瓷、塑鋼、鐵(Fe)、鎳(Ni)、鈷(Co)、鋅(Zn)或含有其中之二(含以上)之合金,或合金中摻有錳(Mn)、鉬(Mo)、硼(B)、銅(Cu)或釩(V)。
於一實施例中,封裝載板更包括一第一線路增層結構以及一第二線路增層結構。第一線路增層結構設置於核心層之第一表面上,並具有複數第一絕緣層及複數第一導電線路層,其中該些第一導電線路層係為堆疊設置,而該些第一絕緣層係包覆該些第一導電線路層。第二線路增層結構係設置於核心層之第二表面上,並具有複數第二絕緣層及複數第二導電線路層,其中該些第二導電線路層係為堆疊設置,而該些第二絕緣層係包覆該些第二導電線路層。
於一實施例中,於第一線路增層結構及/或第二線路增層結構更內埋另一磁性元件結構。
另外,為達上述目的,本發明之一種封裝載板之製造方法包括下列步驟。首先係於一絕緣層之一上表面分別電鍍形成比鄰設置之一圖案化導磁金屬層及一圖案化導電線圈層。接著係形成另一絕緣層以包覆圖案化導磁金屬層以及圖案化導電線圈層,並重複執行上述步驟。在經過重複執行步驟後所形成之該些絕緣層係構成一核心層,而該些圖案化導磁金屬層與該些圖案化導電線圈層係構成一磁性元件結構。接著係於核心層形成複數導電連接元件,以導通核心層之一第一表面與一第二表面。接著係分別於核心層之第一表面及第二表面各形成一圖案化導電線路 層,以電性連接導電連接元件。
於一實施例中,封裝載板之製造方法還包括於該核心層之該第一表面上形成一第一線路增層結構,以及於該核心層之該第二表面上形成一第二線路增層結構。
於一實施例中,第一線路增層結構及該第二線路增層結構之形成係採用半加成法。
於一實施例中,形成該導電連接元件之步驟還包括於該核心層形成一通孔,以及於該通孔中電鍍形成一導電柱。
於一實施例中,封裝載板之製造方法還包括於該絕緣層之該上表面電鍍形成一剛性支撐層。其中,剛性支撐層係可與圖案化導磁金屬層一同電鍍成形或分次製成。
110,21:核心層
120:電感器
20,30,40,50:封裝載板
21a~21f:絕緣層
21a1:上表面
211:第一表面
212:第二表面
22,28:磁性元件結構
221a~221e:圖案化導磁金屬層
222a~222e:圖案化導電線圈層
A11:第一陣列區塊
A12:第二陣列區塊
O1:開口
23:導電連接元件
231:電鍍通孔
232:塞孔樹脂
241,242:圖案化導電線路層
25a~25e:剛性支撐層
252a,252b:支撐件
261:第一線路增層結構
261a,262a:表面
2611:第一絕緣層
2612:第一導電線路層
P11,P12:電極墊
262:第二線路增層結構
2621:第二絕緣層
2622:第二導電線路層
271:第一絕緣保護層
272:第二絕緣保護層
400:封裝結構
410:晶片
420:導電凸塊
430:填充元件
440:電性連接元件
〔圖1〕係顯示一種習知的FCBGA封裝載板之一剖面示意圖。
〔圖2〕係顯示依據本發明第一實施例之一種封裝載板之一剖面示意圖。
〔圖3〕係顯示第一實施例中圖案化導磁金屬層之導磁金屬件為鰭片狀之實施態樣之一示意圖。
〔圖4〕係顯示依據本發明第二實施例之一種封裝載板之一剖面示意圖。
〔圖5A〕至〔圖5C〕係顯示圖案化導電線圈層由俯視觀察之變化態樣之示意圖。
〔圖6〕係顯示依據本發明第三實施例之一種封裝載板之一剖面示意圖。
〔圖7〕係顯示依據本發明第四實施例之一種封裝載板之一剖面示意圖。
〔圖8〕係顯示利用本發明之封裝載板所構成之封裝結構之一剖面示意圖。
〔圖9A〕至〔圖9D〕係顯示依據本發明較佳實施例之一種封裝載板之製造方法對應結構之示意圖。
為了使所屬技術領域中具有通常知識者能瞭解本發明的內容,並可據以實現本發明的內容,茲配合較佳實施例及圖式說明如下。
圖2係為本發明第一實施例之一種封裝載板20之一剖面示意圖。封裝載板20包括一核心層21、一磁性元件結構22以及一導電連接元件23。本實施例之封裝載板20係以覆晶球閘陣列(FCBGA)封裝載板為例,其係為一種實現大型積體電路高速化以及多功能化的高密度半導體封裝載板。磁性元件結構22係以電感器為例,其可為螺旋電感器(Spiral Inductor)、螺線管電感器(Solenoid Inductor)、環形電感器(toroidal Inductor),或其組合。在其他實施例中,磁性元件結構22亦可為變壓器。本發明之實施例係以螺旋電感器為例說明。
核心層21係包括複數絕緣層21a~21f,其係相互層疊而形成,並且具有相對之一第一表面211及一第二表面212。絕緣層21a~21f之材質係可包括有機感光型介電材料或有機非感光型介電材料,其例如包括包含有玻璃纖維以及有機樹脂之絕緣材料。其中,有機樹脂例如包括但不限於BT、FR4或FR5等之基材或預浸材(prepreg)之環氧樹脂、有機基材ABF(Ajinomoto Build-up Film)、環氧模壓樹脂(Epoxy Molding Compound,EMC)、膜狀EMC或聚醯亞胺(Polyimide,PI)。部分之絕緣層21a~21f之材質亦可包括微米或奈米級之無機氧化物材料,例如矽氧化物(SiOx)、鎳氧化物(NiO)或銅氧化物。在某些特定的實施例中各絕緣層21a~21f可選擇相同或不同的材料而組成。
磁性元件結構22係內埋於核心層21中,並且包括複數圖案化導磁金屬層221a~221e以及複數圖案化導電線圈層222a~222e。圖案化導磁金屬層221a~221e係相互堆疊設置且內埋於核心層21中,另外,圖案化導電線圈層222a~222e亦為相互堆疊設置且內埋於核心層21中。各圖案化導磁金屬層221a~221e之間以及各圖案化導電線圈層222a~222e之間係由對應的絕緣層21a~ 21f區隔。
各圖案化導磁金屬層221a~221e分別具有至少一導磁金屬件,部分之該些導磁金屬件係構成一陣列區塊。在本實施例中,導磁金屬件係構成一第一陣列區塊A11以及一第二陣列區塊A12。第一陣列區塊A11以及第二陣列區塊A12分別所包括的導磁金屬件的數量及範圍並未限制。圖案化導磁金屬層221a~221e之導磁金屬件係可呈塊狀(如圖2所示)、鰭片狀(如圖3所示),或呈條狀(圖中未示)等,於此並未加以限制。需注意者,如圖3所示之鰭片狀導磁金屬件之開口O1係朝上,在其他實施例中,鰭片狀導磁金屬件之開口亦可朝下,或同時具有二者之組合。
各圖案化導電線圈層222a~222e中之部分導電線圈係位於第一陣列區塊A11之兩側,而部分導電線圈係位於第二陣列區塊A12之兩側。導電線圈的繞線方式可以係為單層或複數層之環繞線圈,亦可調整導電線圈之繞線配置於第一陣列區塊A11或第二陣列區塊A12之上下最外側位置而形成環形電感器或螺線管電感器形式,於此並未加以限制。換言之,圖案化導電線圈層222a~222e係可構成螺旋線圈狀電感線路、螺線管線圈狀電感線路或環形線圈狀電感線路。
圖案化導磁金屬層221a~221e之材質係包括但不限於鐵(Fe)、鎳(Ni)、鈷(Co)、鋅(Zn)或至少含有其中之二(含以上)之合金,或合金中摻雜有錳(Mn)、鉬(Mo)、硼(B)、銅(Cu),或釩(V)等材料。圖案化導電線圈層222a~222e之材質係包括但不限於銅、銅合金、鎳,或銀(Ag)。
導電連接元件23係貫穿設置於核心層21,並導通核心層21之第一表面211與第二表面212。於此,所謂的導通第一表面211與第二表面212係指導通設置於第一表面211與第二表面212上之線路或電路,亦可廣泛解釋於導通不同層間之線路或電路。在本實施例中,導電連接元件23係導通設置於第一表面211之圖案化導電線路層241與設置於第二表面212之圖案化導電線路層242。導電連接元件23係可通過對核心層21機械鑽孔或雷射鑽孔而 形成電鍍通孔231後再充填塞孔樹脂232,或於核心層21形成通孔後再電鍍導電柱而形成,於此並未加以限制。
圖4係為本發明第二實施例之一種封裝載板30之一剖面示意圖。與第一實施例不同的是,封裝載板30還包括複數剛性支撐層25a~25e。剛性支撐層25a~25e係內埋於核心層21並且比鄰於圖案化導電線圈層222a~222e。各剛性支撐層25a~25e還包括至少一支撐件,其根據需求可呈塊狀、條狀,或鰭片狀。其中,條狀支撐件例如為支撐件252a,而鰭片狀支撐件例如為支撐件252b。申言之,剛性支撐層25a~25e之支撐件係可設置於導電連接元件23與圖案化導電線圈層222a~222e之間。
剛性支撐層25a~25e之材質包括但不限於銅、不鏽鋼、陶瓷、塑鋼、鐵、鎳、鈷、鋅或至少含有其中之二(含以上)之合金,或合金中摻雜有錳、鉬、硼、銅,或釩等材料。通過剛性支撐層25a~25e,能夠提供封裝載板30足夠的剛性以避免發生板翹問題,尤其在封裝載板30係為大尺寸或大版面(panel level)的情況下更能展現其作用。
上述之圖案化導磁金屬層221a~221e之導磁金屬件以及剛性支撐層25a~25e之支撐件係可根據需求(例如支撐性、電氣特性或尺寸需求)而設計為塊狀、條狀、片狀,或鰭片狀及其組合,於此並未加以限制。
上述之圖案化導電線圈層222a~222e所形成的圖樣亦可具有多種的變化,例如由核心層21之第一表面211俯視觀察之,圖案化導電線圈層係可呈如圖5A所示之矩形、如圖5B所示之圓形、如圖5C所示之多邊形,或呈橢圓形(圖中未顯示),於此並未加以限制。
圖6係為本發明第三實施例之一種封裝載板40之一剖面示意圖。與第二實施例不同的是,封裝載板40還包括一第一線路增層結構261以及一第二線路增層結構262。第一線路增層結構261係位於核心層21之第一表面211之上,第二線路增層結構262係位於核心層21之第二表面212之上。
第一線路增層結構261包括複數第一絕緣層2611以及複數第一導電線路層2612。該些第一導電線路層2612係為堆疊設置,而可與導電連接元件23及磁性元件結構22電性連接。該些第一絕緣層2611係包覆該些第一導電線路層2612,並且在第一絕緣層2611最外側之一表面261a暴露出部分的第一導電線路層2612以形成電極墊P11。於表面261a上還設置有一第一絕緣保護層271。
第二線路增層結構262包括複數第二絕緣層2621以及複數第二導電線路層2622。該些第二導電線路層2622係為堆疊設置,而可與導電連接元件23及磁性元件結構22電性連接。該些第二絕緣層2621係包覆該些第二導電線路層2622,並且在第二絕緣層2621最外側之一表面262a暴露出部分的第二導電線路層2622以形成電極墊P12。於表面262a上還設置有一第二絕緣保護層272。
圖7係為本發明第四實施例之一種封裝載板50之一剖面示意圖。與第三實施例不同的是,封裝載板50之第二線路增層結構262中還可內埋有另一磁性元件結構28。磁性元件結構28與前述的磁性元件結構22係可具有類似的結構及變化態樣,於此不再加以贅述。在其他實施例中,磁性元件結構28亦可內埋於第一線路增層結構261中,或同時內埋於二者之中,於此並未加以限制。
圖8為利用上述第三實施例之封裝載板40所構成之封裝結構400。一晶片410係通過複數導電凸塊420而電性連接於電極墊P11。在其他實施例中,導電凸塊420亦可為導電膠或其他具有連接與導電功能之元件。在晶片410下方,即晶片410與封裝載板40之間還可設置填充元件430,其例如絕緣膠或環氧樹脂(Epoxy),以增加連接點的機械強度。另外,封裝結構400還包括複數電性連接元件440,其設置並電性連接於封裝載板40之電極墊P12。電性連接元件440例如但不限於錫球、導電凸塊或導電引腳(pin)。
接著配合相關圖式,並以封裝載板50為例以說明本發明之封裝載板之製造方法,其包括步驟S11~S18。
如圖9A所示,步驟S11係於一絕緣層21a之一上表面 21a1電鍍形成一圖案化導磁金屬層221a以及一剛性支撐層25a。步驟S12係於絕緣層21a之上表面21a1電鍍形成一圖案化導電線圈層222a。步驟S13係形成一絕緣層21b以包覆圖案化導磁金屬層221a以及圖案化導電線圈層222a。
上述之圖案化導磁金屬層221a、剛性支撐層25a以及圖案化導電線圈層222a各自具有不同的材料組成,其可根據材料的不同而通過電鍍條件的控制與調整,而電鍍形成特定的材質。其材質已分別敘述於前述實施例,於此不再加以贅述。
絕緣層之有機材料層可以用真空壓膜、熱壓塗佈印刷等方式形成,無機氧化物可以用濺鍍(sputtering)、化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(Physical vapor deposition,PVD)或電鍍等方式形成。
上述之圖案化導磁金屬層221a以及剛性支撐層25a係以相同的材料所構成為例,因此能夠於同一步驟中同時形成,而當設計所需而為不同材料時,其亦可在不同的步驟中分別形成。
接著重複上述步驟S11至S13以完成如圖9B所示之圖案化導磁金屬層221b~221e、剛性支撐層25a~25e、圖案化導電線圈層222b~222e以及絕緣層21c~21f,其中,絕緣層21a~21f係構成核心層21,圖案化導磁金屬層221a~221e以及圖案化導電線圈層222a~222e係構成磁性元件結構22。
需注意者,上述步驟S11至S13係以單面製程為例說明,在其他實施例中亦可為雙面製程,意即,圖案化導磁金屬層及圖案化導電線圈層也能夠形成於絕緣層之下表面。
如圖9C所示,步驟S14係於核心層21形成電鍍通孔231。步驟S15係於電鍍通孔231中充填一塞孔樹脂232,以形成導電連接元件23。上述之電鍍通孔231係可通過機械鑽孔或雷射鑽孔而於核心層21形成通孔後,再通過電鍍金屬於通孔壁而形成。值得一提的是,在其他實施例中,導電連接元件23還可以係於核心層21形成通孔後,再於通孔中電鍍形成導電柱。
接著,步驟S16係於核心層21之第一表面211形成圖 案化導電線路層241,並於核心層21之第二表面212形成圖案化導電線路層242。其中,圖案化導電線路層241以及圖案化導電線路層242係可分別形成或同時形成,於此並未加以限制。
接著,如圖9D所示,步驟S17係形成一第一線路增層結構261於核心層21之第一表面211上,步驟S18係形成一第二線路增層結構262於核心層21之第二表面212上。於本實施例中,第一線路增層結構261與第二線路增層結構262係可通過半加成法(Semi-additive Process,SAP)而製成。值得一提的是,第一線路增層結構261與第二線路增層結構262之製程順序係可先完成第一線路增層結構261之後再完成第二線路增層結構262,亦可通過雙面製程,而使二者同時進行程序,於此並未加以限制。
綜上所述,本發明提供之封裝載板及其製造方法係將磁性元件結構整合內埋於封裝載板之核心層中,其中磁性元件結構係通過圖案化導磁金屬層以及圖案化導電線圈層所構成,並且通過圖案化導磁金屬層中呈塊狀、條狀,或鰭片狀之導磁金屬件作為磁芯,而可達到較低的磁性損耗、較低的阻抗、較小寄生電容、較低的渦流效應以得到較高的電感值、較佳的品質因數(quality factor),進而降低磁性元件能耗並提升效能,俾達到良好的電氣特性,也能夠進一步縮小封裝結構之尺寸而適用於薄型化及微型化之設計。
本發明符合發明專利之要件,爰依法提出專利申請。惟,以上所述者僅為本發明之較佳實施例,自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士,爰依本案發明精神所作之等效修飾或變化,皆應包含於以下之申請專利範圍內。
20:封裝載板
21:核心層
21a~21f:絕緣層
211:第一表面
212:第二表面
22:磁性元件結構
221a~221e:圖案化導磁金屬層
222a~222e:圖案化導電線圈層
A11:第一陣列區塊
A12:第二陣列區塊
23:導電連接元件
231:電鍍通孔
232:塞孔樹脂
241,242:圖案化導電線路層

Claims (18)

  1. 一種整合有磁性元件結構之封裝載板,包含:一核心層,具有相對之一第一表面及一第二表面,且該第一表面及該第二表面各設有一圖案化導電線路層,其中該核心層具有層疊的複數絕緣層;一磁性元件結構,包含:複數圖案化導磁金屬層,係相互間隔堆疊設置且內埋於該核心層,並分別具有至少一導磁金屬,部分之該些導磁金屬係構成一陣列區塊;複數圖案化導電線圈層,係設置內埋於該核心層,部分之該圖案化導電線圈層係框圍住該陣列區塊,其中,各該圖案化導磁金屬層之間以及各該圖案化導電線圈層之間係由對應之各該絕緣層區隔;以及一導電連接元件,係貫穿設置於該核心層,並導通該核心層之該第一表面與該第二表面之該圖案化導電線路層。
  2. 如請求項1所述整合有磁性元件結構之封裝載板,其中各圖案化導磁金屬層具有呈塊狀、條狀或鰭片狀之複數導磁金屬件。
  3. 如請求項1所述整合有磁性元件結構之封裝載板,其中該圖案化導磁金屬層之材質係為鐵、鎳、鈷、鋅或含有其中之二或含其中之二以上之合金,或合金中摻有錳、鉬、硼、銅或釩。
  4. 如請求項1所述整合有磁性元件結構之封裝載板,其中該些絕緣層之材質係包含有機感光型介電材料、有機非感光型介電材料及/或無機氧化物材料。
  5. 如請求項1所述整合有磁性元件結構之封裝載板,其中該些圖案化導電線圈層係呈螺旋線圈狀電感線路、螺線管線圈狀電感線路或環形線圈狀電感線路。
  6. 如請求項1所述整合有磁性元件結構之封裝載板,其中該些圖案化導電線圈層之材質係為銅、銅合金、鎳或銀。
  7. 如請求項1所述整合有磁性元件結構之封裝載板,更 包含:複數剛性支撐層,係內埋於該核心層並且比鄰於該些圖案化導電線圈層。
  8. 如請求項7所述整合有磁性元件結構之封裝載板,其中各剛性支撐層具有呈塊狀、呈條狀或呈鰭片狀或其組合之複數支撐件。
  9. 如請求項7所述整合有磁性元件結構之封裝載板,其中各剛性支撐層之材質係為銅、不鏽鋼、陶瓷、塑鋼、鐵、鎳、鈷、鋅或含有其中之二或含其中之二以上之合金,或合金中摻有錳、鉬、硼、銅或釩。
  10. 如請求項1或7所述整合有磁性元件結構之封裝載板,更包含:一第一線路增層結構,設置於該核心層之該第一表面上,並具有複數第一絕緣層及複數第一導電線路層,其中該些第一導電線路層係為堆疊設置,而該些第一絕緣層係包覆該些第一導電線路層;以及一第二線路增層結構,設置於該核心層之該第二表面上,並具有複數第二絕緣層及複數第二導電線路層,其中該些第二導電線路層係為堆疊設置,而該些第二絕緣層係包覆該些第二導電線路層。
  11. 如請求項10所述整合有磁性元件結構之封裝載板,其中於該第一線路增層結構及/或該第二線路增層結構更內埋另一磁性元件結構。
  12. 一種整合有磁性元件結構之封裝載板之製造方法,包含:於一絕緣層之一上表面分別電鍍形成一圖案化導磁金屬層及一圖案化導電線圈層,其中該圖案化導電線圈層係比鄰設於該圖案化導磁金屬層;形成另一絕緣層以包覆該圖案化導磁金屬層以及該圖案化導電線圈層,並重複執行上述步驟,其中,該些絕緣層係構成一核心 層,該些圖案化導磁金屬層與該些圖案化導電線圈層係構成一磁性元件結構;於該核心層形成複數導電連接元件,以導通該核心層之一第一表面與一第二表面;以及分別於該核心層之該第一表面及該第二表面各形成一圖案化導電線路層,以電性連接該導電連接元件。
  13. 如請求項12所述整合有磁性元件結構之封裝載板之製造方法,更包含:於該核心層之該第一表面上形成一第一線路增層結構;以及於該核心層之該第二表面上形成一第二線路增層結構。
  14. 如請求項13所述整合有磁性元件結構之封裝載板之製造方法,其中該第一線路增層結構及該第二線路增層結構之形成係採用半加成法。
  15. 如請求項12所述整合有磁性元件結構之封裝載板之製造方法,其中形成該導電連接元件之步驟,包含:於該核心層形成一電鍍通孔;以及於該電鍍通孔中充填一塞孔樹脂。
  16. 如請求項12所述整合有磁性元件結構之封裝載板之製造方法,其中形成該導電連接元件之步驟,包含:於該核心層形成一通孔;以及於該通孔中電鍍形成一導電柱。
  17. 如請求項12所述整合有磁性元件結構之封裝載板之製造方法,更包含於該絕緣層之該上表面電鍍形成一剛性支撐層。
  18. 如請求項17所述整合有磁性元件結構之封裝載板之製造方法,其中該剛性支撐層係與該圖案化導磁金屬層同時或分次製成。
TW111149707A 2022-12-23 2022-12-23 整合有磁性元件結構之封裝載板及其製造方法 TWI829484B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111149707A TWI829484B (zh) 2022-12-23 2022-12-23 整合有磁性元件結構之封裝載板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111149707A TWI829484B (zh) 2022-12-23 2022-12-23 整合有磁性元件結構之封裝載板及其製造方法

Publications (1)

Publication Number Publication Date
TWI829484B true TWI829484B (zh) 2024-01-11

Family

ID=90459005

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111149707A TWI829484B (zh) 2022-12-23 2022-12-23 整合有磁性元件結構之封裝載板及其製造方法

Country Status (1)

Country Link
TW (1) TWI829484B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201316385A (zh) * 2011-09-07 2013-04-16 Qualcomm Mems Technologies Inc 高區域堆疊層金屬結構及其相關方法
TW201737452A (zh) * 2015-09-11 2017-10-16 聯發科技股份有限公司 系統級封裝及用於製造系統級封裝的方法
CN107342266A (zh) * 2016-04-28 2017-11-10 新科实业有限公司 电子部件模块及其制造方法
US20180269708A1 (en) * 2017-03-14 2018-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN110875283A (zh) * 2018-08-29 2020-03-10 恩智浦美国有限公司 内部屏蔽微电子封装件和其制造方法
US20200328022A1 (en) * 2005-06-30 2020-10-15 L. Pierre de Rochemont Modulated inductance module
TW202125839A (zh) * 2019-12-27 2021-07-01 台灣積體電路製造股份有限公司 具有積體化電感器的半導體封裝元件及其製造方法
US20210313269A1 (en) * 2019-03-28 2021-10-07 Advanced Micro Devices, Inc. Integrated circuit package with integrated voltage regulator
TW202232710A (zh) * 2021-02-05 2022-08-16 恆勁科技股份有限公司 電感結構及其製法與電子封裝件及其製法暨封裝載板之製法
US20220285295A1 (en) * 2020-11-13 2022-09-08 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including a dual-layer inductor structure and methods of forming the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200328022A1 (en) * 2005-06-30 2020-10-15 L. Pierre de Rochemont Modulated inductance module
TW201316385A (zh) * 2011-09-07 2013-04-16 Qualcomm Mems Technologies Inc 高區域堆疊層金屬結構及其相關方法
TW201737452A (zh) * 2015-09-11 2017-10-16 聯發科技股份有限公司 系統級封裝及用於製造系統級封裝的方法
CN107342266A (zh) * 2016-04-28 2017-11-10 新科实业有限公司 电子部件模块及其制造方法
US20180269708A1 (en) * 2017-03-14 2018-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN110875283A (zh) * 2018-08-29 2020-03-10 恩智浦美国有限公司 内部屏蔽微电子封装件和其制造方法
US20210313269A1 (en) * 2019-03-28 2021-10-07 Advanced Micro Devices, Inc. Integrated circuit package with integrated voltage regulator
TW202125839A (zh) * 2019-12-27 2021-07-01 台灣積體電路製造股份有限公司 具有積體化電感器的半導體封裝元件及其製造方法
US20220285295A1 (en) * 2020-11-13 2022-09-08 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including a dual-layer inductor structure and methods of forming the same
TW202232710A (zh) * 2021-02-05 2022-08-16 恆勁科技股份有限公司 電感結構及其製法與電子封裝件及其製法暨封裝載板之製法

Similar Documents

Publication Publication Date Title
US9922938B2 (en) Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
CN108417340B (zh) 多层种子图案电感器、其制造方法和具有其的板
JP6207107B2 (ja) コイル電子部品及びその製造方法
US9153547B2 (en) Integrated inductor structure and method of fabrication
US6967138B2 (en) Process for manufacturing a substrate with embedded capacitor
US7880296B2 (en) Chip carrier structure having semiconductor chip embedded therein and metal layer formed thereon
US20050048759A1 (en) Method for fabricating thermally enhanced semiconductor device
KR101963287B1 (ko) 코일 부품 및 그의 제조방법
WO2002047162A2 (en) Microelectronic package having an integrated heat sink and build-up layers
US20080185704A1 (en) Carrier plate structure havign a chip embedded therein and the manufacturing method of the same
CN101295683A (zh) 改善散热与接地屏蔽功能的半导体装置封装结构及其方法
TW201027697A (en) Mount board and semiconductor module
JPH07221260A (ja) 集積回路装置とその製造方法
TWI829484B (zh) 整合有磁性元件結構之封裝載板及其製造方法
US20070186413A1 (en) Circuit board structure and method for fabricating the same
US20240215174A1 (en) Package carrier board integrated with magnetic element structure and manufacturing method thereof
US20220254869A1 (en) Inductor structure and fabrication method thereof, electronic package and fabrication method thereof, and method for fabricating packaging carrier
US11282800B2 (en) Substrate integrated inductors using high throughput additive deposition of hybrid magnetic materials
TWI747453B (zh) 線圈裝置
JP2023528811A (ja) パッケージ基板
CN118248681A (zh) 整合有磁性元件结构的封装载板及其制造方法
KR101115461B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
US11640934B2 (en) Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
CN113395829A (zh) 基板结构和包括基板结构的电子装置
KR101823297B1 (ko) 코일 전자 부품 및 그 제조방법