KR100274360B1 - 돌기전극을가진프린트배선기판과그제조방법 - Google Patents

돌기전극을가진프린트배선기판과그제조방법 Download PDF

Info

Publication number
KR100274360B1
KR100274360B1 KR1019980025568A KR19980025568A KR100274360B1 KR 100274360 B1 KR100274360 B1 KR 100274360B1 KR 1019980025568 A KR1019980025568 A KR 1019980025568A KR 19980025568 A KR19980025568 A KR 19980025568A KR 100274360 B1 KR100274360 B1 KR 100274360B1
Authority
KR
South Korea
Prior art keywords
prepreg
wiring board
printed wiring
via hole
substrate
Prior art date
Application number
KR1019980025568A
Other languages
English (en)
Other versions
KR19990007481A (ko
Inventor
요시후미 나카무라
미네히로 이다가키
히로아키 다케자와
요시히로 베스쇼
쓰카사 시라이시
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR19990007481A publication Critical patent/KR19990007481A/ko
Application granted granted Critical
Publication of KR100274360B1 publication Critical patent/KR100274360B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

프린트 배선기판, 특히 다층 프린트 배선기판에 있어서 비아 홀 도체(via hole conductor)와 일체로 된 돌기전극이 그 접착력과 강도가 크고 제조방법을 간소화 할수 있는 특징을 가진 프린트 배선기판을 제공한다.
본 발명은 절연성 수지의 비아 홀속에 매몰된 도전성 페이스트로 된 비아 홀 도체 위에 경화한 도전성 페이스트로 된 돌기전극을 일체로 형성하여 프린트 기판을 구성한다. 프린트 기판의 제조방법으로서는 이형성 필름을 표면에 첩착(貼着)한 프리프렉(prepreg)에 비아 홀을 관통하여 형성하고, 이 비아 홀에 도전성 페이스트를 충전한 다음, 프리프렉을 가열 압축하여 프리프렉과 도전성 페이스트를 경화시킨후 필름을 박리함으로써 필름두께에 대응하는 높이를 가진 돌기전극이 비아 홀 도체와 일체화하여 형성된다.
0

Description

돌기전극을 가진 프린트 배선기판과 그 제조방법
본 발명은 반도체 장치(semiconductor device) 또는 기타의 전자부품을 탑재하기 위한 돌기전극을 가진 프린트 배선기판과 그 이 프린트 배선기판의 제조방법에 관한 것이다.
프린트 배선기판은 반도체 장치와 여기에 탑재된 기타의 전자부품들을 전기적으로 접속하기 위한 실장용(實裝用)의 전극을 표면에 가지고 있으며, 이들 프린트 배선기판을 다층화하여 다층구조의 내부 절연층 사이에 표면전극과 접속하는 전도체, 즉 인터커넥터를 배치하여 기판상의 전자부품의 고밀도화를 도모되고 있다.
최근, 전자 기기의 소형화 및 고속 동작등을 위하여 도 11에 나온 바와 같이 반도체의 패키지는 패키지의 뒤쪽에 그리드(grid)상으로 접속전극을 구성한, 소위 보올 그리드 어레이(ball grid array : BGA)로 불리우는 리이드를 가지지 아니한 패키지를 사용하고자 하는 경향이 현저하다. 이와 같은 패키지에서는 쿼드플랫 패키지(quadflat package : QFP)와는 달리 바깥쪽으로 연장되는 접속용 그리드가 없으므로 소형 실장화와 고속동작이 가능해진다.
예컨대 도 10은 반도체 칩(9)을 캐리어 기판(103)에 탑재(mount)해서 된 랜드 그리드 어레이(land grid array)형 패키지(101)를 나타낸다(문헌: J. Nikkei Electronics, August 2(1993) p.104∼118 참조). 상기한 BGA의 실장(packaging)을 위해서는 도 11에 나온 바와 같이 이 패키지(101)의 각 단자 전극(102)의 배열(array)의 패키지(103)에 땜납으로 된 보올(solder ball)(111)을 부착하고, 이 땜납 보올(solder ball)(111)을 통하여 단자전극(102)의 배열과 동일한 배열을 가진 전극을 구비한 프린트 배선기판(도시되지 않았음)에 상기한 패키지를 탑재하여 실장(package)[반도체 패키지를 프린트 배선판에 탑재(mount)하여 전기적으로 접속하는 것]한다. 이 패키지에 있어서 땜납 보올(111)의 지름을 크게 함으로써 패키지(103)의 프린트 배선기판에 대한 탑재 높이를 높게 할 수 있으므로, 주위온도의 변화에 의한 패키지(101)와 프린트 배선기판과의 열팽창에 기인한 미스매치(mismatching : 어긋남)에 또는 변위에 의해 생기는 전단응력을 완화하고 있다.
반도체 소자나 전자부품의 패키지에서는 아니지만, 프린트 기판이나 패키지 부품에 상기 땜납 보올 등의 범프(bump)를 가진 돌기전극을 형성할 수도 있다. 대량 생산성과 코스트면에서는 프린트 배선기판쪽에 형성하는 편이 유리하다.
상기 실장용의 전극을 기판표면으로부터 돌출시키는 구조를 가진 세라믹 기판이 알려져 있다. 일본 특허 공개 JP-A 8-88470에는 도체 패턴과 관통공이 형성된 2개 이상의 절연성 세라믹의 그린 시이트(green sheet)가 적층되고, 적층체의 표면에는 집적회로의 저면에 형성된 단자전극에 대응한 관통공이 형성되며, 도전 접속재료가 충전(充塡)된 저온에서의 열소실성의 시이트를 적층압착한 다음, 소성하여 시이트를 소실시킴으로써 기판표면에 전극을 돌출시켜 형성하는 것이 개시(開示)되어 있다. 일본 특허 공개 JP-A 7-202422는 비아 홀(via hole)에 도전 페이스를 충전한 세라믹 그린 시이트 적층체의 적어도 한쪽면에 복수의 관동공을 가진 고융점의 돌기전극 형성층을 만들어 도전성 페이스트를 충전하고, 적층체를 저온에서 그린 시이트를 소성하여 소결한 후, 돌기전극 형성층을 박리하여 돌기전극을 노출시키는 방법이 개시되어 있다. 돌기전극 형성층에는 세라믹 그린 시이트의 소성온도에서는 소결하지 않는, 예컨대 알루미나 분말을 사용함으로써 소성후의 박리를 용이하게 한다. 그리고 돌기전극은 비아 홀의 도체와는 다른 금속으로 구성되는데, 예컨대 Ag을 사용하는 것이 바람직하다.
이와 같은 돌기전극을 가진 세라믹 기판에 전자부품 등을 실장함에 있어서 전자부품의 다수의 전극과 상기 기판위에서 이들에 대응하여 접착된 같은 수의 돌기 전극과의 부정합(不整合)이 생기면 돌기전극은 변형응력에 의해 접합불량이나 균열을 일으키는 문제가 있다.
그리고 합성수지 기판에 대해서는 도 12는 프린트 배선기판위에 형성한 종래예의 돌기전극(121)을 나타내고 있는데, 먼저 유리섬유 강화 에폭시 수지 기판 (3), 드루 홀(through-hole)의 도금에 의한 층간 접속용 비아 홀(interlayer via hole) 도체(2), 배선 패턴 전극(4) 등을 사용하여 프린트 배선기판을 형성하고, 그 후, 마스크를 사용하는 도금법, 또는 스크린 인쇄법으로 Au, Ag, Cu 등의 금속이나 땜납합금으로 된 높이 수 10㎛의 접속용의 돌기전극(121)을 기판의 전극부에 형성하고 있다.
돌기전극을 가진 프린트 배선기판은 반도체 소자나 기타 전자부품을 실장하여 멀티칩 모듈(multichip module, MCM)을 구성하고, 또는 베어 칩(bare chip)을 실장하기 위한 마더 보오드(motherboard)로서도 이용할 수 있다.
실장용의 돌기전극의 경우는 아니지만 도전성 페이스트가 표면에 돌출해 있는 다수의 수지 프리프렉(prepreg)을 사용하여 적층함으로써 다층의 수지기판을 형성하는 기술이 일본 특허공개 JP-A 7-147464에 개시되어 있는데, 즉 이 기술에서는 층간용(層間用)의 수지 프리프렉의 양면에 박리수지 시이트를 부착하고 관통공을 형성하여 도전성 페이스트를 관통공에 충전하고, 미경화의 상태에서 그대로 박리 시이트를 박리하여 양면에 충전 페이스트를 돌출시킨 프리프렉을 형성하고, 이 소요의 수의 프리프렉과 패턴화한 구리 박(箔)과 교대로 중적(重積)하여 양면을 가열압축함으로써 프리프렉을 경화시켜 기판의 각 층의 도체 끼리의 접속을 확실하게 하는 것이다.
그러나 종래는 이러한 실장용으로 돌기전극을 가진 랜드 그리드 어레이형의 합성수지의 프린트 배선기판에 있어서는 프린트 기판의 경화후에 배선 패턴이 형성된 금속박으로 형성한 대응한 전극위에 스크린 인쇄법이나 도금법으로 실장용 돌기전극을 형성하고 있었다. 이 경우에 있어서, 돌기전극과 프린트 배선기판상의 전극과의 사이의 접착강도는 재료가 다르거나 상이한 개개의 형성공정으로 인해 저하하는 문제점이 있었다. 그리고 비아 홀을 가진 프린트 배선기판 등에서는 비아 홀을 도전성 수지 페이스트로써 충전하여 그 위에 돌기전극을 형성할 필요가 있으므로 공정수가 증가한다는 문제가 있었다.
본 발명의 과제는 프린트 배선기판내에 형성된 비아 홀에 대한 접착강도가 커서 각 돌기에 작용하는 외부응력에 대하여 가요(可撓)·저항성이 큰 실장용의 돌기전극을 가진 프린트 배선 수지 기판을 제공하고자 하는 것이다.
본 발명은 더욱이 이러한 돌기전극을 간편하게 형성하는 배선기판의 제조방법을 제공하고자 하는 것이다.
도 1a는 본 발명의 기판의 한쪽면 또는 양면에 돌기전극을 가진 프린트 배선기판의 단면도.
도 1b는 기판의 양면에 돌기전극을 가진 프린트 배선기판의 단면도.
도 2는 본 발명의 2단 돌기전극을 가진 프린트 배선기판의 단면도.
도 3은 본 발명의 실시예에 의한 돌기전극을 가진 프린트 배선기판을 형성하기 위한 제조공정을 나타내는 단면도.
도 4는 본 발명의 실시예 1에 의한 기판의 양면에 돌기전극을 가진 프린트 배선기판을 형성하기 위한 제조공정을 나타내는 단면도.
도 5는 본 발명의 다른 실시예에 의한 돌기전극을 가진 다층 프린트 배선기판의 제조공정을 나타내는 단면도.
도 6은 본 발명의 다른 실시예에 의한 돌기전극을 가진 프린트 배선기판의 제조공정을 나타내는 단면도.
도 7은 본 발명의 또 다른 실시예에 의한 기판의 양면에 돌기전극을 가진 프린트 배선기판을 형성하기 위한 제조공정을 나타내는 단면도.
도 8은 본 발명의 다른 실시예에 의한 돌기전극을 가진 다층 프린트 배선기판의 제조공정을 나타내는 단면도.
도 9는 본 발명의 돌기전극을 가진 프린트 배선기판의 응용예를 나타내는 반도체 패키지의 단면도.
도 10은 종래의 랜드 그리드 어레이형 패키지의 단면도.
도 11은 종래의 땜납 보올을 사용한 보올 그리드 어레이의 단면도.
도 12는 종래의 도금법에 의하여 돌기전극을 형성한 랜드 그리드 어레이 타입의 반도체 패키지의 단면도.
따라서 상기한 과제를 해결하기 위하여 본 발명의 프린트 배선기판은 절연성 수지기판에 형성외는 비아 홀 도체에 도전성 페이스트를 충전하여 표면으로부터 돌출한 도전성 페이스트로 된 돌기전극을 상기 비아 홀과 일체로 접속하여 형성한 것이다. 즉, 본 발명은 절연성 수지기판에 도전성 페이스트로 된 비아 홀 도체가 배설된 프린트 배선기판에 관한 것으로서, 이 프린트 배선기판의 특징은 도전성 페이스트를 경화시켜 형성된 돌기전극을 상기한 비아 홀 도체에 일체로 접속 고정되어 기판표면위에 돌출하여 된 것이다.
더욱이 본 발명은 상기 돌기전극이 비아 홀 도체에 일체로 접속고정되어 기판의 표면 및 뒤면으로부터 돌출하여 된 프린트 배선기판을 포함한다.
본 발명에서는 돌기전극과 프린트 배선기판 위의 비아 홀 도체는 동일한 조성의 재료로 된 도전 페이스트에 의해 일체로 형성되기 때문에 이들 사이의 접착강도를 크게 할 수 있고 돌기전극 사이의 강도의 불균일성을 적게할 수 있다.
본 발명은 비아 홀 도체와 동일한 도전 페이스트의 사용에 의해 비아 홀 도체와 돌기전극을 동시에 형성하는 것이 가능해지므로 공정의 간소화와 생산 코스트의 절감에 유효하다.
특히 절연성 수지기판에 다공성 기판을 사용함으로써 프리프레그의 가열가압 공정에서 용이하게 비아 홀에 충전한 도전성 페이스트를 기판표면으로부터 돌출시켜 동시에 돌기전극을 형성할 수 있는 잇점이 있다.
본 발명의 다른 특징에 의하면 본 발명의 프린트 배선기판의 제조방법은 이형성(離型性)을 가진 필름을 구비한 프리프렉에 형성한 비아 홀에 도전성 페이스트를 충전하고, 이 프리프렉을 가열 가압하여 경화함으로써 기판을 만든후에 기판으로부터 이형성 필름을 박리하여 돌기를 노출시키는 것인데, 이 방법에 의하여 프린트 기판의 작제시에 높이가 이형성 필름의 두께 상당하는 경화한 도전성 페이스트로 된 돌기전극을 형성할 수가 있다.
돌기전극은 가열가압 공정에서는 돌기 정형용(整形用)의 凹부를 가진 금형을 사용하여 그 사이에 기판을 삽입하여 가압함으로써 비아 홀에 대응하는 위치에 형성할 수 있는데, 이들 금형을 사용함으로써 돌기전극의 형상을 소망의 정밀한 형상으로 마무리 정형 작업을 할 수 있다. 이하, 본 발명에 대해 상세히 설명한다.
본 발명의 프린트 배선기판은 절연성 기판과 배선 전극층 및 비아 홀 도체로 된 단층 또는 다층의 배선기판을 대상으로 하여 절연성 기판의 비아 홀에 충전되어 경화한 도전성 페이스트 위에 도전성 페이스트가 경화해서 된 돌기전극을 절연성 기판의 표면에 돌출하도록 형성한 것이다.
도 1A와 도 1B는 복수의 절연성 기판(3)과 층간의 배선 전극층(4)을 중적(重積)하여 된 다층기판을 나타내는데, 절연성 기판(3)의 양면에 형성된 배선 전극층(4)의 사이에 비아 홀 도체(2)를 접속하고, 최외층의 절연성 기판의 비아 홀 도체(2)의 상부에는 돌기전극(1)이 다층기판(31)의 외면으로부터 바깥쪽으로 돌출하여 형성되어 있다.
본 발명에 있어서 절연성 기판(3)의 재질로서는 열경화성의 합성수지가 사용되며, 절연성, 기계적 강도, 내열성, 내흡습성 등을 고려하여 재질이 선택된다. 에폭시 수지를 바람직하게 사용할 수 있고, 특히 바람직하게는 유리섬유, 폴리이미드 섬유, 아라미드 섬유 등의 부직포 또는 직포를 심재(芯材)로 하여 이들 수지를 강화해도 좋다.
절연성 기판은 통상은 이들 섬유의 직포 또는 부직포에 상기한 열경화성 수지가 함침된 시이트, 즉, 프리프렉으로 성형한 후에 가열가압하여 수지를 판상으로 성형하고 경화함으로써 절연성기판을 제조한다.
비아 홀 도체는 이 프리프렉에 배선을 위한 소요위치에 미리 비아 홀로서 관통공을 뚫고, 비아 홀에 도전성 페이스트를 충전한 후에 수지기판의 성형을 위한 가열가압 공정에서 프리프렉의 가열에 의한 성형경화과 동시에 비아 홀내에서 도전성 페이스트를 경화시켜 도체로 한 것이다.
돌기전극은 기판표면의 비아 홀 도체에 일체로 접속되며 위쪽으로 돌출하도록 도전 페이스트로 형성된다. 돌기전극용으로 사용되는 도전 페이스트는 비아 홀 도체의 성형과정의 가열시에 동시에 경화하는 도체이면 좋은데, 바람직하게는 비아 홀 도체용 도전 페이스트와 동일 조성으로서 비아 홀 도체 형성의 경우와 동일한 공정에서 기판중에 매몰된 비아 홀 도체와 일체적으로 형성된다. 이렇게 함으로써 비아 홀과 일체로 된 돌출전극은 외부응력에 대해 강한 구조를 가지게 된다.
본 발명에 사용되는 도전성 페이스트는 도전성 입자와 열경화성 수지액과 용매를 사용하여 페이스트상으로 조제한 것이며, 열경화성 수지로서는 상기한 프리프렉의 가열가압 과정에서 동시에 경화할 수 있는 수지 중에서 선택되는데, 에폭시 수지, 열 경화성 폴리부타디엔 수지, 페놀 수지 및 폴리이미드 수지가 바람직하게 사용된다.
그리고 도전성 입자로서는 화학적으로 안정하고 고유 저항이 적으며 상호의 접촉저항이 낮은 금속재료의 분말을 사용할 수 있다. 예컨대 Ag, Au, Cu, Pd, Sn, Pb, Ni, 또는 이들의 합금으로 된 분말을 바람직하게 사용할 수 있다.
절연성 수지기판을 다공질 기재로 만들 수도 있으며, 이러한 다공질 기재를 사용함으로써 가열가압 공정에서 기재가 압축되기 때문에 도전 페이스트도 압축되어 도전성 입자의 밀도가 커지게 되어 입자 사이의 접촉저항이 감소되므로 범프 저항을 적게할 수 있다. 바람직한 다공질 기재로서는 상기한 절연성 기판의 구성수지 중에서 특히 아라미드 섬유강화 에폭시 수지, 방향족 폴리이미드 섬유강화 열경화성 수지(특히, 에폭시 수지), 또는 유리섬유 강화 에폭시 수지 등의 섬유와 수지의 조합에 의한 다공성 수지를 사용할 수 있다.
이러한 각 돌기전극은 반도체 소자 또는 전자제품의 전극위치에 상응한 표면위치에 형성되며 반도체 소자 또는 전자부품의 실장(實裝)시에 전극 사이를 접속하는데 사용된다. 돌기전극을 마더 보오드에 접속할 경우, 접속해야 할 마더 보오드의 각 전극위치에 일치한 위치에 형성된다.
본 발명의 프린트 배선기판의 제조방법은 상기한 프리프렉의 한쪽면 또는 양면에 이형성을 가진 필름을 접합시키고, 이 프리프렉에 앞뒤를 관통하는 비아 홀을 뚫어 비아 홀에 도전성 페이스트를 이형성 필름과 동일한 레벨이 되도록 균일히 충전한 다음, 가열가압하여 프리프렉과 도전성 페이스트를 경화 시킨후에 이형성 필름을 박리하는 것이다.
도전성 페이스트 경화체가 비아 홀 도체로 되지만, 필름을 박리하면 필름 두께에 상당하는 높이의 도전성 페이스트의 경화체가 기판으로부터 돌출하므로 돌출한 도전성 페이스트 경화체를 돌기전극으로 이용하는 것이다. 이와 같이 하여 형성된 돌기전극은 비아 홀 도체와 일체로 형성된다.
본 발명에 있어서는 상기 이형성 필름은 가열가압 공정에서 연화하지 않는 재질이 이용된다. 따라서 이형성 필름으로서는 융점 200℃ 이상의 것이 이용되지만, 상기한 프리프렉에 사용된 에폭시 수지에 대하여 폴리이미드 수지, 폴리에테르술폰(polyethersulfone) 수지의 필름이 좋다. 그리고, 필름은 그 두께를 형성하고자 하는 돌기전극의 소요의 높이에 맞춘 것이 이용된다. 필름 두께는 30∼300㎛가 선택되고, 이렇게 함으로써 높이 30∼300㎛의 돌기전극이 형성된다. 필름두께가 30㎛ 이하이면 비효율적인 돌기전극으로 될 뿐이므로 바람직하게는 필름 두께는 30∼100㎛가 선택된다.
본 발명은 표면쪽에 돌기전극을 가지며 이면쪽에 배선 전극으로서 금속박을 부착한 프린트 배선기판의 제조방법에 관한 것이기도 하다. 이러한 배선기판의 제조방법은 이형성 필름을 양면에 가진 프리프렉에 비아 홀을 형성하는 공정과, 상기한 비아 홀에 도전성 페이스트를 충전하는 공정 및 상기 충전한 프리프렉의 한쪽면의 이형성 필름을 박리하여 그 박리면에 금속박을 부착하는 공정을 포함한 것이고, 그 후, 프리프렉을 가열가압하는 공정과 그 후에 이형성 필름을 박리하는 공정에 의해 돌기전극을 가진 프린트 배선기판이 얻어진다. 금속박은 소망의 배선 패턴이 형성되어 배선전극으로 된다.
본 발명의 제조방법에 의해 다층 프린트 배선기판을 형성하자면 다음과 같이 한다. 먼저, 한쪽면에 이형성 필름을 가지며 프리프렉의 비아 홀에 도전성 페이스트를 충전한 제1의 프리프렉을 준비한 다음, 양면에 금속박을 부착시킨 제2의 경화한 배선기판을 준비한다. 이어서 제2의 배선기판의 위에 제1의 프리프렉의 노출면이 접촉하도록 적층하는 공정과, 외면으로부터 프레스 등에 의해 가열가압하여 프리프렉 및 도전성 페이스트를 경화하여 접합하여 프리프렉을 접합하는 공정과, 그 후에 이형성 필름을 박리하는 공정을 거쳐 돌기전극을 가진 다층 프린트 배선기판이 얻어진다.
본 발명의 제조방법의 가열가압 공정에 있어서 도전성 페이스트의 비아 홀에 대응하는 위치에 돌기 정형용의 凹부를 형성한 평판상 금형 사이에 돌기 페이스트 미경화물을 가진 프리프렉을 삽입하여 가열가압하는 방법도 채용할 수 있다.
이 방법은 이형성 필름을 프리프렉의 한쪽면 혹은 양면에 가진 프리프렉에 비아 홀을 형성하는 공정과, 상기한 비아 홀에 도전성 페이스트를 충전하는 공정과, 그 후에 상기 프리프렉으로부터 상기 이형성 필름을 박리하는 공정과, 상기 이형성 필름을 박리한 후의 프리프렉의 한쪽면에 금속박을 붙이는 공정과, 상기 도전성 페이스트 충전후의 비아 홀에 대응한 위치에 돌기 정형용 凹부를 가진 금형사이에 기판을 넣어 가열가압하는 공정을 거쳐 돌기전극을 가진 프린트 배선기판을 제조하는 방법이다.
즉, 이 제조방법은 프리프렉의 비아 홀에 도전성 페이스트를 충전하는 공정과, 그 후에 상기 프리프렉으로부터 상기 이형성 필름을 박리하는 공정과, 상기 도전성 페이스트 충전후의 비아 홀에 대응하는 위치에 凹부를 형성한 금형사이에 프리프렉을 삽입하고 가열가압하는 공정을 포함한다.
이 방법은 금형에 돌기전극의 위치에 맞추어 凹부를 형성하고 있기 때문에 금형을 가압한 후에 凹부 형상에 대응하여 원추형, 2단 돌기형 등, 기타 소망의 형상의 돌기전극을 프린트 배선기판위에 형성할 수 있다. 일예로서 도 2에 2단 돌기형상의 돌기전극(1)을 가진 다층 프린트 기판(31)을 나타낸다. 2단 돌기(15)를 가진 돌기전극으로 함으로써 땜납 혹은 접속용 도전 페이스트등의 접속 매체로써 반도체 소자의 전극 또는 전자부품의 전극을 배선기판에 전기적으로 접속할 때에 접속매체의 저장을 할 수 있으므로 접속매체의 양의 불균형에 의해 일어나는 인접한 돌기전극 사이의 단락을 방지할 수 있다.
이와 같이 금형에 凹부를 형성하고, 금형에 의해 돌기전극의 형상을 정형하는 방법은 상기한 바와 같이 돌기전극을 프린트 배선기판의 한쪽면에 형성할 경우에도, 양면에 형성할 경우에도 적용할 수 있다.
그리고 금형에 의해 돌기전극의 형상을 정형하는 방법은 위에 나온 바와 같이 제1의 프리프렉과 경화한 제2의 배선기판을 접합하여 다층 프린트 배선기판을 형성할 경우에도 제1의 프리프렉에 대해 적용할 수 있다. 즉, 제2의 배선기판의 위에 제1의 프리프렉의 노출면이 접촉하도록 적층하는 공정의 후에 제1의 프리프렉의 이형 필름쪽에 도전성 페이스트의 비아 홀에 대응하는 위치에 돌기 정형용의 凹부를 형성한 금형 사이에 넣어 가열가압하여 프리프렉 및 도전성 페이스트를 경화하는 공정과, 그 후에 이형성 필름을 박리하는 공정으로부터 정형된 돌기전극을 가진 프린트 배선기판을 형성하는 것이다. 더욱이 금형 사이에서 프리프렉을 가압하기 전에 제1의 프리프렉에 부착된 이형 필름을 먼저 박리하여 도전성 페이스트의 돌기부를 노출시키고, 돌기부에 합치하는 해당 凹부를 형성한 금형 사이에 적층된 프리프렉을 넣어 가압가열하여 경화시킴으로써 제1의 프리프렉 경화체 위에 돌기전극을 형성하는 공정도 채용할 수 있다.
도 1A와 같이 돌기전극(1)이 한쪽면에 형성된 다층 배선기판(31)은 특히 MCM기판이나 베어 칩(bare chip) 실장용 기판으로서 이용할 수 있고, 도 1B와 같이 돌기전극(1)이 양면에 형성된 다층 배선기판(31)은 특히 CSP(칩 사이지 패키지)의 캐리어 기판으로서 이용할 수 있다.
도 1A에 있어서 각 돌기전극(1)은 실장하고자 하는 반도체 소자 또는 전자부품의 전극위치와 대응하는 기판(3)위의 위치에 형성되기 때문에 상기 반도체 소자 또는 전자부품을 플립 칩 실장(flip-chip packaging)할 수 있고, 또한 각 돌기전극을 실장하고자 하는 마더 보오드의 전극위치에 대응한 위치에 형성함으로써 다층 배선기판을 마더 보오드에 실장할 수가 있다. 도 1B에 있어서 표면쪽의 각 돌기전극(1)은 실장하고자 하는 반도체 소자 또는 전자부품 전극위치에 대응하는 위치에 형성되며, 뒷면쪽의 각 돌기전극은 마더 보오드의 전극위치에 대응하는 위치에 형성됨으로써 CSP캐리어 기판을 구성할 수가 있고 도 9와 같은 CSP를 제조할 수 있다.
(실시예1)
본 발명에 의한 돌기전극을 가진 프린트 배선기판의 제조방법을 도 3을 참조하면서 설명한다. 도 3은 본 발명의 프린트 배선기판의 제조방법을 단면도로서 플로우 차아트로서 설명한 도면이다.
먼저, 경화전의 프리프렉(30)으로서 아라미드 섬유강화 에폭시 수지 시이트 (일본국의 帝人주식회사제, 품명 「TA-01」)의 한쪽면에 박리 시이트(5)로서 이형처리를 한 폴리이미드 수지 필름(일본국의 日立化成사제, 두께 0.1mm)을 열(熱)로울러로써 서로 접착시켰다[도 3(a, b)]. 그 후, 엑시머 레이저로써 임의의 위치에 비아 홀(20)(직경 0.2mmΦ)을 천공하였다[도 3(c)]. 이어서 Ag를 도전 필러로 하고 바인더로서 에폭시 수지를 함유한 도전성 페이스트(21)를 스크린 인쇄법으로 이용하여 비아 홀에 충전하였다[도 3(d)]. 이 때, 프리프렉의 뒷면으로부터 흡인하면서 하였다.
이어서 금속박(40)으로서 Cu박(두께 0.035mm)을 상기 프리프렉(30)의 이형성 필름이 첩합되지 아니한 면에 열 로울러로 첩합시켰다[도 3(e)]. 그 후, 이형성 필름(5)과 Cu박(4)을 첩합시킨 프리프렉의 양면을 스테일레스강제의 한 쌍의 평판상 금형(6, 6) 사이에 넣고 열 프레스기로 프레스 온도 170℃, 압력 60∼100kg/cm2에서 1시간 가압하여 프리프렉(30)과 박리 시이트(5)를 열압착하였다[도 3(f)].
상기의 가열가압에 의해 프리프렉(30)은 10% 압축되어 기판(3)으로 된다. 이 압축율은 10%가 바람직하지만, 5%∼40%의 범위의 압축율이어도 좋다. 폴리이미드 수지의 연화점은 프레스 온도보다 높기때문에 이 공정에서 폴리이미드 수지로 된 이형성 필름은 연화하지 않았다.
그 후, 금형(6, 6)으로부터 기판(3)을 떼어내고 상기 이형성 필름(5)을 박리하였다[도 3(g)]. 필요한 경우에는 나중에 Cu박에 배선 패턴을 형성하였다. 이상의 방법으로 경화한 도전성 페이스트로 된 비아 홀 도체(2)와 일체로 된 구성으로 높이가 이형성 필름(5)의 두께에 상당하는 돌기전극(1)을 가진 프린트 배선기판(37)을 얻었다.
도 4는 본 발명의 방법에 의해 양면에 돌기전극(1)을 가진 프린트 배선기판 (3)의 제조공정을 나타내는데, 이 제조방법은 도 3에 나온 제조방법에 비하여 양면에 이형성 필름(5, 5)을 첩합시키는 점이 다를 뿐이다[도 4(b)].
열 프레스 공정[도 4(e)]의 후에 양면의 이형성 필름(5, 5)을 박리함으로써 기판(3)의 양면에 경화한 도전성 페이스트로 된 비아 홀 도체(2)와 일체로 구성된 높이가 이형성 필름의 두께에 상당하는 돌기전극(1, 1)을 가진 프린트 배선기판(33)을 제조하였다[도 4(f)].
(실시예2)
도 5는 본 발명의 다층 프린트 배선기판의 제조공정을 단면도로 나타낸 것이다. 경화전의 프리프렉(30)으로서 아라미드 섬유 강화 에폭시 수지 시이트[일본국의 帝人주식회사제, 품명「TA-01」)의 한쪽면에 이형처리를 한 이형성 필름(5)으로서의 폴리이미드 수지 필름(일본국의 日立化成제, 두께 0.1mm)을 열 로울러로서 첩합하였다[도 5(a, b)]. 그 후, 탄산 가스 레이저로 임의의 위치에 비아 홀(20)(직경 0.2mm)을 천공하였다[도 5(c)]. 이어서 Ni를 도전 필러로 하고 바인더로서 에폭시 수지를 함유한 도전성 페이스트(21)를 스크린 인쇄법으로 프리프렉(30)의 뒷면으로부터 흡인하면서 비아 홀(20)에 충전하였다[도 5(d)]. 그 결과, 한쪽면에 이형성 필름(5)을 가진 프리프렉(30)을 제조하였다.
그리고 마찬가지 방법으로 다른 아라미드 섬유 강화 에폭시 수지 시이트로 된 프리프렉(30)의 양면에 상기한 이형성 필름(5, 5)을 첩합시키고[도 5(e,f)], 비아 홀(20)을 형성한 프리프렉(30)을 만들었다[도 5(g)]. 마찬가지의 도전성 페이스트로 비아 홀을 충전[도 5(h)]한 후, 이형성 필름을 박리하고[도 5(i)], Cu박(두께 0.035mm)(40, 40)을 상기 이형성 필름을 박리한 프리프렉(30)의 양면에 열 로울러로서 첩합하였다[도 5(j)].
그 후, 평판상의 스테인레스강으로 형성된 금형(6, 6)을 프리프렉(30)의 양면에 위치를 맞추고, 열 프레스기로 프레스 온도 170℃, 압력 60∼100kg/cm2에서 1시간 동안 프리프렉(30)을 가압하여 1회째의 열압착을 함으로써[도 5(k)], 양면에 금속층을 가진 경화한 프린트 배선기판(38)을 얻었다[도 5(l)].
이 공정에 의해 도전 페이스트도 경화하여 프린트 배선기판의 양면에 부착한 구리 박 사이가 비아 홀 도체에 전기적으로 접속된다.
이형성 필름을 가진 상기 프리프렉(30)과 상기 경화한 프린트 배선기판(38)을 적층하여 양면으로부터 평판상의 스테인레스강제 금형의 위치를 맞추어 열 프레스기로 프레스 온도 170℃, 압력 60∼100kg/cm2에서 1시간 가압하여 2회째의 열압착을 하였다[도 5(m)]. 그 후, 금형으로부터 기판(3)을 떼어내고[도 5(n)], 이형성 필름(5)을 박리함으로써, 경화한 도전성 페이스트로 된 비아 홀 도체(2)와 일체로 된 구성으로서 높이가 이형성 필름의 두께에 상당하는 돌기전극(1)을 가진 다층 프린트 배선기판(31)을 제조하였다[도 5(o)]. 그 후, 필요한 경우에는 Cu박에 소요의 배선패턴을 엣칭하였다.
(실시예3)
도 6에 본 발명에 의한 정형된 돌기전극을 가진 프린트 배선기판의 제조방법을 나타내었다. 먼저, 경화전의 프리프렉(30)으로서 아라미드 섬유강화 에폭시 수지 시이트(일본국의 帝人주식회사제, 품명 「TA-01」)의 한쪽면에 이형처리를 한 이형성 필름(5)으로서의 PET필름을 열 로울러를 사용하여 첩합시켰다[도 6(a, b)]. 본 실시예에서는 이형성 필름은 열 프레스의 공정전에 박리하므로 내열성은 요구되지 않는다. 그 후, 편칭 머신으로 소요의 위치에 비아 홀(20)(직경 0.2mm)을 천공하였다[도 6(c)]. 이어서 Cu입자를 도전 필러로 하고 바인더로서 에폭시 수지(Epoxy Technologies Ltd.제의 Epotec 301)를 함유한 도전성 페이스트(21)를 스크린 인쇄법을 사용하여 비아 홀(20)에 충전하였다[도 6(d)]. 이 조작은 프리프렉(30)의 뒷면으로부터 흡인하면서 실시하였다. 그 후, 이형성 필름(5)을 박리하여 돌기전극(1)을 가진 프리프렉(30)을 제조하였다[도 6(e)].
이어서 Cu박(40)(두께 : 0.035mm)을 상기한 프리프렉(30)의 이형성 필름이 첩합되지 않는 면에 열 로울러로써 첩합하였다[도 6(f)]. 그 후, Cu박의 면에는 평판상 금형(61)을 접하도록 하고, 비아 홀(20)로부터 돌출한 미경화의 도전 페이스트(21)의 돌출부(11)쪽의 표면에는 비아 홀과 대응하는 위치에 돔(dome) 형상의 凹부(62)(지름 0.2mm, 깊이 0.3mm)를 가진 스테인레스제의 금형(61)을 위치맞춤하고, 열 프레스기에서 프레스 온도 170℃, 압력 60∼100kg/cm2에서 1시간 열 압착하였다[도 6(g)]. 이 가열 가압에 의하여 프리프렉(30)은 10% 압축되었다. 금형(61)으로부터 기판(3)을 분리하여 도전성 페이스트로 된 돌기전극을 가진 프린트 배선기판(37)을 완성하였다[도 6(h)].
그리고 금형(61)의 凹부(62)의 형상을 소망의 형상으로 함으로써 소망의 입체형상의 돌기전극(1)을, 예컨대 돔(dome)형, 원추형 또는 2단 돌기형 등으로 정형할 수도 있다. 이러한 가열가압, 압축공정이라는 단일공정에 의하여 소망의 형상의 돌기전극의 정형(整形)을 프리프렉(30)의 경화와 도전 페이스트의 경화와 동시에 실시할 수가 있다.
도 7은 본 발명에 의한 프리프렉의 양면에 돌기전극을 가진 프린트 배선기판의 제조방법을 나타내는 단면도인데, 부호(33)는 양면에 돌기전극을 가진 프린트 배선기판이다. 이 제조방법은 프리프렉(30)의 양면에 이형성 필름(5, 5)을 첩합시키는 것[도 7(b)]외에는 도 6에 나온 제조방법과 동일하다.
본 실시예에 있어서 비아 홀(20)에 도전 페이스트를 충전한[도 7(d)] 후에, 이형성 필름(5, 5)을 박리함으로써 프리프렉(30)의 양면에 미경화의 도전 페이스트로 된 돌기를 형성하였다[도 7(e)]. 양면에 비아 홀과 대응한 위치에 돔 형상의 凹부(62)를 가진 스테인레스제 금형(61)을 프리프렉(30)과 위치맞춤하여 기판(3)의 양면에 재치하고 상기와 동일한 조건에서 열 프레스를 하였다[도 7(f)].
열 프레스후에 경화한 기판의 3의 양면의 이형성 필름(5, 5)을 박리함으로써 기판(3)의 양면에서 경화한 도전성 페이스트로 된 비아 홀 도체(2)와 일체로 된 구성으로서 높이가 이형성 필름의 두께에 상당하는 돌기전극(1, 1)을 가진 프린트 배선기판을 완성하였다[도 7(g)]. 그 후, 금형으로부터 기판을 분리함으로써 양면에 도전성 페이스트로 된 돌기전극(1)을 가진 프린트 배선기판(33)을 완성하였다.
(실시예4)
도 8은 본 발명의 프린트 배선기판의 제조방법의 플로우 차아트를 단면도로 나타낸 것이다. 먼저 경화전의 프리프렉(30)으로서 아라미드-에폭시 시이트[일본국의 帝人주식회사제, 품명 TA-01](31)의 한쪽면에 이형처리를 한 이형성 필름으로서의 PET필름(5)을 열 로울러로써 첩합하였다[도 8(a, b)]. 이어서 탄산가스 레이저를 사용하여 프리프렉의 소요의 위치에 비아 홀(20)(직경 0.2mm)을 뚫었다.
이어서 Ni입자를 도전 필러로 함유하고 비인더로서 에폭시 수지를 함유한 도전성 페이스트(21)를 스크린 인쇄법을 이용하여 비아 홀(20)에 충전하였다[도 8(d)]. 이 조작은 프리프렉(30)의 뒷면으로부터 흡인하면서 실시하였다. 그 후, 한쪽면에 이형성 필름을 첩합시킨 프리프렉(30)으로부터 이형성 필름(5)을 박리하여 돌기 전극물질을 가진 프리프렉(36)을 형성하였다[도 8(e)].
그리고 마찬가지 방법으로 상기의 이형성 필름(5)을 프리프렉(30)의 양면에 첩합시켜 비아 홀(20)을 형성한 프리프렉(30)을 만들었다[도 8(f∼h)]. 마찬가지의 도전성 페이스트(21)로써 비아 홀(20)을 충전[도 8(i)]한 다음, 이형성 필름(5)을 박리하고[도 8(j)], 이형성 필름(5)이 박리된 프리프렉(30)의 양면에 Cu박(40)(두께 0.035mm)을 열 로울러로 첩합시켰다[도 8(k)]. 그 후, 평판상 금형(6, 6)을 프리프렉(30)의 양면으로부터 위치를 맞추고 열 프레스기에서 온도 170℃, 압력 60∼100kg/cm2에서 1시간 동안 프리프렉(30)을 열압착하여[도 8(l)], 양면에 금속층을 가진 경화한 프린트 배선기판(38)을 제조하였다[도 8(m)]. 상기한 가열가압에 의하여 프리프렉(30)은 10% 압축되었다.
이어서 상기한 미경화 프리프렉(36)과 경화한 프린트 배선기판(38)을 적층하고, 도전성 페이스트를 충전한 비아 홀과 상대하는 위치에 내경 0.2mm, 깊이 0.1mm의 소형 실린더와 내경 0.1mm, 깊이 0.1mm의 대형 실린더를 2단으로 가진 2단의 원주상의 凹부(62)를 가진 스테인레스강제의 평판상 금형(62)에 상기한 프리프렉(30)의 돌기부(11)와 금형의 凹부(62)가 대응하도록 위치를 맞추고, 또한 프린트 배선기판의 Cu박 쪽에는 평판상의 스테인레스제 금형을 위치를 맞추어 열 프레스기로 프레스 온도 170℃, 압력 60∼100kg/cm2에서 기판을 1시간 열압착하였다[도 8(n)]. 그 후, 기판을 금형으로부터 분리하고, 필요한 경우에는 Cu박에 배선패턴을 형성하였다. 이상의 방법으로 도전성 페이스트로 된 2단 돌기(15)의 돌기전극(1)을 가진 다층 프린트 배선기판(31)을 제조하였다[도 8(o)].
이상의 설명으로부터 명백한 바와 같이 본 발명에 의한 돌기전극을 가진 프린트 배선기판은 절연성 기판과 비아 홀 도체로 된 단층 배선기판, 또는 절연성 기판과 배선층 및 층간 비아 홀로 된 다층 배선기판에 매몰된 경화한 도전성 페이스트위에 경화한 도전성 페이스트의 돌기전극을 형성한 것으로서 매몰부의 비아 홀 도체와 돌기전극이 일체로 되어 구성되어 있기 때문에 충전된 매몰부가 돌기부의 지주가 되어 돌기전극의 강도가 크고 실장 수율과 실장 신뢰성의 향상에 현저한 효과가 있다.
특히 베어 칩 실장에 있어서 반도체 소자 또는 전자부품과 프린트 기판의 열팽창계수의 차이에 의해 접속부에서 생기는 전단응력에 견딜 수 있는 구조가 얻어진다.
필요한 돌기위치에 凹형 가공을 한 금형으로 열프레스함으로써 돔형, 2단 돌기형 등의 임의 소망의 형상의 돌기전극을 형성할 수 있어 실장공정의 생산성을 향상시킬 수 있다. 그리고 열프레스 공정에 의해 프리프렉의 경화, 도전성 페이스트의 경화와 동시에 돌기전극이 형성되기 때문에 제조공정도 극히 간단해 지고 대량 생산성이 우수하다. 더욱이 이형성을 가진 필름의 두께에 따라 돌기전극의 높이가 결정되므로 높이가 수십 ㎛인 돌기전극을 정밀도 양호하게 제조할 수 있다.

Claims (25)

  1. 절연성 수지 기판, 이 기판을 관통하며 도전성 페이스트를 경화하여 된 비아 홀 도체 및 이 기판의 표면에서 돌출하는 돌기전극을 포함하는 돌기전극을 가진 프린트 배선기판에 있어서, 상기한 도전성 페이스트로부터 경화하여 된 돌기전극은 상기한 비아 홀 도체에 일체로 접속 고정되어 기판표면으로부터 돌출하여 된 것을 특징으로 하는 돌기전극을 가진 프린트 배선기판.
  2. 제1항에 있어서, 상기한 돌기전극을 가진 프린트 배선기판은 상기한 비아 홀 도체가 배설되어 적층되어 있고 표면으로부터 돌출하는 돌기전극을 가진 기판을 포함하는 복수의 절연성 수지기판과, 이 수지기판 사이에 배설되어 비아 홀 도체와 접속된 복수의 배선 전극층이 일체로 구성된 다층 기판인 프린트 배선기판.
  3. 제1항에 있어서, 상기한 돌기전극은 도전성 입자와 더불어 열경화성 수지를 함유하며, 이 열경화성 수지가 에폭시 수지, 열경화성 폴리부타디엔 수지, 페놀수지 및 폴리이미드 수지로 된 군으로부터 선택되는 1종 이상의 화합물인 프린트 배선기판.
  4. 제1항 또는 제2항에 있어서, 절연성 수지 기판은 다공질 기재를 가열압축하여 제조되는 것을 특징으로 하는 프린트 배선기판.
  5. 제4항 있어서, 다공질 기재가 아라미드 섬유 강화 에폭시 수지 시이트로 된 프린트 배선기판.
  6. 제4항에 있어서, 다공질 기재가 전방향족 폴리이미드 섬유의 직포 또는 부직포와 열경화성 수지의 복합재인 것을 특징으로 하는 프린트 배선기판.
  7. 제4항에 있어서, 절연성 기판의 기재가 유리섬유 강화 에폭시 수지 시이트로 된 프린트 배선기판.
  8. 제1항에 있어서, 도전성 페이스트는 도전물질로서 Ag, Au, Cu, Pd, Sn, Pb, Ni 및 이들 원소의 합금으로 된 군으로부터 선택되는 1종 이상을 함유하는 프린트 배선기판.
  9. 제1항에 있어서, 돌기전극의 표면을 금속층으로 피막형성한 것을 특징으로 하는 프린트 배선기판.
  10. 제1항에 있어서, 돌기전극은 그 형상이 각주상, 원주상, 반구상, 원추상, 각추상 및 2단 돌기형상으로 된 군으로부터 선택되는 1종의 형상을 가지는 돌기전극을 가진 프린트 배선기판.
  11. 제1항에 있어서, 상기 돌기전극은 수지기판의 표면 및 뒷면으로부터 돌출하여 된 것을 특징으로 하는 돌기전극을 가진 프린트 배선기판.
  12. 제11항에 있어서, 표면쪽의 돌기전극을 반도체 소자 또는 전자부품의 접속용 전극의 위치와 대응한 위치에 형성하고, 뒷면쪽의 돌기전극을 마더 보오드의 접속용 전극의 위치에 형성한 것을 특징으로 하는 칩 사이즈 패키지용의 돌기전극을 가진 프린트 배선기판.
  13. (가) 가열가압 공정에서 연화하지 않는 이형성 필름을 적어도 한쪽면에 가진 절연성 수지를 포함한 프리프렉을 관통하여 비아 홀을 형성하는 공정과,
    (나) 상기 비아 홀에 도전성 페이스트를 충전하는 공정과,
    (다) 프리프렉을 가열가압하여 경화한 기판을 형성하는 공정과,
    (라) 상기 기판형성 공정후에 이형성 필름을 박리하여 이 기판위에 돌기전극을 노출시키는 공정으로 된 돌기전극을 가진 프린트 배선기판의 제조방법.
  14. 제13항에 있어서, 상기한 도전성 페이스트의 충전공정후에 상기 충전된 프리프렉의 이형성 필름을 가지지 아니한 표면에 금속박을 첩부하는 공정을 구성하고, 그 후에 상기 가열가압 공정을 실시하는 제조방법.
  15. 제13항에 있어서, 프리프렉에 비아 홀을 형성하는 상기의 공정에 있어서 이형성 필름을 이 프리프렉의 양면에 형성하여 기판의 양면에 돌기전극을 형성하는 제조방법.
  16. 제13항에 있어서, 프리프렉에 비아 홀을 형성하는 상기한 공정에 있어서 이형성 필름을 이 프리프렉의 양면에 형성하고, 상기한 도전성 페이스트를 충전하는 공정후에 상기 충전된 프리프렉의 한쪽면의 이형성 필름을 박리하고, 도전성 페이스트가 충전된 비아 홀을 가진 박리면에 금속박을 첩합시키는 공정을 구성하고, 그 후에 가열가압하는 상기 공정을 실시하는 제조방법.
  17. (가) 이형성 필름을 한쪽면에 가지며 절연성 수지를 함유하는 프리프렉의 비아 홀에 도전성 페이스트를 충전한 제1의 프리프렉과, 양면에 금속박을 첩합시킨 제2의 경화한 1층 또는 다층의 배선기판을 제2의 배선기판 위에 제1의 프리프렉의 노출면이 접촉하도록 적층하는 공정과,
    (나) 가열가압하여 프리프렉 및 도전성 페이스트를 경화하는 공정과,
    (다) 상기 가열가압 공정후에 이형성 필름을 박리하는 공정으로 된 돌기전극을 가진 다층 프린트 배선기판의 제조방법.
  18. (가) 이형성 필름을 프리프렉의 한쪽면 또는 양면에 가지며 절연성 수지를 함유한 프리프렉에 비아 홀을 형성하는 공정과,
    (나) 상기한 비아 홀을 도전성 페이스트를 충전하는 공정과,
    (다) 상기 충전 공정후에 프리프렉으로부터 상기 이형성 필름을 박리하는 공정과,
    (라) 상기 도전성 페이스트 충전후의 비아 홀에 대응한 위치에 돌기 정형용 凹부를 가진 금형을 사용하여 기판을 가열가압하는 공정으로 된 돌기전극을 가진 프린트 배선기판의 제조방법.
  19. 제18항에 있어서, 상기 박리공정 후에 상기 이형성 필름이 박리된 프리프렉의 한쪽면에 금속박을 붙이는 공정을 구비하고, 그 후에 상기한 가열가압 공정을 실시하는 제조방법.
  20. 제18항에 있어서, 프리프렉에 비아 홀을 형성하는 상기 공정에 있어서 이형성 필름을 프리프렉의 양면에 형성하여 경화한 기판의 양면에 돌기를 형성하는 제조방법.
  21. (가) 이형성 필름을 한쪽면에 가지며 절연성 수지를 함유하는 프리프렉의 비아 홀에 도전성 페이스트를 충전한 제1의 프리프렉과, 양면에 금속박을 첩합시킨 제2의 경화한 배선기판을 제2의 배선기판 위에 제1의 프리프렉의 노출면이 접촉하도록 적층하는 공정과,
    (나) 제1의 프리프렉의 이형성 필름쪽의 표면을 도전성 페이스트가 충전된 비아 홀에 대응한 위치에서 돌기 정형용의 凹부를 형성한 금형을 사용하여 가열가압하여 프리프렉 및 도전성 페이스트를 경화하는 공정과,
    (다) 상기 가열가압 공정후에 이형성 필름을 박리하는 공정으로 된 정형된 돌기전극을 가진 프린트 배선기판의 제조방법.
  22. 제13항, 제17항, 제18항 또는 제21항에 있어서, 상기 프리프렉은 절연성 수지의 다공질 기재인 것을 특징으로 하는 제조방법.
  23. 제13항, 제17항, 제18항 또는 제21항에 있어서, 다공질 기재가 아라미드 섬유 강화 에폭시 수지 시이트인 제조방법.
  24. 제13항, 제17항, 제18항 또는 제21항에 있어서, 다공질 기재가 전방향족 폴리이미드 섬유의 직포 또는 부직포와 열경화성 수지의 복합재인 제조방법.
  25. 제13항, 제17항, 제18항 또는 제21항에 있어서, 다공질 기재가 유리섬유 강화 에폭시 수지 시이트로 된 제조방법.
KR1019980025568A 1997-06-30 1998-06-30 돌기전극을가진프린트배선기판과그제조방법 KR100274360B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-173870 1997-06-30
JP17387097A JP3889856B2 (ja) 1997-06-30 1997-06-30 突起電極付きプリント配線基板の製造方法

Publications (2)

Publication Number Publication Date
KR19990007481A KR19990007481A (ko) 1999-01-25
KR100274360B1 true KR100274360B1 (ko) 2001-01-15

Family

ID=15968668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025568A KR100274360B1 (ko) 1997-06-30 1998-06-30 돌기전극을가진프린트배선기판과그제조방법

Country Status (4)

Country Link
US (2) US6300576B1 (ko)
JP (1) JP3889856B2 (ko)
KR (1) KR100274360B1 (ko)
TW (1) TW466895B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067134B1 (ko) * 2009-10-26 2011-09-22 삼성전기주식회사 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR101067080B1 (ko) 2011-05-12 2011-09-22 삼성전기주식회사 캐리어를 이용한 인쇄회로기판의 제조방법

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000076281A1 (fr) 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
US7059049B2 (en) * 1999-07-02 2006-06-13 International Business Machines Corporation Electronic package with optimized lamination process
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP4348815B2 (ja) * 2000-03-13 2009-10-21 パナソニック株式会社 プリント配線基板の製造方法
TWI242398B (en) * 2000-06-14 2005-10-21 Matsushita Electric Ind Co Ltd Printed circuit board and method of manufacturing the same
KR100372688B1 (ko) * 2000-08-29 2003-02-19 삼성전기주식회사 인쇄회로다층기판의 제조방법
EP1389897A1 (en) * 2001-04-24 2004-02-18 Mitsui Mining & Smelting Co., Ltd. Printed circuit board, its manufacturing method, and csp manufacturing methdo
US6586825B1 (en) * 2001-04-26 2003-07-01 Lsi Logic Corporation Dual chip in package with a wire bonded die mounted to a substrate
JP2002329974A (ja) * 2001-05-01 2002-11-15 Nitto Denko Corp 配線基板及びその製造方法
US20030087477A1 (en) * 2001-05-02 2003-05-08 Tomohiro Kawashima Repairable flip clip semiconductor device with excellent packaging reliability and method of manufacturing same
JP2003078244A (ja) * 2001-06-18 2003-03-14 Nitto Denko Corp 多層配線基板及びその製造方法
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
DE10134379A1 (de) * 2001-07-14 2003-01-30 Hella Kg Hueck & Co Verfahren zur Herstellung einer elektrischen Verbindung zwischen einem Steckerelement und einer Leiterplatte
JP2003059971A (ja) * 2001-08-20 2003-02-28 Nec Kansai Ltd 配線基板及びその製造方法並びに半導体装置
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
JP4030285B2 (ja) * 2001-10-10 2008-01-09 株式会社トクヤマ 基板及びその製造方法
US7202556B2 (en) * 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
WO2003088355A1 (fr) * 2002-04-17 2003-10-23 Matsushita Electric Industrial Co., Ltd. Dispositif a semi-conducteur et son procede d'assemblage
US6634210B1 (en) 2002-04-17 2003-10-21 Delphi Technologies, Inc. Particulate sensor system
KR100509161B1 (ko) * 2002-07-11 2005-08-23 주식회사 성진케미칼 도전성 고무패드층 및 폴리이미드층을 구비한 유리섬유 패드
US20050093896A1 (en) * 2003-11-05 2005-05-05 Beat Stadelmann Remapping signals
JP3972895B2 (ja) 2003-12-10 2007-09-05 松下電器産業株式会社 回路基板の製造方法
US7263769B2 (en) * 2004-10-20 2007-09-04 Matsushita Electric Industrial Co., Ltd. Multi-layered flexible print circuit board and manufacturing method thereof
US7543376B2 (en) * 2004-10-20 2009-06-09 Panasonic Corporation Manufacturing method of flexible printed wiring board
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
US6964884B1 (en) * 2004-11-19 2005-11-15 Endicott Interconnect Technologies, Inc. Circuitized substrates utilizing three smooth-sided conductive layers as part thereof, method of making same, and electrical assemblies and information handling systems utilizing same
US20060183342A1 (en) * 2005-02-15 2006-08-17 Eastman Kodak Company Metal and metal oxide patterned device
US7374811B2 (en) * 2005-04-05 2008-05-20 Sv Probe Pte Ltd. Probe pad structure in a ceramic space transformer
CN100558222C (zh) * 2005-04-28 2009-11-04 松下电器产业株式会社 多层布线板及其制造方法
US7342183B2 (en) * 2005-07-11 2008-03-11 Endicott Interconnect Technologies, Inc. Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same
US7414322B2 (en) * 2005-07-29 2008-08-19 Lsi Corporation High speed interface design
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
TWI356480B (en) * 2007-05-07 2012-01-11 Siliconware Precision Industries Co Ltd Semiconductor package substrate
KR100894178B1 (ko) * 2007-09-28 2009-04-22 삼성전기주식회사 인쇄회로기판 제조방법
JP2009152496A (ja) * 2007-12-21 2009-07-09 Fujikura Ltd プリント配線板の製造方法
TWI392424B (zh) * 2008-05-23 2013-04-01 Denso Corp And a method for manufacturing a conductor for interlayer connection
US7871842B2 (en) * 2008-10-03 2011-01-18 E. I. Du Pont De Nemours And Company Production process for surface-mounting ceramic LED package, surface-mounting ceramic LED package produced by said production process, and mold for producing said package
KR100999518B1 (ko) * 2008-11-26 2010-12-08 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
JPWO2010064467A1 (ja) * 2008-12-05 2012-05-10 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
US8225640B2 (en) * 2008-12-11 2012-07-24 Delphi Technologies, Inc. Soot sensor and method for sensing soot
JP5354011B2 (ja) * 2009-04-21 2013-11-27 株式会社村田製作所 多層セラミック基板の製造方法
WO2011072153A2 (en) 2009-12-09 2011-06-16 Solexel, Inc. High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using three-dimensional semiconductor absorbers
WO2013055307A2 (en) 2010-08-05 2013-04-18 Solexel, Inc. Backplane reinforcement and interconnects for solar cells
US20120055706A1 (en) * 2010-09-03 2012-03-08 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101679657B1 (ko) * 2010-09-29 2016-11-25 삼성전자주식회사 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
WO2012135395A2 (en) * 2011-03-28 2012-10-04 Solexel, Inc. Active backplane for thin silicon solar cells
WO2012147314A1 (ja) * 2011-04-27 2012-11-01 パナソニック株式会社 リユースペーストの製造方法とリユースペースト
JP5799973B2 (ja) * 2013-04-15 2015-10-28 株式会社村田製作所 セラミック多層配線基板およびこれを備えるモジュール
BR112015032543A2 (pt) * 2013-06-24 2017-08-22 President and Fellows of Harvad College Parte funcional tridimensional (3d) impressa, método de impressão de uma parte funcional tridimensional (3d) e impressora 3d
JP6177639B2 (ja) * 2013-09-20 2017-08-09 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
CN105810599A (zh) * 2014-12-30 2016-07-27 深南电路有限公司 埋入指纹识别芯片的基板及其加工方法
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
WO2019059017A1 (ja) * 2017-09-20 2019-03-28 株式会社村田製作所 セラミック基板の製造方法、セラミック基板、及び、モジュール
TWI728410B (zh) 2019-07-18 2021-05-21 欣興電子股份有限公司 電路板結構及其製作方法
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Ｆｉｃｔ株式会社 回路基板の製造方法
KR102398676B1 (ko) * 2020-07-15 2022-05-17 이이엘씨이이주식회사 3차원 구조체와 이의 제조 방법
CN114235622A (zh) * 2021-12-15 2022-03-25 生益电子股份有限公司 一种半固化片的剥离强度测试图形的制作方法及pcb

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2546704B1 (fr) * 1983-05-27 1986-04-18 Rhone Poulenc Sa Substrats metallisables pour circuits imprimes et leur procede de preparation
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
US5766670A (en) * 1993-11-17 1998-06-16 Ibm Via fill compositions for direct attach of devices and methods for applying same
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
KR0179404B1 (ko) 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
JP3387189B2 (ja) 1993-02-02 2003-03-17 松下電器産業株式会社 セラミック基板とその製造方法
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
DE69412952T2 (de) 1993-09-21 1999-05-12 Matsushita Electric Ind Co Ltd Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils
JP2587596B2 (ja) 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
JPH0888470A (ja) 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 電子部品実装用セラミック多層基板及びその製造方法
US5547902A (en) * 1995-01-18 1996-08-20 Advanced Micro Devices, Inc. Post hot working process for semiconductors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067134B1 (ko) * 2009-10-26 2011-09-22 삼성전기주식회사 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR101067080B1 (ko) 2011-05-12 2011-09-22 삼성전기주식회사 캐리어를 이용한 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
US20010029666A1 (en) 2001-10-18
US6694613B2 (en) 2004-02-24
KR19990007481A (ko) 1999-01-25
TW466895B (en) 2001-12-01
JPH1126902A (ja) 1999-01-29
JP3889856B2 (ja) 2007-03-07
US6300576B1 (en) 2001-10-09

Similar Documents

Publication Publication Date Title
KR100274360B1 (ko) 돌기전극을가진프린트배선기판과그제조방법
US6734542B2 (en) Component built-in module and method for producing the same
JP3547423B2 (ja) 部品内蔵モジュール及びその製造方法
KR100232414B1 (ko) 다층회로기판 및 그 제조방법
EP1814373A1 (en) Multilayer printed wiring board and its manufacturing method
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
JP3215090B2 (ja) 配線基板、多層配線基板、及びそれらの製造方法
JP2002204049A (ja) 転写材及びその製造方法並びにこれを用いて製造される配線基板
JPH11186698A (ja) 回路基板の製造方法および回路基板
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JPH08316598A (ja) プリント配線板およびその製造方法
JP2004273575A (ja) 多層プリント配線基板及びその製造方法
JP3956667B2 (ja) 回路基板およびその製造方法
JP4161605B2 (ja) プリント配線板とその製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JPH1070363A (ja) 印刷配線板の製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2002305376A (ja) プリント配線基板の製造方法、プリント配線基板、及び、半導体装置
JPH0786749A (ja) 印刷配線板の製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP4803918B2 (ja) 多層配線基板の製造方法
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060824

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee