JPH1126902A - 突起電極付きプリント配線基板とその製造方法 - Google Patents
突起電極付きプリント配線基板とその製造方法Info
- Publication number
- JPH1126902A JPH1126902A JP9173870A JP17387097A JPH1126902A JP H1126902 A JPH1126902 A JP H1126902A JP 9173870 A JP9173870 A JP 9173870A JP 17387097 A JP17387097 A JP 17387097A JP H1126902 A JPH1126902 A JP H1126902A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- prepreg
- printed wiring
- conductive paste
- release film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000004020 conductor Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 34
- 229920005989 resin Polymers 0.000 claims abstract description 24
- 239000011347 resin Substances 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 238000003825 pressing Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000011888 foil Substances 0.000 claims description 17
- 239000003822 epoxy resin Substances 0.000 claims description 16
- 229920000647 polyepoxide Polymers 0.000 claims description 16
- 229920001721 polyimide Polymers 0.000 claims description 9
- 238000007493 shaping process Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 229920006231 aramid fiber Polymers 0.000 claims description 7
- 238000004070 electrodeposition Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 7
- 229920001187 thermosetting polymer Polymers 0.000 claims description 7
- 239000000835 fiber Substances 0.000 claims description 5
- 239000003365 glass fiber Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000004745 nonwoven fabric Substances 0.000 claims description 3
- 239000002759 woven fabric Substances 0.000 claims description 3
- 125000003118 aryl group Chemical group 0.000 claims description 2
- 229910052745 lead Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 1
- 229910052763 palladium Inorganic materials 0.000 claims 1
- 239000000853 adhesive Substances 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000010935 stainless steel Substances 0.000 description 8
- 229910001220 stainless steel Inorganic materials 0.000 description 8
- 230000006835 compression Effects 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 239000011230 binding agent Substances 0.000 description 4
- 239000011231 conductive filler Substances 0.000 description 4
- 238000007731 hot pressing Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- 239000005062 Polybutadiene Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229920002857 polybutadiene Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 多層プリント配線基板においてビアホール導
体と接続された突起電極がその接着力と強度が大きく、
製造工程が簡素化できるプリント配線基板を提供する。 【解決手段】 絶縁性樹脂基板のビアホールに埋め込ま
れた導電性ペーストから成るビアホール導体上に硬化し
た導電性ペーストからなる突起電極を一体に形成してプ
リント基板とする。製造方法が、離型性を有するフィル
ムを表面に貼着したプリプレグに形成したビアホールに
導電性ペーストを充填し、加熱圧縮した後フィルムを剥
離するもので、これにより、フィルム厚みに対応する高
さを備えた突起電極が、ビアホール導体と一体化して形
成される。
体と接続された突起電極がその接着力と強度が大きく、
製造工程が簡素化できるプリント配線基板を提供する。 【解決手段】 絶縁性樹脂基板のビアホールに埋め込ま
れた導電性ペーストから成るビアホール導体上に硬化し
た導電性ペーストからなる突起電極を一体に形成してプ
リント基板とする。製造方法が、離型性を有するフィル
ムを表面に貼着したプリプレグに形成したビアホールに
導電性ペーストを充填し、加熱圧縮した後フィルムを剥
離するもので、これにより、フィルム厚みに対応する高
さを備えた突起電極が、ビアホール導体と一体化して形
成される。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置や電
子部品を実装するための突起電極を有するプリント配線
基板とその製造方法に関するものである。
子部品を実装するための突起電極を有するプリント配線
基板とその製造方法に関するものである。
【０００２】
【従来の技術】最近、電子機器の小型化および高速動作
等のために、図１１に示すように、半導体のパッケージ
はパッケージの裏側にグリッド状に接続電極を作ったボ
ールグリッドアレイ（ＢＧＡ）と呼ばれるリードを持た
ないパッケージを使おうとする傾向が著しい。このよう
なパッケージでは、クワッドフラットパッケージ（ＱＦ
Ｐ）のように外側に広がる接続用リードがないために、
小型実装化と高速動作が可能になる。
等のために、図１１に示すように、半導体のパッケージ
はパッケージの裏側にグリッド状に接続電極を作ったボ
ールグリッドアレイ（ＢＧＡ）と呼ばれるリードを持た
ないパッケージを使おうとする傾向が著しい。このよう
なパッケージでは、クワッドフラットパッケージ（ＱＦ
Ｐ）のように外側に広がる接続用リードがないために、
小型実装化と高速動作が可能になる。
【０００３】例えば、図１０は半導体チップ２１をキャ
リア基板１０３に搭載してなるランドグリッドアレイ
（ＬＧＡ）型パッケージ１０１を示す（文献；日経エレ
クトロニクス１９９３年８月２日号ｐ１０４〜１１８参
照）。このパッケージ１０１のアレイ状の各端子電極１
０２にハンダからなるボール１１１を付け、このハンダ
ボール１１１を介して、アレイ状の端子電極１０２と同
一電極配置をもつプリント配線基板（図示せず）に前記
パッケージ１０１を載せて実装（半導体パッケージをプ
リント配線板に搭載し電気的に接続すること）する。こ
れが上記のＢＧＡの実装形態である。ハンダボール１１
１の径を大きくすることでパッケージ１０１のプリント
配線基板への実装高さを高くすることができ、周囲温度
の変化によるパッケージ１０１とプリント配線基板との
熱膨張のミスマッチによって生じる剪断応力を緩和して
いる。
リア基板１０３に搭載してなるランドグリッドアレイ
（ＬＧＡ）型パッケージ１０１を示す（文献；日経エレ
クトロニクス１９９３年８月２日号ｐ１０４〜１１８参
照）。このパッケージ１０１のアレイ状の各端子電極１
０２にハンダからなるボール１１１を付け、このハンダ
ボール１１１を介して、アレイ状の端子電極１０２と同
一電極配置をもつプリント配線基板（図示せず）に前記
パッケージ１０１を載せて実装（半導体パッケージをプ
リント配線板に搭載し電気的に接続すること）する。こ
れが上記のＢＧＡの実装形態である。ハンダボール１１
１の径を大きくすることでパッケージ１０１のプリント
配線基板への実装高さを高くすることができ、周囲温度
の変化によるパッケージ１０１とプリント配線基板との
熱膨張のミスマッチによって生じる剪断応力を緩和して
いる。
【０００４】バンプ、即ち、上記ハンダボール等の突起
電極は、半導体素子や電子部品のパッケージ側ではな
く、プリント基板やパッケージ部品に突起電極を設ける
場合もある。量産性、コストの面からは、プリント配線
基板側に設けた方が有利である。図１２はプリント配線
基板上に形成した従来例の突起電極を示すが、まずガラ
ス繊維強化エポキシ樹脂基板１４、スルーホールメッキ
による層間接続用ビアホール導体１２、配線パターン電
極１３等でプリント配線基板を形成し、その後、電極部
にマスクを介したメッキ法、またはスクリーン印刷法で
高さ数１０μｍのＡｕ、Ａｇ、Ｃｕ等の金属やハンダ合
金からなる接続用の突起電極１２１を形成している。突
起電極付きプリント配線基板は半導体素子や電子部品を
実装してマルチチップモジュール（ＭＣＭ）を構成する
と同時に、ベアチップを実装するマザー基板としても利
用できる。
電極は、半導体素子や電子部品のパッケージ側ではな
く、プリント基板やパッケージ部品に突起電極を設ける
場合もある。量産性、コストの面からは、プリント配線
基板側に設けた方が有利である。図１２はプリント配線
基板上に形成した従来例の突起電極を示すが、まずガラ
ス繊維強化エポキシ樹脂基板１４、スルーホールメッキ
による層間接続用ビアホール導体１２、配線パターン電
極１３等でプリント配線基板を形成し、その後、電極部
にマスクを介したメッキ法、またはスクリーン印刷法で
高さ数１０μｍのＡｕ、Ａｇ、Ｃｕ等の金属やハンダ合
金からなる接続用の突起電極１２１を形成している。突
起電極付きプリント配線基板は半導体素子や電子部品を
実装してマルチチップモジュール（ＭＣＭ）を構成する
と同時に、ベアチップを実装するマザー基板としても利
用できる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな突起電極を有するランドグリッドアレイ型の半導体
パッケージ６１やプリント配線基板は、プリント基板形
成後に、金属箔から配線パターンに形成した電極上に突
起電極をスクリーン印刷法やメッキ法にて形成してい
た。この場合、突起電極とプリント配線基板上の電極と
の間の接着強度が、材料の違いや別々の工程での形成の
ために、低いという問題点があった。また、ビアホール
を有するプリント配線基板などでは、ビアホールを樹脂
で埋めて、その上へ突起電極を形成する必要があり、工
程数が増えてしまうという問題があった。
うな突起電極を有するランドグリッドアレイ型の半導体
パッケージ６１やプリント配線基板は、プリント基板形
成後に、金属箔から配線パターンに形成した電極上に突
起電極をスクリーン印刷法やメッキ法にて形成してい
た。この場合、突起電極とプリント配線基板上の電極と
の間の接着強度が、材料の違いや別々の工程での形成の
ために、低いという問題点があった。また、ビアホール
を有するプリント配線基板などでは、ビアホールを樹脂
で埋めて、その上へ突起電極を形成する必要があり、工
程数が増えてしまうという問題があった。
【０００６】
【課題を解決するための手段】上記の従来の課題を解決
するために、本発明のプリント配線基板は、絶縁性樹脂
基板のビアホールに充填して導電ペースト上に表面から
突出した導電ペーストの突起電極を形成したものであ
る。即ち、本発明は、絶縁性樹脂基板に導電性ペースト
から成るビアホール導体が配設されたプリント配線基板
であって、その特徴は、導電性ペーストから成る突起電
極が、上記のビアホール導体に接続固定されて基板表面
上に突出して成るものである。さらに、本発明は、上記
突起電極が、ビアホール導体に接続固定されて基板の表
面上及び裏面上に突出して成るものプリント配線基板が
含まれる。
するために、本発明のプリント配線基板は、絶縁性樹脂
基板のビアホールに充填して導電ペースト上に表面から
突出した導電ペーストの突起電極を形成したものであ
る。即ち、本発明は、絶縁性樹脂基板に導電性ペースト
から成るビアホール導体が配設されたプリント配線基板
であって、その特徴は、導電性ペーストから成る突起電
極が、上記のビアホール導体に接続固定されて基板表面
上に突出して成るものである。さらに、本発明は、上記
突起電極が、ビアホール導体に接続固定されて基板の表
面上及び裏面上に突出して成るものプリント配線基板が
含まれる。
【０００７】本発明では、突起電極とプリント配線基板
上のビアホール電極とは、同じ材料の導電ペーストによ
り形成されるので、その間の接着強度が大きく且つ突起
電極の間の強度のばらつきが少なくできる。本発明は、
ビアホール導体と同じ導電ペーストの使用によりビアホ
ール導体と突起電極とを一時に且つ同時に成形するのが
可能になるので、工程の簡素化と生産コストの低減に有
効になる。特に、絶縁性樹脂基板に多孔性基板を用いる
ことにより、プリプレグの加熱加圧工程で容易にビアホ
ールに充填した導電ペーストを基板表面から突出させて
同時に突起電極の形成ができる利点がある。
上のビアホール電極とは、同じ材料の導電ペーストによ
り形成されるので、その間の接着強度が大きく且つ突起
電極の間の強度のばらつきが少なくできる。本発明は、
ビアホール導体と同じ導電ペーストの使用によりビアホ
ール導体と突起電極とを一時に且つ同時に成形するのが
可能になるので、工程の簡素化と生産コストの低減に有
効になる。特に、絶縁性樹脂基板に多孔性基板を用いる
ことにより、プリプレグの加熱加圧工程で容易にビアホ
ールに充填した導電ペーストを基板表面から突出させて
同時に突起電極の形成ができる利点がある。
【０００８】本発明のプリント配線基板の製造方法は、
離型性を有するフィルムを備えたプリプレグに形成した
ビアホールに導電性ペーストを充填し、加熱加圧して圧
縮し、その後に離型性フィルムを剥離する方法であり、
これにより、プリント基板の作製の際に、高さが離型性
フィルムの厚さに相当する硬化した導電性ペーストの突
起電極を形成することができる。
離型性を有するフィルムを備えたプリプレグに形成した
ビアホールに導電性ペーストを充填し、加熱加圧して圧
縮し、その後に離型性フィルムを剥離する方法であり、
これにより、プリント基板の作製の際に、高さが離型性
フィルムの厚さに相当する硬化した導電性ペーストの突
起電極を形成することができる。
【０００９】突起電極は、加熱加圧工程においては、ビ
アホールに対応する位置に突起整形用の凹部を有する金
型により挟圧することにより形成でき、こうすれば、突
起電極の形状を所望の精密な形状に整形仕上げられる。
アホールに対応する位置に突起整形用の凹部を有する金
型により挟圧することにより形成でき、こうすれば、突
起電極の形状を所望の精密な形状に整形仕上げられる。
【００１０】
【発明の実施の形態】本発明をより具体的に、図１から
図８を参照して以下に説明する。本発明のプリント配線
基板は、絶縁性基板と配線電極層およびビアホール導体
からなる単層又は多層の配線基板を対象にして、絶縁性
基板のビアホールに充填されて硬化した導電性ペースト
の上に導電性ペーストの硬化した突起電極を絶縁性基板
の表面に突出するように設けたものである。
図８を参照して以下に説明する。本発明のプリント配線
基板は、絶縁性基板と配線電極層およびビアホール導体
からなる単層又は多層の配線基板を対象にして、絶縁性
基板のビアホールに充填されて硬化した導電性ペースト
の上に導電性ペーストの硬化した突起電極を絶縁性基板
の表面に突出するように設けたものである。
【００１１】図１（Ａ、Ｂ）は、複数の絶縁性基板１４
と層間の配線電極層１３とを重積してなる多層基板を示
すが、絶縁性基板１４の両面の配線電極層１３の間をビ
アホール導体１２が接続し、最外層の絶縁性基板のビア
ホール導体１２には、突起電極１１が、多層基板外面か
ら外方に突出して形成されている。
と層間の配線電極層１３とを重積してなる多層基板を示
すが、絶縁性基板１４の両面の配線電極層１３の間をビ
アホール導体１２が接続し、最外層の絶縁性基板のビア
ホール導体１２には、突起電極１１が、多層基板外面か
ら外方に突出して形成されている。
【００１２】本発明において、絶縁性基板１４は、熱硬
化性の合成樹脂が使用され、絶縁性、機械的強度、耐熱
強度、耐吸湿性などを考慮して材質が選ばれるが、エポ
キシ系樹脂が好ましく使用でき、特に、好ましくは、ガ
ラス繊維、ポリイミド繊維、アラミド繊維等の不織布又
は織布を芯材にして強化されている。絶縁性基板は、通
常は、これらの繊維の織布又は不織布に上記熱硬化性樹
脂が含浸させたシート、即ち、プリプレグに成形し、後
に加熱加圧されて樹脂が板状に成形され硬化され、絶縁
基板とされる。
化性の合成樹脂が使用され、絶縁性、機械的強度、耐熱
強度、耐吸湿性などを考慮して材質が選ばれるが、エポ
キシ系樹脂が好ましく使用でき、特に、好ましくは、ガ
ラス繊維、ポリイミド繊維、アラミド繊維等の不織布又
は織布を芯材にして強化されている。絶縁性基板は、通
常は、これらの繊維の織布又は不織布に上記熱硬化性樹
脂が含浸させたシート、即ち、プリプレグに成形し、後
に加熱加圧されて樹脂が板状に成形され硬化され、絶縁
基板とされる。
【００１３】ビアホール導体は、このプリプレグにあら
かじめ配線のための所要位置にビアホールとして貫通孔
を穿孔し、ビアホールに導電性ペーストを充填して後
に、加熱加圧の工程で、樹脂基板のためのプリプレグの
加熱による成形硬化と同時にビアホール内で導電性ペー
ストを硬化させて導体としたものである。
かじめ配線のための所要位置にビアホールとして貫通孔
を穿孔し、ビアホールに導電性ペーストを充填して後
に、加熱加圧の工程で、樹脂基板のためのプリプレグの
加熱による成形硬化と同時にビアホール内で導電性ペー
ストを硬化させて導体としたものである。
【００１４】突起電極は、基板の表面のビアホール導体
上に接続されて、上方に突出するように導電ペーストか
ら形成される。突起電極のための導電ペーストは、ビア
ホール導体の成形過程の加熱で同時に硬化するものであ
ればよいが、好ましくは、ビアホール導体用導電ペース
トと同一組成で、同一工程で基板中に埋め込まれたビア
ホール導体と一体的に形成される。これにより、突出電
極は、外部応力に対して強い構造が得られる。
上に接続されて、上方に突出するように導電ペーストか
ら形成される。突起電極のための導電ペーストは、ビア
ホール導体の成形過程の加熱で同時に硬化するものであ
ればよいが、好ましくは、ビアホール導体用導電ペース
トと同一組成で、同一工程で基板中に埋め込まれたビア
ホール導体と一体的に形成される。これにより、突出電
極は、外部応力に対して強い構造が得られる。
【００１５】本発明に使用される導電性ペーストは、導
電性粒子と熱硬化性樹脂液と溶媒によりペースト状に調
製したものであり、熱硬化性樹脂としては、上記プリプ
レグの加熱加圧過程で同時に硬化する樹脂の中から選ば
れるが、エポキシ樹脂、熱硬化性ポリブタジエン樹脂、
フェノール樹脂及びポリイミド樹脂が好ましく使用され
る。また、導電性粒子としては、化学的に安定で、固有
抵抗が小さく且つ、相互の接触抵抗が低い金属材料の粉
末を使うことができる。例えば、Ａｇ、Ａｕ、Ｃｕ、Ｐ
ｄ、Ｓｎ、Ｐｂ、Ｎｉまたはこれらの合金からなる粉末
が好ましく使用できる。
電性粒子と熱硬化性樹脂液と溶媒によりペースト状に調
製したものであり、熱硬化性樹脂としては、上記プリプ
レグの加熱加圧過程で同時に硬化する樹脂の中から選ば
れるが、エポキシ樹脂、熱硬化性ポリブタジエン樹脂、
フェノール樹脂及びポリイミド樹脂が好ましく使用され
る。また、導電性粒子としては、化学的に安定で、固有
抵抗が小さく且つ、相互の接触抵抗が低い金属材料の粉
末を使うことができる。例えば、Ａｇ、Ａｕ、Ｃｕ、Ｐ
ｄ、Ｓｎ、Ｐｂ、Ｎｉまたはこれらの合金からなる粉末
が好ましく使用できる。
【００１６】絶縁性樹脂基板を多孔質基材にすることも
でき、これにより、加熱加圧工程で、基材が圧縮される
ので、導電ペーストも圧縮されて導電性粒子の密度が大
きくなり、粒子間の接触抵抗が低減され、バンプ抵抗を
小さくできる。好ましい多孔質基材としては、上記の絶
縁性基板の構成樹脂のなかで、特に、アラミド繊維強化
エポキシ樹脂、芳香族ポリイミド繊維強化熱硬化性樹脂
（特に、エポキシ樹脂）、又はガラス繊維強化エポキシ
樹脂などの繊維と樹脂の組合せの多孔性シートが使用で
きる。
でき、これにより、加熱加圧工程で、基材が圧縮される
ので、導電ペーストも圧縮されて導電性粒子の密度が大
きくなり、粒子間の接触抵抗が低減され、バンプ抵抗を
小さくできる。好ましい多孔質基材としては、上記の絶
縁性基板の構成樹脂のなかで、特に、アラミド繊維強化
エポキシ樹脂、芳香族ポリイミド繊維強化熱硬化性樹脂
（特に、エポキシ樹脂）、又はガラス繊維強化エポキシ
樹脂などの繊維と樹脂の組合せの多孔性シートが使用で
きる。
【００１７】このような各突起電極は、半導体素子また
は電子部品の電極位置に適合した表面位置に形成され
て、半導体素子または電子部品の実装の際に電極間を接
合するのに使用される。突起電極をマザーボードに接続
する場合、接続すべきマザーボードの各電極位置に一致
した位置に形成される。
は電子部品の電極位置に適合した表面位置に形成され
て、半導体素子または電子部品の実装の際に電極間を接
合するのに使用される。突起電極をマザーボードに接続
する場合、接続すべきマザーボードの各電極位置に一致
した位置に形成される。
【００１８】本発明のプリント配線基板の製造方法は、
上記のプリプレグの片面又は両面にに離型性を有するフ
ィルムを貼合わせて、このプリプレグに表裏に貫通する
ビアホールを穿孔し、ビアホールに導電性ペーストをフ
ィルム表面に面一に充填し、次いで加熱加圧して、プリ
プレグと導電性ペーストを硬化させ、その後に離型性フ
ィルムを剥離するものである。導電性ペースト硬化体が
ビアホール導体となるが、フィルムを剥離すると、フィ
ルム厚みに相当する高さの導電性ペーストの硬化体が基
板から突出するので、突出した導電性ペーストを突起電
極として利用するのである。このようにして形成された
突起電極は、ビアホール導体と一体に形成される。
上記のプリプレグの片面又は両面にに離型性を有するフ
ィルムを貼合わせて、このプリプレグに表裏に貫通する
ビアホールを穿孔し、ビアホールに導電性ペーストをフ
ィルム表面に面一に充填し、次いで加熱加圧して、プリ
プレグと導電性ペーストを硬化させ、その後に離型性フ
ィルムを剥離するものである。導電性ペースト硬化体が
ビアホール導体となるが、フィルムを剥離すると、フィ
ルム厚みに相当する高さの導電性ペーストの硬化体が基
板から突出するので、突出した導電性ペーストを突起電
極として利用するのである。このようにして形成された
突起電極は、ビアホール導体と一体に形成される。
【００１９】この発明においては、前記離型性フィルム
は加熱加圧工程において軟化溶融しない材質が利用され
る。離型性フィルムとしては、上記のプリプレグのエポ
キシ樹脂に対して、ポリイミド樹脂、ポリエチレンテレ
フタレート樹脂のフィルムがよい。そして、フィルム
は、その厚みを、形成すべき突起電極の所要の高さに合
わせたものが利用される。
は加熱加圧工程において軟化溶融しない材質が利用され
る。離型性フィルムとしては、上記のプリプレグのエポ
キシ樹脂に対して、ポリイミド樹脂、ポリエチレンテレ
フタレート樹脂のフィルムがよい。そして、フィルム
は、その厚みを、形成すべき突起電極の所要の高さに合
わせたものが利用される。
【００２０】本発明の製造方法は、表面側に突起電極を
備え、裏面側に配線電極として金属箔を取着したプリン
ト配線基板も形成される。このような配線基板は、離型
性フィルムを両面に備えたプリプレグにビアホールを形
成する工程と、前記のビアホールに導電性ペーストを充
填する工程の後で、前記充填したプリプレグの片面の離
型性フィルムを剥離してその剥離面に金属箔を貼り合わ
せる工程を含むもので、その後、プリプレグを加熱加圧
する工程と、その後に離型性フィルムを剥離する工程に
より、突起電極付きプリント配線基板が得られる。金属
箔は所望の配線パターンが形成され、配線電極とされ
る。
備え、裏面側に配線電極として金属箔を取着したプリン
ト配線基板も形成される。このような配線基板は、離型
性フィルムを両面に備えたプリプレグにビアホールを形
成する工程と、前記のビアホールに導電性ペーストを充
填する工程の後で、前記充填したプリプレグの片面の離
型性フィルムを剥離してその剥離面に金属箔を貼り合わ
せる工程を含むもので、その後、プリプレグを加熱加圧
する工程と、その後に離型性フィルムを剥離する工程に
より、突起電極付きプリント配線基板が得られる。金属
箔は所望の配線パターンが形成され、配線電極とされ
る。
【００２１】本発明の製造方法により、多層のプリント
配線基板を形成するには、次のようになされる。先ず、
離型性フィルムを片面に備えプリプレグのビアホールに
導電性ペーストを充填した第１のプリプレグを準備し、
さらに、両面に金属箔を貼り合わせた第２の硬化した配
線基板を準備する。そして、第２の配線基板の上に第１
のプリプレグの露出面が接触するように積層する工程
と、外面からプレス等により加熱加圧してプリプレグお
よび導電性ペーストを硬化し接合するする工程と、その
後に離型性フィルムを剥離する工程とを経て、突起電極
付きの多層プリント配線基板が得られる。
配線基板を形成するには、次のようになされる。先ず、
離型性フィルムを片面に備えプリプレグのビアホールに
導電性ペーストを充填した第１のプリプレグを準備し、
さらに、両面に金属箔を貼り合わせた第２の硬化した配
線基板を準備する。そして、第２の配線基板の上に第１
のプリプレグの露出面が接触するように積層する工程
と、外面からプレス等により加熱加圧してプリプレグお
よび導電性ペーストを硬化し接合するする工程と、その
後に離型性フィルムを剥離する工程とを経て、突起電極
付きの多層プリント配線基板が得られる。
【００２２】さらに、別の方法は、離型性フィルムをプ
リプレグの片面あるいは両面に備えたプリプレグにビア
ホールを形成する工程と、前記のビアホールに導電性ペ
ーストを充填する工程と、しかる後に前記プリプレグか
ら前記離型性フィルムを剥離する工程と、前記フィルム
剥離後のプリプレグに片面に金属箔を張り合わせる工程
と、前記導電性ペースト充填後のビアホール対応位置に
突起整形用凹部を有する金型で挟圧して加熱加圧する工
程とを経て、突起電極付きプリント配線基板を製造する
方法がある。
リプレグの片面あるいは両面に備えたプリプレグにビア
ホールを形成する工程と、前記のビアホールに導電性ペ
ーストを充填する工程と、しかる後に前記プリプレグか
ら前記離型性フィルムを剥離する工程と、前記フィルム
剥離後のプリプレグに片面に金属箔を張り合わせる工程
と、前記導電性ペースト充填後のビアホール対応位置に
突起整形用凹部を有する金型で挟圧して加熱加圧する工
程とを経て、突起電極付きプリント配線基板を製造する
方法がある。
【００２３】本発明の製造方法で、加熱加圧工程におい
て、導電性ペーストのビアホールに対応する位置に突起
整形用の凹部を設けた金型で挟圧して加熱加圧する方法
も採用される。即ち、製造方法には、プリプレグのビア
ホールに導電性ペーストを充填する工程と、しかる後に
前記プリプレグから前記離型性フィルムを剥離する工程
と、前記導電性ペースト充填後のビアホールに対応する
位置に凹部を設けた金型で挟圧して加熱加圧する工程が
含まれる。
て、導電性ペーストのビアホールに対応する位置に突起
整形用の凹部を設けた金型で挟圧して加熱加圧する方法
も採用される。即ち、製造方法には、プリプレグのビア
ホールに導電性ペーストを充填する工程と、しかる後に
前記プリプレグから前記離型性フィルムを剥離する工程
と、前記導電性ペースト充填後のビアホールに対応する
位置に凹部を設けた金型で挟圧して加熱加圧する工程が
含まれる。
【００２４】この方法は、金型に突起電極の位置に合わ
せて凹部形成してあるので、金型を離型した後には凹部
形状に対応して、円錐型、２段突起型等、その他所望の
形状の突起電極をプリント配線基板上に形成できる。一
例として、図２に、２段突起形状の突起電極付きの多層
プリント基板を示す。２段突起形状の突起電極にするこ
とにより、ハンダまたは接続用導電ペースト等の接続媒
体で半導体素子の電極または電子部品の電極を配線基板
に電気的に接続する際に、接続媒体の溜めができるため
に接続媒体の量のばらつきに対しても、突起電極間の短
絡を防止できる。
せて凹部形成してあるので、金型を離型した後には凹部
形状に対応して、円錐型、２段突起型等、その他所望の
形状の突起電極をプリント配線基板上に形成できる。一
例として、図２に、２段突起形状の突起電極付きの多層
プリント基板を示す。２段突起形状の突起電極にするこ
とにより、ハンダまたは接続用導電ペースト等の接続媒
体で半導体素子の電極または電子部品の電極を配線基板
に電気的に接続する際に、接続媒体の溜めができるため
に接続媒体の量のばらつきに対しても、突起電極間の短
絡を防止できる。
【００２５】このような、金型に凹部を形成して、金型
により突起電極の形状を整形する方法は、上記のように
突起電極をプリント配線基板の片面に形成する場合に
も、両面に形成する場合にも適用できる。
により突起電極の形状を整形する方法は、上記のように
突起電極をプリント配線基板の片面に形成する場合に
も、両面に形成する場合にも適用できる。
【００２６】亦、金型により突起電極の形状を整形する
方法は、上述のように、第１のプリプレグと硬化した第
２の配線基板とを接合して多層のプリント配線基板を形
成する場合にも第１のプリプレグに対して適用すること
ができる。即ち、第２の配線基板の上に第１のプリプレ
グの露出面が接触するように積層する工程の後、第１の
プリプレグの離型フィルム側に、導電性ペーストのビア
ホールに対応する位置に突起整形用の凹部を設けた金型
で挟圧して加熱加圧してプリプレグおよび導電性ペース
トを硬化する工程と、その後に離型性フィルムを剥離す
る工程と、から整形された突起電極を有するプリント配
線基板を形成するのである。もっとも、金型で挟圧して
する前に第１のプリプレグの離型フィルムを先に離型し
て導電性ペーストの突起部を露出させ突起部に合致する
当該凹部を設けた金型で挟圧して加熱硬化させる工程も
採用することができる。
方法は、上述のように、第１のプリプレグと硬化した第
２の配線基板とを接合して多層のプリント配線基板を形
成する場合にも第１のプリプレグに対して適用すること
ができる。即ち、第２の配線基板の上に第１のプリプレ
グの露出面が接触するように積層する工程の後、第１の
プリプレグの離型フィルム側に、導電性ペーストのビア
ホールに対応する位置に突起整形用の凹部を設けた金型
で挟圧して加熱加圧してプリプレグおよび導電性ペース
トを硬化する工程と、その後に離型性フィルムを剥離す
る工程と、から整形された突起電極を有するプリント配
線基板を形成するのである。もっとも、金型で挟圧して
する前に第１のプリプレグの離型フィルムを先に離型し
て導電性ペーストの突起部を露出させ突起部に合致する
当該凹部を設けた金型で挟圧して加熱硬化させる工程も
採用することができる。
【００２７】図１（ａ）のように、突起電極が片面に形
成された多層配線基板は、特にＭＣＭ基板やベアチップ
実装用基板として利用することができ、同図（ｂ）の突
起電極が両面に形成された多層配線基板は、特にＣＳＰ
（チップサイズパッケージ）のキャリア基板として利用
できる。
成された多層配線基板は、特にＭＣＭ基板やベアチップ
実装用基板として利用することができ、同図（ｂ）の突
起電極が両面に形成された多層配線基板は、特にＣＳＰ
（チップサイズパッケージ）のキャリア基板として利用
できる。
【００２８】図１（ａ）において、各突起電極は、実装
すべき半導体素子または電子部品の電極位置と対応する
基板上の位置に形成されるもので、前記半導体素子また
は電子部品をフリップ実装することができ、また、各突
起電極を実装すべきマザーボードの電極位置に対応した
位置に形成することにより、多層配線基板をマザーボー
ドに実装することができる。同図（ｂ）において、表面
側の各突起電極は実装すべき半導体素子または電子部品
の電極位置に対応する位置に形成され、裏面側の各突起
電極をマザーボードの電極位置に対応する位置に形成さ
れる。これにより、ＣＳＰキャリア基板を構成すること
ができ、図９のようなＣＳＰが可能となる。
すべき半導体素子または電子部品の電極位置と対応する
基板上の位置に形成されるもので、前記半導体素子また
は電子部品をフリップ実装することができ、また、各突
起電極を実装すべきマザーボードの電極位置に対応した
位置に形成することにより、多層配線基板をマザーボー
ドに実装することができる。同図（ｂ）において、表面
側の各突起電極は実装すべき半導体素子または電子部品
の電極位置に対応する位置に形成され、裏面側の各突起
電極をマザーボードの電極位置に対応する位置に形成さ
れる。これにより、ＣＳＰキャリア基板を構成すること
ができ、図９のようなＣＳＰが可能となる。
【００２９】
〔実施例１〕本発明による突起電極付きプリント配線基
板の製造方法を図３に基づいて説明する。図３は本発明
のプリント配線基板の製造方法を断面図でフローチャー
ト状に説明した図である。図３において、３１はプリプ
レグ、３２は離型性フィルム、３３はビアホール、３４
は導電性ペースト、３６は金属箔、３５は平板状の金
型、３７は完成した突起電極付きプリント配線基板であ
る。
板の製造方法を図３に基づいて説明する。図３は本発明
のプリント配線基板の製造方法を断面図でフローチャー
ト状に説明した図である。図３において、３１はプリプ
レグ、３２は離型性フィルム、３３はビアホール、３４
は導電性ペースト、３６は金属箔、３５は平板状の金
型、３７は完成した突起電極付きプリント配線基板であ
る。
【００３０】まず、硬化前のプリプレグとして、アラミ
ド繊維強化エポキシ樹脂シート（帝人（株）製、品名
「ＴＡ−０１」）３１の片面に離型処理を行ったポリイ
ミド樹脂フィルム（日立化成社製 厚み０．１ｍｍ）３
２を熱ローラーで張り合わせた（図３（ａ、ｂ））。そ
の後、エキシマレーザーにて任意の位置にビアホール
（直径０．２ｍｍφ）３３を穿孔する（図３（ｃ））。
次にＡｇを導電フィラーとし、バインダーとしてエポキ
シ樹脂を使用した導電性ペースト３４をスクリーン印刷
法を用いてビアホールに充填した（図３（ｄ））。この
時、プリプレグの裏面から吸引しながら行った。
ド繊維強化エポキシ樹脂シート（帝人（株）製、品名
「ＴＡ−０１」）３１の片面に離型処理を行ったポリイ
ミド樹脂フィルム（日立化成社製 厚み０．１ｍｍ）３
２を熱ローラーで張り合わせた（図３（ａ、ｂ））。そ
の後、エキシマレーザーにて任意の位置にビアホール
（直径０．２ｍｍφ）３３を穿孔する（図３（ｃ））。
次にＡｇを導電フィラーとし、バインダーとしてエポキ
シ樹脂を使用した導電性ペースト３４をスクリーン印刷
法を用いてビアホールに充填した（図３（ｄ））。この
時、プリプレグの裏面から吸引しながら行った。
【００３１】次に、Ｃｕ箔（厚み０．０３５ｍｍ）３６
を前記プリプレグの離型性フィルムが貼り合わされてい
ない面に熱ローラーで貼り合わせた（図３（ｅ））。そ
の後、離型性フィルムとＣｕ箔を貼り合わせたプリプレ
グの両面に、ステンレス鋼製の平板状金型３５を挟接
し、熱プレス機でプレス温度１７０℃、圧力６０〜１０
０ｋｇ／ｃｍ2 で１時間の加圧してプリプレグを熱圧着
した（図３（ｆ））。
を前記プリプレグの離型性フィルムが貼り合わされてい
ない面に熱ローラーで貼り合わせた（図３（ｅ））。そ
の後、離型性フィルムとＣｕ箔を貼り合わせたプリプレ
グの両面に、ステンレス鋼製の平板状金型３５を挟接
し、熱プレス機でプレス温度１７０℃、圧力６０〜１０
０ｋｇ／ｃｍ2 で１時間の加圧してプリプレグを熱圧着
した（図３（ｆ））。
【００３２】前記の加熱加圧によりプリプレグは、１０
％圧縮される。この圧縮率は１０％が望ましいが、５％
〜４０％の範囲の圧縮率でもよい。ポリイミド樹脂の軟
化点はプレス温度より高いので、この工程において、ポ
リイミド樹脂からなる離型性フィルムは溶融しない。し
かる後、金型から基板をはずし、前記離型性のフィルム
を剥離した（図３（ｇ））。必要な場合には後に、Ｃｕ
箔に配線パターンを形成する。以上の方法で硬化した導
電性ペーストからなるビアホール導体と一体構成で、高
さが離型性フィルムの厚さに相当する突起電極を有する
プリント配線基板３７が完成した。
％圧縮される。この圧縮率は１０％が望ましいが、５％
〜４０％の範囲の圧縮率でもよい。ポリイミド樹脂の軟
化点はプレス温度より高いので、この工程において、ポ
リイミド樹脂からなる離型性フィルムは溶融しない。し
かる後、金型から基板をはずし、前記離型性のフィルム
を剥離した（図３（ｇ））。必要な場合には後に、Ｃｕ
箔に配線パターンを形成する。以上の方法で硬化した導
電性ペーストからなるビアホール導体と一体構成で、高
さが離型性フィルムの厚さに相当する突起電極を有する
プリント配線基板３７が完成した。
【００３３】図４はこの発明の両面に突起電極を有する
プリント配線基板の製造工程を示すが、この製造法は図
３に示した製造法に比べて、両面に離型性フィルム３
２、３２を貼り合わせる点が異なるだけである（図４
（ｂ））。熱プレス工程（図４（ｅ））の後、両面の離
型性フィルム３２、３２を剥離することにより、基板３
１の両面に硬化した導電性ペーストからなるビアホール
導体３４と一体の構成で、高さが離型性フィルムの厚さ
に相当する突起電極を有するプリント配線基板が完成す
る（図４（ｆ））。
プリント配線基板の製造工程を示すが、この製造法は図
３に示した製造法に比べて、両面に離型性フィルム３
２、３２を貼り合わせる点が異なるだけである（図４
（ｂ））。熱プレス工程（図４（ｅ））の後、両面の離
型性フィルム３２、３２を剥離することにより、基板３
１の両面に硬化した導電性ペーストからなるビアホール
導体３４と一体の構成で、高さが離型性フィルムの厚さ
に相当する突起電極を有するプリント配線基板が完成す
る（図４（ｆ））。
【００３４】〔実施例２〕図５は、本発明の多層プリン
ト配線基板の製造方法を断面図で示すが、図３と同一符
号は同一対象物を表す。５１は片面に離型性フィルムを
有するプリプレグ、５２は両面に金属層を有する硬化後
のプリント配線基板、５３は完成した突起電極を有する
多層プリント配線基板である。
ト配線基板の製造方法を断面図で示すが、図３と同一符
号は同一対象物を表す。５１は片面に離型性フィルムを
有するプリプレグ、５２は両面に金属層を有する硬化後
のプリント配線基板、５３は完成した突起電極を有する
多層プリント配線基板である。
【００３５】硬化前のプリプレグとして、アラミド繊維
強化エポキシ樹脂シート（帝人（株）製、品名「ＴＡ−
０１」）３１の片面に、離型処理を行ったポリイミド樹
脂フィルム（日立化成社製 厚み０．１ｍｍ）３２を、
熱ローラーで貼り合わせた（図５（ａ、ｂ））。その
後、炭酸ガスレーザーにて任意の位置にビアホール（直
径０．２ｍｍ）３３を穿孔した（図５（ｃ））。次にＮ
ｉを導電フィラーとし、バインダとしてエポキシ樹脂３
４を使用した導電性ペースト３４を、スクリーン印刷法
により、プリプレグの裏面から吸引しながらビアホール
３３に充填した（図５（ｄ））。その結果、片面に離型
性フィルムを有するプリプレグ５１を形成した。
強化エポキシ樹脂シート（帝人（株）製、品名「ＴＡ−
０１」）３１の片面に、離型処理を行ったポリイミド樹
脂フィルム（日立化成社製 厚み０．１ｍｍ）３２を、
熱ローラーで貼り合わせた（図５（ａ、ｂ））。その
後、炭酸ガスレーザーにて任意の位置にビアホール（直
径０．２ｍｍ）３３を穿孔した（図５（ｃ））。次にＮ
ｉを導電フィラーとし、バインダとしてエポキシ樹脂３
４を使用した導電性ペースト３４を、スクリーン印刷法
により、プリプレグの裏面から吸引しながらビアホール
３３に充填した（図５（ｄ））。その結果、片面に離型
性フィルムを有するプリプレグ５１を形成した。
【００３６】また、同様の方法で別のアラミド繊維強化
エポキシ樹脂シートのプリプレグ３１の両面に前記の離
型性フィルム３２、３２を貼り合わせ（図５（ｅ、
ｆ））、ビアホール３３を形成したプリプレグを作った
（図５（ｇ））。同様の導電性ペーストでビアホールを
充填し（図５（ｈ））、しかる後、離型性フィルムを剥
離し（図５（ｉ））、Ｃｕ箔（厚み０．０３５ｍｍ）３
６、３６を前記離型性フィルムを剥離したプリプレグの
両面に熱ローラーで貼り合わせた（図５（ｊ））。
エポキシ樹脂シートのプリプレグ３１の両面に前記の離
型性フィルム３２、３２を貼り合わせ（図５（ｅ、
ｆ））、ビアホール３３を形成したプリプレグを作った
（図５（ｇ））。同様の導電性ペーストでビアホールを
充填し（図５（ｈ））、しかる後、離型性フィルムを剥
離し（図５（ｉ））、Ｃｕ箔（厚み０．０３５ｍｍ）３
６、３６を前記離型性フィルムを剥離したプリプレグの
両面に熱ローラーで貼り合わせた（図５（ｊ））。
【００３７】その後、平板状のステンレスからなる金型
を両面から位置合わせし、熱プレス機でプレス温度１７
０℃、圧力６０〜１００ｋｇ／ｃｍ2 で１時間の加圧を
して、一回目の熱圧着をし（図５（ｋ））、両面に金属
層を有する硬化したプリント配線基板５２を得た（図５
（ｌ））。この工程により導電ペーストも硬化し、プリ
ント配線基板の両面に付着した銅箔間が電気的に接続さ
れる。
を両面から位置合わせし、熱プレス機でプレス温度１７
０℃、圧力６０〜１００ｋｇ／ｃｍ2 で１時間の加圧を
して、一回目の熱圧着をし（図５（ｋ））、両面に金属
層を有する硬化したプリント配線基板５２を得た（図５
（ｌ））。この工程により導電ペーストも硬化し、プリ
ント配線基板の両面に付着した銅箔間が電気的に接続さ
れる。
【００３８】前記プリプレグ５１と前記の硬化したプリ
ント配線基板５２とを積層し、両面から平板状のステン
レスからなる金型を位置合わせし、熱プレス機でプレス
温度１７０℃、圧力６０〜１００ｋｇ／ｃｍ2 で１時間
加圧して、２回目の熱圧着をした（図５（ｍ））。しか
る後、金型から基板を外し（図５（ｎ））、離型性フィ
ルムを剥離すると、硬化した導電性ペーストからなるビ
アホール導体と一体構成で、高さが離型性フィルムの厚
さに相当する突起電極を有する多層プリント配線基板５
３を完成した（図５（ｏ））。その後必要な場合にはＣ
ｕ箔に配線パターンを形成する。
ント配線基板５２とを積層し、両面から平板状のステン
レスからなる金型を位置合わせし、熱プレス機でプレス
温度１７０℃、圧力６０〜１００ｋｇ／ｃｍ2 で１時間
加圧して、２回目の熱圧着をした（図５（ｍ））。しか
る後、金型から基板を外し（図５（ｎ））、離型性フィ
ルムを剥離すると、硬化した導電性ペーストからなるビ
アホール導体と一体構成で、高さが離型性フィルムの厚
さに相当する突起電極を有する多層プリント配線基板５
３を完成した（図５（ｏ））。その後必要な場合にはＣ
ｕ箔に配線パターンを形成する。
【００３９】〔実施例３〕図６に、本発明による整形さ
れた突起電極付きプリント配線基板の製造方法を示した
が、図中、３１はプリプレグ、３２は離型性フィルム、
３３はビアホール、３４は導電性ペースト、３５は平板
状金型、６１はビアホールと相対する位置に凹部を有す
る金型、６２は突起電極と金属層を有するプリント配線
基板である。
れた突起電極付きプリント配線基板の製造方法を示した
が、図中、３１はプリプレグ、３２は離型性フィルム、
３３はビアホール、３４は導電性ペースト、３５は平板
状金型、６１はビアホールと相対する位置に凹部を有す
る金型、６２は突起電極と金属層を有するプリント配線
基板である。
【００４０】まず、硬化前のプリプレグとして、アラミ
ド繊維強化エポキシ樹脂シート（帝人（株）製、品名
〔ＴＡ−０１〕）３１の片面に、離型処理を行ったＰＥ
Ｔフィルム３２を熱ローラーを用いて貼り合わせた（図
６（ａ、ｂ））。本例では、離型性フィルムは熱プレス
の前に剥離するために、耐熱特性は要求されない。その
後、パンチングマシンで任意の位置にビアホール（直径
０．２ｍｍ）３３を穿孔した（図６（ｃ））。次にＣｕ
を導電フィラーとし、バインダとしてエポキシ樹脂（エ
ポキシテクノロジー社製エポテック３０１）を使用した
導電性ペースト３４をスクリーン印刷法を用いてビアホ
ールに充填した（図６（ｄ））。この時、プリプレグの
裏面から吸引しながら行う。その後、離型性フィルムを
剥離して、突起電極１１を備えたプリプレグを得た（図
６（ｅ））。
ド繊維強化エポキシ樹脂シート（帝人（株）製、品名
〔ＴＡ−０１〕）３１の片面に、離型処理を行ったＰＥ
Ｔフィルム３２を熱ローラーを用いて貼り合わせた（図
６（ａ、ｂ））。本例では、離型性フィルムは熱プレス
の前に剥離するために、耐熱特性は要求されない。その
後、パンチングマシンで任意の位置にビアホール（直径
０．２ｍｍ）３３を穿孔した（図６（ｃ））。次にＣｕ
を導電フィラーとし、バインダとしてエポキシ樹脂（エ
ポキシテクノロジー社製エポテック３０１）を使用した
導電性ペースト３４をスクリーン印刷法を用いてビアホ
ールに充填した（図６（ｄ））。この時、プリプレグの
裏面から吸引しながら行う。その後、離型性フィルムを
剥離して、突起電極１１を備えたプリプレグを得た（図
６（ｅ））。
【００４１】次に、Ｃｕ箔（厚み：０．０３５ｍｍ）３
６を前記プリプレグの貼り合わされていない面に熱ロー
ラで貼り合わせる（図６（ｆ））。その後、前記のプリ
プレグに貼り合わせた離型性のフィルムを剥離する。そ
の後、Ｃｕ箔の面には平板状金型を合わせ、ビアホール
上に未硬化の導電ペーストが突き出た面には、ビアホー
ルと相対する位置にドーム状の凹部（径：０．２ｍｍ、
深さ：０．３ｍｍ）を有するステンレス製の金型６１を
位置合わせをして、熱プレス機でプレス温度１７０℃、
圧力６０〜１００ｋｇ／ｃｍ2 で１時間熱圧着する（図
６（ｇ））。前記の加熱加圧によりプリプレグは、１０
％圧縮される。この圧縮率は１０％が望ましいが、５％
〜４０％での圧縮率でもよい。しかる後、金型から基板
をはずし、導電性ペーストからなる突起電極を有するプ
リント配線基板６２が完成する（図６（ｈ））。
６を前記プリプレグの貼り合わされていない面に熱ロー
ラで貼り合わせる（図６（ｆ））。その後、前記のプリ
プレグに貼り合わせた離型性のフィルムを剥離する。そ
の後、Ｃｕ箔の面には平板状金型を合わせ、ビアホール
上に未硬化の導電ペーストが突き出た面には、ビアホー
ルと相対する位置にドーム状の凹部（径：０．２ｍｍ、
深さ：０．３ｍｍ）を有するステンレス製の金型６１を
位置合わせをして、熱プレス機でプレス温度１７０℃、
圧力６０〜１００ｋｇ／ｃｍ2 で１時間熱圧着する（図
６（ｇ））。前記の加熱加圧によりプリプレグは、１０
％圧縮される。この圧縮率は１０％が望ましいが、５％
〜４０％での圧縮率でもよい。しかる後、金型から基板
をはずし、導電性ペーストからなる突起電極を有するプ
リント配線基板６２が完成する（図６（ｈ））。
【００４２】この加熱加圧、圧縮工程という単一の工程
で、ドーム型、円錐型、２段突起型、その他所望の形状
の突起電極を、プリプレグの硬化、導電ペーストの硬化
と同時に突起電極の整形を行うことができる。また、金
型の凹部の形状を所望の形にすることにより、所望の立
体形状の突起電極に整形することができ、即ち、ドーム
型、円錐型、２段突起型等の突起電極も可能である。
で、ドーム型、円錐型、２段突起型、その他所望の形状
の突起電極を、プリプレグの硬化、導電ペーストの硬化
と同時に突起電極の整形を行うことができる。また、金
型の凹部の形状を所望の形にすることにより、所望の立
体形状の突起電極に整形することができ、即ち、ドーム
型、円錐型、２段突起型等の突起電極も可能である。
【００４３】図７はこの発明の両面に突起電極を有する
プリント配線基板の製造方法を断面図を示すが、符号７
１は両面に突起電極を有するプリント配線基板である。
本製造法は図６に示した製造法に比べて、両面に離型性
フィルムを貼り合わせる（図７（ｂ））点が異なる。こ
の例は、ビアホールに導電ペーストを充填した（図７
（ｄ））後、離型性フィルムを剥離することにより、両
面に未硬化の導電ペーストの突起を形成する（図７
（ｅ））。両面にビアホールと相対する位置にドーム状
の凹部を有するステンレス製の金型を位置あわせし、前
記と同様の条件で熱プレスを行う（図７（ｆ））。
プリント配線基板の製造方法を断面図を示すが、符号７
１は両面に突起電極を有するプリント配線基板である。
本製造法は図６に示した製造法に比べて、両面に離型性
フィルムを貼り合わせる（図７（ｂ））点が異なる。こ
の例は、ビアホールに導電ペーストを充填した（図７
（ｄ））後、離型性フィルムを剥離することにより、両
面に未硬化の導電ペーストの突起を形成する（図７
（ｅ））。両面にビアホールと相対する位置にドーム状
の凹部を有するステンレス製の金型を位置あわせし、前
記と同様の条件で熱プレスを行う（図７（ｆ））。
【００４４】熱プレス工程の後両面の離型性フィルムを
剥離することにより、基板の両面に硬化した導電性ペー
ストからなるビアホール導体と一体構成で、高さが離型
性フィルムの厚さに相当する突起電極を有するプリント
配線基板が完成する（図７（ｇ））。しかる後、金型か
ら基板をはずすと、両面に導電性ペーストからなる突起
電極を有するプリント配線基板７１が完成する。
剥離することにより、基板の両面に硬化した導電性ペー
ストからなるビアホール導体と一体構成で、高さが離型
性フィルムの厚さに相当する突起電極を有するプリント
配線基板が完成する（図７（ｇ））。しかる後、金型か
ら基板をはずすと、両面に導電性ペーストからなる突起
電極を有するプリント配線基板７１が完成する。
【００４５】（実施例４）図８は、本発明のプリント配
線基板の形成方法を断面図でフローチャート状に説明し
た図であり、図６、図７と同一符号は同一対象物を示
す。３６は金属箔、８１は突起物を有するプリプレグ、
８２は両面に金属層を有するプリント配線基板、８３は
２段突起状の凹部を有する金型、８４は２段突起状の突
起電極、８５は突起物を有する多層プリント配線基板で
ある。
線基板の形成方法を断面図でフローチャート状に説明し
た図であり、図６、図７と同一符号は同一対象物を示
す。３６は金属箔、８１は突起物を有するプリプレグ、
８２は両面に金属層を有するプリント配線基板、８３は
２段突起状の凹部を有する金型、８４は２段突起状の突
起電極、８５は突起物を有する多層プリント配線基板で
ある。
【００４６】まず、硬化前のプリプレグとして、アラミ
ド−エポキシシート（帝人（株）製ＴＡ−０１）３１の
片面に離型処理を行ったＰＥＴフィルム３２を熱ローラ
ーで貼り合わせた（図８（ａ、ｂ））。その後、炭酸ガ
スレーザーにて任意の位置にビアホール（直径０．２ｍ
ｍ）３３をあける（図８（ｃ））。
ド−エポキシシート（帝人（株）製ＴＡ−０１）３１の
片面に離型処理を行ったＰＥＴフィルム３２を熱ローラ
ーで貼り合わせた（図８（ａ、ｂ））。その後、炭酸ガ
スレーザーにて任意の位置にビアホール（直径０．２ｍ
ｍ）３３をあける（図８（ｃ））。
【００４７】次にＮｉを導電フィラーとし、バインダと
してエポキシ樹脂として調製したペースト３４をスクリ
ーン印刷法を用いてビアホールに充填する（図８
（ｄ））。この時、プリプレグの裏面から吸引しながら
行う。次に、前記片面に離型性フィルムを貼り合わせた
プリプレグから離型性フィルムを剥離し、突起電極物を
有するプリプレグ８１を形成する（図８（ｅ））。
してエポキシ樹脂として調製したペースト３４をスクリ
ーン印刷法を用いてビアホールに充填する（図８
（ｄ））。この時、プリプレグの裏面から吸引しながら
行う。次に、前記片面に離型性フィルムを貼り合わせた
プリプレグから離型性フィルムを剥離し、突起電極物を
有するプリプレグ８１を形成する（図８（ｅ））。
【００４８】また、同様の方法で両面に前記の離型性フ
ィルムを貼り合わせ、ビアホールを形成したプリプレグ
を作る（図８（ｆ〜ｈ））。同様の導電性ペーストでビ
アホールを充填し（図８（ｉ））、しかる後離型性フィ
ルムを剥離し（図８（ｊ））、Ｃｕ箔（厚み０．０３５
ｍｍ）３６を前記離型性フィルムを剥離したプリプレグ
の両面に熱ローラーで貼り合わせる（図８（ｋ））。そ
の後、平板状のステンレスからなる金型を両面から位置
合わせし、熱プレス機でプレス温度１７０℃、圧力６０
〜１００ｋｇ／ｃｍ2 で１時間熱圧着し（図８
（ｌ））、両面に金属層を有する硬化したプリント配線
基板８２を形成した（図８（ｍ））。前記の加熱加圧に
よりプリプレグは、１０％圧縮されたが、この圧縮率は
５％〜４０％での圧縮率でもよい。
ィルムを貼り合わせ、ビアホールを形成したプリプレグ
を作る（図８（ｆ〜ｈ））。同様の導電性ペーストでビ
アホールを充填し（図８（ｉ））、しかる後離型性フィ
ルムを剥離し（図８（ｊ））、Ｃｕ箔（厚み０．０３５
ｍｍ）３６を前記離型性フィルムを剥離したプリプレグ
の両面に熱ローラーで貼り合わせる（図８（ｋ））。そ
の後、平板状のステンレスからなる金型を両面から位置
合わせし、熱プレス機でプレス温度１７０℃、圧力６０
〜１００ｋｇ／ｃｍ2 で１時間熱圧着し（図８
（ｌ））、両面に金属層を有する硬化したプリント配線
基板８２を形成した（図８（ｍ））。前記の加熱加圧に
よりプリプレグは、１０％圧縮されたが、この圧縮率は
５％〜４０％での圧縮率でもよい。
【００４９】前記プリプレグ８１と前記の硬化したプリ
ント配線基板８２を積層し、導電性ペーストで充填した
ビアホールと相対する位置に内径０．２ｍｍで深さ０．
１ｍｍと内径０．１ｍｍで深さと０．１ｍｍとの２段の
円柱状の凹部を有するステンレス製の金型８３に前記の
プリプレグの突起部と金型の凹部が対応するように位置
合わせし、またプリント配線基板Ｃｕ箔側には平板状の
ステンレスからなる金型を位置合わせし、熱プレス機で
プレス温度１７０℃、圧力６０〜１００ｋｇ／ｃｍ2 で
１時間熱圧着した（図８（ｎ））。しかる後、金型から
基板をはずし、必要な場合、Ｃｕ箔に配線パターンを形
成する。以上の方法で導電性ペーストからなる２段突起
電極８４を有する多層プリント配線基板８５が形成され
た（図８（ｏ））。
ント配線基板８２を積層し、導電性ペーストで充填した
ビアホールと相対する位置に内径０．２ｍｍで深さ０．
１ｍｍと内径０．１ｍｍで深さと０．１ｍｍとの２段の
円柱状の凹部を有するステンレス製の金型８３に前記の
プリプレグの突起部と金型の凹部が対応するように位置
合わせし、またプリント配線基板Ｃｕ箔側には平板状の
ステンレスからなる金型を位置合わせし、熱プレス機で
プレス温度１７０℃、圧力６０〜１００ｋｇ／ｃｍ2 で
１時間熱圧着した（図８（ｎ））。しかる後、金型から
基板をはずし、必要な場合、Ｃｕ箔に配線パターンを形
成する。以上の方法で導電性ペーストからなる２段突起
電極８４を有する多層プリント配線基板８５が形成され
た（図８（ｏ））。
【００５０】
【発明の効果】以上のように、本発明の突起電極付きプ
リント配線基板は、絶縁性基板とビアホール導体とから
成る単層配線基板、または絶縁性基板と配線層および層
間ビアホールからなる多層配線基板に埋め込まれた硬化
した導電性ペースト上に硬化した導電性ペーストの突起
電極を設けたもので、埋め込み部のビアホール導体と突
起電極とが一体となって構成されているために、充填さ
れた埋め込み部が突起部の支柱となり、突起電極の強度
が大であり、実装歩留まり、実装信頼性の向上に顕著な
効果がある。
リント配線基板は、絶縁性基板とビアホール導体とから
成る単層配線基板、または絶縁性基板と配線層および層
間ビアホールからなる多層配線基板に埋め込まれた硬化
した導電性ペースト上に硬化した導電性ペーストの突起
電極を設けたもので、埋め込み部のビアホール導体と突
起電極とが一体となって構成されているために、充填さ
れた埋め込み部が突起部の支柱となり、突起電極の強度
が大であり、実装歩留まり、実装信頼性の向上に顕著な
効果がある。
【００５１】特に、ベアチップ実装において、半導体素
子または電子部品とプリント基板との熱膨張係数差によ
って接続部に生じる剪断応力に耐えられる構造が得られ
る。
子または電子部品とプリント基板との熱膨張係数差によ
って接続部に生じる剪断応力に耐えられる構造が得られ
る。
【００５２】必要な突起位置に凹型加工をした金型で熱
プレスすることにより、ドーム型、２段突起型等の任意
所望の形状の突起電極を成形することができ、実装工程
の生産性を上げることができる。
プレスすることにより、ドーム型、２段突起型等の任意
所望の形状の突起電極を成形することができ、実装工程
の生産性を上げることができる。
【００５３】また、熱プレス工程により、プリプレグの
硬化、導電性ペーストの硬化と同時に突起電極が形成さ
れるために、製造工程も極めて簡単になり、量産性に優
れている。離型性を有するフィルムの厚さによって、突
起電極の高さが決まるために、高さ数十μｍの突起電極
が精度よく形成できる。
硬化、導電性ペーストの硬化と同時に突起電極が形成さ
れるために、製造工程も極めて簡単になり、量産性に優
れている。離型性を有するフィルムの厚さによって、突
起電極の高さが決まるために、高さ数十μｍの突起電極
が精度よく形成できる。
【図１】本発明の片面（Ａ）および両面（Ｂ）に突起電
極を有するプリント配線基板の断面図である。
極を有するプリント配線基板の断面図である。
【図２】本発明の２段突起電極を有するプリント配線基
板の断面図である。
板の断面図である。
【図３】本発明の実施例１の突起電極付きプリント配線
基板の製造工程を示す断面図である。
基板の製造工程を示す断面図である。
【図４】本発明の実施例１に係る両面に突起電極を有す
るプリント配線基板の製造工程を示す断面図である。
るプリント配線基板の製造工程を示す断面図である。
【図５】本発明の実施例２に係る突起電極付き多層プリ
ント配線基板の製造工程を示す断面図である。
ント配線基板の製造工程を示す断面図である。
【図６】本発明の実施例３に係る突起電極付きプリント
配線基板の製造工程を示す断面図である。
配線基板の製造工程を示す断面図である。
【図７】本発明の実施例３に係る両面に突起電極を有す
るプリント配線基板の製造工程を示す断面図である。
るプリント配線基板の製造工程を示す断面図である。
【図８】本発明の実施例４に係る突起電極付き多層プリ
ント配線基板の製造工程を示す断面図である。
ント配線基板の製造工程を示す断面図である。
【図９】本発明の突起電極付きプリント配線基板の応用
例を示す半導体パッケージの断面図である。
例を示す半導体パッケージの断面図である。
【図１０】従来のランドグリッドアレイ型パッケージの
断面図である。
断面図である。
【図１１】従来のハンダボールを使用したボールグリッ
ドアレイの断面図である。
ドアレイの断面図である。
【図１２】従来のめっき法により突起電極を形成したラ
ンドグリッドアレイタイプの半導体パッケージの断面図
である。
ンドグリッドアレイタイプの半導体パッケージの断面図
である。
１１ 硬化した導電性ペースト １２ 硬化した導電性ペースト １３ 配線パターン １４ プリント基板材 １５ ２段状の突起物 ２１ 半導体チップ ２２ 硬化した導電性ペースト ２３ 硬化した導電性ペースト ２４ 端子電極 ２５ 配線パターン ２６ プリント基板材 ３１ プリプレグ ３２ 離型性フィルム ３３ ビアホール ３４ 導電性ペースト ３５ 金型 ３６ 金属箔 １０２ 端子電極 １０３ キャリア １１１ ハンダボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 別所 芳宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 白石 司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (20)
- 【請求項１】 絶縁性樹脂基板に導電性ペーストから成
るビアホール導体が配設されたプリント配線基板におい
て、 導電性ペーストから成る突起電極が、上記のビアホール
導体に接続固定されて基板表面上に突出して成ることを
特徴とする突起電極付きプリント配線基板。 - 【請求項２】 プリント配線基板が、上記のビアホール
導体が配設されて積層された上記の複数の絶縁性樹脂基
板と、該樹脂基板の層間にあって上記ビアホール導体と
接続された配線電極層と、から一体に成る多層基板であ
る請求項１記載のプリント配線基板。 - 【請求項３】 ビアホール導体と突起電極とが同一の導
電性ペーストから一体に成形されてなることを特徴とす
る請求項１に記載のプリント配線基板。 - 【請求項４】 絶縁性樹脂基板が多孔質基材を加熱圧縮
して成ることを特徴とする請求項１又は２に記載のプリ
ント配線基板。 - 【請求項５】 多孔質基材がアラミド繊維強化エポキシ
樹脂シートから成ることを特徴とする請求項４に記載の
プリント配線基板。 - 【請求項６】 多孔質基材が、全芳香族ポリイミド繊維
の織布若しくは不織布と熱硬化性樹脂との複合材である
ことを特徴とする請求項４に記載のプリント配線基板。 - 【請求項７】 絶縁性基板の基材がガラス線維強化エポ
キシ樹脂シートからなる請求項４に記載のプリント配線
基板。 - 【請求項８】 導電性ペーストが、導電物質として、Ａ
ｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｓｎ、Ｐｂ、Ｎｉおよびのこれ
らの合金のなかの一種以上を含む請求項１に記載のプリ
ント配線基板。 - 【請求項９】 突起電極の表面に金属層を皮膜形成した
ことを特徴とする請求項１に記載のプリント配線基板。 - 【請求項１０】 突起電極の形状が、角柱状、円柱状、
半球状、円錐状、角錐状または２段突起形状である請求
項１に記載の突起電極付きプリント配線基板。 - 【請求項１１】 絶縁性樹脂基板にビアホール導体が配
設されたプリント配線基板において、 導電性ペーストから成る突起電極が、上記のビアホール
導体に接続固定されて該樹脂基板の表面上及び裏面上に
突出して成ることを特徴とする突起電極付きプリント配
線基板。 - 【請求項１２】 表面側の突起電極と裏面側の突起電極
とを同時に形成したことを特徴とする請求項１１の突起
電極付きプリント配線基板。 - 【請求項１３】 表面側の突起電極を半導体素子または
電子部品の接続用電極に対応した位置に形成し、裏面側
の突起電極をマザー基板の接続用電極位置に形成したこ
とを特徴とする請求項１１記載のチップサイズパッケー
ジ用の突起電極付きプリント配線基板。 - 【請求項１４】 加熱加圧工程で溶融しない離型性フィ
ルムを片面に備えたプリプレグにビアホールを貫通形成
する工程と、前記のビアホールに導電性ペーストを充填
する工程と、前記充填したプリプレグの離型性フィルム
を備えていない側に金属箔を貼り合わせる工程と、前記
金属箔貼り合わせ後のプリプレグを加熱加圧する工程
と、その後に離型性フィルムを剥離する工程と、から成
る突起電極付きプリント配線基板の製造方法。 - 【請求項１５】 加熱加圧工程で溶融しない離型性フィ
ルムを両面に備えたプリプレグにビアホールを形成する
工程と、前記のビアホールに導電性ペーストを充填する
工程と、前記充填したプリプレグを加熱加圧する工程
と、その後に離型性フィルムを剥離する工程からなる突
起電極付きプリント配線基板の製造方法。 - 【請求項１６】 離型性フィルムを両面に備えたプリプ
レグにビアホールを形成する工程と、前記のビアホール
に導電性ペーストを充填する工程と、前記充填したプリ
プレグの片面の離型性フィルムを剥離してその剥離面に
金属箔を貼り合わせる工程と、その後、プリプレグを加
熱加圧する工程と、その後に離型性フィルムを剥離する
工程と、からなる突起電極付きプリント配線基板の製造
方法。 - 【請求項１７】 離型性フィルムを片面に備えプリプレ
グのビアホールに導電性ペーストを充填した第１のプリ
プレグと、両面に金属箔を貼り合わせた第２の硬化した
配線基板とを、第２の配線基板の上に第１のプリプレグ
の露出面が接触するように、積層する工程と、加熱加圧
してプリプレグおよび導電性ペーストを硬化する工程
と、その後に離型性フィルムを剥離する工程と、から成
る突起電極付き多層プリント配線基板の製造方法。 - 【請求項１８】 離型性フィルムをプリプレグの片面あ
るいは両面に備えたプリプレグにビアホールを形成する
工程と、前記のビアホールに導電性ペーストを充填する
工程と、しかる後に前記プリプレグから前記離型性フィ
ルムを剥離する工程と、前記フィルム剥離後のプリプレ
グに片面に金属箔を張り合わせる工程と、前記導電性ペ
ースト充填後のビアホール対応位置に突起整形用凹部を
有する金型で挟圧して加熱加圧する工程と、から成る突
起電極付きプリント配線基板の製造方法。 - 【請求項１９】 離型性フィルムをプリプレグの両面に
備えたプリプレグにビアホールを形成する工程と、前記
の孔に導電性ペーストを充填する工程と、しかる後に前
記プリプレグから前記離型性フィルムを剥離する工程
と、前記導電性ペースト充填後のビアホールに対応する
位置に凹部を設けた金型で挟圧して加熱加圧する工程か
らなる突起電極付きプリント配線基板の製造方法。 - 【請求項２０】 離型性フィルムを片面に備えプリプレ
グのビアホールに導電性ペーストを充填した第１のプリ
プレグと、両面に金属箔を貼り合わせた第２の硬化した
配線基板とを、第２の配線基板の上に第１のプリプレグ
の露出面が接触するように、積層する工程と、第１のプ
リプレグの離型フィルム側に、導電性ペーストのビアホ
ールに対応する位置に突起整形用の凹部を設けた金型で
挟圧して加熱加圧してプリプレグおよび導電性ペースト
を硬化する工程と、その後に離型性フィルムを剥離する
工程と、から成る整形された突起電極を有するプリント
配線基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17387097A JP3889856B2 (ja) | 1997-06-30 | 1997-06-30 | 突起電極付きプリント配線基板の製造方法 |
| US09/106,302 US6300576B1 (en) | 1997-06-30 | 1998-06-29 | Printed-circuit board having projection electrodes and method for producing the same |
| TW087110469A TW466895B (en) | 1997-06-30 | 1998-06-29 | Printed-circuit board having projection electrodes and method for producing the same |
| KR1019980025568A KR100274360B1 (ko) | 1997-06-30 | 1998-06-30 | 돌기전극을가진프린트배선기판과그제조방법 |
| US09/873,461 US6694613B2 (en) | 1997-06-30 | 2001-06-05 | Method for producing a printed-circuit board having projection electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17387097A JP3889856B2 (ja) | 1997-06-30 | 1997-06-30 | 突起電極付きプリント配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126902A true JPH1126902A (ja) | 1999-01-29 |
| JP3889856B2 JP3889856B2 (ja) | 2007-03-07 |
Family
ID=15968668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17387097A Expired - Fee Related JP3889856B2 (ja) | 1997-06-30 | 1997-06-30 | 突起電極付きプリント配線基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6300576B1 (ja) |
| JP (1) | JP3889856B2 (ja) |
| KR (1) | KR100274360B1 (ja) |
| TW (1) | TW466895B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1135012A2 (en) * | 2000-03-13 | 2001-09-19 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing printed circuit board |
| KR100475712B1 (ko) * | 2000-06-14 | 2005-03-10 | 마쯔시다덴기산교 가부시키가이샤 | 프린트 배선기판과 그 제조방법 |
| WO2005057997A1 (ja) * | 2003-12-10 | 2005-06-23 | Matsushita Electric Industrial Co., Ltd. | 回路基板の製造方法 |
| JP2009152496A (ja) * | 2007-12-21 | 2009-07-09 | Fujikura Ltd | プリント配線板の製造方法 |
| JP2015061058A (ja) * | 2013-09-20 | 2015-03-30 | 日本メクトロン株式会社 | 多層プリント配線板の製造方法、および多層プリント配線板 |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000076281A1 (fr) * | 1999-06-02 | 2000-12-14 | Ibiden Co., Ltd. | Carte a circuit imprime multicouche et procede de fabrication d'une telle carte |
| US7059049B2 (en) * | 1999-07-02 | 2006-06-13 | International Business Machines Corporation | Electronic package with optimized lamination process |
| US6350664B1 (en) * | 1999-09-02 | 2002-02-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR100372688B1 (ko) * | 2000-08-29 | 2003-02-19 | 삼성전기주식회사 | 인쇄회로다층기판의 제조방법 |
| EP1389897A1 (en) * | 2001-04-24 | 2004-02-18 | Mitsui Mining & Smelting Co., Ltd. | Printed circuit board, its manufacturing method, and csp manufacturing methdo |
| US6586825B1 (en) * | 2001-04-26 | 2003-07-01 | Lsi Logic Corporation | Dual chip in package with a wire bonded die mounted to a substrate |
| JP2002329974A (ja) * | 2001-05-01 | 2002-11-15 | Nitto Denko Corp | 配線基板及びその製造方法 |
| US20030087477A1 (en) * | 2001-05-02 | 2003-05-08 | Tomohiro Kawashima | Repairable flip clip semiconductor device with excellent packaging reliability and method of manufacturing same |
| JP2003078244A (ja) * | 2001-06-18 | 2003-03-14 | Nitto Denko Corp | 多層配線基板及びその製造方法 |
| US6768064B2 (en) * | 2001-07-10 | 2004-07-27 | Fujikura Ltd. | Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof |
| DE10134379A1 (de) * | 2001-07-14 | 2003-01-30 | Hella Kg Hueck & Co | Verfahren zur Herstellung einer elektrischen Verbindung zwischen einem Steckerelement und einer Leiterplatte |
| JP2003059971A (ja) * | 2001-08-20 | 2003-02-28 | Nec Kansai Ltd | 配線基板及びその製造方法並びに半導体装置 |
| US20030066679A1 (en) * | 2001-10-09 | 2003-04-10 | Castro Abram M. | Electrical circuit and method of formation |
| JP4030285B2 (ja) * | 2001-10-10 | 2008-01-09 | 株式会社トクヤマ | 基板及びその製造方法 |
| US7202556B2 (en) * | 2001-12-20 | 2007-04-10 | Micron Technology, Inc. | Semiconductor package having substrate with multi-layer metal bumps |
| AU2003236251A1 (en) * | 2002-04-17 | 2003-10-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for assembling the same |
| US6634210B1 (en) | 2002-04-17 | 2003-10-21 | Delphi Technologies, Inc. | Particulate sensor system |
| KR100509161B1 (ko) * | 2002-07-11 | 2005-08-23 | 주식회사 성진케미칼 | 도전성 고무패드층 및 폴리이미드층을 구비한 유리섬유 패드 |
| US20050093896A1 (en) * | 2003-11-05 | 2005-05-05 | Beat Stadelmann | Remapping signals |
| US7543376B2 (en) * | 2004-10-20 | 2009-06-09 | Panasonic Corporation | Manufacturing method of flexible printed wiring board |
| US7263769B2 (en) * | 2004-10-20 | 2007-09-04 | Matsushita Electric Industrial Co., Ltd. | Multi-layered flexible print circuit board and manufacturing method thereof |
| JP4747707B2 (ja) * | 2004-11-09 | 2011-08-17 | ソニー株式会社 | 多層配線基板及び基板製造方法 |
| US6964884B1 (en) * | 2004-11-19 | 2005-11-15 | Endicott Interconnect Technologies, Inc. | Circuitized substrates utilizing three smooth-sided conductive layers as part thereof, method of making same, and electrical assemblies and information handling systems utilizing same |
| US20060183342A1 (en) * | 2005-02-15 | 2006-08-17 | Eastman Kodak Company | Metal and metal oxide patterned device |
| CN101185381A (zh) * | 2005-04-05 | 2008-05-21 | Sv探针私人有限公司 | 陶瓷间隔变换器中的探针焊盘结构 |
| WO2006118141A1 (ja) * | 2005-04-28 | 2006-11-09 | Matsushita Electric Industrial Co., Ltd. | 多層配線基板およびその製造方法 |
| US7342183B2 (en) * | 2005-07-11 | 2008-03-11 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same |
| US7414322B2 (en) * | 2005-07-29 | 2008-08-19 | Lsi Corporation | High speed interface design |
| JP2007059485A (ja) * | 2005-08-22 | 2007-03-08 | Rohm Co Ltd | 半導体装置、基板及び半導体装置の製造方法 |
| TWI356480B (en) * | 2007-05-07 | 2012-01-11 | Siliconware Precision Industries Co Ltd | Semiconductor package substrate |
| KR100894178B1 (ko) * | 2007-09-28 | 2009-04-22 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| TWI392424B (zh) * | 2008-05-23 | 2013-04-01 | Denso Corp | And a method for manufacturing a conductor for interlayer connection |
| US7871842B2 (en) * | 2008-10-03 | 2011-01-18 | E. I. Du Pont De Nemours And Company | Production process for surface-mounting ceramic LED package, surface-mounting ceramic LED package produced by said production process, and mold for producing said package |
| KR100999518B1 (ko) * | 2008-11-26 | 2010-12-08 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 회로 기판 |
| WO2010064467A1 (ja) * | 2008-12-05 | 2010-06-10 | イビデン株式会社 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
| US8225640B2 (en) * | 2008-12-11 | 2012-07-24 | Delphi Technologies, Inc. | Soot sensor and method for sensing soot |
| WO2010122822A1 (ja) * | 2009-04-21 | 2010-10-28 | 株式会社村田製作所 | 多層セラミック基板の製造方法 |
| KR101067134B1 (ko) * | 2009-10-26 | 2011-09-22 | 삼성전기주식회사 | 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법 |
| US20130167915A1 (en) | 2009-12-09 | 2013-07-04 | Solexel, Inc. | High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using three-dimensional semiconductor absorbers |
| WO2013055307A2 (en) | 2010-08-05 | 2013-04-18 | Solexel, Inc. | Backplane reinforcement and interconnects for solar cells |
| US20120055706A1 (en) * | 2010-09-03 | 2012-03-08 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
| KR101679657B1 (ko) * | 2010-09-29 | 2016-11-25 | 삼성전자주식회사 | 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조 |
| EP2691990A4 (en) * | 2011-03-28 | 2014-09-03 | Solexel Inc | ACTIVE REAR PANEL FOR THIN SILICON SOLAR CELLS |
| EP2571340A4 (en) * | 2011-04-27 | 2014-01-08 | Panasonic Corp | METHOD FOR PRODUCING CONDUCTOR PLATES |
| KR101067080B1 (ko) | 2011-05-12 | 2011-09-22 | 삼성전기주식회사 | 캐리어를 이용한 인쇄회로기판의 제조방법 |
| JP5799973B2 (ja) * | 2013-04-15 | 2015-10-28 | 株式会社村田製作所 | セラミック多層配線基板およびこれを備えるモジュール |
| JP2016531770A (ja) * | 2013-06-24 | 2016-10-13 | プレジデント アンド フェローズ オブ ハーバード カレッジ | 印刷３次元（３ｄ）機能部品および製造方法 |
| CN104409364B (zh) * | 2014-11-19 | 2017-12-01 | 清华大学 | 转接板及其制作方法、封装结构及用于转接板的键合方法 |
| CN105810599A (zh) * | 2014-12-30 | 2016-07-27 | 深南电路有限公司 | 埋入指纹识别芯片的基板及其加工方法 |
| CN106356355B (zh) * | 2015-07-15 | 2020-06-26 | 恒劲科技股份有限公司 | 基板结构及其制作方法 |
| CN111096090B (zh) * | 2017-09-20 | 2023-04-21 | 株式会社村田制作所 | 陶瓷基板的制造方法、陶瓷基板以及模块 |
| TWI728410B (zh) * | 2019-07-18 | 2021-05-21 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
| US11637060B2 (en) | 2019-07-18 | 2023-04-25 | Unimicron Technology Corp. | Wiring board and method of manufacturing the same |
| JP7031955B2 (ja) * | 2019-09-10 | 2022-03-08 | Ｆｉｃｔ株式会社 | 回路基板の製造方法 |
| KR102398676B1 (ko) * | 2020-07-15 | 2022-05-17 | 이이엘씨이이주식회사 | 3차원 구조체와 이의 제조 방법 |
| CN114235622B (zh) * | 2021-12-15 | 2024-07-16 | 生益电子股份有限公司 | 一种半固化片的剥离强度测试图形的制作方法及pcb |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2546704B1 (fr) * | 1983-05-27 | 1986-04-18 | Rhone Poulenc Sa | Substrats metallisables pour circuits imprimes et leur procede de preparation |
| US5085720A (en) * | 1990-01-18 | 1992-02-04 | E. I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of green ceramic bodies |
| US5450290A (en) * | 1993-02-01 | 1995-09-12 | International Business Machines Corporation | Printed circuit board with aligned connections and method of making same |
| US5766670A (en) * | 1993-11-17 | 1998-06-16 | Ibm | Via fill compositions for direct attach of devices and methods for applying same |
| KR0179404B1 (ko) | 1993-02-02 | 1999-05-15 | 모리시타 요이찌 | 세라믹기판과 그 제조방법 |
| JP3387189B2 (ja) | 1993-02-02 | 2003-03-17 | 松下電器産業株式会社 | セラミック基板とその製造方法 |
| US5600103A (en) * | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
| JP2587596B2 (ja) | 1993-09-21 | 1997-03-05 | 松下電器産業株式会社 | 回路基板接続材とそれを用いた多層回路基板の製造方法 |
| DE69412952T2 (de) | 1993-09-21 | 1999-05-12 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils |
| JPH0888470A (ja) | 1994-09-16 | 1996-04-02 | Taiyo Yuden Co Ltd | 電子部品実装用セラミック多層基板及びその製造方法 |
| US5547902A (en) * | 1995-01-18 | 1996-08-20 | Advanced Micro Devices, Inc. | Post hot working process for semiconductors |
-
1997
- 1997-06-30 JP JP17387097A patent/JP3889856B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-29 TW TW087110469A patent/TW466895B/zh not_active IP Right Cessation
- 1998-06-29 US US09/106,302 patent/US6300576B1/en not_active Expired - Fee Related
- 1998-06-30 KR KR1019980025568A patent/KR100274360B1/ko not_active IP Right Cessation
-
2001
- 2001-06-05 US US09/873,461 patent/US6694613B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1135012A2 (en) * | 2000-03-13 | 2001-09-19 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing printed circuit board |
| EP1135012A3 (en) * | 2000-03-13 | 2003-09-17 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing printed circuit board |
| KR100475712B1 (ko) * | 2000-06-14 | 2005-03-10 | 마쯔시다덴기산교 가부시키가이샤 | 프린트 배선기판과 그 제조방법 |
| WO2005057997A1 (ja) * | 2003-12-10 | 2005-06-23 | Matsushita Electric Industrial Co., Ltd. | 回路基板の製造方法 |
| KR100737057B1 (ko) | 2003-12-10 | 2007-07-06 | 마츠시타 덴끼 산교 가부시키가이샤 | 회로 기판의 제조 방법 |
| US7281325B2 (en) | 2003-12-10 | 2007-10-16 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing circuit board |
| JP2009152496A (ja) * | 2007-12-21 | 2009-07-09 | Fujikura Ltd | プリント配線板の製造方法 |
| JP2015061058A (ja) * | 2013-09-20 | 2015-03-30 | 日本メクトロン株式会社 | 多層プリント配線板の製造方法、および多層プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3889856B2 (ja) | 2007-03-07 |
| KR100274360B1 (ko) | 2001-01-15 |
| TW466895B (en) | 2001-12-01 |
| US6694613B2 (en) | 2004-02-24 |
| US6300576B1 (en) | 2001-10-09 |
| KR19990007481A (ko) | 1999-01-25 |
| US20010029666A1 (en) | 2001-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3889856B2 (ja) | 突起電極付きプリント配線基板の製造方法 | |
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JPH09116273A (ja) | 多層回路基板及びその製造方法 | |
| JP4073945B1 (ja) | 多層配線基板の製造方法 | |
| JP2008277750A (ja) | 電子素子内蔵印刷回路基板の製造方法 | |
| JP2012079994A (ja) | 部品内蔵プリント配線板およびその製造方法 | |
| JP2009290135A (ja) | プリント配線板の製造方法および導電性接合剤 | |
| JP4179736B2 (ja) | 半導体素子実装済部品の製造方法及び半導体素子実装済完成品の製造方法 | |
| JP2002246536A (ja) | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール | |
| US8794499B2 (en) | Method for manufacturing substrate | |
| JP2008182039A (ja) | 多層配線板およびその製造方法 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP2005135995A (ja) | 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法 | |
| JP2009246144A (ja) | 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置 | |
| JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
| JP2009246145A (ja) | 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置 | |
| JP3690723B2 (ja) | 回路基板、回路基板の中間体およびそれらの製造方法 | |
| US20230180398A1 (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
| JP3730980B2 (ja) | 実装回路基板の製造方法 | |
| JP2003282774A (ja) | 配線基板およびその製造方法 | |
| JP2003152161A (ja) | 半導体装置及びその製造方法 | |
| JPH0786331A (ja) | 半導体装置およびその製造方法 | |
| JPH0918151A (ja) | 実装回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |