WO2009143805A1 - Verfahren und vorrichtung zum stoffschlüssigen fügen metallischer anschlussstrukturen - Google Patents

Verfahren und vorrichtung zum stoffschlüssigen fügen metallischer anschlussstrukturen Download PDF

Info

Publication number
WO2009143805A1
WO2009143805A1 PCT/DE2009/000693 DE2009000693W WO2009143805A1 WO 2009143805 A1 WO2009143805 A1 WO 2009143805A1 DE 2009000693 W DE2009000693 W DE 2009000693W WO 2009143805 A1 WO2009143805 A1 WO 2009143805A1
Authority
WO
WIPO (PCT)
Prior art keywords
contact surface
rib
microstructure elements
crystallites
contact
Prior art date
Application number
PCT/DE2009/000693
Other languages
English (en)
French (fr)
Inventor
Michael Zwanzig
Stefan Fiedler
Ralf Schmidt
Wolfgang Scheel
Micha TÖPPER
Original Assignee
Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. filed Critical Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Publication of WO2009143805A1 publication Critical patent/WO2009143805A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H01L2224/83207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/209—Auto-mechanical connection between a component and a PCB or between two PCBs

Definitions

  • the invention relates to a method and a device for materially joining at least two metallic connection structures, each of which has a flat or curved contact surface area, of which at least one contact surface area has a contact area with raised microstructure elements that can be assigned to the contact surface area, in which case both connection structures mutually be brought into contact so that form fabric compounds at least between the microstructure elements and the opposite terminal structure.
  • CSP chip size packages
  • WLP Wafer Level Packages
  • solder bumps As adjuvant, a remelting solder, or an array of solder deposits, so-called solder bumps, which are used, for example, on the chip connecting surfaces of at least one of the joining partners. form a ball grid array (BGA), be applied.
  • BGA ball grid array
  • galvanically deposited metal bumps (bumps) or so-called stumps (stud bumps) of one or more superimposed wire bonding balls can mediate the contact between the joining partners without additional solder deposit.
  • a bridging conductive material is often provided, e.g. in the form of an isotropically conductive adhesive.
  • bridging conductive particles can be permanently fixed between the contact surfaces of both partners to be contacted. All on the adjustment of an inverted, i. "Flipped" chips with surface pads and corresponding contact surfaces based contacting methods are summarized under the collective term flip-chip technology.
  • wafer bonding The joining of and on unseparated wafers is commonly referred to as wafer bonding.
  • the underlying principles are basically the same, ie Achieving a cohesive contact between two joining partners for the mechanical connection, for the conduction of the electric current and / or the thermal energy.
  • thermocompression bonding and thermosonic compression bonding TCB
  • the chip pads and the corresponding contact surfaces have a surface quality adapted to the respective bonding method and are matt or shiny.
  • the size of solder bumps used and thus the solder volume must be matched to the size of the contact surfaces to be contacted with each other.
  • the capillary forces acting on the molten solder during the remelting lead to the contact of the opposing contact surfaces, which is fixed during solidification.
  • the challenge is to reliably connect all corresponding pads of the array. Unevenness in the size of the contact surfaces or solder volume can prevent reliable and permanent contact formation.
  • the base material can be chemically or mechanically roughened prior to metal deposition, see US 5816478A.
  • An improved connection formation in the case of FCB can also be achieved by additionally introducing diamond particles into the metallic connection surface, see US Pat. No. 6,630,203 B2.
  • the 0.5 ⁇ m - 50 ⁇ m diamond particles are first electrolessly covered with nickel, then gold, and increase the area used for contact formation during joining.
  • Contact clamps for insulated wires have been described, which are equipped with crystalline surfaces and, when pressed with a spring, ensure reliable contacting of the wire by penetrating its insulating layer [EP1463151A2].
  • micropassive components such as chip types 0201 or 01005 on a printed circuit board or another substrate
  • they are often first prefixed to the contacts via an adhesive and then soldered by means of wave soldering, IR soldering or the like
  • wave soldering IR soldering
  • bare dies are mounted on substrates by means of the so-called chip-on-board technique and then soldered or bonded.
  • the combination of the steps “placing” and “contacting” also provides here a significant expansion of the range of usable materials and an increase in throughput.
  • supports and substrates for the above-mentioned active or passive microelectronic components are usually materials of different hardness and flexibility are used, of semiconductors; Ceramics, e.g. HTCC; Composites of fabrics, tiles or particles with polymers, polymer films, to films and papers.
  • Ceramics e.g. HTCC
  • Composites of fabrics, tiles or particles with polymers, polymer films, to films and papers are usually used, of connection rigid-rigid, rigid-flexible and flexible-flexible.
  • the object is to provide a method for the construction of pads, with which a reliable cohesive connection and electrical contact using bumpless flip-chip technology (BLFC technology) already achieved at low temperatures and moderate pressure and thus the range of application of FC technology is expanded.
  • BLFC technology bumpless flip-chip technology
  • a method for materially joining at least two metallic connection structures each of which has a flat or curved contact surface area, of which at least one contact surface area has a contact area with raised microstructure elements that can be assigned to the contact area area, in which case both connection structures are brought into contact with one another in that the formation of substance connections at least between the microstructure elements and the opposing connection structure is achieved by the combination of the following method steps:
  • connection structures are then joined together in such a way, preferably by force, that the microstructure elements of one connection structure come into contact with their rib burrs and ridge tips with the contact surface area of the other connection structure.
  • at least parts of the microstructure elements provided on at least one connection structure are subject to deformation and / or penetrate into the respective other connection structure with their burr tips and lead to a material connection between the two connection structures.
  • a preferably formed metallic chip connection surface is designed in such a way that the contact surface is provided with a multiplicity of crystallite rib burrs and ridge peaks which completely cover and cover the contact surface.
  • the rib-like and steep-edged crystallites consist of the same metallic material from which the chip connection surface is made so that an intimate and mechanically strong bond between the individual crystallites which can be produced by way of electrodeposition and the contact surface is ensured.
  • the crystallites from a different metallic material compared to that from which the contact surface consists.
  • Particularly preferred metals are gold, silver platinum and copper.
  • the deposited in crystalline form preferably by means of electrochemical deposition on a contact surface material depositions have structural forms comparable to a miniaturized high mountain landscape with a variety of touching and / or interpenetrating steep-flanked crystalline ribs with rib ridges and spikes whose shapes and sizes stochastically distributed are.
  • one of the deposited on a contact surface crystalline total structure attributable average maximum roughness Rz 0.01 microns to 50 microns, preferably 0.5 microns to 10 microns.
  • the individual crystallites have at their base, ie directly in the plane of the contact surface, with which they are materially connected, a longitudinal extent of at most 100 .mu.m, preferably 0.5 .mu.m to 10 .mu.m, preferably 1 .mu.m to 5 .mu.m.
  • the corresponding lateral extent of the crystallites at the base is at most 25 ⁇ m, preferably 0.1 ⁇ m to 1 ⁇ m, preferably 0.5 ⁇ m to 2 ⁇ m.
  • the proportion of crystallites with deformable peaks and ridges is at least 20% of the contact surface.
  • Each individual steep-edged crystallite in this case has two intersecting on the ridge crystal flanks, which intersect at the ridge at an angle ⁇ , with ⁇ ⁇ 90 °, preferably ⁇ ⁇ 60 °. It has been found that such crystal forms and grains have a particularly pronounced stability which enables a dimensionally stable interlocking of the crystallites provided on the two joining partners to be joined together.
  • a particular aspect of the method according to the invention is the fact that in a frontal approximation preferably two over each of the above microstructural elements abutting connection structures or connecting surfaces numerous mutual overlap of crystal edges and -Graten or rib burrs and ridge tips at a variety of local Contact points of both connection structures can be achieved.
  • connection structures under kraftbeaufschlagtem joining occur at the contact points gradual mutual penetration and fürdringungsvortician, forming expansive contact surfaces between the two connection structures, primarily the rib combs are able to penetrate each other.
  • penetrations and deformations of the microstructure elements provided on both connection structures of both joining partners are supported by the mechanically dimensionally stable properties of the metals used for forming the crystal edges, gratings and tips and their deformation behavior in the joining process.
  • a device is also distinguished for materially joining at least two metallic connecting structures, each of which has a flat or curved contact surface area, of which at least one
  • the microstructure elements are arranged and formed on the contact surface of at least one connection structure in the form of substantially raised, rib-like and steeply flanked crystallites, each having a sharp-edged rib ridge , and their arrangement on the contact surface and formation in the form and size of a stochastic distribution subject.
  • Such a device can be used in a particularly advantageous manner for the surface mounting of suitable electronic components, preferably in the form of integrated circuits, on rigid or flexible wiring substrates, in particular in the form of a ceramic substrate, a printed circuit board or a flexible polymer substrate.
  • Sensors and actuators based on elemental or compound semiconductors with rigid or flexible wiring substrates in particular in the form of a ceramic substrate, a printed circuit board or a flexible polymer substrate, can also be connected to one another with the solution according to the solution.
  • a further significant advantage of the method according to the invention is that the metallic connection structures formed in accordance with the invention are formed on all substrates of all kinds, i. on both rigid and flexible substrates, can be deposited.
  • Another significant advantage of the method according to the invention is the fact that the distance between the two joining partners to each other after joining by the execution of the contact surfaces can be kept particularly low. The remaining gap height between materially bonded components is reduced to a few micrometers. In this way, the height of particular stacked chips (SIP 1 SOP) can be reduced and a significant increase in the packing density of electronic components are possible.
  • Another advantage of using the method according to the invention arises when using thinned semiconductor materials.
  • the elastic deformability of the BLFC structures and the flexibility of the packages is maintained, which allows corresponding applications, e.g. in the field of automotive, avionics, smart card, wearable computing or medical technology.
  • a further advantage of the method according to the invention is that due to the possibility of using metallurgically similar flip-chip contacts, e.g. Gold-gold, silver-silver, platinum-platinum, no intermetallic components (IMC) or phases are expected and the temperature-change resistance (thermomechanical stability) of a package (the compound) and thus the functional reliability is increased.
  • metallurgically similar flip-chip contacts e.g. Gold-gold, silver-silver, platinum-platinum, no intermetallic components (IMC) or phases are expected and the temperature-change resistance (thermomechanical stability) of a package (the compound) and thus the functional reliability is increased.
  • the crystal ridges, edges and tips distributed statistically over the entire surface of the connection structure represent a multiplicity of focal contacts to the joining partner, which under mechanical load during assembly bring about a facilitated mutual plastic-elastic deformation and an at least partially reinforced mutual penetration.
  • the pressures applied locally during joining clearly exceed those of conventional bumps or bump-free contact surfaces, especially in initial phases of the joining process.
  • the size of the solution according trained contact surface areas in particular the ratio of the areal extent of the corresponding Terminal structures to each other is in contrast to realized with solder balls structures of no importance for the contact formation and depends solely on the uniformity of the layer thickness over the surface of an array of connection structures.
  • a self-similar geometry of the statistically distributed covering crystal edges, ridges and peaks is set via the conditions of the galvanic deposition thereof.
  • Particularly preferred for the BLFC bonding according to the invention is considered to have approximately the same size of crystal edges, gratings and tips for a uniform contacting over the entire joining zone.
  • the galvanically realized metallic crystallites can be mono- or polycrystalline. They consist of the tip to its base of only one metallurgical composition, preferably only one metal, for example. Au, Ag, Pt.
  • the substrate on which the crystallites are deposited may consist of the same or of a different or different materials, for example, the substrate or the carrier wholly or partially covering layers of a noble metal, preferably gold, silver or platinum, or a base metal, preferably aluminum, titanium or copper. It is irrelevant whether the actual substrate material is a semiconductor material, for example silicon or a nitride, arsenide, phosphide, oxide, other semiconducting material or, under certain conditions, superconducting material.
  • the bump less flip chip (BLFC) contacting method according to the invention is preferably used for realizing electrical contacts between microelectronic circuits.
  • Thermally conductive contacts to electrically insulated heat sinks or as such functioning surfaces or parts thereof can also be produced by the described BLFC method.
  • the described methods can be used, for example, in the following cases: for the assembly of electronic components among each other as well as on rigid or flexible substrates, in the construction of microelectronic multilayer structures, for LED and OLED structures, for sensor architectures, irrespective of whether they are electrical, electronic, optical or biological sensor principles, in biohybrid systems , at interfaces of microelectronic components to living cells and
  • Woven fabrics for anchoring conductor tracks on polymer substrates with or without an additional adhesion layer, for wafer bonding, for connecting MEMS (Micro Electronic Micromechanical Systems) onto a substrate or onto a wafer.
  • MEMS Micro Electronic Micromechanical Systems
  • connection structure is either in contact with an electrically conductive structure, for example a conductor, in contact, or ensure cohesive contact with a heat sink for targeted heat dissipation.
  • connection structure for cohesive joining of two joining partners serves primarily for producing an electrical contact between the joining partners.
  • a contact surface formed in accordance with the invention having the above-explained crystallite structure can also be used quite generally for electrical contacting to a medium which is not necessarily solid, surrounding the contact surface, in particular for charge injection.
  • the charge injection into a conductive layer is a preferred application.
  • Practically relevant applications can be the contacting of a diffusion layer in the manner of a Nafion membrane or the ignition of a plasma.
  • the invention also relates to the locally limited contacting comparable layers by a plurality of pads, or their additional 2-dimensional structuring. Brief description of the invention
  • FIG. 2 shows a detailed view (oblique view) of a connection surface decorated with crystal edges, gratings and tips,
  • FIG. 3 shows the fragment of a substrate associated with crystal edges, gates and
  • Tips according to the figures 1 and 2 is decorated.
  • the latter are anchored via a start metallization on the substrate surface and form a connection structure.
  • Figure 4 is a schematic representation of an embodiment of the
  • Figure 5 is a schematic representation of the occurrence of a local
  • Figure 6 is a schematic representation of the orientation of two substrates to each other, each with identically crystalline surfaces are provided and form a contact with each other in the joining process,
  • FIG. 7 shows a schematic illustration of the orientation of two substrates to one another, which are each provided with surfaces having different crystalline surfaces according to the invention and form a contact with one another in the joining process
  • FIG. 8 shows a schematic illustration of the formation of focal contact points on contacts and intersections of crystal burrs, edges and tips.
  • FIGS. 1 to 8 the same reference numerals are always used for identical or comparable components.
  • connection structure In the figure, the surface of a connection structure is shown in plan view for general explanation. It can be clearly seen that the orientation of the crystal edges and gyrates in the plane follows a random distribution. In the face-to-face contact of two such structures, the described mutual focal contacts, contact zones and intersections, which are explained in more detail below.
  • FIG. 2 shows a side detail view of a multicrystalline connection structure. It will be appreciated that adjacent major ridges and edges are in direct or indirect contact with each other at their base.
  • FIG. 3 shows the cross section of a segment of a connection structure according to the invention.
  • the substrate 10 is completely covered in the region of the connection structure with the crystalline layer according to the invention.
  • a metallic intermediate layer 20 directly on the substrate surface is a metallic intermediate layer 20, the serves as a start metallization for the deposition of the crystallites 30, which in turn have edges or rib ridges 31 and ridge tips 32.
  • FIG. 4 shows the sequential deposition of a crystalline layer 300 according to the invention on the starting metallization 200 of a substrate 100 in three successive sub-steps, top, middle and bottom.
  • the upper image shows the bare substrate 100, which may be either rigid or flexible or represents the contact area of a component.
  • the middle picture shows its decoration with a thin electrically conductive layer 200.
  • the lower picture shows in cross section the galvanically deposited multicrystalline layer 300 with the described crystal edges, gratings and tips.
  • FIG. 5 shows the meeting of exemplary, individual crystal structures 30a and 30b of two joining partners in three consecutive, schematically perspective partial images A, B and C.
  • FIG. 6 shows, by way of example, the orientation of the contact surfaces of two joining partners to one another. It will be appreciated that the upper substrate 110 differs from the lower substrate 100 either in its material type and composition or in its flexibility or hardness. By contrast, there are no differences with regard to the crystalline structure of the two contact surfaces 310 that are joined together during joining.
  • FIG. 7 diagrammatically shows the case of two different contact surfaces 310 and 320 with respect to their crystallinity. It is irrelevant whether the thickness of the crystal layers additionally, as shown here, different, or identical.

Abstract

Beschrieben wird ein Verfahren sowie eine Vorrichtung zum stoffschlüssigen Fügen von wenigstens zwei metallischen Anschlussstrukturen, die jeweils über einen ebenen oder gekrümmten Kontaktflächenbereich verfügen, von denen wenigstens ein Kontaktflächenbereich über eine dem Kontaktflächenbereich zuordenbare Kontaktfläche mit erhabenen Mikrostrukturelementen verfügt, bei dem beide Anschlussstrukturen gegenseitig derart in Kontakt gebracht werden, dass sich Stoffverbindungen zumindest zwischen den Mikrostrukturelementen und der gegenüberliegenden Anschlussstruktur ausbilden. Die Erfindung zeichnet sich dadurch aus, dass Mikrostrukturelemente auf der Kontaktfläche wenigstens einer Anschlussstruktur in Form weitgehend orthogonal zur Kontaktfläche erhabener, rippenzugartig und steilflankig ausgebildeter Kristallite vorgesehen werden, die jeweils über einen scharfkantigen Rippengrat verfügen, und deren Anordnung auf der Kontaktfläche und Ausbildung in Form und Größe einer stochastischen Verteilung unterliegen. Die wenigstens zwei Anschlussstrukturen werden derart zusammengefügt, dass die Mikrostrukturelemente einer Anschlussstruktur mit ihren Rippengraten in Kontakt treten mit dem Kontaktflächenbereich der anderen Anschlussstruktur.

Description

Verfahren und Vorrichtung zum stoffschlüssigen Fügen metallischer
Anschlussstrukturen
Technisches Gebiet
Die Erfindung bezieht sich auf ein Verfahren sowie eine Vorrichtung zum stoffschlüssigen Fügen von wenigstens zwei metallischen Anschlussstrukturen, die jeweils über einen ebenen oder gekrümmten Kontaktflächenbereich verfügen, von denen wenigstens ein Kontaktflächenbereich über eine dem Kontaktflächenbereich zuordenbare Kontaktfläche mit erhabenen Mikrostrukturelementen verfügt, bei dem beide Anschlussstrukturen gegenseitig derart in Kontakt gebracht werden, dass sich Stoffverbindungen zumindest zwischen den Mikrostrukturelementen und der gegenüberliegenden Anschlussstruktur ausbilden.
Stand der Technik
Zur Herstellung höchstintegrierter Mikroelektronikkomponenten und Systeme werden mit wachsender Funktionsdichte auf einem Chip hochdichte Verdrahtungsstrukturen und Umverdrahtungen zur elektrischen Kontaktierung des Chips oder des integrierten Schaltkreises benötigt. Hierzu stehen heutzutage Integrationsansätze in der Mikroelektronik zu Verfügung, die schlagwortartig als „Systems in Package" (SIP) oder „Systems on Package" (SOP) abgekürzt werden und technisch im Wesentlichen zwischen der monolithischen On-Chip-Integration in einem Stück Silizium und der On-Board-Integration diskreter Bauelemente auf einer Leiterplatte anzusiedeln sind. Die gestiegenen Anforderungen an die Miniaturisierung der dabei eingesetzten Chipmodule führten zur Entwicklungen bspw. von Chip Size Packages (CSP), bei dem das Chip-Gehäuse nur unwesentlich größer ist als der Chip selbst, siehe auch WO 2003/065448 oder US 590910, Wafer Level Packages (WLP), wodurch die Durchführung aller Prozessschritte des IC Packaging auf Wafer Ebene ermöglicht wird, wobei die Größe des Packages mit der Größe des Chips identisch ist, oder auch von 3-D Integration.
Zu Zwecken einer zuverlässigen und dauerhaften elektrischen und zumeist auch mechanischen Verbindung insbesondere von mikroelektronischen Komponenten untereinander sowie integrierten Schaltkreisen auf Halbleiter-Chips o.a. bedient man sich in an sich bekannter Weise entweder Drahtbond-Techniken und deren Varianten, Wedge-Bonden, Ball-Bonden, Bändchenbonden, oder Reihen oder Arrays einander zugewandter und sich so geometrisch zumindest teilweise überlappender Chipanschlussflächen, so genannte Kontaktpads, auf oder zwischen denen geeignete elektrisch leitende Hilfsstoffe aufgebracht werden.
Als Hilfsstoff kann auf den Chipanschlussflächen zumindest eines der Fügepartner ein umschmelzendes Lot, bzw. ein Array von Lotdepots, so genannten Solder Bumps, die z.B. ein Ball Grid Array (BGA) bilden, aufgebracht sein. Ebenso können galvanisch abgeschiedene Metallhöcker (Bumps) oder so genannte Stümpfe (Stud- Bumps) eines oder mehrerer übereinander platzierter Drahtbond-Balls den Kontakt zwischen den Fügepartnern ohne zusätzliches Lotdepot vermitteln.
In so genannten bump-losen (bumpless) Flip-Chip-Techniken wird häufig ein überbrückendes leitfähiges Material vorgesehen, z.B. in Form eines isotrop leitfähigen Klebers. Ebenso können überbrückende leitfähige Partikel im Falle anisotrop elektrisch leitender Kleber zwischen den Anschlussflächen beider zu kontaktierender Partner dauerhaft fixiert werden. Alle auf der Justage eines umgedrehten, d.h. „geflippten" Chips mit Oberflächligen Anschlussflächen und entsprechend passenden Kontaktflächen basierenden Kontaktierungsverfahren werden unter dem Sammelbegriff Flip-Chip Technik zusammengefasst.
Beim Fügen von und auf ungetrennten Wafern spricht man gemeinhin vom Wafer- Bonden. Die zu Grunde liegenden Prinzipien sind grundsätzlich die gleichen, d.h. Erzielen eines stoffschlüssigen Kontaktes zwischen zwei Fügepartnern für die mechanische Verbindung, für die Leitung des elektrischen Stromes und/oder der thermischen Energie.
Die für metallurgisch stoffschlüssiges Fügen, d.h. Bonden mittels Umschmelzen von Lotdepots oder das flußmittelfreie Bonden von Stud-bumps auf Kontaktpads notwendige Energie kann zusätzlich zum aufgewendeten Druck mittels kurzzeitig gesteigerter Temperatur und zusätzlichem lokal eingekoppelten Ultraschall am Fügewerkzeug (Flip-Chip-Bonder, Waferbonder etc.) bereitgestellt werden. Entsprechende Techniken werden als thermisches Kompressionsbonden (thermocompression bonding) und thermosonisches Kompressionsbonden (thermosonic compression bonding - TCB) bezeichnet.
Da entweder die eingesetzten Halbleitermaterialien selbst oder auf ihnen befindliche Komponenten oder die mit ihnen zu verbindenden Träger oder Substrate, z.B. als Polymerfolien gegenüber einer Temperaturbelastung oder Druckbelastung empfindlich sind, ist zur Erweiterung der Einsetzbarkeit der Flip-Chip-Technik eine Erniedrigung der zum Bonden notwendigen Energie, insbesondere der thermischen Energie aber auch der Ultraschallenergie erstrebenswert. Beides gestattet gleichzeitig eine Steigerung des Durchsatzes gegenüber etablierten FC Verfahren. Verfahren unterhalb 3000C werden in diesem Zusammenhang als Niedertemperatur- Verfahren bezeichnet.
Die Chipanschlußflächen sowie die zu diesen korrespondierenden Kontaktflächen, so genannte landing pads oder footprints, weisen eine dem jeweiligen Bondverfahren angepasste Oberflächengüte auf und sind matt oder glänzend. Insbesondere die Größe eingesetzter Lotbumps und damit das Lot-Volumen müssen auf die Größe der miteinander zu kontaktierenden Anschlussflächen abgestimmt werden. Die während des Umschmelzens auf das geschmolzene Lot wirkenden Kapillarkräfte führen zum Kontakt der einander gegenüber liegenden Kontaktflächen, der beim Erstarren fixiert wird. Insbesondere bei großflächigen BGA besteht die Herausforderung darin, alle korrespondierenden pads des Arrays zuverlässig miteinander zu verbinden. Ungleichmäßigkeiten in der Größe der Kontaktflächen oder des Lotvolumens können eine zuverlässige und dauerhafte Kontaktausbildung verhindern.
Darüber hinaus sind auch substrukturierte Anschlussflächen bekannt. Für Cu, Pd, und Cu-Pd-Legierungen wurden einseitig Dendrite auf dem landing päd für die Ausbildung reversibler mechanischer Verbindungen vor dem Umschmelzen einer damit in Kontakt gebrachten Lotkugel vorgeschlagen, siehe US 5075965. Zur besseren Justage und Verbindungsbildung können Anschlussflächen aber auch mit Vertiefungen, siehe US 6683387B1 oder mit flachen Mulden versehen sein, siehe Wen S, Huff D, Lu G-Q (2001) Enhancement of Thermal Fatigue Reliability of Power Semiconductor Interconnects Using Dimple-Array Solder Joints. Proc 32nd IEEE Power Electronics Specialists Conference. Vancouver, Canada, June 17-22, 1926- 1931.
Um durchgehend rauhe Landings für BGA's beim flussmittelfreien Flip-Chip-Bonden (FCB) zu erzeugen, kann das Basismaterial vor der Metallabscheidung chemisch oder mechanisch aufgeraut werden, siehe US 5816478A. Eine verbesserte Verbindungsbildung beim FCB kann auch durch zusätzlich in die metallische Anschlussfläche eingebrachte Diamantpartikel, siehe US 6630203 B2, erreicht werden. Die von 0.5 μm - 50 μm großen Diamantpartikel werden stromlos zunächst mit Nickel, dann mit Gold bedeckt und vergrößern beim Fügen die zur Kontaktausbildung dienende Fläche. Es wurden Kontaktklemmen für isolierte Drähte beschrieben, die mit kristallinen Oberflächen ausgestattet sind und beim Anpressen mit einer Feder eine zuverlässige Kontaktierung des Drahtes über das Durchdringen seiner Isolationsschicht gewährleisten [EP1463151A2].
Eine Substrukturierung der Kontaktflächen mittels regelmäßig angeordneten Strukturen, wie z.B. Säulen oder Stäbchen, siehe Wang T, Tung F, Foo L, Dutta V (2001) Studies on a novel flip-chip interconnect structure. Pillar bump. In: Electronic Components and Technology Conference, 2001. Proceedings, 51st 945-949 (05/29/2001 - 06/01/2001 , Orlando, FL, USA) ISBN: 0-7803-7038-4; Tummala RR, Raj PM,Aggarwal A, Mehrotra G, Koh SW, Bansal S, Tiong TT, Ong CK, Chew J, Vaidyanathan K, Rao VS (2006) Copper Interconnections for High Performance and Fine Pitch Flipchip Digital Applications and Ultra-miniaturized RF Module Applications. Fifty-Sixth Electronic Components & Technology Conference (ECTC) May 30 - June 2, 2006 San Diego, U. S.A. Proceedings, pp. 102 — 111 , oder Pyramiden-förmiger Kontaktflächen, siehe Watanabe N, Ootani Y, Asano T (2005) Pyramid Bumps for Fine-Pitch Chip-Stack Interconnection. Jpn. J. Appl. Phys. 44: 2751-2755, verringern den beim Bonden notwendigen Druck und bieten Vorteile einer gesteigerten Betriebsfestigkeit unter thermischer Belastung. In diesem Zusammenhang können die bereits beschriebenen stud-bumps ebenso als substrukturierte Waferanschlussflächen aufgefasst werden.
Besteht hingegen die Aufgabe, standardisierte mikropassive Bauelemente etwa der Chip-Bauformen 0201 oder 01005 auf einer Leiterplatte oder einem anderen Substrat zu kontaktieren, so werden diese häufig zunächst über einen Kleber an den Kontakten vorfixiert und anschließend mittels Wellenlöten, IR-Löten o.ä verlötet. Ebenso werden zuvor verkapselte oder gehäuste oder auch Nacktchips, so genannte „bare dies", im Wege der sogen. Chip on board - Technik auf Substraten montiert und anschließend gelötet oder gebondet. Die Vereinigung der Schritte „Platzieren" und „Kontaktieren" erbringt auch hier eine erhebliche Erweiterung der Palette einsetzbarer Materialien und eine Steigerung des Durchsatzes.
Als Träger und Substrate für die oben benannten aktiven oder passiven mikroelektronischen Bauteile kommen zumeist Materialien unterschiedlicher Härte und Flexibilität zum Einsatz, von Halbleiter; Keramiken, z.B. HTCC; Verbünde von Geweben, Fliesen oder Partikeln mit Polymeren, Polymerfilme, bis hin zu Folien und Papieren. Vereinfachend wird häufig unterschieden zwischen den Verbindungsarten starr-starr, starr-flexibel und flexibel-flexibel.
Einer hieraus abzuleitenden Zielstellung, für möglichst alle praxisüblichen Substratmaterialien ein bei niedrigen Temperaturen realisierbares Bondverfahren bereitzustellen, kommen bump-lose Flip-Chip Techniken (BLFC) am nächsten. Darstellung der Erfindung
Ausgehend von dem vorstehend skizzierten Stand der Technik liegt die Aufgabe zugrunde, ein Verfahren zum Aufbau von Anschlußflächen anzugeben, mit dem eine zuverlässige stoffschlüssige Verbindung und elektrische Kontaktierung mittels bumpless Flip-Chip-Technik (BLFC-Technik) bereits bei geringen Temperaturen und moderatem Druck erreicht und damit die Einsatzbreite der FC-Technik erweitert wird.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen gemäß Anspruch 1 gelöst. Eine lösungsgemäße Vorrichtung zum stoffschlüssigen Fügen von wenigstens zwei metallischen Anschlussstrukturen ist im Anspruch 17 angegeben. Vorteilhafte Ausgestaltungen des Verfahrens sowie auch der Vorrichtung sind in Unteransprüchen sowie in der weiteren Beschreibung insbesondere in den illustrierten Ausführungsbeispielen angegeben.
Lösungsgemäß zeichnet sich ein Verfahren zum stoffschlüssigen Fügen von wenigstens zwei metallischen Anschlussstrukturen, die jeweils über einen ebenen oder gekrümmten Kontaktflächenbereich verfügen, von denen wenigstens ein Kontaktflächenbereich über eine dem Kontaktflächenbereich zuordenbare Kontaktfläche mit erhabenen Mikrostrukturelementen verfügt, bei dem beide Anschlussstrukturen gegenseitig derart in Kontakt gebracht werden, dass sich Stoffverbindungen zumindest zwischen den Mikrostrukturelementen und der gegenüberliegenden Anschlussstruktur ausbilden, durch die Kombination folgender Verfahrensschritte aus: Zunächst gilt es Mikrostrukturelemente auf der Kontaktfläche wenigstens einer Anschlussstruktur in Form weitgehend orthogonal zur Kontaktfläche erhabener, rippenzugartig und steilflankig ausgebildeter Kristallite vorzusehen, die jeweils über einen scharfkantigen Rippengrat verfügen, längs dem vorzugsweise lokale, jeweils durch eine Dreiecksform charakterisierbare Gratspitzen vorgesehen sind, und deren Anordnung auf der Kontaktfläche und Ausbildung in Form und Größe einer stochastischen Verteilung unterliegen. Die zwei Anschlussstrukturen werden anschließend derart, vorzugsweise kraftbeaufschlagt zusammengefügt, dass die Mikrostrukturelemente einer Anschlussstruktur mit ihren Rippengraten und Gratspitzen in Kontakt treten mit dem Kontaktflächenbereich der anderen Anschlussstruktur. In vorteilhafter Weise unterliegen zumindest Teile der an wenigstens einer Anschlussstruktur vorgesehenen Mikrostrukturelemente einer Deformation und/oder dringen mit ihren Gratspitzen in die jeweils andere Anschlussstruktur ein und führen zu einem Stoffschluss zwischen beiden Anschlussstrukturen.
Eine bevorzugt ausgebildete metallische Chipanschluss-Fläche gestaltet sich lösungsgemäß somit derart, dass die Kontaktfläche mit einer Vielzahl von die Kontaktfläche vollständig bedeckenden und überragenden kristalliten Rippengraten und Gratspitzen versehen ist. In besonders vorteilhafter Weise bestehen die rippenzugartig und steilflankig ausgebildeten Kristallite aus dem gleichen metallischen Material, aus dem auch die Chipanschlussfläche besteht, so dass für einen innigen und mechanisch belastbaren Verbund zwischen den einzelnen im Wege einer galvanischen Abscheidung herstellbaren Kristallite und der Kontaktfläche gesorgt ist. Selbst verständlich ist es auch möglich die Kristallite aus einem unterschiedlichen metallischen Werkstoff verglichen zu jenem, aus dem die Kontaktfläche besteht zu fertigen. Besonders bevorzugte Metalls sind Gold, Silber Platin und Kupfer.
Die sich in kristalliner Form, vorzugsweise mittels elektrochemischer Abscheidung an einer Kontaktoberfläche ausbildenden Materialabscheidungen weisen Strukturformen vergleichbar mit einer miniaturisierten Hochgebirgslandschaft auf mit einer Vielzahl sich berührenden und/oder sich gegenseitig durchdringenden steilflankigen, kristallinen Rippenzügen mit Rippengraten und -Spitzen, deren Formen und Größen stochastisch verteilt sind. Typischerweise beträgt eine der auf einer Kontaktfläche abgeschiedenen kristallinen Gesamtstruktur zuordenbare mittlere maximale Rauhtiefe Rz 0,01 μm bis 50 μm, vorzugsweise 0,5 μm bis 10 μm. Hierbei weisen die einzelnen Kristallite an ihrer Basis, d.h. unmittelbar in der Ebene der Kontaktfläche, mit der sie stoffschlüssig verbunden sind, eine longitudinale Ausdehnung von maximal 100 μm, vorzugsweise 0,5 μm bis 10μm, bevorzugt 1 μm bis 5 μm auf. Die entsprechende laterale Ausdehnung der Kristallite an der Basis beträgt maximal 25 μm, vorzugsweise 0,1 μm bis 1 μm, bevorzugt 0,5 μm bis 2 μm beträgt. Mit Blick auf die auf einer Kontaktfläche abgeschiedene, kristalline Gesamtstruktur beträgt der Anteil der Kristallite mit deformierbaren Spitzen und Graten mindestens 20% der Kontaktfläche. Jeder einzelne steilflankige Kristallit weist hierbei zwei sich am Grat schneidende Kristallflanken auf, die sich am Grat unter einem Winkel α schneiden, mit α < 90°, vorzugsweise α < 60°. Es zeigte sich, dass derartige Kristallformen und - großen über eine besonders ausgeprägte Stabilität verfügen, die ein formstabiles Ineinanderfügen der an beiden miteinander zu verbindenden Fügepartnern vorgesehenen Kristallite ermöglicht. So ist in diesem Zusammenhang ein besonderer Aspekt des erfindungsgemäßen Verfahrens darin zu sehen, dass bei einem frontalen Annähern vorzugsweise zweier über jeweils über die vorstehenden Mikrostrukturelemente verfügenden Anschlussstrukturen bzw. Anschlussflächen zahlreiche gegenseitige Überschneidungen von Kristallkanten und -Graten bzw. Rippengrate und Gratspitzen an einer Vielzahl lokaler Kontaktstellen beider Anschlussstrukturen erzielt werden. Bei fortgesetzter Annäherung beider Anschlussstrukturen unter kraftbeaufschlagtem Fügen treten an den Kontaktstellen allmähliche gegenseitige Ein- und Durchdringungsvorgänge auf, unter Ausbildung sich ausdehnender Kontaktflächen zwischen beiden Anschlussstrukturen, wobei sich vornehmlich die Rippenkämme gegenseitig zu durchdringen vermögen. Derartige Durchdringungen und Deformationen der an beiden Anschlussstrukturen beider Fügepartner vorgesehenen Mikrostrukturelemente werden durch die mechanisch formstabilen Eigenschaften der zur Ausbildung der Kristallkanten, -Grate und -Spitzen verwendeten Metalle und deren Deformationsverhalten im Fügeprozeß unterstützt.
Neben dem vorstehend beschriebenen Verfahren zum Fügen zweier Fügepartner zeichnet sich gleichfalls auch eine Vorrichtung zum stoffschlüssigen Fügen von wenigstens zwei metallischen Anschlussstrukturen, die jeweils über einen ebenen oder gekrümmten Kontaktflächenbereich verfügen, von denen wenigstens ein Kontaktflächenbereich über eine dem Kontaktflächenbereich zuordenbare Kontaktfläche mit erhabenen Mikrostrukturelementen verfügt, lösungsgemäß dadurch aus, dass die Mikrostrukturelemente auf der Kontaktfläche wenigstens einer Anschlussstruktur in Form weitgehend orthogonal zur Kontaktfläche erhabener, rippenzugartig und steilflankig ausgebildeter Kristallite angeordnet und ausgebildet sind, die jeweils über einen scharfkantigen Rippengrat verfügen, und deren Anordnung auf der Kontaktfläche und Ausbildung in Form und Größe einer stochastischen Verteilung unterliegen.
Eine derartige Vorrichtung lässt sich in besonders vorteilhafter Weise zur Oberflächenmontage von geeigneten elektronischen Komponenten, vorzugsweise in Form integrierter Schaltkreise, auf starren oder flexiblen Verdrahtungsträger, insbesondere in Form eines keramischen Substrats, einer Leiterplatte oder eines flexiblen Polymersubstrat, anwenden.
Auch lassen sich Sensoren und Aktoren auf Basis von Element- oder Verbindungshalbleitern mit starren oder flexiblen Verdrahtungsträgern, insbesondere in Form eines keramischen Substrats, einer Leiterplatte oder eines flexiblen Polymersubstrat mit der lösungsgemäßen Massnahme stoffschlüssig miteinander verbinden.
Ein weiterer wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass die lösungsgemäß ausgebildeten, metallischen Anschlussstrukturen auf sämtlichen Substraten aller Art, d.h. sowohl auf starren als auch auf flexiblen Subtraten, abgeschieden bzw. aufgebaut werden können.
Dabei wird ein flußmittelfreies Fügen von Anschlußflächen auf Halbleiter-(Chip-) Materialien, keramischen Substraten oder Polymersubstraten (Leiterplatten und Folien) untereinander oder miteinander unter Beibehaltung einer die Raumtemperatur um weniger als 200 K übersteigenden Temperatur ermöglicht. Ein weiterer wesentlicher Vorteil des erfindungsgemäßen Verfahrens ist darin zu sehen, dass die Distanz der beiden Fügepartner zueinander nach dem Fügen durch die Ausführung der Kontaktflächen besonders gering gehalten werden kann. Die verbleibende Spalthöhe zwischen miteinander stoffschlüssig verbundenen Komponenten wird auf wenige Mikrometer reduziert. Auf diese weise können die Bauhöhe insbesondere von gestapelten Chips (SIP1 SOP) reduziert und eine deutliche Erhöhung der Packungsdichte elektronischer Komponenten ermöglicht werden.
Ein weiterer Vorteil bei Anwendung des lösungsgemäßen Verfahrens stellt sich bei Verwendung gedünnter Halbleitermaterialien ein. Die elastische Verformbarkeit der BLFC-Aufbauten und die Flexibilität der Packages bleibt erhalten, was entsprechende Anwendungen, z.B. im Bereich Automotive, Avionics, smart card, wearable Computing oder Medizintechnik gestattet.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass durch die Möglichkeit der Verwendung von metallurgisch gleichartigen Flip-Chip-Kontakten, z.B. Gold-Gold, Silber-Silber, Platin-Platin, keine intermetallischen Komponenten (IMC) bzw. Phasen zu erwarten sind und die Temperatur-Wechselbeständigkeit (thermomechanische Stabilität) eines Packages (der Verbindung) und damit die funktionale Zuverlässigkeit erhöht wird.
Bevorzugt stellen die statistisch über die gesamte Oberfläche der Anschlussstruktur verteilten Kristall-Grate, -Kanten und Spitzen eine Vielzahl fokaler Kontakte zum Fügepartner dar, die unter mechanischer Belastung beim Zusammenfügen eine erleichterte gegenseitige plastisch-elastische Verformung und ein zumindest teilweise verstärktes gegenseitiges Durchdringen bewirken. Die lokal beim Fügen applizierten Drucke übersteigen so jene bei konventionellen bumps oder bumplosen Kontaktflächen vor allem in initialen Phasen des Fügeprozesses deutlich.
Die Größe der lösungsgemäß ausgebildeten Kontaktflächenbereiche, insbesondere das Verhältnis der flächigen Ausdehnung der korrespondierenden Anschlussstrukturen zueinander ist im Gegensatz zu mit Lotkugeln realisierten Aufbauten ohne Bedeutung für die Kontaktausbildung und hängt einzig und allein von der Gleichmäßigkeit der Schichtdicke über die Fläche eines Arrays von Anschlussstrukturen ab. Vorzugsweise wird zur Ausbildung der Anschlussstrukturen eine selbstähnliche Geometrie der statistisch verteilt bedeckenden Kristallkanten, - Grate und -Spitzen über die Bedingungen der galvanischen Abscheidung selbiger eingestellt. Besonders bevorzugt wird für das lösungsgemäße BLFC - Bonden mit etwa gleich großen Kristallkanten, -Graten und Spitzen für eine über die gesamte Fügezone einheitliche Kontaktierung angesehen.
Die galvanisch realisierten metallischen Kristallite können mono- oder polykristallin sein. Sie bestehen von der Spitze bis zu ihrer Basis aus nur einer metallurgischen Zusammensetzung, vorzugsweise nur einem Metall, bspw. Au, Ag, Pt. Das Substrat, auf dem die Kristallite abgeschieden sind, kann dabei aus demselben oder auch aus einem anderen oder aus unterschiedlichen Materialien bestehen, beispielsweise kann das Substrat oder der Träger ganz oder teilweise bedeckende Schichten aus einem Edelmetall, vorzugsweise Gold, Silber oder Platin, oder einem unedlen Metall, vorzugsweise Aluminium, Titan oder Kupfer aufweisen. Dabei ist es unerheblich, ob es sich beim eigentlichen Substratmaterial um ein Halbleitermaterial, beispielsweise Silizium oder ein Nitrid, Arsenid, Phosphid, Oxid, anderes halbleitendes oder unter bestimmten Bedingungen supraleitendes Material handelt.
Das lösungsgemäße Bump Less Flip Chip (BLFC) Kontaktierungsverfahren wird vorzugsweise zur Realisierung elektrischer Kontakte zwischen mikroelektronischen Schaltungen eingesetzt. Mit dem beschriebenen BLFC - Verfahren können ebenso auch wärmeleitende Kontakte zu elektrisch isolierten Wärmesenken oder als solche fungierenden Flächen oder Teilen davon hergestellt werden.
Die beschriebenen Verfahren können beispielsweise in folgenden Fällen eingesetzt werden: für die Assemblierung elektronischer Komponenten untereinander sowie auf starren oder flexiblen Substraten, beim Aufbau von mikroelektronischen Mehrlagenstrukturen, für LED und OLED - Aufbauten, für Sensorarchitekturen, unabhängig davon, ob es sich dabei um elektrische, elektronische, optische oder biologische Sensorprinzipien handelt, bei biohybriden Systemen, bei Interfaces von Mikroelektronikkomponenten zu lebenden Zellen und
Geweben, für die Verankerung von Leiterzügen auf Polymersubstraten mit oder ohne eine zusätzliche Adhäsionsschicht, für das Waferbonden, für die Verbindung von MEMS (Micro Electronic Micromechanical Systems) auf ein Substrat oder auf einen Wafer.
Üblicherweise ist vorgesehen, dass die kristallinen Kanten, Spitzen und Grate der Anschlussstruktur entweder in Verbindung zu einer elektrisch leitfähigen Struktur, bspw. Leiterzug, Kontakt stehen, oder den stoffschlüssigen Kontakt zu einer Wärmesenke zur gezielten Wärmeabfuhr gewährleisten.
Die lösungsgemäße Ausbildung der Anschlussstruktur zum stoffschlüssigen Fügen zweier Fügepartner dient in erster Linie zur Herstellung eines elektrischen Kontaktes zwischen den Fügepartnern. Eine lösungsgemäß ausgebildete Kontaktoberfläche mit der vorstehend erläuterten Kristallitstruktur lässt sich auch ganz allgemein zum elektrischen Kontaktieren an ein die Kontaktoberfläche umgebendes, nicht notwendigerweise festes Medium, insbesondere zur Ladungsinjektion einsetzen. Dabei stellt die Ladungsinjektion in eine leitfähige Schicht eine bevorzugte Anwendung dar. Praktisch relevante Anwendungsfälle können die Kontaktierung einer Diffusionsschicht nach Art einer Nafion-Membran oder die Zündung eines Plasmas darstellen. Die Erfindung bezieht sich auch auf die lokal begrenzte Kontaktierung vergleichbarer Schichten durch eine Vielzahl von Anschlussflächen, bzw. deren zusätzliche 2-dimensionale Strukturierung. Kurze Beschreibung der Erfindung
Die Erfindung wird nachstehend ohne Beschränkung des allgemeinen Erfindungsgedankens anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen exemplarisch beschrieben. Es zeigen:
Figur 1 zur allgemein Erläuterung die rasterelektronenmikroskopische
Aufsicht einer erfindungsgemäß mit Kristallkanten, - Graten und Spitzen dekorierten Anschlussfläche,
Figur 2 eine Detailansicht (Schrägansicht) einer mit Kristallkanten, -Graten und -Spitzen dekorierten Anschlussoberfläche,
Figur 3 das Fragment eines Substrates, das mit Kristallkanten, -Graten und
-Spitzen gemäß der Figuren 1 und 2 dekoriert ist. Dabei sind letztere über eine Startmetallisierung auf der Substratoberfläche verankert und bilden eine Anschlussstruktur.
Figur 4 schematische Darstellung eines Ausführungsbeispiels zur
Erzeugung von erfindungsgemäß kristallinen Anschlussstrukturen auf der Startmetallisierung eines Substrates mit einer statistischen Verteilung von Kristallkanten, -Graten und -Spitzen,
Figur 5 schematische Darstellung für das Zustandekommen eines lokalen
Kontaktes zwischen den kristallinen Kanten zweier Fügepartner im Ergebnis des Fügeprozesses,
Figur 6 schematische Darstellung der Orientierung zweier Substrate zueinander, die jeweils mit identisch kristallinen Oberflächen versehen sind und im Fügeprozess miteinander einen Kontakt ausbilden,
Figur 7 schematische Darstellung der Orientierung zweier Substrate zueinander, die jeweils mit erfindungsgemäß unterschiedlich kristallinen Oberflächen versehen sind und im Fügeprozess miteinander einen Kontakt ausbilden,
Figur 8 schematische Darstellung zur Herausbildung fokaler Kontaktpunkte an Berührungen und Überschneidungen von Kristallgraten, -kanten und -spitzen.
Wege zur Ausführung der Erfindung, gewerbliche Verwendbarkeit
In den Figuren 1 bis 8 werden für identische oder vergleichbare Komponenten stets dieselben Bezugszeichen verwendet.
In der Figur 1 ist zur allgemeinen Erläuterung die Oberfläche einer Anschlussstruktur in Draufsicht dargestellt. Es ist deutlich erkennbar, dass die Orientierung der Kristallkanten und -Grate in der Ebene einer zufälligen Verteilung folgt. Beim face-to- face Kontakt zweier derartiger Strukturen ergeben sich die beschriebenen gegenseitigen fokalen Kontakte, Kontaktzonen und Überschneidungen, die nachfolgend näher erläutert werden.
In der Figur 2 ist eine seitliche Detailansicht einer multikristallinen Anschlussstruktur gezeigt. Es ist ersichtlich, dass benachbarte größere Grate und Kanten miteinander an ihrer Basis in direktem oder indirektem Kontakt miteinander stehen.
In der Figur 3 ist der Querschnitt eines Segmentes einer erfindungsgemäßen Anschlussstruktur gezeigt. Das Substrat 10 ist im Bereich der Anschlussstruktur vollständig mit der erfindungsgemäß kristallinen Schicht bedeckt. Hierbei befindet sich unmittelbar auf der Substratoberfläche eine metallische Zwischenschicht 20, die als Startmetallisierungsschicht für das Abscheiden der Kristallite 30 dient, die ihrerseits über Kanten bzw. Rippengrate 31 und Gratspitzen 32 verfügen.
In der Figur 4 ist in drei aufeinander folgenden Teilschritten, oben, mitte und unten, die sequentielle Abscheidung einer erfindungsgemäß kristallinen Schicht 300 auf der Startmetallisierung 200 eines Substrates 100 dargestellt. Im oberen Bild ist das bloße Substrat 100 gezeigt, das entweder starr oder flexibel sein kann oder den Kontaktbereich eines Bauteiles darstellt. Im mittleren Bild ist dessen Dekoration mit einer dünnen elektrisch leitfähigen Schicht 200 gezeigt. Das untere Bild zeigt im Querschnitt die galvanisch darauf abgeschiedene, multikristalline Schicht 300 mit den beschriebenen Kristall-Kanten, -Graten und -Spitzen.
In Figur 5 ist in drei aufeinander folgenden schematisch perspektivischen Teilbildern A, B und C das Aufeinandertreffen von beispielhaften, individuellen Kristallstrukturen 30a und 30b von zwei Fügepartnern gezeigt. Beim Annähern beider Fügepartner (A) kommt es zunächst (B) zum lokalen Kontakt (40) der Kristallite miteinander, der beim fortschreitenden Ineinander-Pressen (C) zu einer stoffschlüssigen Verbindung führt.
In Figur 6 ist beispielhaft die Orientierung der Kontaktflächen zweier Fügepartner zueinander dargestellt. Es wird deutlich, dass sich das obere Substrat 110 vom unteren Substrat 100 entweder hinsichtlich seiner Materialart und -Zusammensetzung oder seiner Flexibilität, bzw. Härte unterscheidet. Hinsichtlich der kristallinen Struktur beider beim Fügen miteinander verbundenen Kontaktflächen 310 gibt es hingegen keine Unterschiede.
In Figur 7 ist der Fall zweier hinsichtlich ihrer Kristallinität unterschiedlicher Kontaktflächen 310 und 320 schematisch dargestellt. Dabei ist es unerheblich, ob die Dicke der Kristallschichten zusätzlich, wie hier dargestellt, unterschiedlich, oder identisch ist.
In Figur 8 ist die sich aus Fig. 1 , 2 und 5 ergebende Ausbildung zunächst nur lokaler Kontakte und Überschneidungen der Oberflächen zweier miteinander in Kontakt gebrachter Fügepartner dargestellt. Das weitere Zusammenführen der Fügepartner, schraffiert und kariert, führt zur stoffschlüssigen Verbindung beider über miteinander zusammenhängende Areale
Bezugszeichenliste
Substrat
Startmetallisierung
Kristallschicht a Kristallkante b Kristallkante
Kristallkante
Kristall-Spitze
Lokaler Kontakt 0 Substrat 0 Substrat 0 Startmetallisierung 0 Kristallschicht 0 Kristallschicht 0 Kristallschicht 0 Kontaktpunkt

Claims

Patentansprüche
1. Verfahren zum stoffschlüssigen Fügen von wenigstens zwei metallischen Anschlussstrukturen, die jeweils über einen ebenen oder gekrümmten Kontaktflächenbereich verfügen, von denen wenigstens ein Kontaktflächenbereich über eine dem Kontaktflächenbereich zuordenbare Kontaktfläche mit erhabenen Mikrostrukturelementen verfügt, bei dem beide Anschlussstrukturen gegenseitig derart in Kontakt gebracht werden, dass sich Stoffverbindungen zumindest zwischen den Mikrostrukturelementen und der gegenüberliegenden Anschlussstruktur ausbilden, gekennzeichnet durch die Kombination folgender Verfahrensschritte:
Vorsehen von Mikrostrukturelementen auf der Kontaktfläche wenigstens einer Anschlussstruktur in Form weitgehend orthogonal zur Kontaktfläche erhabener, rippenzugartig und steilflankig ausgebildeter Kristallite, die jeweils über einen scharfkantigen Rippengrat verfügen, und deren Anordnung auf der Kontaktfläche und Ausbildung in Form und Größe einer stochastischen Verteilung unterliegen,
Zusammenfügen der wenigstens zwei Anschlussstrukturen derart, dass die Mikrostrukturelemente einer Anschlussstruktur mit ihren Rippengraten in Kontakt treten mit dem Kontaktflächenbereich der anderen Anschlussstruktur.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die rippenzugartig und steilflankig ausgebildeten Kristallite in einer orthogonal zur Kontaktfläche orientierten Schnittebene eine dreieckähnliche Grundform aufweisen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass sich wenigstens zwei rippenzugartig und steilflankig ausgebildete Kristallite längs ihres jeweiligen Rippenzuges gegenseitig durchdringen oder zumindest berühren.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Kristallite längs ihrer Rippengrate lokale, jeweils durch eine Dreiecksform charakterisierbare Gratspitzen vorsehen.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Gratspitzen eine Spitzenverrundung mit einem Radius von kleiner 1 μm aufweisen.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die auf der Kontaktfläche wenigstens einer Anschlussstruktur vorgesehenen Mikrostrukturelemente eine mittlere Elementhöhe gegenüber der Kontaktfläche von 0,01 μm bis 50 μm, insbesondere 0,5 μm bis 10 μm aufweisen.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die rippenzugartig und steilflankig ausgebildeten Kristallite an ihrer Basis im Bereich der Kontaktfläche eine Rippenlängserstreckung von bis zu 100 μm und eine Rippendicke von bis zu 25 μm aufweisen.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass ein durch die Rippengrate bedingter Flächenanteil an der gesamten Kontaktfläche pro Anschlussstruktur wenigstens 20 % beträgt.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die rippenzugartig und steilflankig ausgebildeten Kristallite einen von zwei Kristallflanken eingeschlossenen Gratwinkel α von bis zu 90° einschließen, insbesondere α kleiner 60°.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Mikrostrukturelemente im Wege einer direkten galvanischen Abscheidung mittel- oder unmittelbar auf einer Substratoberfläche gewonnen werden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Substratoberfläche aus einem elektrisch leitendem Material besteht und/oder mit einer elektrisch leitenden Schicht beschichtet ist, und dass auf der Substratoberfläche oder auf der elektrisch leitenden Schicht die Mikrostrukturelemente abgeschieden werden.
12. Verfahren nach einem der Ansprüche 1 bis 11 , dadurch gekennzeichnet, dass die Kristallite ausschließlich aus einer metallurgischen Zusammensetzung bestehen.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass das Zusammenfügen der wenigstens zwei Anschlussstrukturen derart kraftbeaufschlagt erfolgt, dass zumindest Teile der an wenigstens einer Anschlussstruktur vorgesehenen Mikrostrukturelemente einer Deformation unterliegen und/oder mit ihren Rippengraten in die jeweils andere Anschlussstruktur eindringen.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass sich im Falle eines Vorsehens der Mikrostrukturelemente auf beiden Anschlussstrukturen beim Zusammenfügen die Mikrostrukturelemente beider Anschlussstrukturen lokal zumindest teilweise gegenseitig durchdringen.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass das kraftbeaufschlagte Zusammenfügen beider Anschlussstrukturen unterstützt wird mittels Ultraschalleinleitung und/oder thermischer Energieeinleitung in den Fügebereich zwischen beiden Anschlussstrukturen.
16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass die Anschlussstrukturen zur oberflächigen Fügeverbindung zwischen folgenden Komponenten geeignet ausgebildet sind: elektronische Bauteile, integrierte Schaltkreise, starre oder flexible Verdrahtungsträger in Form eines keramischen Substrates, einer Leiterplatte oder eines flexiblen Polymersubstrats.
17. Vorrichtung zum stoffschlüssigen Fügen von wenigstens zwei metallischen Anschlussstrukturen, die jeweils über einen ebenen oder gekrümmten Kontaktflächenbereich verfügen, von denen wenigstens ein Kontaktflächenbereich über eine dem Kontaktflächenbereich zuordenbare Kontaktfläche mit erhabenen Mikrostrukturelementen verfügt, dadurch gekennzeichnet, dass die Mikrostrukturelemente auf der Kontaktfläche wenigstens einer Anschlussstruktur in Form weitgehend orthogonal zur Kontaktfläche erhabener, rippenzugartig und steilflankig ausgebildeter Kristallite angeordnet und ausgebildet sind, die jeweils über einen scharfkantigen Rippengrat verfügen, und deren Anordnung auf der Kontaktfläche und Ausbildung in Form und Größe einer stochastischen Verteilung unterliegen.
18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet, dass die einzelnen Kristallite aus einer einzigen metallurgischen Zusammensetzung bestehen, die auf einer metallischen oder metallisierten Substratoberfläche aufgebracht sind.
19. Vorrichtung nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass die rippenzugartig und steilflankig ausgebildeten Kristallite in einer orthogonal zur Kontaktfläche orientierten Schnittebene eine dreieckförmige Grundform aufweisen.
20. Vorrichtung nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass sich wenigstens zwei rippenzugartig und steilflankig ausgebildete Kristallite längs ihres jeweiligen Rippenzuges gegenseitig durchdringen oder zumindest berühren.
21. Vorrichtung nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass längs des Rippengrates lokale, jeweils durch eine
Dreiecksform charakterisierbare Gratspitzen vorgesehen sind, und dass die Gratspitzen eine Spitzenverrundung mit einem Radius von kleiner 1 μm aufweisen.
22. Vorrichtung nach einem der Ansprüche 17 bis 21 , dadurch gekennzeichnet, dass die auf der Kontaktfläche wenigstens einer Anschlussstruktur vorgesehenen Mikrostrukturelemente eine mittlere Elementhöhe gegenüber der Kontaktfläche von 0,01 μm bis 50 μm, insbesondere 0,5 μm bis 10 μm aufweisen.
23. Vorrichtung nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, dass die rippenzugartig und steilflankig ausgebildeten Kristallite an ihrer Basis im Bereich der Kontaktfläche eine Rippenlängserstreckung von bis zu 100 μm und eine Rippendicke von bis zu 25 μm aufweisen.
24. Vorrichtung nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, dass ein durch die Rippengrate bedingter Flächenanteil an der gesamten Kontaktfläche pro Anschlussstruktur wenigstens 20% beträgt.
25. Vorrichtung nach einem der Ansprüche 17 bis 24, dadurch gekennzeichnet, dass die rippenzugartig und steilflankig ausgebildeten Kristallite einen von zwei Kristallflanken eingeschlossenen Gratwinkel α von bis zu 90°, insbesondere α kleiner 60° einschließen.
26. Vorrichtung nach einem der Ansprüche 17 bis 25, dadurch gekennzeichnet, dass die Mikrostrukturelemente im Wege einer direkten galvanischen Abscheidung mittel- oder unmittelbar auf einer Substratoberfläche gewonnen sind.
27. Vorrichtung nach Anspruch 26, dadurch gekennzeichnet, dass die Substratoberfläche aus einem elektrisch leitendem Material besteht und/oder mit einer elektrisch leitenden Schicht beschichtet ist, und dass auf der Substratoberfläche oder auf der elektrisch leitenden Schicht die Mikrostrukturelemente abgeschieden sind.
28. Verwendung der Vorrichtung nach einem der Ansprüche 17 bis 27 als Verbindungsstruktur zur Realisierung von Sensoren und Aktoren auf Basis von Element- oder Verbindungshalbleitern und einem starren oder flexiblen Verdrahtungsträger.
PCT/DE2009/000693 2008-05-29 2009-05-15 Verfahren und vorrichtung zum stoffschlüssigen fügen metallischer anschlussstrukturen WO2009143805A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008025833.4 2008-05-29
DE102008025833A DE102008025833A1 (de) 2008-05-29 2008-05-29 Verfahren und Vorrichtung zum stoffschlüssigen Fügen metallischer Anschlussstrukturen

Publications (1)

Publication Number Publication Date
WO2009143805A1 true WO2009143805A1 (de) 2009-12-03

Family

ID=40848227

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2009/000693 WO2009143805A1 (de) 2008-05-29 2009-05-15 Verfahren und vorrichtung zum stoffschlüssigen fügen metallischer anschlussstrukturen

Country Status (3)

Country Link
DE (1) DE102008025833A1 (de)
TW (1) TW201007862A (de)
WO (1) WO2009143805A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312603A (zh) * 2020-02-21 2020-06-19 广东工业大学华立学院 一种基于铜镍二级海参状微纳米层的固态键合方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009006282A1 (de) 2009-01-27 2010-07-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Erzeugung metallisch kristalliner Oberflächenstrukturen im Wege einer galvanischen Metallabscheidung
AT515228B1 (de) 2014-06-18 2018-08-15 B & R Ind Automation Gmbh Ein- und Ausgabegerät mit Rahmen
CN104112682A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于镍微针锥同种结构的固态超声键合方法
CN104112707B (zh) * 2014-07-03 2018-07-03 上海交通大学 一种基于镍和铜微针锥异种结构的固态超声键合方法
CN104112683A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于铜微针锥同种结构的固态超声键合方法
DE102015212836A1 (de) * 2015-07-09 2017-01-12 Siemens Aktiengesellschaft Verfahren zum Erzeugen einer kühlbaren elektronischen Komponente und Baugruppe mit einer elektronischen Komponente und einem Kühlelement und Kühlelement
US10356902B2 (en) * 2015-12-26 2019-07-16 Intel Corporation Board to board interconnect
CN106744665A (zh) * 2016-11-29 2017-05-31 河南省科学院应用物理研究所有限公司 一种微系统三维封装的互连方法
TWI675391B (zh) * 2016-12-19 2019-10-21 日商田中貴金屬工業股份有限公司 帶狀接點材、帶狀接點材的製造方法、片狀的接點構件、電氣接點的製造方法、及繼電器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4122297A1 (de) * 1991-07-05 1993-01-07 Messerschmitt Boelkow Blohm Elektronische oder optronische anordnung, insbesondere halbleiter-anordnuung
US5185073A (en) * 1988-06-21 1993-02-09 International Business Machines Corporation Method of fabricating nendritic materials
WO2001068311A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
US20020100988A1 (en) * 2001-01-29 2002-08-01 Nec Corporation Semiconductor apparatus and a semiconductor device mounting method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US590910A (en) 1897-09-28 Rheostat
AT232132B (de) * 1961-12-30 1964-03-10 Siemens Ag Halbleiteranordnung
US5075965A (en) 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
US5816478A (en) 1995-06-05 1998-10-06 Motorola, Inc. Fluxless flip-chip bond and a method for making
US6683387B1 (en) 2000-06-15 2004-01-27 Advanced Micro Devices, Inc. Flip chip carrier package with adapted landing pads
US6630203B2 (en) 2001-06-15 2003-10-07 Nanopierce Technologies, Inc. Electroless process for the preparation of particle enhanced electric contact surfaces
DE10203397B4 (de) 2002-01-29 2007-04-19 Siemens Ag Chip-Size-Package mit integriertem passiven Bauelement
DE20305154U1 (de) 2003-03-28 2004-08-19 Weidmüller Interface Gmbh & Co. Anschlußvorrichtung mit Piercingkontakt
DE102005013323A1 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Kontaktierungsvorrichtung zum Kontaktieren einer integrierten Schaltung, insbesondere eines Chips oder eines Wafers, mit einer Testervorrichtung, entsprechendes Testverfahren und entsprechendes Herstellungsverfahren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185073A (en) * 1988-06-21 1993-02-09 International Business Machines Corporation Method of fabricating nendritic materials
DE4122297A1 (de) * 1991-07-05 1993-01-07 Messerschmitt Boelkow Blohm Elektronische oder optronische anordnung, insbesondere halbleiter-anordnuung
WO2001068311A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
US20020100988A1 (en) * 2001-01-29 2002-08-01 Nec Corporation Semiconductor apparatus and a semiconductor device mounting method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312603A (zh) * 2020-02-21 2020-06-19 广东工业大学华立学院 一种基于铜镍二级海参状微纳米层的固态键合方法
CN111312603B (zh) * 2020-02-21 2021-05-04 广东工业大学华立学院 一种基于铜镍二级海参状微纳米层的固态键合方法

Also Published As

Publication number Publication date
TW201007862A (en) 2010-02-16
DE102008025833A1 (de) 2009-12-17

Similar Documents

Publication Publication Date Title
WO2009143805A1 (de) Verfahren und vorrichtung zum stoffschlüssigen fügen metallischer anschlussstrukturen
US6740960B1 (en) Semiconductor package including flex circuit, interconnects and dense array external contacts
US6465877B1 (en) Semiconductor package including flex circuit, interconnects and dense array external contacts
DE102007046021B4 (de) Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat
TWI390642B (zh) 穩定之金凸塊焊料連接
JP4731340B2 (ja) 半導体装置の製造方法
DE102006022254B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
DE102005055280B3 (de) Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
EP2766925A1 (de) Verfahren zur schaffung einer verbindung zwischen metallischen formköpern und einem leistungshalbleiterchip, die zur verbindung mit dickdrähten oder bändchen dienen
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
WO2006012847A1 (de) Vertikales leistungshalbleiterbauteil mit einem halbleiterchip und verfahren zur herstellung desselben
DE102008037835B4 (de) Elektronische Komponente mit Pufferschicht, Herstellungsverfahren dafür und Halbleiteranordnung mit Puffermitteln
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE102007036045A1 (de) Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE19646476C2 (de) Verbindungsstruktur
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE102018128414A1 (de) Verstärkung für elektrische verbindungen
CN102473591A (zh) 互连封装结构及制造和使用该互连封装结构的方法
DE19830158A1 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE102005046710B4 (de) Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip
DE102007002807B4 (de) Chipanordnung
DE19535282A1 (de) Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung
DE102007023590A1 (de) Bauelement mit mechanisch belastbarer Anschlussfläche

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09753521

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 09753521

Country of ref document: EP

Kind code of ref document: A1