DE102010039298A1 - Verfahren zum Füllen von Hohlräumen in Wafern, entsprechend gefülltes Sackloch und Wafer mit entsprechend gefüllten Isolationsgräben - Google Patents

Verfahren zum Füllen von Hohlräumen in Wafern, entsprechend gefülltes Sackloch und Wafer mit entsprechend gefüllten Isolationsgräben Download PDF

Info

Publication number
DE102010039298A1
DE102010039298A1 DE102010039298A DE102010039298A DE102010039298A1 DE 102010039298 A1 DE102010039298 A1 DE 102010039298A1 DE 102010039298 A DE102010039298 A DE 102010039298A DE 102010039298 A DE102010039298 A DE 102010039298A DE 102010039298 A1 DE102010039298 A1 DE 102010039298A1
Authority
DE
Germany
Prior art keywords
wafer
temperature
filler
cavities
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010039298A
Other languages
English (en)
Other versions
DE102010039298B4 (de
Inventor
Roman Schlosser
Jens Frey
Heribert Weber
Eckhard Graf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102010039298.7A priority Critical patent/DE102010039298B4/de
Priority to IT001490A priority patent/ITMI20111490A1/it
Priority to US13/198,651 priority patent/US8647961B2/en
Priority to TW100128633A priority patent/TWI534950B/zh
Priority to CN201110235542.3A priority patent/CN102376589B/zh
Publication of DE102010039298A1 publication Critical patent/DE102010039298A1/de
Application granted granted Critical
Publication of DE102010039298B4 publication Critical patent/DE102010039298B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Füllen von Hohlräumen (20) in Wafern, wobei die Hohlräume (20) zu einer vorbestimmten Oberfläche des Wafers hin offen sind, mit folgenden Schritten: Aufbringen eines lackartigen Füllmaterials (30) auf die vorbestimmte Oberfläche des Wafers; Ausheizen des Wafers bei einer ersten Temperatur; Austreiben von in dem Füllmaterial (30) eingeschlossenen Gasblasen durch Ausheizen des Wafers unter Vakuum bei einer zweiten Temperatur, welche gleich der ersten oder höher als die erste Temperatur ist; und Aushärten des Füllmaterials (30) durch Ausheizen des Wafers bei einer dritten Temperatur, welche höher als die zweite Temperatur ist. Ferner betrifft die Erfindung ein mit einem solchen Verfahren gefülltes Sackloch (20B) und allgemeiner 3D-Hohlräume sowie einen Wafer mit mittels eines solchen Verfahrens gefüllten Isolationsgräben (20A) einer Silizium-Durchkontaktierung.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Füllen von Hohlräumen in Wafern, ein mittels eines solchen Verfahrens gefülltes Sackloch in einem Wafer und einen Wafer mit mittels eines solchen Verfahrens gefüllten Isolationsgräben.
  • Stand der Technik
  • Im Rahmen der Herstellung von Wafern ist es bekannt, Durchkontaktierungen in Form von metallischen Hohlvias mit einem Füllmaterial zu füllen, wie z. B. aus der EP 1 744 353 A1 .
  • Offenbarung der Erfindung
  • Das erfindungsgemäße Verfahren zum Füllen von Hohlräumen in Wafern gemäß Anspruch 1 und das mittels eines solchen Verfahrens gefüllte Sackloch gemäß Anspruch 9 sowie der Wafer mit mittels eines solchen Verfahrens gefüllten Isolationsgräben gemäß Anspruch 10 stellen Möglichkeiten zur lunkerfreien Füllung von Hohlräumen bereit.
  • Die Erfindung beruht auf der Idee, dass beim Füllen von Hohlräumen in Wafern mit einem lackartigen Füllmaterial auftretende Gasblasen entfernt werden können, wenn nach einem ersten Ausheizschritt, der dem Austreiben von Lösungsmittel aus dem Füllmaterial dient, ein weiterer Ausheizschritt bei einer gleichen oder höheren Temperatur wie beim ersten Ausheizschritt hinzugefügt wird, wobei der weitere Ausheizschritt unter Vakuum ausgeführt wird. Nachdem die Gasblasen ausgetrieben wurden, wird das Füllmaterial in einem dritten Ausheizschritt bei einer Temperatur, die höher als beim ersten und beim zweiten Ausheizschritt ist, ausgehärtet. Auf diese Weise lassen sich Hohlräume in Wafern, wie beispielsweise Sacklöcher oder Isolationsgräben von Silizium-Durchkontaktierungen, lunkerfrei füllen. Mit dem erfindungsgemäßen Verfahren sind Verfüllungen bis zu einer Grabenbreite von 30 μm und einer Tiefe von größer 200 μm sowie Verfüllungen mit einem hohen Aspektverhältnis oberhalb 1/40 möglich. Die Verfüllung von Hohlräumen in Wafern ermöglicht außerdem die Weiterverarbeitung von solchermaßen strukturierten Wafern. Insbesondere ist der Wafer danach wieder mit Standard-Lithografieverfahren strukturierbar, da das Füllmaterial die Waferoberfläche planarisiert. Das Aufbringen des lackartigen Füllmaterials auf die Waferoberfläche erfolgt insbesondere mittels Rotationsbeschichtung. So können Standardanlagen, wie Spinbelacker und Vakuumofen verwendet werden, so dass der für das Verfahren nötige Aufwand gering gehalten wird.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Besonders vorteilhaft ist es, wenn es sich bei dem Füllmaterial um ein Material handelt, das bei der zweiten Temperatur dünnflüssig ist. Selbst komplex geformte Hohlräume mit Hinterschnitten oder auf- bzw. zulaufenden Gräben und sogar lateral verlaufende Hohlräume können mittels der durch Kapillarkräfte und den Vakuumprozess unterstützten Verfüllung gefüllt werden. Ferner sollte das Elastizitätsmodul des Füllmaterials ausreichend hoch sein. Günstig ist außerdem, wenn der thermische Ausdehnungskoeffizient des Füllmaterials, dem des Wafermaterials, wobei es sich insbesondere um Silizium handelt, möglichst ähnlich ist. Dies kann beispielsweise dadurch erreicht werden, dass der thermische Ausdehnungskoeffizient des Füllmaterials dem von Silizium durch Einbringen von zusätzlichen Füllstoffen, wie beispielsweise Siliziumdioxid Nanopartikeln angenähert wird.
  • Weitere wünschenswerte Eigenschaften des Füllmaterials sind eine geringe Feuchtigkeitsaufnahme sowie für bestimmte Anwendungen ein hoher elektrischer Widerstand. Die Verwendung eines temperaturbeständigen Füllmaterials ermöglicht eine Weiterverarbeitung des Wafers mit Prozessschritten bei höheren Temperaturen, insbesondere bis zu 450°C, so dass Mehrlagenverdrahtung, Planarisierung etc. möglich sind. Hochtemperaturfeste Füllmaterialien lassen eine beispielsweise Oxidabscheidung beinhaltende Weiterverarbeitung der Wafer zu. Dies macht eine Mehrlagenverdrahtung mit Oxid oder Polymer als isolierende Zwischenschicht möglich. Schließlich kann das Füllmaterial fotosensitiv ausgeführt sein, was eine fotolithografische Strukturierung des Füllmaterials ermöglicht.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung handelt es sich bei dem Füllmaterial um ein Polymer. Besonders gut geeignet sind Polyimide oder eine Benzocyclobuten-Verbindung, insbesondere der unter dem Handelsnamen Cyclotene 30-22-63 bekannte Stoff B-staged divinylsiloxane-bis-benzocyclobutene resin.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung ist die dritte Temperatur niedriger als 250°C. Da in diesem Fall alle Prozessschritte des Verfahrens bei Temperaturen unter 250°C stattfinden, ist das Verfahren auch bei Wafern, deren Elemente nur eine geringe thermische Belastung aushalten können, am Ende der Waferprozessierung einsetzbar.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung handelt es sich bei dem Hohlraum um ein metallisches Hohlvia oder um einen Isolationsgraben einer Silizium-Durchkontaktierung.
  • Gemäß einer besonders bevorzugten Ausführungsform der Erfindung umfasst das Verfahren einen weiteren Schritt, bei dem das auf die vorbestimmte Oberfläche des Wafers aufgebrachte Füllmaterial zum Freilegen von Anschlusskontakten des metallischen Hohlvias oder der Silizium-Durchkontaktierung strukturiert wird. Indem das Füllmaterial auf der Waferoberfläche belassen wird und nur die Anschlusskontakte geöffnet werden, kann das auf der Waferoberfläche befindliche Füllmaterial als Isolierung für eine metallische Um- und Mehrlagenverdrahtung auf der Waferoberfläche dienen.
  • Gemäß einer alternativen besonders bevorzugten Ausführungsform der Erfindung umfasst das Verfahren einen weiteren Schritt, bei dem das auf die vorbestimmte Oberfläche des Wafers aufgebrachte Füllmaterial zum Freilegen von Anschlusskontakten des metallischen Hohlvias oder der Silizium-Durchkontaktierung von der Waferoberfläche entfernt wird. Dies kann auf drei verschiedene Arten geschehen. Das auf der Waferoberfläche befindliche Füllmaterial kann durch reaktives Ionenätzen rückgeätzt werden. Alternativ kann das Füllmaterial vor dem Aushärten im dritten Ausheizschritt durch Spülen mit Lösungsmittel oder nasschemisches Spinätzen entfernt werden. Als dritte Alternative kann das Füllmaterial durch Polierschleifen entfernt werden.
  • Kurze Beschreibung der Zeichnungen
  • Es zeigen:
  • 1 einen Wafer mit Isolationsgräben einer Silizium-Durchkontaktierung in Querschnittsansicht entsprechend einer ersten Ausführungsform der Erfindung in Querschnittsansicht;
  • 2 ein Prozessstadium des Füllens der Isolationsgräben in Querschnittsansicht entsprechend der ersten Ausführungsform der Erfindung;
  • 3 ein weiteres Prozessstadium des Füllens der Isolationsgräben in Querschnittsansicht entsprechend der ersten Ausführungsform der Erfindung;
  • 4 ein weiteres Prozessstadium des Füllens der Isolationsgräben in Querschnittsansicht entsprechend einer zweiten Ausführungsform der Erfindung;
  • 5 einen Wafer mit einem metallischen Hohlvia in Querschnittsansicht entsprechend einer dritten Ausführungsform der Erfindung; und
  • 6 einen Wafer mit verschiedenen gefüllten Hohlräumen in Querschnittsansicht entsprechend einer vierten Ausführungsform der Erfindung.
  • Ausführungsformen der Erfindung
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten.
  • 1 ist eine Querschnittsansicht eines Wafers mit Isolationsgräben einer Silizium-Durchkontaktierung.
  • Gemäß dem ersten bevorzugten Ausführungsbeispiel der Erfindung handelt es sich bei den zu füllenden Hohlräumen um Isolationsgräben 20A einer Silizium-Durchkontaktierung. Der in 1 gezeigte Wafer umfasst ein Siliziumsubstrat 10, welches hochdotiert ist, eine Oxidschicht 12 auf dem Siliziumsubstrat, eine vergrabene Leiterbahn 14 aus hochdotiertem polykristallinem Silizium auf der Oxidschicht 12, eine weitere Oxidschicht 16 auf der vergrabenen Leiterbahn 14 und eine Funktionsschicht 18 auf der Oxidschicht 16. Die von der vergrabenen Leiterbahn 14 abgewandte Oberfläche des Substrats 10, die in der Figur oben angeordnet ist, bildet die Rückseite des Wafers. In dem Siliziumsubstrat 10 ist eine Silizium-Durchkontaktierung ausgebildet, die Isolationsgräben 10A und einen Kontaktstempel 21 aufweist. Der Kontaktstempel 21 ist ein Teilbereich des Substrats 10, der durch die Isolationsgräben 20A, die von der Rückseite des Wafers bis zur Oxidschicht 12 reichen, vom übrigen Substrat getrennt und somit elektrisch isoliert ist. Auf der der vergrabenen Leiterbahn 14 zugewandten Seite ist der Kontaktstempel 21 über eine elektrisch leitfähige Verbindung 24 mit der vergrabenen Leiterbahn 14 verbunden. Auf der Rückseite des Wafers befindet sich ein metallisches Bondpad 28 als Anschlusskontakt auf dem Kontaktstempel 21. Der Kontaktstempel 21 kann entweder mittels Drahtbonden auf dem Bondpad 28 oder bei einem Flip-Chip-Aufbau mittels einer Lotkugel kontaktiert werden. Dazu ist aber erforderlich, dass der Kontaktstempel 21 mechanisch eingefasst ist. die mechanische Einfassung muss dabei nicht leitend oder zumindest sehr hochohmig ausgeführt sein.
  • 2 ist eine Querschnittsansicht des Wafers gemäß 1 nach dem Aufbringen eines Füllmaterials 30.
  • Gemäß dem bevorzugten Ausführungsbeispiel der Erfindung handelt es sich bei dem Füllmaterial 30 um ein Polymer, was folgenden Anforderungen genügt: geringe Feuchtigkeitsaufnahme, hoher elektrischer Widerstand, ausreichend hohes Elastizitätsmodul und ein thermischer Ausdehnungkoeffizient, der dem von Silizium möglichst ähnlich ist. Polymere, die diese Voraussetzungen erfüllen sind, Polyimid oder eine unter dem Handelsnamen Cyclotene 30-22-63 bekannte Substanz. Letztere hat außerdem den Vorteil hochtemperaturfest zu sein. Das verwendete Polymer wird vorteilhaft mittels Rotationsbeschichtung, auch Spinbelackung genannt, auf die rückseitige Oberfläche des Wafers aufgebracht. Anschließend erfolgt ein Prebake genanntes Ausheizen, um Lösungsmittel auszutreiben. Im Falle von Cyclotene ist eine Temperatur von etwa 120°C dafür geeignet. Danach erfolgt ein Flow Bake genannter Ausheizschritt, der unter Vakuum durchgeführt wird. Während dieses Ausheizschrittes fließt Polymer von der Oberfläche in die zu füllenden Hohlräume nach und etwaige Gas- oder Luftblasen werden dadurch ausgetrieben. Bei Verwendung von Cyclotene wird dieser Schritt bei etwa 120 bis 170°C durchgeführt. Zum Schluß wird das Polymer in einem Hardcure genannten Ausheizschritt ausgehärtet. Bei Cyclotene genügt dazu eine Temperatur von etwa 250°C.
  • 3 ist eine Querschnittsansicht eines weiteren Prozessstadiums des Verfahrens gemäß dem ersten Ausführungsbeispiel der Erfindung.
  • Nach dem Aushärten des Polymers 30 wird das auf der Waferoberfläche befindliche Polymer strukturiert, um das Bondpad 28 freizulegen. Wird ein fotosensitives Polymer verwendet, so kann dieses direkt fotolithografisch strukturiert werden. Nicht fotoaktive Polymere werden mit einer Lackmaske oder Hardmask aus Metall oder Oxid trockenchemisch geätzt. Indem das Polymer 30 auf der Waferoberfläche verbleibt und nur ein Zugang zu den Bondpads 28 geöffnet wird, kann das Polymer 30 zusätzlich als Passivierung der Waferrückseite oder als elektrische Isolierung für eine Umverdrahtung dienen.
  • 4 ist eine Querschnittsansicht eines weiteren Prozessstadiums des Verfahrens gemäß einem zweiten Ausführungsbeispiel der Erfindung.
  • Alternativ zu dem ersten Ausführungsbeispiel kann das Freilegen von Bondpads 28 auch dadurch erfolgen, dass das auf der rückseitigen Oberfläche des Wafers befindliche Polymer völlig entfernt wird und nur das Polymer in den Isolationsgräben 20A belassen wird. Zum Entfernen des Polymers gibt es mehrere Möglichkeiten. Das Polymer kann entweder durch reaktives Ionenätzen rückgeätzt werden. Alternativ kann das Polymer vor dem Aushärten im Hardcure-Schritt durch Spülen mit Lösungsmittel oder durch nasschemisches Spinätzen von der Waferoberfläche entfernt werden. Schließlich kann eine Entfernung des Polymers von der Waferoberfläche mittels Polierschleifen erfolgen.
  • 5 ist eine Querschnittsansicht eines Wafer mit einem metallischen Hohlvia.
  • Gemäß einem dritten bevorzugten Ausführungsbeispiel der Erfindung handelt es sich bei dem zu füllenden Hohlraum um ein Hohlvia 20B, das zur Kontaktierung einer vergrabenen Leiterbahn 14 dient. Der Wafer ist ebenso aufgebaut wie bei dem ersten Ausführungsbeispiel. Jedoch weist er statt der Silizium-Durchkontaktierung ein Kontaktloch auf, das mit einer Metallschicht 22 ausgekleidet ist. Am Boden des Kontaktloches ist die Metallschicht 22 über eine elektrisch leitfähige Verbindung 24 mit der vergrabenen Leiterbahn 14 verbunden. Die Metallschicht 22 ist durch eine dieelektrische Schicht 26 vom Substrat 10 isoliert. Ein Füllen des Hohlvias 20B erfolgt analog dem Füllen der Isolationsgräben 20A der ersten beiden Ausführungsbeispiele.
  • 6 ist eine Querschnittsansicht eines Wafers mit verschieden geformten Hohlräumen.
  • 6 zeigt Beispiele verschiedener Geometrien, für die sich das erfindungsgemäße Verfahren eignet. Analog zu dem im Zusammenhang mit dem ersten und dem zweiten Ausführungbeispiel beschriebenen Verfahren fassen sich Gräben 20C mit Hinterschnitt, Hinterschnitte mit Kammern 20F, laterale Hohlräume 20D und sich verjüngende bzw. verbreiternde Gräben 20E lunkerfrei füllen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 1744353 A1 [0002]

Claims (10)

  1. Verfahren zum Füllen von Hohlräumen (20) in Wafern, wobei die Hohlräume (20) zu einer vorbestimmten Oberfläche des Wafers hin offen sind, mit folgenden Schritten: Aufbringen eines lackartigen Füllmaterials (30) auf die vorbestimmte Oberfläche des Wafers; Ausheizen des Wafers bei einer ersten Temperatur; Austreiben von in dem Füllmaterial (30) eingeschlossenen Gasblasen durch Ausheizen des Wafers unter Vakuum bei einer zweiten Temperatur, welche gleich der ersten oder höher als die erste Temperatur ist; Aushärten des Füllmaterials (30) durch Ausheizen des Wafers bei einer dritten Temperatur, welche höher als die zweite Temperatur ist.
  2. Verfahren nach Anspruch 1, wobei es sich bei dem Füllmaterial (30) um ein Material handelt, das bei der zweiten Temperatur dünnflüssig ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei es sich bei dem Füllmaterial (30) um ein Polymer, insbesondere ein Polyimid oder eine Benzocyclobuten-Verbindung, handelt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die dritte Temperatur kleiner als 250°C ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Hohlraum (20C) mindestens einen Hinterschnitt aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei es sich bei dem Hohlraum um ein metallisches Hohlvia (20B) oder um einen Isolationsgraben (20A) einer Silizium-Durchkontaktierung handelt.
  7. Verfahren nach Anspruch 6 mit folgendem weiteren Schritt: Strukturieren des auf die vorbestimmte Oberfläche des Wafers aufgebrachten Füllmaterials (30) zum Freilegen von Anschlusskontakten (28) des metallischen Hohlvias (20B) oder der Silizium-Durchkontaktierung.
  8. Verfahren nach Anspruch 6 mit folgendem weiteren Schritt: Entfernen des auf die vorbestimmte Oberfläche des Wafers aufgebrachten Füllmaterials (30) zum Freilegen von Anschlusskontakten (28) des metallischen Hohlvias (20B) oder der Silizium-Durchkontaktierung.
  9. Sackloch in einem Wafer, welches mittels eines Verfahrens gemäß einem der Ansprüche 1 bis 8 lunkerfrei mit Füllmaterial (30) gefüllt ist.
  10. Wafer mit einem Siliziumsubstrat (10), einer Isolationsschicht (12) auf dem Siliziumsubstrat (10), einer vergrabenen Leiterbahn (14) auf der Isolationsschicht (12) und mindestens einer Silizium-Durchkontaktierung in dem Siliziumsubstrat (10) zum Kontaktieren der vergrabenen Leiterbahn (14), wobei die Silizium-Durchkontaktierung Isolationsgräben (20A) umfasst, welche sich von einer der vergrabenen Leiterbahn (14) abgewandten Seite des Siliziumsubstrats (10) bis zu der Isolationsschicht (12) erstrecken und so angeordnet sind, dass sie einen Teilbereich (21) des Siliziumsubstrats (10), welcher mit der vergrabenen Leiterbahn (14) elektrisch leitend verbunden ist, von dem restlichen Siliziumsubstrat (10) elektrisch isolieren, wobei die Isolationsgräben (20A) mittels eines Verfahrens gemäß einem der Ansprüche 1 bis 8 lunkerfrei mit Füllmaterial (30) gefüllt sind.
DE102010039298.7A 2010-08-13 2010-08-13 Verfahren zum Füllen von Hohlräumen in Wafern Active DE102010039298B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102010039298.7A DE102010039298B4 (de) 2010-08-13 2010-08-13 Verfahren zum Füllen von Hohlräumen in Wafern
IT001490A ITMI20111490A1 (it) 2010-08-13 2011-08-04 Procedimento atto al riempimento di cavita' in wafer, foro cieco corrispondentemente riempito e wafer con scanalature di isolamento corrispondentemente riempite
US13/198,651 US8647961B2 (en) 2010-08-13 2011-08-04 Method for filling cavities in wafers, correspondingly filled blind hole and wafer having correspondingly filled insulation trenches
TW100128633A TWI534950B (zh) 2010-08-13 2011-08-11 將晶圓中的空腔填充的方法
CN201110235542.3A CN102376589B (zh) 2010-08-13 2011-08-12 用于填充晶片中的空腔的方法、相应填充的盲孔和具有相应填充的绝缘沟槽的晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010039298.7A DE102010039298B4 (de) 2010-08-13 2010-08-13 Verfahren zum Füllen von Hohlräumen in Wafern

Publications (2)

Publication Number Publication Date
DE102010039298A1 true DE102010039298A1 (de) 2012-02-16
DE102010039298B4 DE102010039298B4 (de) 2022-11-10

Family

ID=44898809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010039298.7A Active DE102010039298B4 (de) 2010-08-13 2010-08-13 Verfahren zum Füllen von Hohlräumen in Wafern

Country Status (5)

Country Link
US (1) US8647961B2 (de)
CN (1) CN102376589B (de)
DE (1) DE102010039298B4 (de)
IT (1) ITMI20111490A1 (de)
TW (1) TWI534950B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012210480B4 (de) * 2012-06-21 2024-05-08 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
CN112212994A (zh) * 2020-09-25 2021-01-12 电子科技大学 一种等离子体刻蚀晶圆的温度分布检测装置
CN113471142B (zh) * 2021-07-05 2023-12-12 长鑫存储技术有限公司 平坦化方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1744353A1 (de) 2005-07-15 2007-01-17 Infineon Tehnologies AG Chip-Trägersubstrat aus Silizium mit durchgehenden Kontakten und Herstellungsverfahren dafür

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904496A (en) 1997-01-24 1999-05-18 Chipscale, Inc. Wafer fabrication of inside-wrapped contacts for electronic devices
GB9801655D0 (en) * 1998-01-28 1998-03-25 Trikon Equip Ltd Method and apparatus for treating a substrate
US6461717B1 (en) * 2000-04-24 2002-10-08 Shipley Company, L.L.C. Aperture fill
CN1206713C (zh) * 2002-05-09 2005-06-15 威盛电子股份有限公司 集成电路基板通孔的制造方法
CN1212755C (zh) * 2002-05-21 2005-07-27 威盛电子股份有限公司 电路基板的图案化方法
KR100556527B1 (ko) * 2004-11-04 2006-03-06 삼성전자주식회사 트렌치 소자 분리막 형성 방법 및 불휘발성 메모리 장치의제조 방법
US7402515B2 (en) 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US7902069B2 (en) 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
JP2009124087A (ja) 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
KR101546222B1 (ko) 2008-02-25 2015-08-20 허니웰 인터내셔널 인코포레이티드 공정가능한 무기 및 유기 중합체 배합물, 이의 제조방법 및 이의 용도
CN101419952B (zh) * 2008-12-03 2010-09-15 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1744353A1 (de) 2005-07-15 2007-01-17 Infineon Tehnologies AG Chip-Trägersubstrat aus Silizium mit durchgehenden Kontakten und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
US8647961B2 (en) 2014-02-11
TWI534950B (zh) 2016-05-21
ITMI20111490A1 (it) 2012-02-14
CN102376589B (zh) 2017-05-24
TW201222729A (en) 2012-06-01
US20120038030A1 (en) 2012-02-16
DE102010039298B4 (de) 2022-11-10
CN102376589A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
DE102006035864B4 (de) Verfahren zur Herstellung einer elektrischen Durchkontaktierung
DE102014119217B4 (de) Ausbuchtungs-Bondhügel-Kontaktstellen für Bond-On-Trace-Verarbeitung und zugehörige Herstellungsverfahren
EP0690494B1 (de) Verbindungs- und Aufbautechnik für Multichip-Module
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE102014119230A1 (de) Vorstehende Kontakthöckerpads für Bond-auf-Leitungs-Prozessierung
WO2010006916A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE102012201976A1 (de) Bauelement mit einer Durchkontaktierung
DE102013102542A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE102010060272A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements mittels eines Elektroplattierungsprozesses
DE2326314A1 (de) Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE102009010885A1 (de) Metallsystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite
DE102010039298B4 (de) Verfahren zum Füllen von Hohlräumen in Wafern
DE19732250A1 (de) Verfahren zur Herstellung metallischer Mikrostrukturen
DE112017007356T5 (de) Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
DE10004647C1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
EP2458950A1 (de) Verfahren sowie Strukturelektrode zur Herstellung einer metallischen Leiterbahnstruktur
DE102022124574A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE102010000448B4 (de) Halbleiteranordnung mit einem leitfähigen Element
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final