WO2023276559A1 - 半導体封止体 - Google Patents

半導体封止体 Download PDF

Info

Publication number
WO2023276559A1
WO2023276559A1 PCT/JP2022/022723 JP2022022723W WO2023276559A1 WO 2023276559 A1 WO2023276559 A1 WO 2023276559A1 JP 2022022723 W JP2022022723 W JP 2022022723W WO 2023276559 A1 WO2023276559 A1 WO 2023276559A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor chip
thermoelectric
sealing body
thermoelectric semiconductor
Prior art date
Application number
PCT/JP2022/022723
Other languages
English (en)
French (fr)
Inventor
拓 根本
桜子 田村
俊也 大野
睦 升本
Original Assignee
リンテック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by リンテック株式会社 filed Critical リンテック株式会社
Priority to JP2023531734A priority Critical patent/JPWO2023276559A1/ja
Publication of WO2023276559A1 publication Critical patent/WO2023276559A1/ja

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B21/00—Machines, plants or systems, using electric or magnetic effects
    • F25B21/02—Machines, plants or systems, using electric or magnetic effects using Peltier effect; using Nernst-Ettinghausen effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect

Definitions

  • a semiconductor device is configured as a semiconductor sealing body in which a semiconductor chip is sealed with a sealing material or the like for the purpose of protecting the semiconductor chip.
  • semiconductor devices have become increasingly high-frequency, high-density, and high-powered, and the conventional heat-dissipation countermeasures lack sufficient heat-dissipation characteristics. was there. Therefore, it has been proposed to provide a semiconductor device with a Peltier element, which is an element having heat absorption characteristics.
  • Patent Literature 1 discloses a semiconductor device in which a Peltier element is arranged on top of a face-down semiconductor chip, and electrodes on the upper surface of the Peltier element are electrically connected to a circuit board by metal wires ( For example, see paragraph [0008]).
  • Patent Document 2 describes that in a semiconductor package in which a plurality of face-down semiconductor chips are sealed with a sealing cap, a Peltier element is provided on the sealing cap on the back surface of the semiconductor chip or on the back surface of the circuit board. It is Then, it is described that a current is supplied from a control device to the terminals of the Peltier element.
  • JP-A-11-260851 Japanese Patent Application Laid-Open No. 2002-198476
  • Patent Document 1 the metal wire connection as described in Patent Document 1 is disadvantageous in increasing the cooling capacity of the Peltier element because the amount of power supply is limited.
  • the metal wire if the metal wire is to be made thicker, the device for wire bonding must be replaced with one suitable for it, or the difficulty of the wire bonding operation will increase as the metal wire becomes thicker, resulting in a decrease in yield. , as a result, there is a problem that it tends to lead to an increase in cost.
  • since it is necessary to route metal wires for bonding there is also the problem that the size and thickness of the sealed package increase.
  • Patent Document 2 in a configuration in which a current is supplied from an external control device to terminals of a Peltier element, a power supply system to the Peltier element is provided separately from a power supply system to the circuit board. Therefore, there is a problem that the configuration of the entire device becomes complicated and the cost increases.
  • the present invention enables the conductive path to the Peltier element to be thick and short, thereby reducing the resistance of the conductive path, and also reduces the size of the semiconductor sealing body.
  • An object of the present invention is to provide a semiconductor sealing body capable of
  • the present inventors have made intensive studies to solve the above problems, and as a result, have found that the side surface of a semiconductor chip is covered with a cover, and a conductor for electrical connection is arranged in a through-hole formed in the cover.
  • the inventors have found that the above problems can be solved by the method, and completed the present invention. That is, the present invention provides the following [1] to [9].
  • a single or multiple semiconductor chips, a circuit-forming layer electrically connected to the single or multiple semiconductor chips, and a surface of the single or multiple semiconductor chips facing the circuit-forming layer comprises a Peltier element provided on the opposite surface, and a covering covering the side surface of the semiconductor chip, A semiconductor sealing body, wherein the circuit forming layer and the Peltier element are electrically connected by a conductor arranged in a through hole formed in the covering.
  • the Peltier element protrudes beyond the outer periphery of the single semiconductor chip or the outer periphery of the entire plurality of semiconductor chips when viewed in a direction perpendicular to the single or multiple semiconductor chips.
  • the semiconductor sealing body according to [1] above which has an electrode, and the protruding electrode and the conductor arranged in the through hole are electrically connected.
  • the sealed semiconductor body according to [1] or [2] above further comprising a circuit board including the circuit forming layer.
  • semiconductor sealing body is a fan-out type semiconductor sealing body in which the circuit forming layer is provided on the semiconductor chip, and the cover is a sealing material covering at least the side surface of the semiconductor chip.
  • the semiconductor sealing body according to the present invention can thicken and shorten the conductive path to the Peltier element, thereby reducing the resistance of the conductive path, and reducing the size of the semiconductor sealing body. can be made smaller.
  • this embodiment An embodiment of the present invention (hereinafter sometimes referred to as “this embodiment”) will be described below.
  • the semiconductor sealing body includes a single or multiple semiconductor chips, a circuit forming layer electrically connected to the single or multiple semiconductor chips, and the single or multiple semiconductor chips, A Peltier device provided on the surface opposite to the surface facing the circuit forming layer, and a cover covering the side surface of the semiconductor chip, and arranged in a through hole formed in the cover.
  • the circuit forming layer and the Peltier element are electrically connected by a conductor. Since the semiconductor sealing body electrically connects the Peltier element and the circuit forming layer with the conductor arranged in the through hole, the conductive path to the Peltier element can be thickened and shortened. It is possible to lower the resistance.
  • the size of the semiconductor sealing body (package size) can be reduced compared to wire bonding using metal wires.
  • the "surface facing the circuit forming layer" of the semiconductor chip may be referred to as the "first surface”.
  • the "the surface opposite to the surface facing the circuit forming layer” of the semiconductor chip may be referred to as the "second surface”.
  • the first surface is the surface on which the electrode terminals of the semiconductor chip are formed
  • the second surface is the surface opposite to the surface on which the electrode terminals of the semiconductor chip are formed.
  • the intervening layer may be an adhesive layer, an insulating layer, or a sealing layer. Examples include a stopping material layer and the like.
  • the semiconductor chip conventionally known chips used in integrated circuits such as microprocessors, memories, and high-frequency power amplifiers can be used.
  • the number of semiconductor chips included in the semiconductor sealing body according to the present embodiment may be one or plural. That is, it may be a monolithic one or a multi-chip one.
  • the semiconductor sealing body includes a plurality of semiconductor chips, it is preferable that the plurality of semiconductor chips are arranged in a predetermined array in the planar direction.
  • the circuit-forming layer is a layer for forming an electric circuit by means of terminals, logic elements provided as necessary, wirings connected to these, and the like.
  • the circuit forming layer includes terminals that serve as connection lands for electrically connecting to the bumps provided on the first surface of the semiconductor chip, terminals for transmitting and receiving signals to and from an external device, and the semiconductor chip. and terminals for receiving power to be supplied to the Peltier element.
  • the semiconductor sealing body may further include a circuit board including the circuit forming layer.
  • the circuit board may be provided with a recess for housing the semiconductor chip, and a terminal for connection with the semiconductor chip of the circuit forming layer may be provided on the bottom surface of the recess.
  • the semiconductor chip is accommodated in the recess of the circuit board, and if necessary, the space between the semiconductor chip and the circuit board is sealed with a sealing material, thereby forming a board-embedded semiconductor sealing body.
  • the circuit forming layer may be provided on the semiconductor chip as a rewiring layer, and in this case, the semiconductor sealing body becomes a fan-out type semiconductor sealing body.
  • the fan-out type semiconductor encapsulant is one in which the side surfaces of the semiconductor chip as well as the second surface are encapsulated with an encapsulant, and the shape of the encapsulant layer composed of this encapsulant is obtained.
  • a rewiring layer which is a circuit forming layer, is formed with a larger area than the size of the semiconductor chip, and bumps (protruding electrodes) are formed on the surface of the rewiring layer opposite to the surface connected to the semiconductor chip. It is a formed semiconductor sealing body.
  • a through hole is provided in the circuit board or the sealing material layer, and a metal via is arranged in the through hole. Conduction is attempted between a circuit connected to the side of the semiconductor chip on which electrode terminals are formed (first surface) and a circuit connected to the back side (second surface) of the semiconductor chip. . Therefore, the circuit forming layer connected to the first surface side of the semiconductor chip and the Peltier element provided on the second surface side of the semiconductor chip are electrically connected via the conductor arranged in the through hole. It is also technically easy to connect to
  • a sealing material layer may be formed on the periphery of a circuit board having no recesses, and a through hole may be provided in this sealing material layer.
  • a Peltier element has a thermoelectric semiconductor layer including a plurality of P-type thermoelectric semiconductor elements and a plurality of N-type thermoelectric semiconductor elements arranged alternately. One ends of the first set of adjacent P-type thermoelectric semiconductor elements and N-type thermoelectric semiconductor elements are electrically connected, and the other end of the first set of N-type thermoelectric semiconductor elements and the second set of P-type thermoelectric semiconductor elements are electrically connected. The other end of the element is electrically connected, and one end of the second set of P-type thermoelectric semiconductor elements is paired with the second set of P-type thermoelectric semiconductor elements to form a second set.
  • One end of the semiconductor element is electrically connected, the other end of the second set of N-type thermoelectric semiconductor elements is electrically connected to the other end of the third set of P-type thermoelectric semiconductor elements, and so on. Configuration is repeated. Then, by energizing the first thermoelectric semiconductor element and the last thermoelectric semiconductor element, an endothermic phenomenon occurs at the electrical junction where the current flows in the order of N ⁇ P, and the current flows in the order of P ⁇ N. A heat dissipation phenomenon occurs at the electrical junction where . Therefore, one surface of the Peltier element absorbs heat and the other surface generates heat, and the object can be cooled by bringing the heat absorbing surface of the Peltier element close to or in contact with the object to be cooled. can.
  • FIG. 8 is a schematic cross-sectional view showing an example of a Peltier element.
  • a Peltier element 60A shown in FIG. 8 is a so-called ⁇ -type thermoelectric conversion module.
  • the Peltier element 60A includes a first base material 51 and a second base material 52 facing each other, and a P-type thermoelectric semiconductor element 61 and an N-type thermoelectric semiconductor element 61 located between the first base material 51 and the second base material 52.
  • a thermoelectric semiconductor element 62 (hereinafter, both may be collectively referred to as a thermoelectric semiconductor layer), a first connection electrode 63a provided on the first base material 51, and a first connection electrode 63a provided on the second base material 52 and a second connection electrode 63b.
  • thermoelectric semiconductor elements 61 and an N-type thermoelectric semiconductor element 62 are separated from each other, and one main surface of the adjacent pair of thermoelectric semiconductor elements 61 and 62 is connected to a connection electrode 63a or a connection electrode. 63b, and the other main surfaces are not electrically connected.
  • adjacent thermoelectric semiconductor elements 61 and 62 are electrically connected by a connection electrode 63a or a connection electrode 63b in each column of the thermoelectric semiconductor layer, so that along each column of the thermoelectric semiconductor layer, A current-carrying path is formed vertically between the base material 51 and the base material 52 .
  • the substrate 51 side becomes the heat absorbing surface. Also, a heat dissipation phenomenon occurs at the electrical junction where the current flow direction is in the order of P ⁇ N, and the base material 52 side becomes the heat dissipation surface.
  • thermoelectric semiconductor material As the Peltier element, a conventionally known one can be used.
  • an alloy material such as a thermoelectric semiconductor material described later is pulverized and granulated on a base material, and sintered while applying pressure. It is possible to use a P-type thermoelectric semiconductor element and an N-type thermoelectric semiconductor element prepared by the method.
  • thermoelectric semiconductor layer As the base material of the Peltier device, it is preferable to use a plastic film that does not affect the decrease in electrical conductivity and the increase in thermal conductivity of the thermoelectric semiconductor layer. Among them, even when a thin film made of a thermoelectric semiconductor composition described later is annealed, the performance of the thermoelectric semiconductor layer can be maintained without thermal deformation of the base material, and the heat resistance and dimensional stability are high. , a polyimide film, a polyamide film, a polyetherimide film, a polyaramid film, and a polyamideimide film are preferable, and a polyimide film is particularly preferable from the viewpoint of high versatility.
  • connection electrode is provided for electrical connection between the P-type thermoelectric semiconductor element and the N-type thermoelectric semiconductor element constituting the thermoelectric semiconductor layer, or for electrical connection between the thermoelectric semiconductor layer and the outside. .
  • Various electrode materials can be used for the connection electrodes. From the viewpoint of connection stability and thermoelectric performance, it is preferable to use a highly conductive metal material. Preferred electrode materials include gold, silver, nickel, copper, aluminum, rhodium, platinum, chromium, palladium, stainless steel, molybdenum, alloys containing any of these metals, and laminates of these metals and alloys. mentioned.
  • the Peltier element can be provided with other layers as required.
  • a covering layer consisting of a single layer or multiple layers may be arranged to cover the thermoelectric semiconductor layer on at least one main surface to protect the thermoelectric semiconductor layer.
  • the covering layer can also include a sealing layer. If the coating layer is a single layer, the coating layer itself can also serve as the sealing layer, and if the coating layer consists of a plurality of layers, any layer can contain the sealing layer.
  • the covering layer includes a sealing layer, it is possible to more effectively suppress the permeation of water vapor in the atmosphere, and it becomes easier to maintain the performance of the Peltier device, which is a thermoelectric conversion module, over a long period of time.
  • the coating layer may contain a layer having adhesiveness (adhesive layer).
  • adheresiveness includes both adhesiveness and pressure-sensitive tackiness that enables adhesion by pressure-sensitivity at the initial stage of application.
  • Adhesiveness other than pressure-sensitive adhesiveness includes moisture-sensitive adhesiveness, adhesiveness by heat melting, and the like.
  • thermoelectric semiconductor layer which is a fired body of a coating film of a composition containing a thermoelectric semiconductor material
  • the composition containing the thermoelectric semiconductor material may contain the polymer component, the ionic compound and the thermoelectric semiconductor particles.
  • a coating film formed using a composition containing such a thermoelectric semiconductor material is suitable for forming a thermoelectric semiconductor layer having good thermoelectric conversion properties by coating.
  • thermoelectric semiconductor layer is formed on the surface of the semiconductor chip or the surface of the intervening layer without interposing the substrate, the cooling efficiency is excellent.
  • the coating film is formed, for example, by gravure printing or the like, and may be formed by means such as inkjet printing. Adjacent thermoelectric semiconductor elements may be separated from each other, and a gap between the adjacent thermoelectric semiconductor elements may be filled with a reinforcing material. Various insulators, etc., which will be described later, can be used as the reinforcing material. Materials for forming the thermoelectric semiconductor layer, formation by coating, and the like will be described later.
  • the cover is a structure that covers at least the side surface of the semiconductor chip.
  • the cover is composed of, for example, a sealing material layer formed by sealing the semiconductor chip with a sealing material.
  • the semiconductor sealing body is a fan-out type semiconductor sealing body in which the circuit forming layer is provided on the semiconductor chip
  • the cover is made of a sealing material that covers at least the side surface of the semiconductor chip. It can be a thing.
  • the circuit board has a recess for accommodating the semiconductor chip, an edge forming a wall surface of the recess and facing a side surface of the semiconductor chip constitutes the covering. can also
  • the semiconductor sealing body has the single or multiple semiconductor chips as a first semiconductor chip, and further has a second semiconductor chip, wherein the first semiconductor chip and the second semiconductor chip are laminated. It may be a semiconductor sealing body having a
  • a semiconductor sealing body having a structure in which a plurality of units each including a semiconductor chip are stacked is referred to as a "three-dimensional mounting type semiconductor sealing body".
  • the unit including the first semiconductor chip and the unit including the second semiconductor chip are stacked in the order that the unit including the first semiconductor chip is the second unit.
  • the first semiconductor chip is stacked on the unit including the semiconductor chip, and the Peltier element is stacked on the first semiconductor chip.
  • the second semiconductor chip may be stacked on all of the plurality of semiconductor chips.
  • the second semiconductor chip may be laminated only on the semiconductor chip of the part.
  • FIG. 1 is a schematic cross-sectional view showing an example of a semiconductor sealing body according to this embodiment.
  • a semiconductor sealing body 100A shown in FIG. 1 has a configuration in which a Peltier element 60A is attached on the second surface of a semiconductor chip 30 in a substrate-embedded semiconductor sealing body.
  • the Peltier element 60A is a general-purpose one manufactured externally, and is a plurality of thermoelectric semiconductor elements produced by pulverizing and granulating an alloy that can be a thermoelectric semiconductor and sintering it under pressure, instead of using a coating method. , connection electrodes for connecting the thermoelectric semiconductor elements to each other or some of the thermoelectric semiconductor elements to terminals, and a substrate for supporting them.
  • the configuration of the Peltier element 60A is known, the detailed configuration is omitted.
  • the number of the semiconductor chips 30 is not limited to this, and may be one or three or more. This point is the same for each semiconductor sealing body in FIGS. 2 to 7 below.
  • FIG. 1 and subsequent drawings when there are a plurality of similar members, only representative ones are given reference numerals in order to prevent the drawings from becoming difficult to see.
  • the circuit board 10 has a concave portion for accommodating a semiconductor chip on its front surface (the surface facing the semiconductor chip 30), and a recess inside the circuit substrate 10 on the back surface (the surface opposite to the surface facing the semiconductor chip 30). has a bump 11 connected to a pad (not shown) provided on the .
  • An electrode 12 is provided on the bottom surface of the recess of the circuit board 10, and a circuit forming layer 13 is formed by external connection bumps 11 provided on the back surface of the circuit board 10, internal wiring (not shown) in the circuit board 10, and the like. ing.
  • the edge portion 10a forming the wall surface of the recess of the circuit board 10 and facing the side surface of the semiconductor chip 30 forms the cover.
  • Bumps 31 connected to pads (not shown) provided in the semiconductor chip 30 are formed on the lower surface (first surface) of the semiconductor chip 30 .
  • the semiconductor chip 30 is electrically connected to the electrode formation layer 13 of the circuit board 10 via the bumps 31 .
  • the space between the lower surface (first surface) of the semiconductor chip 30 and the bumps 31 and the electrode forming layer 13 of the circuit board 10 is filled with an underfill material to form an underfill layer 40 .
  • a sealing material is filled between the two semiconductor chips and between the edge portion 10a of the circuit board 10 and the side surfaces of the semiconductor chip 30 and the Peltier element 60A to form the sealing material layer 20 .
  • a through hole 10b is provided in the cover 10a (that is, the edge of the circuit board 10 facing the side surface of the semiconductor chip 30).
  • a conductor 80 extending from one opening toward the other opening is arranged in the through hole 10b.
  • the conductor 80 may be arranged so as to fill the inside of the through hole 10b, or may be formed by plating or the like on the inner wall of the through hole 10b to form a via.
  • Conductors 80 are also referred to herein as vias 80 . Examples of conductors forming the vias 80 include metals such as copper, gold, and silver.
  • the top of via 80 is electrically joined to projecting electrode 68 of Peltier element 60A. Further, in FIG.
  • the lower portion of the via 80 is connected to the bump 11 provided on the back surface of the circuit board 10 .
  • Two systems of projecting electrodes 68 and vias 80 are provided for inputting and outputting current to and from the Peltier element.
  • power can be supplied to the Peltier element 60A through the bumps 11 on the back surface of the circuit board 10.
  • FIG. When the Peltier device 60A is energized, the upper surface becomes the heat radiation side and the lower surface becomes the heat absorption side. can.
  • the upper surface of the Peltier element 60A (the surface opposite to the surface facing the semiconductor chip 30) may be provided with a heat dissipation member such as a heat dissipation plate 92 similar to that of the third embodiment described later.
  • the circuit forming layer and the Peltier element are electrically connected by the projecting electrode and a conductor disposed in the through hole.
  • the projecting electrodes 68 of the Peltier element 60A and the conductors arranged in the through holes 10b provided in the edge portion 10a of the circuit board, which are the sealing bodies covering the side surfaces of the semiconductor chip 30, are arranged.
  • the connection with the via 80 is facilitated, the conductive path can be thickened and shortened, and the resistance can be lowered.
  • FIG. 2 is a schematic cross-sectional view showing another example of the semiconductor sealing body according to this embodiment.
  • a semiconductor sealing body 100B shown in FIG. 2 is provided with cooling auxiliary means in addition to the Peltier element.
  • a semiconductor sealing body 100B shown in FIG. 2 includes a heat sink 90 having cooling fins 91 in addition to the same configuration as the semiconductor sealing body 100A of FIG.
  • the heat sink 90 is provided on the back surface of the Peltier element 60A (the surface opposite to the side facing the semiconductor chip) with the cooling fins 91 facing outward. Cooling performance can be improved by having a cooling auxiliary means in addition to the Peltier element 60A. There is no particular limitation on the method of mounting the heat sink 90.
  • the heat sink 90 may be adhered to the back surface of the Peltier element 60A with an adhesive layer, or the heat sink 90 and the Peltier element 60A may be held together by a holding member. It may be fixed.
  • a pressure-sensitive adhesive layer is used, it is preferably formed from a heat-conducting pressure-sensitive adhesive layer.
  • various means other than heat sinks and cooling fins can be used. For example, instead of or in addition to the heat sink and cooling fins, graphite or heat pipes may be provided.
  • FIG. 3 is a schematic cross-sectional view showing another example of the semiconductor sealing body according to this embodiment.
  • a semiconductor sealing body 100C shown in FIG. 3 has a configuration in which a Peltier element 60B having a thermoelectric semiconductor element formed by a coating method is provided in a substrate-embedded semiconductor sealing body.
  • the semiconductor package 100C has two semiconductor chips 30 provided in the recesses of the circuit board 10, an underfill layer 40 provided on the lower surface of the semiconductor chips, and two semiconductor chips.
  • a sealing material layer 20 is provided between the chips 30 and between the semiconductor chip 30 and the edge portion 10 a of the circuit board 10 .
  • the upper surface (second surface) of the semiconductor chip 30, the upper surface of the sealing material layer 20, and the upper surface of the edge portion 10a of the circuit board 10 are arranged in the same plane, and the Peltier element 60B is arranged on this plane. is provided.
  • a heat sink 92 is provided on the upper surface of the Peltier element 60B (the surface opposite to the surface facing the semiconductor chip 30).
  • the Peltier element 60B has the same electrical configuration as the Peltier element 60A described above, but differs from the Peltier element 60A in that at least the thermoelectric semiconductor layer is formed by a coating method.
  • the Peltier element 60B is (a) located on the lower surface of the plurality of thermoelectric semiconductor elements 61 and 62 and the insulating layer 65 arranged alternately, and electrically connects the same surface of the adjacent thermoelectric semiconductor elements.
  • connection electrode 63 for electrical connection with the outside, an adhesive layer 64 positioned between a pair of such adjacent connection electrodes 63, (b) P-type thermoelectric semiconductor element 61, an N-type thermoelectric semiconductor element 62, and an insulator layer 65 located therebetween, and (c) a connection electrode 63 and an adhesive agent located on the upper surface of each thermoelectric semiconductor element and the insulator layer 65.
  • a layer 64 is provided.
  • the above (b) is a baked body of a coating film formed by applying a thermoelectric semiconductor material composition.
  • the adhesive layer 64 be made of an adhesive to which thermal conductivity is imparted.
  • a passivation film is provided as necessary on the plane including the upper surface of the semiconductor chip 30, and directly on the surface of the adherend.
  • the connecting electrode on the lower surface side on the passivation film and further forming the above (b) by a coating method, the base material required for a general-purpose Peltier element becomes unnecessary. Therefore, the thickness of the entire semiconductor sealing body can be reduced. The details of the forming methods (a) to (c) will be described later.
  • FIG. 4 is a schematic cross-sectional view showing another example of the semiconductor sealing body according to this embodiment.
  • a semiconductor sealing body 100D shown in FIG. 4 is a fan-out type semiconductor sealing body, and has a configuration in which a semiconductor chip 30 is provided with a Peltier element 60A.
  • a first surface of the semiconductor chip 30 is provided with a circuit forming layer 13 which is a rewiring layer including the electrodes 12 and the passivation layer 14 .
  • Bumps 11 connected to electrodes in the circuit forming layer are provided on the lower surface of the circuit forming layer 13 (the surface opposite to the surface facing the semiconductor chip 30). Since the semiconductor sealing body 100D does not have the circuit board provided in the semiconductor sealing body shown in FIGS. 1 to 3, the entire semiconductor sealing body can be made thin and simple.
  • the second surface and side surfaces of the semiconductor chip 30 are covered with a sealing material to form a sealing material layer 20.
  • a peripheral edge portion 20 a of the encapsulant layer 20 constitutes a cover that covers the side surface of the semiconductor chip 30 .
  • the lower surface of the peripheral edge portion 20a of the sealing material layer 20 and the first surface of the semiconductor chip 30 are arranged in the same plane.
  • the circuit forming layer 13 extends on the lower surface of the peripheral edge portion 20a of the sealing material layer 20, which is located in the same plane as the first surface of the semiconductor chip 30. As shown in FIG.
  • a through-hole 20b is provided in the peripheral portion 20a of the sealing material layer 20, and a via 80, which is a conductor, is arranged in the through-hole 20b.
  • a pair of vias 80 are provided, and each is electrically connected to a pair of terminals provided on the Peltier element 60A. At least a pair of electrodes among the electrodes 12 included in the circuit forming layer 13 are electrically connected to the lower surfaces of the pair of vias 80 .
  • a Peltier element 60A is laminated on the second surface of the circuit board 10 with the thin portion of the sealing material layer 20 interposed therebetween. After applying the sealing material composition, before at least one of drying and curing the sealing material (in other words, at least one selected from the group consisting of drying and curing), the Peltier element 60A is coated with the sealing material composition.
  • the Peltier element 60A is adhesively fixed onto the semiconductor chip 30 without providing another adhesive layer by placing the Peltier element 60A on the material layer and then performing at least one of drying and curing of the sealing material composition. can be done.
  • a later-described adhesive layer may be provided on one surface of the Peltier element 60A or the second surface of the semiconductor chip 30, and the Peltier element 60A may be adhered by this adhesive layer.
  • the encapsulant layer 20 may or may not be present on the second surface of the semiconductor chip 30 .
  • a heat dissipation member such as the heat dissipation plate 92 in FIG. 3 may be provided on the upper surface of the Peltier element 60A (the surface opposite to the surface facing the semiconductor chip 30).
  • FIG. 5 is a schematic cross-sectional view showing another example of the semiconductor sealing body according to this embodiment.
  • a semiconductor sealing body 100E shown in FIG. 5 has a configuration in which a Peltier element 60B having a thermoelectric semiconductor element formed by a coating method is provided in a fan-out type semiconductor sealing body.
  • the sealed semiconductor body 100E does not have a circuit board like the sealed semiconductor body 100D shown in FIG.
  • the semiconductor sealing body 100E can be made thinner and simpler.
  • a heat dissipation member such as the heat dissipation plate 92 in FIG. 3 may be provided on the upper surface of the Peltier element 60B (the surface opposite to the surface facing the semiconductor chip 30).
  • FIG. 6 is a schematic cross-sectional view showing another example of the semiconductor sealing body according to this embodiment.
  • a semiconductor sealing body 100F shown in FIG. 6 has a configuration in which the above-described Peltier element 60A is provided on a face-up type semiconductor chip.
  • a face-up type semiconductor chip means a semiconductor chip provided so that the surface of the semiconductor chip on which electrode terminals are formed is opposite to the surface facing the circuit board.
  • the semiconductor chip 30 is adhesively fixed to the bottom surface of the recess of the circuit board 10 by the adhesive layer 45 on the surface opposite to the electrode terminal formation surface.
  • the electrode terminal forming surface of the semiconductor chip 30 and the electrodes 12 of the circuit forming layer 13 of the circuit board 10 are electrically connected by metal wires 66 .
  • the concave portion of the circuit board 10 is filled with a sealing material to form a sealing material layer 22 .
  • the semiconductor chip 30 is sealed together with the metal wires 66 by the sealing material layer 22 .
  • a Peltier element 60 ⁇ /b>A is embedded in the sealing material layer 22 on the upper surface of the sealing material layer 22 .
  • a through hole 10b is provided in an edge portion 10a of the circuit board 10, which is a portion facing the side surface of the semiconductor chip 30. As shown in FIG.
  • a via 80 which is a conductor, is arranged in the through hole 10b to electrically connect the projecting electrode 68 of the Peltier element 60A and the bump 11. As shown in FIG. Also in the semiconductor sealing body 100F, the connection with the via 80, which is a conductor arranged in the through hole 10b provided in the edge portion 10a of the circuit board, is facilitated, and the conductive path can be thickened and shortened. , and by extension the resistance can be reduced.
  • the semiconductor chip is a single layer, but a plurality of semiconductor chips may be stacked in multiple stages.
  • an electrode terminal can be provided at the end of each semiconductor chip exposed in a stepped manner, and wire bonding can be performed to each electrode terminal.
  • a heat dissipation member such as the heat dissipation plate 92 in FIG. 3 may be provided on the upper surface of the Peltier element 60A (the surface opposite to the surface facing the semiconductor chip 30).
  • FIG. 7 is a schematic cross-sectional view showing another example of the three-dimensional mounting type semiconductor sealing body according to the present embodiment.
  • a semiconductor sealing body 200 shown in FIG. 7 is a three-dimensional mounting type semiconductor sealing body in which a unit having another semiconductor chip is stacked under a unit similar to that shown in FIG.
  • a Peltier element 60A is positioned above the semiconductor chip 30B.
  • the semiconductor sealing body 200 as in the semiconductor sealing body of FIG.
  • the face-up type semiconductor chip 30B, the adhesive layer 45 for bonding the second surface of the semiconductor chip 30B to the circuit board 10B, and , metal wires 66 connecting the electrode terminal forming surface (first surface) of the semiconductor chip 30B and the electrodes 12B included in the circuit forming layer 13 of the circuit board 10 are sealed by the sealing material layer 22 .
  • a Peltier element 60A is provided so as to be embedded in the upper surface of the sealing material layer 22 .
  • a through hole 22b is formed in an edge portion 22a of the sealing material layer 22 facing the side surface of the semiconductor chip 30B.
  • a through hole 10Bb is also provided at a position corresponding to the through hole 22b in the circuit board 10B.
  • the projecting electrodes 68 of the Peltier element 60A and the circuit forming layer 13 of the circuit board 10B are electrically connected by vias 80 arranged in the through holes 22b and 10Bb.
  • a face-down type semiconductor chip 30A is mounted on the circuit surface of the circuit board 10A.
  • Bumps 31 provided on the lower surface of the semiconductor chip 30A are electrically connected to electrodes 12A formed on the surface of the circuit board 10A.
  • An underfill layer 40 is formed by filling an underfill material in the space between the lower surface of the semiconductor chip 30A, the bumps 31, and the circuit surface of the circuit board 10A. Also, the side surfaces of the semiconductor chip 30A and the underfill layer 40 are covered and sealed with the sealing material layer 20 .
  • An adhesive layer 46 is provided on the upper surfaces of the semiconductor chip 30A and the sealing material layer 20, and is adhered and fixed to the back surface of the circuit board 10B of the upper unit. Electrical connection between the circuit board 10B included in the upper unit and the circuit board 10A included in the lower unit is performed by the bumps 81 .
  • the distance between the Peltier element and the circuit forming layer tends to be long. For this reason, the conventional technique of connecting the Peltier element and the circuit forming layer by wire bonding has a greater problem of high resistance.
  • the conductive path is formed. Since it can be made thicker and shorter, and the resistance can be lowered, it becomes easier for the cooling ability of the Peltier element to be exhibited sufficiently even in a three-dimensional mounting type semiconductor sealing body. Further, in the three-dimensional mounting type semiconductor sealing body 200, the two semiconductor chips 30A and 30B arranged vertically can be efficiently cooled by one Peltier element 60A.
  • a heat dissipation member such as the heat dissipation plate 92 in FIG. 3 may be provided on the upper surface of the Peltier element 60A (the surface opposite to the surface facing the semiconductor chip 30B). Also, instead of the Peltier element 60A, a Peltier element 60B provided with a thermoelectric semiconductor layer formed by a coating method similar to that provided in the semiconductor sealing body of FIGS. 3 and 5 may be provided.
  • thermoelectric semiconductor element used for the Peltier element is a fired body of a composition containing a thermoelectric semiconductor material.
  • the thermoelectric semiconductor element is preferably a fired product of a coating film formed by applying a thermoelectric semiconductor composition containing a thermoelectric semiconductor material on the surface of a support or the like. Since the thermoelectric semiconductor element is a fired body of a coating film of a thermoelectric semiconductor composition, a sheet-like thermoelectric conversion module can be easily produced, and a thermoelectric semiconductor element with improved flexibility can be easily obtained.
  • the thickness of the thermoelectric semiconductor element is preferably 50 ⁇ m or more, more preferably 75 ⁇ m or more, still more preferably 100 ⁇ m or more, and is preferably 1,200 ⁇ m or less, more preferably 1,000 ⁇ m or less, and still more preferably 800 ⁇ m or less. be.
  • the thickness of the thermoelectric semiconductor element is within the above range, it is easy to manufacture the thermoelectric semiconductor element exhibiting good thermoelectric conversion performance with high productivity.
  • the thermoelectric semiconductor element is a fired body of a coating film formed by coating a thermoelectric semiconductor composition containing a thermoelectric semiconductor material on the surface of a support or the like, it is possible to form a thinner thermoelectric semiconductor element.
  • the thickness of the thermoelectric semiconductor element is preferably 25 ⁇ m or more, more preferably 50 ⁇ m or more, still more preferably 75 ⁇ m or more, and is preferably 800 ⁇ m or less, more preferably 500 ⁇ m or less, and still more preferably 300 ⁇ m or less. be.
  • thermoelectric semiconductor composition used for producing the thermoelectric semiconductor layer contains at least a thermoelectric semiconductor material, preferably thermoelectric semiconductor particles made of the thermoelectric semiconductor material and a resin, more preferably thermoelectric semiconductor particles, a polymer component and ions. compounds.
  • the ionic compound preferably contains at least one of an ionic liquid and an inorganic ionic compound (in other words, at least one selected from the group consisting of an ionic liquid and an inorganic ionic compound).
  • thermoelectric semiconductor material The thermoelectric semiconductor material contained in the P-type thermoelectric semiconductor element and the N-type thermoelectric semiconductor element is not particularly limited as long as it is a material that can generate a thermoelectromotive force by applying a temperature difference.
  • bismuth-tellurium-based thermoelectric semiconductor materials such as bismuth telluride and N-type bismuth telluride; telluride-based thermoelectric semiconductor materials such as GeTe and PbTe; antimony-tellurium-based thermoelectric semiconductor materials; zinc such as ZnSb, Zn 3 Sb 2 and Zn 4 Sb 3 - antimony-based thermoelectric semiconductor materials; silicon - germanium - based thermoelectric semiconductor materials such as SiGe; bismuth - selenide - based thermoelectric semiconductor materials such as Bi2Se3 ; Silicide-based thermoelectric semiconductor materials; oxide-based thermoelectric semiconductor materials; Heusler materials such as FeVAl, FeVAlSi and FeVTiAl; sulfide-based thermoelectric semiconductor materials such as
  • silicide-based thermoelectric semiconductor materials are preferable from the viewpoint of not including rare metals whose supply is unstable due to geopolitical issues, and facilitate the functioning of thermoelectric conversion modules in high-temperature environments.
  • the skutterudite material is preferred from the viewpoint of being able to do so.
  • the thermoelectric semiconductor material is preferably a bismuth-tellurium-based thermoelectric semiconductor material such as P-type bismuth telluride or N-type bismuth telluride.
  • P-type bismuth telluride has holes as carriers and a positive Seebeck coefficient, and is preferably represented by, for example, Bi X Te 3 Sb 2-X .
  • X preferably satisfies 0 ⁇ X ⁇ 0.8, more preferably 0.4 ⁇ X ⁇ 0.6. When X is greater than 0 and 0.8 or less, the Seebeck coefficient and electric conductivity are increased, and the properties of the P-type thermoelectric conversion material are maintained, which is preferable.
  • N-type bismuth telluride has electrons as carriers and a negative Seebeck coefficient, and is represented by Bi 2 Te 3-Y Se Y , for example.
  • Y is 0 or more and 3 or less, the Seebeck coefficient and electrical conductivity are increased, and the properties as an N-type thermoelectric conversion material are maintained, which is preferable.
  • thermoelectric semiconductor material used for the thermoelectric semiconductor layer is preferably in the form of particles having a predetermined size. Preferably.
  • the content of the thermoelectric semiconductor particles in the thermoelectric semiconductor composition is preferably 30 to 99% by mass. More preferably 50 to 96% by mass, still more preferably 70 to 95% by mass. If the amount of the thermoelectric semiconductor particles is within the above range, the Seebeck coefficient (absolute value of the Peltier coefficient) is large, and the decrease in electrical conductivity is suppressed, and only the thermal conductivity decreases, so high thermoelectric performance is exhibited. In addition, a film having sufficient film strength and moderate flexibility can be obtained, which is preferable.
  • the average particle size of the thermoelectric semiconductor particles is preferably 10 nm to 200 ⁇ m, more preferably 10 nm to 30 ⁇ m, even more preferably 50 nm to 10 ⁇ m, particularly preferably 1 to 6 ⁇ m. Within the above range, uniform dispersion is facilitated, and electrical conductivity can be increased.
  • the method of pulverizing the thermoelectric semiconductor material to obtain thermoelectric semiconductor particles is not particularly limited, and includes jet mills, ball mills, bead mills, colloid mills, conical mills, disk mills, edge mills, milling mills, hammer mills, pellet mills, Willie mills, and roller mills. It may be pulverized to a predetermined size by a known fine pulverizer such as. In this specification, the average particle size of the thermoelectric semiconductor particles is obtained by measuring with a laser diffraction particle size analyzer (manufactured by CILAS, model 1064), and is represented by the median value of the particle size distribution. is.
  • thermoelectric semiconductor particles are preferably heat-treated in advance (the "heat treatment” referred to here is different from the “annealing treatment” performed in the annealing treatment step of the present invention).
  • heat treatment By heat treatment, the crystallinity of the thermoelectric semiconductor particles is improved, and the surface oxide film of the thermoelectric semiconductor particles is removed. The figure of merit can be further improved.
  • the heat treatment is not particularly limited, but before preparing the thermoelectric semiconductor composition, in an inert gas atmosphere such as nitrogen, argon, etc., in which the gas flow rate is controlled so as not to adversely affect the thermoelectric semiconductor particles. It is preferably carried out under a reducing gas atmosphere such as hydrogen or under vacuum conditions, more preferably under a mixed gas atmosphere of an inert gas and a reducing gas.
  • a reducing gas atmosphere such as hydrogen or under vacuum conditions
  • the specific temperature conditions depend on the thermoelectric semiconductor particles used, it is usually preferred that the temperature is below the melting point of the particles and 100 to 1,500° C. for several minutes to several ten
  • thermoelectric semiconductor composition The polymer component that can be contained in the thermoelectric semiconductor composition has the effect of physically bonding between the thermoelectric semiconductor materials (thermoelectric semiconductor particles), and the Peltier element, which is a thermoelectric conversion module, can be formed into a thin film by coating or the like. make it easier.
  • a heat-resistant resin or a binder resin is preferable as the polymer component.
  • the heat-resistant resin maintains various physical properties such as mechanical strength and thermal conductivity as a resin when crystal growth of thermoelectric semiconductor particles is performed by annealing a thin film made of a thermoelectric semiconductor composition.
  • the heat-resistant resin is preferably a polyamide resin, a polyamideimide resin, a polyimide resin, or an epoxy resin because it has higher heat resistance and does not adversely affect the crystal growth of the thermoelectric semiconductor particles in the thin film, and has excellent flexibility. Polyamide resins, polyamideimide resins, and polyimide resins are more preferable.
  • the heat-resistant resin preferably has a decomposition temperature of 300°C or higher. If the decomposition temperature is within the above range, flexibility can be maintained without losing the function as a binder even when the thin film made of the thermoelectric semiconductor composition is annealed, as will be described later.
  • the heat-resistant resin preferably has a mass reduction rate of 10% or less, more preferably 5% or less, and even more preferably 1% or less at 300°C as measured by thermogravimetry (TG). If the mass reduction rate is within the above range, even when the thin film made of the thermoelectric semiconductor composition is annealed, the bendability of the tip of the thermoelectric semiconductor material can be maintained without losing its function as a binder, as will be described later. can be done.
  • the content of the heat-resistant resin in the thermoelectric semiconductor composition is 0.1 to 40% by mass, preferably 0.5 to 20% by mass, more preferably 1 to 20% by mass, still more preferably 2 to 15% by mass. is.
  • the content of the heat-resistant resin is within the above range, it functions as a binder for the thermoelectric semiconductor material, making it easier to form a thin film, and a film having both high thermoelectric performance and film strength can be obtained.
  • a resin portion is present on the outer surface of the chip of material.
  • the binder resin also facilitates peeling from the base materials such as glass, alumina, silicon, etc. used when manufacturing thermoelectric semiconductor elements after the annealing treatment described later.
  • the binder resin refers to a resin in which 90% by mass or more decomposes at a baking (annealing) temperature or higher, more preferably a resin in which 95% by mass or more decomposes, and a resin in which 99% by mass or more decomposes. is particularly preferred.
  • a resin that maintains various physical properties such as mechanical strength and thermal conductivity without impairing when crystal growth of thermoelectric semiconductor particles is performed by baking (annealing) a coating film (thin film) made of a thermoelectric semiconductor composition. more preferred.
  • the binder resin As the binder resin, if a resin that decomposes 90% by mass or more at a firing (annealing) temperature or higher, that is, a resin that decomposes at a lower temperature than the heat-resistant resin described above, the binder resin is decomposed by firing, resulting in a fired body.
  • the content of the binder resin, which is an insulating component contained therein, is reduced, and the crystal growth of the thermoelectric semiconductor particles in the thermoelectric semiconductor composition is promoted. can be improved.
  • Whether or not a resin decomposes at a predetermined value (for example, 90% by mass) at a firing (annealing) temperature or higher is determined by thermogravimetric measurement (TG) at the mass reduction rate at the firing (annealing) temperature (before decomposition The value obtained by dividing the mass after decomposition by the mass).
  • TG thermogravimetric measurement
  • thermoplastic resin or a curable resin can be used as such a binder resin.
  • thermoplastic resins include polyolefin resins such as polyethylene, polypropylene, polyisobutylene, and polymethylpentene; polycarbonates; thermoplastic polyester resins such as polyethylene terephthalate and polyethylene naphthalate; polystyrene, acrylonitrile-styrene copolymers, and polyacetic acid.
  • thermosetting resins include epoxy resins and phenol resins.
  • photocurable resins include photocurable acrylic resins, photocurable urethane resins, and photocurable epoxy resins. These may be used individually by 1 type, and may use 2 or more types together. Among these, from the viewpoint of the electrical resistivity of the thermoelectric semiconductor material in the thermoelectric semiconductor material layer, thermoplastic resins are preferred, cellulose derivatives such as polycarbonate and ethyl cellulose are more preferred, and polycarbonate is particularly preferred.
  • the binder resin is appropriately selected according to the temperature of the baking (annealing) treatment for the thermoelectric semiconductor material in the baking (annealing) treatment step. From the viewpoint of the electrical resistivity of the thermoelectric semiconductor material in the thermoelectric semiconductor material layer, it is preferable to perform the baking (annealing) treatment at a temperature higher than the final decomposition temperature of the binder resin.
  • the term “final decomposition temperature” refers to the temperature at which the mass reduction rate at the firing (annealing) temperature by thermogravimetry (TG) is 100% (the mass after decomposition is 0% of the mass before decomposition). say.
  • the final decomposition temperature of the binder resin is usually 150-600°C, preferably 200-560°C, more preferably 220-460°C, and particularly preferably 240-360°C. If a binder resin having a final decomposition temperature within this range is used, it functions as a binder for the thermoelectric semiconductor material and facilitates the formation of a thin film during printing.
  • the content of the binder resin in the thermoelectric semiconductor composition is 0.1 to 40% by mass, preferably 0.5 to 20% by mass, more preferably 0.5 to 10% by mass, and particularly preferably 0.5 to 5% by mass. % by mass.
  • the electrical resistivity of the thermoelectric semiconductor material in the thermoelectric semiconductor material layer can be reduced.
  • the content of the binder resin in the thermoelectric semiconductor material is preferably 0-10% by mass, more preferably 0-5% by mass, and particularly preferably 0-1% by mass. If the content of the binder resin in the thermoelectric semiconductor material is within the above range, the electric resistivity of the thermoelectric semiconductor material in the thermoelectric semiconductor material layer can be reduced.
  • the ionic liquid that can be contained in the thermoelectric semiconductor composition is a molten salt formed by combining a cation and an anion, and refers to a salt that can exist as a liquid in any temperature range from -50°C to less than 400°C.
  • an ionic liquid is an ionic compound having a melting point in the range of -50°C or higher and lower than 400°C.
  • the melting point of the ionic liquid is preferably ⁇ 25° C. or higher and 200° C. or lower, more preferably 0° C. or higher and 150° C. or lower.
  • Ionic liquids have characteristics such as extremely low vapor pressure and non-volatility, excellent thermal and electrochemical stability, low viscosity, and high ionic conductivity. Therefore, it can effectively suppress the decrease in electrical conductivity between thermoelectric semiconductor materials as a conductive auxiliary agent.
  • the ionic liquid exhibits high polarity based on an aprotic ionic structure and is excellent in compatibility with heat-resistant resins, so that the electric conductivity of the thermoelectric semiconductor material can be made uniform.
  • ionic liquids can be used.
  • nitrogen-containing cyclic cation compounds such as pyridinium, pyrimidinium, pyrazolium, pyrrolidinium, piperidinium, imidazolium and their derivatives; tetraalkylammonium-based amine-based cations and their derivatives; Phosphine-based cations and derivatives thereof; cation components such as lithium cations and derivatives thereof, Cl ⁇ , Br ⁇ , I ⁇ , AlCl 4 ⁇ , Al 2 Cl 7 ⁇ , BF 4 ⁇ , PF 6 ⁇ , ClO 4 ⁇ , NO 3 ⁇ , CH 3 COO ⁇ , CF 3 COO ⁇ , CH 3 SO 3 ⁇ , CF 3 SO 3 ⁇ , (FSO 2 ) 2 N ⁇ , (CF 3 SO 2 ) 2 N ⁇ , (CF 3 SO 2 ) 3 C ⁇ , AsFSO 2 ) 2 N
  • the cation component of the ionic liquid is pyridinium cation and its derivatives from the viewpoint of high-temperature stability, compatibility with thermoelectric semiconductor materials and resins, suppression of reduction in electrical conductivity in the gaps of thermoelectric semiconductor materials, etc. , imidazolium cations and derivatives thereof.
  • ionic liquids in which the cationic component contains pyridinium cations and derivatives thereof include 4-methyl-butylpyridinium chloride, 3-methyl-butylpyridinium chloride, 4-methyl-hexylpyridinium chloride, and 3-methyl-hexylpyridinium chloride.
  • ionic liquids containing imidazolium cations and derivatives thereof as cationic components include [1-butyl-3-(2-hydroxyethyl)imidazolium bromide], [1-butyl-3-(2 -hydroxyethyl)imidazolium tetrafluoroborate], 1-ethyl-3-methylimidazolium chloride, 1-ethyl-3-methylimidazolium bromide, 1-butyl-3-methylimidazolium chloride, 1-hexyl-3 -methylimidazolium chloride, 1-octyl-3-methylimidazolium chloride, 1-decyl-3-methylimidazolium chloride, 1-decyl-3-methylimidazolium bromide, 1-dodecyl-3-methylimidazolium chloride, 1-tetradecyl-3-methylimidazolium chloride, 1-ethyl-3-methylimidazolium tetrafluor
  • the above ionic liquid preferably has an electrical conductivity of 10 ⁇ 7 S/cm or more. If the ionic conductivity is within the above range, it can effectively suppress the decrease in electrical conductivity between thermoelectric semiconductor materials as a conductive auxiliary agent.
  • the above ionic liquid preferably has a decomposition temperature of 300°C or higher. If the decomposition temperature is within the above range, the effect as a conductive aid can be maintained even when a thin film made of the thermoelectric semiconductor composition is annealed, as will be described later.
  • the above ionic liquid preferably has a mass reduction rate of 10% or less at 300° C. by thermogravimetry (TG), more preferably 5% or less, and even more preferably 1% or less. . If the mass reduction rate is within the above range, even when the thin film made of the thermoelectric semiconductor composition is annealed, the effect as a conductive additive can be maintained, as will be described later.
  • TG thermogravimetry
  • the content of the ionic liquid in the thermoelectric semiconductor composition is preferably 0.01-50% by mass, more preferably 0.5-30% by mass, and still more preferably 1.0-20% by mass. If the blending amount of the ionic liquid is within the above range, the decrease in electrical conductivity is effectively suppressed, and a film having high thermoelectric performance can be obtained.
  • the inorganic ionic compound that can be included in the thermoelectric semiconductor composition is a compound composed of at least cations and anions. Inorganic ionic compounds exist in a solid state over a wide temperature range of 400 to 900°C and have characteristics such as high ionic conductivity. can be suppressed.
  • a metal cation is used as the cation constituting the inorganic ionic compound.
  • metal cations include alkali metal cations, alkaline earth metal cations, typical metal cations and transition metal cations, with alkali metal cations and alkaline earth metal cations being more preferred.
  • alkali metal cations include Li + , Na + , K + , Rb + , Cs + and Fr + .
  • Alkaline earth metal cations include, for example, Mg 2+ , Ca 2+ , Sr 2+ and Ba 2+ .
  • Examples of anions constituting the inorganic ionic compound include F ⁇ , Cl ⁇ , Br ⁇ , I ⁇ , OH ⁇ , CN ⁇ , NO 3 ⁇ , NO 2 ⁇ , ClO ⁇ , ClO 2 ⁇ , ClO 3 ⁇ , ClO 4 ⁇ , CrO 4 2 ⁇ , HSO 4 ⁇ , SCN ⁇ , BF 4 ⁇ , PF 6 ⁇ and the like.
  • thermoelectric semiconductor layer As the inorganic ionic compound contained in the thermoelectric semiconductor layer, a known or commercially available one can be used.
  • cation components such as potassium cations, sodium cations, or lithium cations, chloride ions such as Cl ⁇ , AlCl 4 ⁇ , Al 2 Cl 7 ⁇ , and ClO 4 ⁇ , bromide ions such as Br ⁇ Iodide ions, fluoride ions such as BF 4 ⁇ and PF 6 ⁇ , halide anions such as F(HF) n ⁇ , and anion components such as NO 3 ⁇ , OH ⁇ , CN ⁇ and the like.
  • chloride ions such as Cl ⁇ , AlCl 4 ⁇ , Al 2 Cl 7 ⁇ , and ClO 4 ⁇
  • bromide ions such as Br ⁇ Iodide ions
  • fluoride ions such as BF 4 ⁇ and PF 6 ⁇
  • halide anions such as
  • the cation component of the inorganic ionic compound is potassium. , sodium, and lithium.
  • the anion component of the inorganic ionic compound preferably contains a halide anion, and more preferably contains at least one selected from the group consisting of Cl ⁇ , Br ⁇ and I ⁇ .
  • inorganic ionic compounds whose cationic component contains potassium cations include KBr, KI, KCl, KF, KOH, K2CO3 , and the like. Among these, KBr and KI are preferred.
  • Specific examples of inorganic ionic compounds containing sodium cations as cationic components include NaBr, NaI, NaOH, NaF, Na 2 CO 3 and the like. Among these, NaBr and NaI are preferred.
  • inorganic ionic compounds containing lithium cations as cationic components include LiF, LiOH, LiNO 3 and the like. Among these, LiF and LiOH are preferred.
  • the above inorganic ionic compound preferably has an electrical conductivity of 10 ⁇ 7 S/cm or more, more preferably 10 ⁇ 6 S/cm or more. If the electrical conductivity is within the above range, it can effectively suppress the decrease in electrical conductivity between thermoelectric semiconductor materials as a conductive auxiliary agent.
  • the above inorganic ionic compound preferably has a decomposition temperature of 400°C or higher. If the decomposition temperature is within the above range, the effect as a conductive aid can be maintained even when a thin film made of the thermoelectric semiconductor composition is annealed, as will be described later.
  • the above-mentioned inorganic ionic compound preferably has a mass reduction rate at 400°C measured by thermogravimetry (TG) of 10% or less, more preferably 5% or less, and preferably 1% or less. More preferred. If the mass reduction rate is within the above range, even when the thin film made of the thermoelectric semiconductor composition is annealed, it is easy to maintain the effect as a conductive additive, as will be described later.
  • TG thermogravimetry
  • the content of the inorganic ionic compound in the thermoelectric semiconductor composition is preferably 0.01 to 50% by mass, more preferably 0.5 to 30% by mass, still more preferably 1.0 to 10% by mass. If the blending amount of the inorganic ionic compound is within the above range, the decrease in electrical conductivity can be effectively suppressed, and as a result, a film with improved thermoelectric performance can be obtained.
  • the total content of the inorganic ionic compound and the ionic liquid in the thermoelectric semiconductor composition is preferably 0.01 to 50% by mass, more preferably is 0.5 to 30% by mass, more preferably 1.0 to 10% by mass.
  • thermoelectric semiconductor composition The method for preparing the thermoelectric semiconductor composition is not particularly limited, and the thermoelectric semiconductor material, the heat-resistant resin, and the One or both of the ionic liquid and the inorganic ionic compound used as necessary, other additives, and a solvent may be added and mixed and dispersed to prepare the thermoelectric semiconductor composition.
  • a solvent may be used when preparing the thermoelectric semiconductor composition. Examples of the solvent used include solvents such as toluene, ethyl acetate, methyl ethyl ketone, alcohol, tetrahydrofuran, methylpyrrolidone, and ethyl cellosolve. These solvents may be used singly or in combination of two or more.
  • the solid content concentration of the thermoelectric semiconductor composition is not particularly limited as long as the composition has a viscosity suitable for coating.
  • thermoelectric semiconductor element In producing a semiconductor sealing body having a coating type Peltier element, the thermoelectric semiconductor element is not particularly limited. It can be obtained by coating the thermoelectric semiconductor composition on the base material on which the thermoelectric semiconductor composition is formed to obtain a coating film, drying the coating film, and appropriately separating the thermoelectric semiconductor composition from the base material. By forming in this way, a large number of thermoelectric semiconductor elements can be easily obtained at low cost.
  • the resin film a film having heat resistance is preferable, and a film made of a polyamide resin, a polyamideimide resin, a polyimide resin, or the like is preferable.
  • thermoelectric semiconductor compositions include screen printing, flexographic printing, gravure printing, spin coating, dip coating, die coating, spray coating, bar coating, and doctor blade.
  • a known method such as a method can be mentioned, and there is no particular limitation.
  • a screen printing method, a slot die coating method, or the like which enables simple pattern formation using a screen plate having a desired pattern, is preferably used.
  • the thermoelectric semiconductor element is then formed by drying the resulting coating film, and as the drying method, conventionally known drying methods such as hot air drying, hot roll drying, and infrared irradiation can be employed.
  • the heating temperature is usually 80 to 150° C., and the heating time varies depending on the heating method, but is usually several seconds to several tens of minutes.
  • the heating temperature is not particularly limited as long as it is within a temperature range that allows the solvent used to be dried.
  • the thickness of the coating film made of the thermoelectric semiconductor composition is not particularly limited, but from the viewpoint of thermoelectric performance and film strength, it is preferably 100 nm to 1,000 ⁇ m, more preferably 300 nm to 600 ⁇ m, further preferably 5 to 400 ⁇ m. is.
  • the coating film of the thermoelectric semiconductor composition is preferably further annealed to form a fired body.
  • the thermoelectric performance can be stabilized, and the thermoelectric semiconductor particles in the thin film can be crystal-grown, thereby further improving the thermoelectric performance.
  • Annealing treatment is not particularly limited, but is usually performed under an inert gas atmosphere such as nitrogen or argon with a controlled gas flow rate, under a reducing gas atmosphere, or under vacuum conditions. Depending on the temperature and the like, it is carried out at 100 to 500° C. for several minutes to several tens of hours. Furthermore, in the annealing treatment, the thermoelectric semiconductor composition may be pressed to increase the density of the thermoelectric semiconductor composition.
  • a resin such as polymethyl methacrylate or polystyrene, or a releasing agent such as a fluorine-based releasing agent or a silicone-based releasing agent can be used.
  • the thermoelectric semiconductor element formed on the base material such as glass can be easily separated from the glass or the like after the annealing treatment. Formation of the sacrificial layer is not particularly limited, and can be performed by known methods such as flexographic printing and spin coating.
  • thermoelectric semiconductor elements In order to ensure insulation between the obtained thermoelectric semiconductor elements, an insulator is filled between the thermoelectric semiconductor elements.
  • N-Type Thermoelectric Semiconductor Element The insulator ensures insulation between the P-type thermoelectric semiconductor element and the N-type thermoelectric semiconductor element, insulation between the P-type thermoelectric semiconductor elements or between the N-type thermoelectric semiconductor elements, and integrates them. It plays a role as a reinforcing material that maintains the mechanical strength when it is made into a compound.
  • the insulator is not particularly limited as long as it can maintain insulation and strength, and examples thereof include insulating resins and ceramics.
  • insulating resins include polyimide-based resins, silicone-based resins, rubber-based resins, acrylic-based resins, olefin-based resins, maleimide-based resins, epoxy-based resins, and the like. From the viewpoint of heat resistance and mechanical strength, it is preferably selected from the group consisting of polyimide resins, silicone resins, acrylic resins, maleimide resins and epoxy resins.
  • the insulating resin is preferably a curable resin or a foaming resin.
  • the insulating resin may further contain a filler.
  • a hollow filler is preferable as the filler.
  • the hollow filler is not particularly limited, and known ones can be used.
  • inorganic hollow fillers such as glass balloons, silica balloons, shirasu balloons, fly ash balloons, and metal silicate balloons (hollow bodies) can be used.
  • Fillers, and organic resin-based hollow fillers such as acrylonitrile, vinylidene chloride, phenolic resins, epoxy resins, and urea resins, which are balloons (hollow bodies), can be used.
  • the thermal conductivity of the insulating resin is lowered, and the thermoelectric performance is further improved.
  • ceramics include materials containing aluminum oxide (alumina), aluminum nitride, zirconium oxide (zirconia), silicon carbide, etc. as a main component (50% by mass or more in ceramics).
  • a rare earth compound can also be added.
  • a known method can be used to fill the insulator. For example, using a liquid resin, a method of spreading and filling the resin on the support surface on which the chips of the P-type thermoelectric semiconductor material and the chips of the N-type thermoelectric semiconductor material are alternately arranged, using a coating member such as a squeegee, Also, a method of filling by spin coating after dripping from approximately the center of the support to the outer side, a method of filling by immersing the support together with a liquid resin reservoir or the like and then pulling it out, and further, Using a sheet-shaped insulating resin, the sheet-shaped insulating resin is attached to the surface of the support on which the chips of the P-type thermoelectric semiconductor material and the chips of the N-type thermoelectric semiconductor material are alternately arranged, and heated and/or A method of melting and filling a sheet-shaped insulating resin by pressurization can be used. After filling, heat curing or the like is performed.
  • a coating member such as a s
  • the support is not particularly limited, and examples thereof include glass, silicon, ceramics, metals, plastics, and the like. It is preferably selected from the group consisting of glass, plastic and silicon. Glass, silicon, ceramics, or metal is preferable when annealing treatment or the like is performed at a high temperature.
  • the thickness of the support is preferably 100 to 1,200 ⁇ m, more preferably 200 to 800 ⁇ m, even more preferably 400 to 700 ⁇ m, from the viewpoint of process and dimensional stability. Note that the support is peeled off after the integrated product of the plurality of thermoelectric semiconductor elements and the insulator positioned therebetween is obtained.
  • connection electrodes used for connecting a pair of thermoelectric semiconductor elements or for external connection are formed.
  • the connection electrode is preferably formed of at least one film selected from the group consisting of a vapor deposited film, a plated film, a conductive composition and a metal foil.
  • the metal material used for the connection electrode is not particularly limited, and examples thereof include copper, gold, nickel, aluminum, rhodium, platinum, chromium, palladium, stainless steel, molybdenum, solder, and alloys containing any of these metals.
  • connection electrodes As a method for forming the connection electrodes, after providing electrodes with no pattern formed on the above-described integrated body of the plurality of thermoelectric semiconductor elements and the insulating layer, a known physical method mainly based on a photolithography method is applied. A method of processing into a predetermined pattern shape by chemical treatment or chemical treatment, or a combination of them, or a screen printing method, an inkjet method using a conductive paste made of a conductive composition containing the above metal materials, etc. A method of directly forming a pattern of electrodes by, for example, the like.
  • Methods for forming electrodes without a pattern include PVD (physical vapor deposition) such as vacuum deposition, sputtering, and ion plating, or CVD (chemical vapor deposition) such as thermal CVD and atomic layer deposition (ALD). vapor phase growth method), or various coatings such as dip coating method, spin coating method, spray coating method, gravure coating method, die coating method, doctor blade method, wet process such as electrodeposition method, silver salt method , electroplating method, electroless plating method, lamination of metal foil, etc., and are appropriately selected according to the material of the electrode. For lamination of metal foils, solder may be used to bond them to a thermoelectric material or the like.
  • connection electrodes are required to have high electrical conductivity and high thermal conductivity. Therefore, it is more preferable to use electrodes formed by a plating method or a vacuum film forming method.
  • a vacuum deposition method such as a vacuum deposition method or a sputtering method, an electroplating method, or an electroless plating method is preferable because high electrical conductivity and high thermal conductivity can be easily achieved.
  • the pattern can be easily formed through a hard mask such as a metal mask, depending on the size of the formed pattern and the required dimensional accuracy.
  • the thickness of the layer of the connection electrode is preferably 10 nm to 200 ⁇ m, more preferably 30 nm to 150 ⁇ m, still more preferably 50 nm to 120 ⁇ m. If the thickness of the layer of the connection electrode is within the above range, the electrical conductivity is high, the resistance is low, and sufficient strength is obtained as the connection electrode.
  • a pressure-sensitive adhesive layer is provided on at least one surface of a Peltier device, which is a thermoelectric conversion module. That is, the first connection electrode and the second connection electrode including the gap between the adjacent first connection electrodes (reference numeral 63a in FIG. 8) and the gap between the adjacent second connection electrodes (reference numeral 63b in FIG. 8)
  • An adhesive layer is provided on both or either one of the connection electrodes. Then, for example, by bonding the Peltier element to a semiconductor chip, which is an adherend, with this adhesive layer, the Peltier element can be easily installed. In addition, weather resistance can be improved by including the gaps between the first connection electrodes and the gaps between the second connection electrodes. Furthermore, the insulation between the adherend and the connection electrodes of the Peltier element can be ensured.
  • the adhesive layer may be formed in advance on the surface of the adherend.
  • the adhesive layer is not particularly limited as long as it can be easily adhered to an adherend such as a semiconductor chip, which is an object to be cooled.
  • Adhesive additives such as polar compounds, polymerization initiators, silane coupling agents, antistatic agents, antioxidants, UV absorbers, light stabilizers, softeners, fillers, refractive index modifiers, colorants, etc. may contain.
  • boron nitride filler, alumina filler, or the like may be used as the filler.
  • the term "tacky-adhesive resin” is a concept that includes both a resin having stickiness and a resin having adhesiveness. It also includes resins that exhibit adhesiveness when used in combination with other components such as additives, and resins that exhibit adhesiveness due to the presence of a trigger such as heat or water.
  • adhesive resins examples include acrylic resins, urethane resins, rubber resins such as polyisobutylene resins, polyester resins, olefin resins, silicone resins, and polyvinyl ether resins.
  • the thickness of the adhesive layer is not particularly limited, it is preferably 1 to 50 ⁇ m, more preferably 2 to 30 ⁇ m.
  • the adhesive layer may be formed directly on the electrode on the integrated body by a known method from an adhesive composition containing an adhesive resin.
  • methods for forming the adhesive layer include spin coating, spray coating, bar coating, knife coating, roll coating, roll knife coating, blade coating, die coating, and gravure coating. be done.
  • the release film may include a release substrate and a release agent layer formed by coating a release agent on the release substrate. is preferred.
  • the release film may have a release agent layer on only one side of the release substrate, or may have a release agent layer on both sides of the release substrate.
  • the release substrate include a paper substrate, a laminated paper obtained by laminating a thermoplastic resin such as polyethylene on the paper substrate, and a plastic film.
  • paper substrates include glassine paper, coated paper, cast-coated paper, and the like.
  • Plastic films include polyester films such as polyethylene terephthalate, polybutylene terephthalate, and polyethylene naphthalate, and polyolefin films such as polypropylene and polyethylene.
  • release agents include olefin-based resins, rubber-based elastomers (eg, butadiene-based resins, isoprene-based resins, etc.), long-chain alkyl-based resins, alkyd-based resins, fluorine-based resins, and silicone-based resins.
  • the thickness of the release film is not particularly limited, but is usually 20 to 200 ⁇ m, preferably 25 to 150 ⁇ m.
  • the thickness of the release agent layer is not particularly limited, but when the release agent layer is formed by applying a solution containing a release agent, the thickness of the release agent layer is preferably 0.01 to 2.0 ⁇ m. , 0.03 to 1.0 ⁇ m.
  • the thickness of the plastic film is preferably 3-50 ⁇ m, more preferably 5-40 ⁇ m.
  • a pressure-sensitive adhesive layer having a release film is produced, for example, through the following steps. First, an adhesive composition is applied onto a release film to form a coating film. The coating is then dried to form an adhesive layer. Next, it can be produced by laminating the adhesive layer on the release film and the electrode on the integrated product.
  • the Peltier element By bonding the Peltier element to an adherend such as a semiconductor chip with the adhesive layer, the Peltier element is installed on the back surface of the semiconductor chip.
  • thermoelectric semiconductor element may be produced not on the base material but on the adherend. can.
  • the passivation film may be applied directly on the surface of the adherend or on the lower surface of the passivation film.
  • a thermoelectric semiconductor element is produced by forming side connection electrodes, applying a thermoelectric semiconductor material composition, and performing drying and annealing as necessary.
  • connection electrodes on the upper surface side are formed.
  • a pressure-sensitive adhesive layer is formed on the connection electrodes on the upper surface side, if necessary.
  • the adhesive layer is curable, it is easy to lose the adhesiveness of the adhesive layer on the upper surface side by curing the adhesive layer.
  • the semiconductor sealing body of the present invention can thicken and shorten the conductive path, which in turn can reduce the resistance, and can reduce the size of the semiconductor sealing body. Therefore, the semiconductor sealing body can be used for applications that require high output and applications that require installation in a limited area or a narrow place.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

ペルチェ素子への導電経路を太く短くすることが可能で、延いては導通経路の抵抗を低下させることが可能であり、また、半導体封止体のサイズを小さくすることができる、半導体封止体を提供するものであり、単一又は複数の半導体チップと、前記単一又は複数の半導体チップに電気的に接続された回路形成層と、前記単一又は複数の半導体チップの回路形成層に対向する表面とは逆側の表面上に設けられたペルチェ素子と、前記半導体チップの側面を覆う被覆体と、を備え、前記被覆体に形成された貫通孔中に配置された導電体により、前記回路形成層と前記ペルチェ素子とが電気的に接続される、半導体封止体。

Description

半導体封止体
　本発明は、半導体封止体に関する。
　半導体装置は半導体チップを保護する等の目的で、封止材等によって半導体チップを封止した半導体封止体として構成される。近年の半導体装置においては、高周波化、高密度化、大電力化が一層進んでおり、従来の放熱対策では放熱特性が不足し、素子温度が上昇して所期の特性が得られなくなるという問題があった。そこで、吸熱特性を有する素子であるペルチェ素子を半導体装置に設けることが提案されている。
　例えば、特許文献１には、フェースダウン型の半導体チップの上部にペルチェ素子を配置し、このペルチェ素子の上面の電極を金属線によって回路基板と電気的に接続した半導体装置が開示されている（例えば、段落［０００８］参照）。
　また、特許文献２には、複数のフェースダウン型半導体チップを封止キャップで封止した半導体パッケージにおいて、半導体チップ裏面の封止キャップ上、又は、回路基板の裏面にペルチェ素子を設けることが記載されている。そして、ペルチェ素子の端子に対して、制御装置から電流を供給することが記載されている。
特開平１１－２６０８５１号公報 特開２００２－１９８４７６号公報
　しかしながら、特許文献１に記載されるような金属線による接続では、電力供給量が限られるため、ペルチェ素子の冷却能力を高めるのに不利である。一方、金属線を太くする場合には、ワイヤーボンディングのための装置をそれに適したものに置き換えたり、金属線が太くなることに伴ってワイヤーボンディング作業の難易度が上がり歩留まりが低下したりして、結果的にコストの増大につながりやすくなるという問題がある。また、金属線をボンディングのために引き回す必要があるため、封止されたパッケージのサイズや厚さが大きくなるという問題もある。
　また、特許文献２に記載されるように、ペルチェ素子の端子に対して外部の制御装置から電流を供給する構成では、回路基板への電力供給系統とは別にペルチェ素子への電源供給系統を設ける必要があるため、装置全体の構成の複雑化やコストアップが避けられないという問題がある。
　本発明は、上記問題を鑑み、ペルチェ素子への導電経路を太く短くすることが可能で、延いては導通経路の抵抗を低下させることが可能であり、また、半導体封止体のサイズを小さくすることができる、半導体封止体を提供することを課題とする。
　本発明者らは、上記課題を解決すべく鋭意検討を重ねた結果、半導体チップの側面を被覆体で覆い、当該被覆体に形成された貫通孔中に電気接続用の導電体を配置することにより、上記課題を解決し得ることを見出し、本発明を完成した。
　すなわち、本発明は、以下の［１］～［９］を提供するものである。
［１］単一又は複数の半導体チップと、前記単一又は複数の半導体チップに電気的に接続された回路形成層と、前記単一又は複数の半導体チップの、回路形成層に対向する表面とは逆側の表面上に設けられたペルチェ素子と、前記半導体チップの側面を覆う被覆体と、を備え、
　前記被覆体に形成された貫通孔中に配置された導電体により、前記回路形成層と前記ペルチェ素子とが電気的に接続される、半導体封止体。
［２］前記ペルチェ素子は、前記単一又は複数の半導体チップに対して垂直方向から見たときの、前記単一の半導体チップの外周又は複数の半導体チップ全体の外周を超えて延在する突出電極を有し、前記突出電極と前記貫通孔中に配置された導電体とが電気的に接続される、上記［１］に記載の半導体封止体。
［３］前記回路形成層を備える回路基板をさらに備える、上記［１］又は［２］に記載の半導体封止体。
［４］前記回路基板は、前記半導体チップを収容する凹部を備え、前記凹部の壁面を構成しかつ前記半導体チップの側面に対向する縁部が前記被覆体を構成する、上記［３］に記載の半導体封止体。
［５］前記半導体封止体は、前記回路形成層が前記半導体チップ上に設けられたファン・アウト型半導体封止体であり、前記被覆体は、前記半導体チップの側面を少なくとも覆う封止材からなる、上記［１］又は［２］に記載の半導体封止体。
［６］前記単一又は複数の半導体チップを第１の半導体チップとし、さらに第２の半導体チップを有し、前記第１の半導体チップと前記第２の半導体チップとが積層されている、上記［１］～［５］のいずれか一つに記載の半導体封止体。
［７］前記ペルチェ素子は、熱電半導体層を有し、前記熱電半導体層は熱電半導体材料を含む組成物の塗膜の焼成体である、上記［１］～［６］のいずれか一つに記載の半導体封止体。
［８］前記熱電半導体材料を含む組成物は、重合体成分、イオン化合物及び熱電半導体粒子を含む、上記［７］に記載の半導体封止体。
　本発明に係る半導体封止体は、ペルチェ素子への導電経路を太く短くすることが可能で、延いては導通経路の抵抗を低下させることが可能であり、また、半導体封止体のサイズを小さくすることができる。
半導体封止体の一例を示す断面模式図である。 半導体封止体の他の一例を示す断面模式図である。 半導体封止体の他の一例を示す断面模式図である。 半導体封止体の他の一例を示す断面模式図である。 半導体封止体の他の一例を示す断面模式図である。 半導体封止体の他の一例を示す断面模式図である。 三次元実装型の半導体封止体の他の一例を示す断面模式図である。 ペルチェ素子の一例を示す断面模式図である。
　以下、本発明の実施形態（以下、「本実施形態」と称することがある）について説明する。
［半導体封止体］
　本実施形態に係る半導体封止体は、単一又は複数の半導体チップと、前記単一又は複数の半導体チップに電気的に接続された回路形成層と、前記単一又は複数の半導体チップの、回路形成層に対向する表面とは逆側の表面上に設けられたペルチェ素子と、前記半導体チップの側面を覆う被覆体と、を備え、前記被覆体に形成された貫通孔中に配置された導電体により、前記回路形成層と前記ペルチェ素子とが電気的に接続される、半導体封止体である。
　上記半導体封止体は、貫通孔中に配置される導電体によって上記ペルチェ素子と回路形成層とを電気的に接続するので、ペルチェ素子への導電経路を太く短くすることができ、導電経路の抵抗を低下させることが可能である。また、金属線を用いたワイヤーボンディングに比べて、半導体封止体のサイズ（パッケージサイズ）を小さくすることができる。
　以下、半導体チップの「回路形成層に対向する表面」を「第１の表面」ということがある。また、半導体チップの「回路形成層に対向する表面とは逆側の表面」を「第２の表面」ということがある。換言すると、上記第１の表面は、半導体チップの電極端子が形成された面であり、上記第２の表面は、半導体チップの電極端子が形成された面とは逆側の面である。
　ペルチェ素子が、半導体チップの回路形成層に対向する表面とは逆側の表面上に介在層を介して設けられている場合、上記介在層としては、粘接着剤層、絶縁体層、封止材層等が挙げられる。
＜半導体チップ＞
　半導体チップとしては、マイクロプロセッサ、メモリー、高周波電力増幅器等の集積回路に用いられる、従来公知のものを用いることができる。
　本実施形態に係る半導体封止体に含まれる半導体チップは、一つでもよいし、複数であってもよい。つまり、モノリシックのものであってもよいし、マルチチップで構成されるものであってもよい。
　半導体封止体に複数の半導体チップが含まれる場合、複数の半導体チップが平面方向に所定配列で並んでいることが好ましい。
＜回路形成層＞
　回路形成層は、端子、必要に応じて設けられる論理素子、及びこれらに接続する配線等によって電気回路を形成する層である。回路形成層には、半導体チップの第１の表面に設けられたバンプと電気的に接続するための接続用ランドとなる端子、外部機器との間で信号を送受信するための端子、上記半導体チップやペルチェ素子に供給するための電力を受けるための端子等が含まれる。
　上記半導体封止体は、上記回路形成層を備える回路基板をさらに備えていてもよい。上記回路基板としては、半導体チップを収容する凹部が設けられ、当該凹部の底面に、回路形成層の半導体チップとの接続用端子が設けられたものであってもよい。この場合、半導体チップが回路基板の凹部に収容され、必要に応じて半導体チップと回路基板の間を封止材によって封止することにより、基板埋込み型の半導体封止体となる。
　また、回路形成層は、再配線層として半導体チップ上に設けられていてもよく、この場合、半導体封止体は、ファン・アウト型半導体封止体となる。ここで、ファン・アウト型半導体封止体とは、半導体チップの第２の表面に加えてその側面も封止材によって封止し、この封止材で構成される封止材層の形状に合わせて、回路形成層となる再配線層を半導体チップのサイズよりも大面積で形成し、再配線層の、半導体チップと接続している面と逆側の面にバンプ（突起状電極）が形成されている半導体封止体である。
　上記基板埋込み型の半導体封止体やファン・アウト型半導体封止体においては、従来より回路基板や封止材層に貫通孔を設け、この貫通孔中に金属製のビアを配置することにより、半導体チップの電極端子が形成された面（第１の表面）側に接続する回路と、半導体チップの裏面（第２の表面）側に接続する回路との導通を図ることが行われている。このため、貫通孔中に配置される導電体を介して、半導体チップの第１の表面側に接続する回路形成層と、半導体チップの第２の表面側に設けられたペルチェ素子とを電気的に接続することも技術的に容易である。
　なお、凹部を有する回路基板に代えて、凹部を備えていない回路基板の周縁部に封止材層を形成し、この封止材層に貫通孔を設けるようにしてもよい。
＜ペルチェ素子＞
　ペルチェ素子は、交互に配列された、複数のＰ型熱電半導体素子及び複数のＮ型熱電半導体素子を含む熱電半導体層を有するものである。そして、第１組の隣り合うＰ型熱電半導体素子とＮ型熱電半導体素子の一端が電気的に接続され、この第１組のＮ型熱電半導体素子の他端と第２組のＰ型熱電半導体素子の他端とが電気的に接続され、この第２組のＰ型熱電半導体素子の一端と、第２組のＰ型熱電半導体素子と対になり、共に第２組を構成するＮ型熱電半導体素子の一端とが電気的に接続され、この第２組のＮ型熱電半導体素子の他端と第３組のＰ型熱電半導体素子の他端とが電気的に接続され、以下、同様の構成が繰り返される。そして、先頭の熱電半導体素子と最終の熱電半導体素子に通電することにより、電流の流れる方向がＮ→Ｐの順である電気接合部において吸熱現象が生じ、電流の流れる方向がＰ→Ｎの順である電気接合部において放熱現象が生じる。このため、ペルチェ素子は一方の面が吸熱し、他方の面が発熱することになり、冷却しようとする物体にペルチェ素子の吸熱側の面を近接又は接触させることで当該物体を冷却することができる。
　図８は、ペルチェ素子の一例を示す断面模式図である。図８に示すペルチェ素子６０Ａは、いわゆるπ型の熱電変換モジュールである。ペルチェ素子６０Ａは、第１の基材５１及び対向する第２の基材５２と、第１の基材５１及び第２の基材５２との間に位置するＰ型熱電半導体素子６１及びＮ型熱電半導体素子６２（以下、両者をまとめて熱電半導体層という場合がある）と、第１の基材５１上に設けられた第１の接続電極６３ａ、第２の基材５２上に設けられた第２の接続電極６３ｂとを含む。そして、隣り合う一対のＰ型熱電半導体素子６１と、Ｎ型熱電半導体素子６２とは離間し、当該隣り合う一対の熱電半導体素子６１、６２について、一方の主面同士が接続電極６３ａ又は接続電極６３ｂにより電気的に接続され、他方の主面同士は電気的に接続されていない。
　ペルチェ素子６０Ａにおいては、熱電半導体層の各列において、隣り合う熱電半導体素子６１、６２が接続電極６３ａ又は接続電極６３ｂによって電気的に接続されることにより、熱電半導体層の各列に沿って、基材５１と基材５２との間で上下するように通電経路が形成されている。
　そして、先頭の電極と最後の電極間に通電して、例えば、図８の左側から右側へ電流を流すことにより、電流の流れる方向がＮ→Ｐの順である電気接合部において吸熱現象が生じ、基材５１側が吸熱面となる。また、電流の流れる方向がＰ→Ｎの順である電気接合部において放熱現象が生じ、基材５２側が放熱面となる。
　ペルチェ素子としては、従来公知のものを使用することができ、例えば、基材上に、後述する熱電半導体材料に挙げられるような合金材料を粉砕して粒子化し、圧力をかけながら焼結することによって作製されたＰ型熱電半導体素子とＮ型熱電半導体素子を設けたものを使用することができる。
　ペルチェ素子の基材としては、熱電半導体層の電気伝導率の低下、熱伝導率の増加に影響を及ぼさないプラスチックフィルムを用いることが好ましい。中でも、後述する熱電半導体組成物からなる薄膜をアニール処理した場合でも、基材が熱変形することなく、熱電半導体層の性能を維持することができ、耐熱性及び寸法安定性が高いという点から、ポリイミドフィルム、ポリアミドフィルム、ポリエーテルイミドフィルム、ポリアラミドフィルム、ポリアミドイミドフィルムが好ましく、更に、汎用性が高いという点から、ポリイミドフィルムが特に好ましい。
　上記接続電極としては、熱電半導体層を構成するＰ型熱電半導体素子とＮ型熱電半導体素子との電気的な接続を行うため、又は熱電半導体層と外部との電気的な接続のために設けられる。接続電極には、各種の電極材料を用いることができる。接続の安定性、熱電性能の観点から、導電性の高い金属材料を用いることが好ましい。好ましい電極材料としては、金、銀、ニッケル、銅、アルミニウム、ロジウム、白金、クロム、パラジウム、ステンレス鋼、モリブデン又はこれらのいずれかの金属を含む合金、これらの金属や合金を積層したもの等が挙げられる。
　ペルチェ素子には、必要に応じてその他の層を設けることができる。例えば、少なくとも一方の主面上の熱電半導体層を覆うように、単層又は複数層からなる被覆層を配置して熱電半導体層を保護するようにしてもよい。
　また、被覆層は封止層を含むことができる。被覆層が単層であれば、被覆層自身が封止層を兼ねることができ、被覆層が複数の層からなる場合は、いずれかの層に封止層を含むことができる。被覆層が封止層を含む場合、大気中の水蒸気の透過をより効果的に抑制でき、熱電変換モジュールであるペルチェ素子の性能を長期間にわたり維持しやすくなる。
　被覆層は、接着性を有する層（接着層）を含んでいてもよい。本明細書において、「接着性」は、接着性、及び、貼り付ける初期において感圧により接着可能な感圧性の粘着性、のいずれをも含む。感圧性の粘着性以外の接着性としては、感湿接着性、熱溶融による接着性等が挙げられる。
　ペルチェ素子として、熱電半導体層を有し、当該熱電半導体層が熱電半導体材料を含む組成物の塗膜の焼成体であるものを用いてもよい。
　この場合、熱電半導体材料を含む組成物は、重合体成分、イオン化合物及び熱電半導体粒子を含むものであってもよい。
　このような熱電半導体材料を含む組成物を用いて形成される塗膜は、良好な熱電変換特性を有する熱電半導体層を、塗布により形成することに適している。
　上記塗膜から形成された熱電半導体層は、単一又は複数の半導体チップの回路形成層に対向する表面とは逆側の表面上に直接又は介在層を介して設ける場合に、このような半導体チップの表面上、あるいは、上記介在層の表面上に直接塗布して設けることが可能である。したがって、上述した基材が不要であるため、薄型化が容易であり、薄型化の要請の大きい半導体パッケージへの適用に適している。また、半導体チップの表面、あるいは、上記介在層の表面と基材を介さずに熱電半導体層が形成されるため、冷却効率に優れる。
　塗膜は、例えば、グラビア印刷等により形成され、インクジェット印刷等の手段により形成してもよい。
　隣り合う前記熱電半導体素子同士が互いに離間し、隣り合う前記熱電半導体素子間の空隙に補強材が充填されていてもよい。補強材としては、後述する各種の絶縁体等を用いることができる。
　熱電半導体層を形成するための材料や塗布による形成等については後述する。
＜被覆体＞
　上記被覆体は、半導体チップの少なくとも側面を覆う構造体である。上記被覆体は、例えば、封止材で半導体チップを封止することにより形成される封止材層によって構成される。
　上記半導体封止体が、上記回路形成層が上記半導体チップ上に設けられたファン・アウト型半導体封止体である場合、上記被覆体は、上記半導体チップの側面を少なくとも覆う封止材からなるものとしてもよい。
　また、上記回路基板が、上記半導体チップを収容する凹部を備えるものである場合、上記凹部の壁面を構成しかつ上記半導体チップの側面に対向する縁部が上記被覆体を構成するものとすることもできる。
＜三次元実装型の半導体封止体＞
　上記半導体封止体は、上記単一又は複数の半導体チップを第１の半導体チップとし、さらに第２の半導体チップを有し、上記第１の半導体チップと第２の半導体チップとが積層されている半導体封止体であってもよい。以下、半導体チップを含むユニットが複数積層された構成を持つ半導体封止体を「三次元実装型の半導体封止体」という。
　三次元実装型の半導体封止体の場合、第１の半導体チップを含むユニットと、第２の半導体チップを含むユニットの積層順序としては、上記第１の半導体チップを含むユニットが上記第２の半導体チップを含むユニットの上に積層され、第１の半導体チップの上にペルチェ素子が位置するように積層されていることが好ましい。
　上記三次元実装型の半導体封止体において、第１の半導体チップが複数の半導体チップを含む場合、当該複数の半導体チップの全てに、第２の半導体チップが積層されていてもよいし、一部の半導体チップのみに第２の半導体チップが積層されていてもよい。
　以下、本発明の実施形態に係る半導体封止体の構成例を、図面を用いて説明する。図面は全て模式的なものであり、理解を容易にするため誇張している場合がある。
＜実施形態１＞
　図１は、本実施形態に係る半導体封止体の一例を示す断面模式図である。図１に示す半導体封止体１００Ａは、基板埋込み型の半導体封止体において、半導体チップ３０の第２の表面上にペルチェ素子６０Ａが取り付けられた構成を有する。
　ペルチェ素子６０Ａは、外部で製造された汎用のものであり、塗布法ではなく、熱電半導体となりうる合金を粉砕して粒子化し、圧力をかけながら焼結することによって作製された複数の熱電半導体素子と、各熱電半導体素子を互いに、又は、一部の熱電半導体素子を端子に接続するための接続電極と、これらを支持するための基板とを有している。ペルチェ素子６０Ａの構成は公知のものであるため、詳細な構成については図示を省略している。
　半導体封止体１００Ａにおいては、半導体チップ３０が平面方向に２つ並べられているが、これに限るものではなく、１個でもよいし、３個以上でもよい。この点は、以下の図２～図７における各半導体封止体についても同様である。
　なお、図１及びそれ以降の各図において、同様の部材が複数存在する場合、図が見づらくなることを防止するため、代表的なものだけに符号をつけてある。
　回路基板１０は、表面（半導体チップ３０に対向する面）に半導体チップを収容するための凹部を有し、裏面（半導体チップ３０に対向する面とは逆側の面）に、回路基板１０内に設けられた図示しないパッドに接続しているバンプ１１を有している。
　回路基板１０の凹部の底面には電極１２が設けられ、回路基板１０の裏面に設けられた外部接続用のバンプ１１、回路基板１０内の図示しない内部配線等によって、回路形成層１３が構成されている。
　回路基板１０の凹部の壁面を構成しかつ半導体チップ３０の側面に対向する縁部１０ａが上記被覆体を構成する。
　半導体チップ３０の下面（第１の表面）には、半導体チップ３０内に設けられた図示しないパッドに接続するバンプ３１が形成されている。そして、バンプ３１を介して半導体チップ３０が、回路基板１０の電極形成層１３に電気的に接続されている。
　半導体チップ３０の下面（第１の表面）とバンプ３１と回路基板１０の電極形成層１３との間の空間にはアンダーフィル材が充填され、アンダーフィル層４０を形成している。
　２つの半導体チップの間、及び、回路基板１０の縁部１０ａと半導体チップ３０及びペルチェ素子６０Ａの側面との間には、封止材が充填され、封止材層２０が形成されている。
　上記被覆体１０ａ（つまり、回路基板１０の、半導体チップ３０の側面に対向する縁部）には、貫通孔１０ｂが設けられている。
　貫通孔１０ｂ内には、一方の開口から他方の開口に向けて延在する導電体８０が配置されている。導電体８０は、貫通孔１０ｂ内を満たすように配置されたものでもよいし、貫通孔１０ｂの内壁にめっき等により形成されてビアを構成するものであってもよい。本明細書においては、導電体８０をビア８０とも称する。ビア８０を構成する導電体としては、例えば、銅、金、銀等の金属が挙げられる。
　図１において、ビア８０の上部は、ペルチェ素子６０Ａの突出電極６８に電気的に接合されている。また、図１において、ビア８０の下部は、回路基板１０の裏面に設けられているバンプ１１に接続されている。なお、突出電極６８及びビア８０は、ペルチェ素子に対する電流の入力及び出力のために、それぞれ２系統設けられている。これにより、回路基板１０の裏面のバンプ１１を介してペルチェ素子６０Ａに電力供給することができる。
　ペルチェ素子６０Ａに通電されると、上面が放熱側、下面が吸熱側となり、吸熱側の表面が半導体チップ３０の第２の表面に接するか又は近接することで、半導体チップ３０を冷却することができる。
　なお、ペルチェ素子６０Ａの上面（半導体チップ３０に対向する面とは逆側の面）には、後述する実施形態３と同様の放熱板９２等の放熱部材が設けられていてもよい。
　図１に示す半導体封止体１００Ａにおけるペルチェ素子６０Ａのように、ペルチェ素子を、単一又は複数の半導体チップに対して垂直方向から見たときの、上記単一の半導体チップの外周又は複数の半導体チップ全体の外周を超えて延在する突出電極を有するものとし、この突出電極と貫通孔中に配置された導電体により、上記回路形成層と上記ペルチェ素子とが電気的に接続されるようにしてもよい。
　このように構成すると、ペルチェ素子６０Ａの突出電極６８と、半導体チップ３０の側面を覆う封止体である、回路基板の縁部１０ａに設けられた貫通孔１０ｂ内に配置された導電体であるビア８０との接続が容易になり、導電経路を太く短くすることが可能で、延いては抵抗を低下させることが可能である。また、ワイヤーボンディングのように金属細線を引き回す必要がないため、半導体封止体のサイズを小さくすることができ、薄型化にも有利である。さらに、金属細線を用いたワイヤーボンディングによる接続に比べて、耐衝撃性の観点からも有利である。
＜実施形態２＞
　図２は、本実施形態に係る半導体封止体の他の一例を示す断面模式図である。図２に示す半導体封止体１００Ｂは、ペルチェ素子に加えて、冷却補助手段が併設されたものである。
　図２に示す半導体封止体１００Ｂは、図１の半導体封止体１００Ａと同様の構成に加えて、冷却フィン９１を備えたヒートシンク９０を備えている。
　ヒートシンク９０は、冷却フィン９１を外側に向けて、ペルチェ素子６０Ａの背面（半導体チップに面する側とは逆の面）に設けられている。ペルチェ素子６０Ａに加えて冷却補助手段を有することにより、冷却性能を高めることができる。
　ヒートシンク９０の取り付け方法に特に制限はなく、例えば、粘接着剤層によってペルチェ素子６０Ａの背面に接着されていてもよいし、把持部材によってヒートシンク９０とペルチェ素子６０Ａとを把持することで両者を固定するようにしてもよい。粘接着剤層を用いる場合には、熱伝導性を付与した粘接着剤から形成されるものが好ましい。
　冷却補助手段としては、ヒートシンクや冷却フィン以外にも各種のものを使用することができる。例えば、上記ヒートシンクや冷却フィンに代えて、あるいは、上記ヒートシンクや冷却フィンに加えて、グラファイトやヒートパイプを設けるようにしてもよい。
＜実施形態３＞
　図３は、本実施形態に係る半導体封止体の他の一例を示す断面模式図である。図３に示す半導体封止体１００Ｃは、基板埋込型の半導体封止体において、塗布法によって熱電半導体素子を形成したペルチェ素子６０Ｂを設けた構成を有する。
　半導体封止体１００Ｃは、図１の半導体封止体１００Ａと同様に、回路基板１０の凹部に２つの半導体チップ３０が設けられ、半導体チップの下面にアンダーフィル層４０が設けられ、２つの半導体チップ３０の間、及び、半導体チップ３０と回路基板１０の縁部１０ａとの間に封止材層２０が設けられている。
　そして、半導体チップ３０の上面（第２の表面）と、封止材層２０の上面と、回路基板１０の縁部１０ａの上面が同一平面内に配置されており、この平面上にペルチェ素子６０Ｂが設けられている。ペルチェ素子６０Ｂの上面（半導体チップ３０に対向する面とは逆側の面）には、放熱板９２が設けられている。
　ペルチェ素子６０Ｂは、上述したペルチェ素子６０Ａと電気的には同様の構成を有しているが、少なくとも熱電半導体層が塗布法で形成されたものであることが、ペルチェ素子６０Ａとは異なる。
　ペルチェ素子６０Ｂは、（ａ）交互に配置された複数の熱電半導体素子６１、６２、及び絶縁体層６５の下面に位置するものであって、隣り合う熱電半導体素子の同じ面を電気的に接続し、また、外部との電気的に接続するための接続電極６３、及び、このような隣り合う一対の接続電極６３の間に位置する粘接着剤層６４、（ｂ）Ｐ型熱電半導体素子６１、Ｎ型熱電半導体素子６２、及び、それらの間に位置する絶縁体層６５、及び、（ｃ）各熱電半導体素子及び絶縁体層６５の上面に位置する、接続電極６３及び粘接着剤層６４を備えている。そして、上記（ｂ）が熱電半導体材料組成物を塗布して形成された塗膜の焼成体である。各熱電半導体素子及び接続電極６３と、半導体チップ３０との間の熱の移動を速くし、又は、各熱電半導体素子及び接続電極６３と、放熱板９２との間の熱の移動を速くする観点から、粘接着剤層６４は熱伝導性を付与した粘接着剤から形成されることが好ましい。
　上記粘接着剤層をペルチェ素子に設けることに代えて、半導体チップ３０の上面等を含む上記平面上に、例えば、必要に応じてパッシベーション膜を設け、被着体の表面上に直接に、又はパッシベーション膜上に下面側の接続電極を形成し、さらに、上記（ｂ）を塗布法によって形成することにより、汎用のペルチェ素子に必要とされるような基材は不要となる。このため、半導体封止体全体の厚さを小さくすることができる。なお、上記（ａ）～（ｃ）の形成方法の詳細については後述する。
＜実施形態４＞
　図４は、本実施形態に係る半導体封止体の他の一例を示す断面模式図である。図４に示す半導体封止体１００Ｄは、ファン・アウト型の半導体封止体において、半導体チップ３０にペルチェ素子６０Ａを設けた構成を有する。
　半導体チップ３０の第１表面には、電極１２及びパッシベーション層１４からなる再配線層である回路形成層１３が設けられている。回路形成層１３の下面（半導体チップ３０に対向する面とは反対側の面）には、回路形成層内の電極に接続するバンプ１１が設けられている。
　半導体封止体１００Ｄは、図１～図３に示す半導体封止体が備えている回路基板を有していないため、半導体封止体全体を薄く簡素な構成とすることができる。
　半導体封止体１００Ｄにおいて、半導体チップ３０の第２の表面及び側面は封止材によって覆われ、封止材層２０が形成されている。
　封止材層２０の周縁部２０ａが、半導体チップ３０の側面を覆う被覆体を構成する。封止材層２０の周縁部２０ａの下面、及び、半導体チップ３０の第１の表面は同一の平面内に配置されている。そして、回路形成層１３は、半導体チップ３０の第１表面と同一の平面内に位置する、封止材層２０の周縁部２０ａの下面に延在している。
　封止材層２０の周縁部２０ａには貫通孔２０ｂが設けられており、貫通孔２０ｂ内には導電体であるビア８０が配置されている。ビア８０は一対設けられており、それぞれがペルチェ素子６０Ａに設けられた一対の端子に電気的に接続される。
　回路形成層１３に含まれる電極１２のうち少なくとも一対の電極が、一対のビア８０の下面と電気的に接続している。
　回路基板１０の第２表面には、封止材層２０の薄肉部を介してペルチェ素子６０Ａが積層されている。
　封止材組成物を塗布した後に、封止材の乾燥及び硬化のうち少なくとも一方（換言すれば、乾燥及び硬化からなる群より選ばれる少なくとも一方）を行う前にペルチェ素子６０Ａを封止材組成物層上に設置し、その後、封止材組成物の乾燥及び硬化のうち少なくとも一方を行うことで、他の接着剤層を設けることなく、ペルチェ素子６０Ａを半導体チップ３０上に接着固定することができる。
　後述する粘接着剤層を、ペルチェ素子６０Ａの一方の面又は半導体チップ３０の第２の表面上に設け、この粘接着剤層によってペルチェ素子６０Ａを接着してもよい。この場合、半導体チップ３０の第２の表面上に封止材層２０があってもよいし、無くてもよい。
　なお、ペルチェ素子６０Ａの上面（半導体チップ３０に対向する面とは逆側の面）には、例えば、図３の放熱板９２のような放熱部材が設けられていてもよい。
＜実施形態５＞
　図５は、本実施形態に係る半導体封止体の他の一例を示す断面模式図である。図５に示す半導体封止体１００Ｅは、ファン・アウト型の半導体封止体において、塗布法によって熱電半導体素子を形成したペルチェ素子６０Ｂを設けた構成を有する。
　半導体封止体１００Ｅは、図４に示す半導体封止体１００Ｄと同様に回路基板を有していないことに加えて、ペルチェ素子６０Ｂの熱電半導体素子が印刷等の塗布法によって形成されるため、半導体封止体１００Ｅをさらに薄く簡素な構成とすることができる。
　なお、ペルチェ素子６０Ｂの上面（半導体チップ３０に対向する面とは逆側の面）には、例えば、図３の放熱板９２のような放熱部材が設けられていてもよい。
＜実施形態６＞
　図６は、本実施形態に係る半導体封止体の他の一例を示す断面模式図である。図６に示す半導体封止体１００Ｆは、フェースアップ型の半導体チップ上に上述したペルチェ素子６０Ａを設けた構成を備える。フェースアップ型の半導体チップとは、半導体チップの電極端子形成面が、回路基板に対向する面とは逆側となるように設けられた半導体チップを意味する。
　半導体封止体１００Ｆにおいて、半導体チップ３０は、その電極端子形成面と反対側の面が、粘接着剤層４５によって回路基板１０の凹部内の底面に接着固定されている。そして、半導体チップ３０の電極端子形成面と回路基板１０の回路形成層１３の電極１２とが金属線６６によって電気的に接続されている。
　回路基板１０の凹部には、封止材が充填されて封止材層２２が形成されている。封止材層２２によって、金属線６６とともに半導体チップ３０が封止されている。
　封止材層２２の上面には、ペルチェ素子６０Ａが封止材層２２に埋め込まれた形で配置されている。
　回路基板１０の、半導体チップ３０の側面に対向する部位である、縁部１０ａには、貫通孔１０ｂが設けられている。そして、貫通孔１０ｂ内には導電体であるビア８０が配置され、ペルチェ素子６０Ａの突出電極６８とバンプ１１とを電気的に接続している。
　半導体封止体１００Ｆにおいても、回路基板の縁部１０ａに設けられた貫通孔１０ｂ内に配置された導電体であるビア８０との接続が容易になり、導電経路を太く短くすることが可能で、延いては抵抗を低下させることが可能である。
　なお、図６に示す例では、半導体チップは単層のものとしているが、複数の半導体チップが多段に積層されたものであってもよい。この場合、階段状に露出された各半導体チップの端部に電極端子を設け、各電極端子にワイヤーボンディングすることができる。
　また、ペルチェ素子６０Ａの上面（半導体チップ３０に対向する面とは逆側の面）には、例えば、図３の放熱板９２のような放熱部材が設けられていてもよい。
＜実施形態７＞
　図７は、本実施形態に係る三次元実装型の半導体封止体の他の一例を示す断面模式図である。図７に示す半導体封止体２００は、図６に類似するユニットの下に、もう一つの半導体チップを有するユニットが積層された三次元実装型の半導体封止体であり、上側のユニットに含まれる半導体チップ３０Ｂの上にペルチェ素子６０Ａが位置している。
　半導体封止体２００においては、図６の半導体封止体と同様に、フェースアップ型の半導体チップ３０Ｂ、半導体チップ３０Ｂの第２の表面を回路基板１０Ｂに接着する粘接着剤層４５、及び、半導体チップ３０Ｂの電極端子形成面（第１の表面）と回路基板１０の回路形成層１３に含まれる電極１２Ｂとを接続する金属線６６が、封止材層２２によって封止されている。そして、封止材層２２の上面に埋め込まれる形でペルチェ素子６０Ａが設けられている。
　一方、図６の半導体封止体とは異なり、封止材層２２の、半導体チップ３０Ｂの側面に対向する縁部２２ａに貫通孔２２ｂが形成されている。また、回路基板１０Ｂの、貫通孔２２ｂに対応する位置にも貫通孔１０Ｂｂが設けられている。そして、貫通孔２２ｂ、１０Ｂｂ内に配置されたビア８０によって、ペルチェ素子６０Ａの突出電極６８と回路基板１０Ｂの回路形成層１３とが電気的に接続されている。
　下側ユニットにおいては、回路基板１０Ａの回路面にフェースダウン型の半導体チップ３０Ａが実装されている。半導体チップ３０Ａの下面に設けられたバンプ３１は、回路基板１０Ａの表面に形成された電極１２Ａに電気的に接続されている。半導体チップ３０Ａの下面、バンプ３１、及び回路基板１０Ａの回路面の間の空間にはアンダーフィル材が満たされてアンダーフィル層４０が形成されている。また、半導体チップ３０Ａ及びアンダーフィル層４０の側面は封止材層２０によって覆われて封止されている。
　半導体チップ３０Ａ及び封止材層２０の上面には粘接着剤層４６が設けられ、上側ユニットの回路基板１０Ｂの裏面に接着固定されている。上側ユニットに含まれる回路基板１０Ｂと下側ユニットに含まれる回路基板１０Ａとの電気的接続はバンプ８１によって行われる。
　三次元実装型の半導体封止体では、概してペルチェ素子と回路形成層との間の距離が長くなりやすい。このため、ワイヤーボンディングによりペルチェ素子と回路形成層とを接続する従来の技術では、高抵抗の課題がより大きくなる。しかし、図７に示す三次元実装型の半導体封止体２００のように、貫通孔中に配置されている導電体によってペルチェ素子と回路形成層とを電気的に接続することにより、導電経路を太く、短くし、抵抗を低下させることができるため、三次元実装型の半導体封止体においてもペルチェ素子による冷却能力を十分発揮させやすくなる。
　また、三次元実装型の半導体封止体２００においては、一つのペルチェ素子６０Ａで上下に配置された２つの半導体チップ３０Ａ、３０Ｂを効率よく冷却することができる。
　なお、ペルチェ素子６０Ａの上面（半導体チップ３０Ｂに対向する面とは逆側の面）には、例えば、図３の放熱板９２のような放熱部材が設けられていてもよい。
　また、ペルチェ素子６０Ａに代えて、図３や図５の半導体封止体が備えているのと同様の、塗布法によって形成した熱電半導体層を備えるペルチェ素子６０Ｂを設けてもよい。
　次に、ペルチェ素子を構成する各部の材料等について説明する。
［熱電半導体素子］
　上記ペルチェ素子に用いられる熱電半導体素子は、熱電半導体材料を含む組成物の焼成体である。
　熱電半導体素子は、好ましくは、熱電半導体材料を含む熱電半導体組成物を、支持体等の表面に塗布して形成した塗布膜の焼成体である。熱電半導体素子が、熱電半導体組成物の塗布膜の焼成体であることにより、シート状の熱電変換モジュールを容易に製造することができ、柔軟性が向上された熱電半導体素子も得られ易い。
　熱電半導体素子の厚さは、好ましくは５０μｍ以上、より好ましくは７５μｍ以上、更に好ましくは１００μｍ以上であり、また、好ましくは１，２００μｍ以下、より好ましくは１，０００μｍ以下、更に好ましくは８００μｍ以下である。熱電半導体素子の厚さが上記範囲にあると、良好な熱電変換性能を示す熱電半導体素子を生産性よく製造しやすい。熱電半導体素子が、熱電半導体材料を含む熱電半導体組成物を、支持体等の表面に塗布して形成した塗布膜の焼成体である場合には、より薄く熱電半導体素子を形成することが可能であることから、熱電半導体素子の厚さは、好ましくは２５μｍ以上、より好ましくは５０μｍ以上、更に好ましくは７５μｍ以上であり、また、好ましくは８００μｍ以下、より好ましくは５００μｍ以下、更に好ましくは３００μｍ以下である。
＜熱電半導体組成物＞
　熱電半導体層を作製するために用いる熱電半導体組成物は、少なくとも熱電半導体材料を含み、好ましくは熱電半導体材料からなる熱電半導体粒子と樹脂とを含み、より好ましくは熱電半導体粒子と重合体成分とイオン化合物とを含む。イオン化合物としては、イオン液体及び無機イオン性化合物のうち少なくとも一方（換言すれば、イオン液体及び無機イオン性化合物からなる群から選ばれる少なくとも一方）を含むことが好ましい。
（熱電半導体材料）
　Ｐ型熱電半導体素子及びＮ型熱電半導体素子に含まれる熱電半導体材料としては、温度差を付与することにより、熱起電力を発生させることができる材料であれば特に制限されず、例えば、Ｐ型ビスマステルライド、Ｎ型ビスマステルライド等のビスマス－テルル系熱電半導体材料；ＧｅＴｅ、ＰｂＴｅ等のテルライド系熱電半導体材料；アンチモン－テルル系熱電半導体材料；ＺｎＳｂ、Ｚｎ３Ｓｂ２、Ｚｎ４Ｓｂ３等の亜鉛－アンチモン系熱電半導体材料；ＳｉＧｅ等のシリコン－ゲルマニウム系熱電半導体材料；Ｂｉ２Ｓｅ３等のビスマスセレナイド系熱電半導体材料；β―ＦｅＳｉ２、ＣｒＳｉ２、ＭｎＳｉ１．７３、Ｍｇ２Ｓｉ等のシリサイド系熱電半導体材料；酸化物系熱電半導体材料；ＦｅＶＡｌ、ＦｅＶＡｌＳｉ、ＦｅＶＴｉＡｌ等のホイスラー材料、ＴｉＳ２等の硫化物系熱電半導体材料、スクッテルダイト材料等が用いられる。
　これらの中でも、高い熱電変換性能が得られ易いという観点から、ビスマス－テルル系熱電半導体材料、テルライド系熱電半導体材料、アンチモン－テルル系熱電半導体材料、又はビスマスセレナイド系熱電半導体材料が好ましい。
　また、これらのうち、地政学的な問題から供給が不安定なレアメタルを含まないという観点からは、シリサイド系熱電半導体材料が好ましく、高温環境で熱電変換モジュールを機能させることを容易とすることができるという観点からは、スクッテルダイト材料が好ましい。
　また、低温環境での熱電変換性能が高いという観点からは、熱電半導体材料は、Ｐ型ビスマステルライド又はＮ型ビスマステルライド等のビスマス－テルル系熱電半導体材料であることが好ましい。
　Ｐ型ビスマステルライドは、キャリアが正孔で、ゼーベック係数が正値であり、例えば、ＢｉＸＴｅ３Ｓｂ２－Ｘで表わされるものが好ましく用いられる。この場合、Ｘは、好ましくは０＜Ｘ≦０．８であり、より好ましくは０．４≦Ｘ≦０．６である。Ｘが０より大きく０．８以下であるとゼーベック係数と電気伝導率が大きくなり、Ｐ型熱電変換材料としての特性が維持されるので好ましい。
　また、Ｎ型ビスマステルライドは、キャリアが電子で、ゼーベック係数が負値であり、例えば、Ｂｉ２Ｔｅ３－ＹＳｅＹで表わされるものが好ましく用いられる。この場合、Ｙは、好ましくは０≦Ｙ≦３（Ｙ＝０の時：Ｂｉ２Ｔｅ３）であり、より好ましくは０．１＜Ｙ≦２．７である。Ｙが０以上３以下であるとゼーベック係数と電気伝導率が大きくなり、Ｎ型熱電変換材料としての特性が維持されるので好ましい。
　熱電半導体層に用いる熱電半導体材料は、所定のサイズを有する粒子状のものであることが好ましく、例えば、ボールミル等の微粉砕装置を用いるなどして、所定のサイズまで粉砕された熱電半導体粒子であることが好ましい。
　熱電半導体粒子の熱電半導体組成物中の配合量は、好ましくは、３０～９９質量％である。より好ましくは、５０～９６質量％であり、更に好ましくは、７０～９５質量％である。熱電半導体粒子の配合量が、上記範囲内であれば、ゼーベック係数（ペルチェ係数の絶対値）が大きく、また電気伝導率の低下が抑制され、熱伝導率のみが低下するため高い熱電性能を示すとともに、十分な皮膜強度、及び、適度な柔軟性を有する膜が得られ好ましい。
　熱電半導体粒子の平均粒径は、好ましくは、１０ｎｍ～２００μｍ、より好ましくは、１０ｎｍ～３０μｍ、更に好ましくは、５０ｎｍ～１０μｍ、特に好ましくは、１～６μｍである。上記範囲内であれば、均一分散が容易になり、電気伝導率を高くすることができる。
　熱電半導体材料を粉砕して熱電半導体粒子を得る方法は特に限定されず、ジェットミル、ボールミル、ビーズミル、コロイドミル、コニカルミル、ディスクミル、エッジミル、製粉ミル、ハンマーミル、ペレットミル、ウィリーミル、ローラーミル等の公知の微粉砕装置等により、所定のサイズまで粉砕すればよい。
　なお、本明細書において、熱電半導体粒子の平均粒径は、レーザー回折式粒度分析装置（ＣＩＬＡＳ社製、１０６４型）にて測定することにより得られ、粒径分布の中央値で表される値である。
　また、熱電半導体粒子は、事前に熱処理されたものであることが好ましい（ここでいう「熱処理」とは本発明でいうアニール処理工程で行う「アニール処理」とは異なる）。熱処理を行うことにより、熱電半導体粒子は、結晶性が向上し、更に、熱電半導体粒子の表面酸化膜が除去されるため、熱電半導体材料のゼーベック係数（ペルチェ係数の絶対値）が増大し、熱電性能指数を更に向上させることができる。熱処理は、特に限定されないが、熱電半導体組成物を調製する前に、熱電半導体粒子に悪影響を及ぼすことがないように、ガス流量が制御された、窒素、アルゴン等の不活性ガス雰囲気下、同じく水素等の還元ガス雰囲気下、または真空条件下で行うことが好ましく、不活性ガス及び還元ガスの混合ガス雰囲気下で行うことがより好ましい。具体的な温度条件は、用いる熱電半導体粒子に依存するが、通常、粒子の融点以下の温度で、かつ１００～１，５００℃で、数分～数十時間行うことが好ましい。
（重合体成分）
　上記熱電半導体組成物に含まれ得る重合体成分は、熱電半導体材料（熱電半導体粒子）間を物理的に結合する作用を有し、熱電変換モジュールであるペルチェ素子について、塗布等による薄膜の形成を容易にする。
　上記重合体成分としては、耐熱性樹脂、又はバインダー樹脂が好ましい。
　耐熱性樹脂は、熱電半導体組成物からなる薄膜をアニール処理等により熱電半導体粒子を結晶成長させる際に、樹脂としての機械的強度及び熱伝導率等の諸物性が損なわれず維持される。
　上記耐熱性樹脂は、耐熱性がより高く、且つ薄膜中の熱電半導体粒子の結晶成長に悪影響を及ぼさないという点から、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、エポキシ樹脂が好ましく、屈曲性に優れるという点からポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂がより好ましい。
　上記耐熱性樹脂は、分解温度が３００℃以上であることが好ましい。分解温度が上記範囲であれば、後述するように、熱電半導体組成物からなる薄膜をアニール処理した場合でも、バインダーとして機能が失われることなく、屈曲性を維持することができる。
　上記耐熱性樹脂は、熱重量測定（ＴＧ）による３００℃における質量減少率が１０％以下であることが好ましく、５％以下であることがより好ましく、１％以下であることがさらに好ましい。質量減少率が上記範囲であれば、後述するように、熱電半導体組成物からなる薄膜をアニール処理した場合でも、バインダーとして機能が失われることなく、熱電半導体材料のチップの屈曲性を維持することができる。
　耐熱性樹脂の熱電半導体組成物中の含有量は、０．１～４０質量％、好ましくは０．５～２０質量％、より好ましくは、１～２０質量％、さらに好ましくは２～１５質量％である。前記耐熱性樹脂の含有量が、上記範囲内であると、熱電半導体材料のバインダーとして機能し、薄膜の形成がしやすくなり、しかも高い熱電性能と皮膜強度が両立した膜が得られ、熱電半導体材料のチップの外表面には樹脂部が存在する。
　バインダー樹脂は、後述するアニール処理後の、熱電半導体素子の作製時に用いるガラス、アルミナ、シリコン等の基材からの剥離も容易にする。
　バインダー樹脂としては、焼成（アニール）温度以上で、９０質量％以上が分解する樹脂を指し、９５質量％以上が分解する樹脂であることがより好ましく、９９質量％以上が分解する樹脂であることが特に好ましい。また、熱電半導体組成物からなる塗布膜（薄膜）を焼成（アニール）処理等により熱電半導体粒子を結晶成長させる際に、機械的強度及び熱伝導率等の諸物性が損なわれず維持される樹脂がより好ましい。
　バインダー樹脂として、焼成（アニール）温度以上で９０質量％以上が分解する樹脂、即ち、前述した耐熱性樹脂よりも低温で分解する樹脂、を用いると、焼成によりバインダー樹脂が分解するため、焼成体中に含まれる絶縁性の成分となるバインダー樹脂の含有量が減少し、熱電半導体組成物における熱電半導体粒子の結晶成長が促進されるので、熱電半導体材料層における空隙を少なくして、充填率を向上させることができる。
　なお、焼成（アニール）温度以上で所定値（例えば、９０質量％）以上が分解する樹脂であるか否かは、熱重量測定（ＴＧ）による焼成（アニール）温度における質量減少率（分解前の質量で分解後の質量を除した値）を測定することにより判断する。
　このようなバインダー樹脂として、熱可塑性樹脂や硬化性樹脂を用いることができる。熱可塑性樹脂としては、例えば、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリメチルペンテン等のポリオレフィン系樹脂；ポリカーボネート；ポリエチレンテレフタレート、ポリエチレンナフタレート等の熱可塑性ポリエステル樹脂；ポリスチレン、アクリロニトリル－スチレン共重合体、ポリ酢酸ビニル、エチレン－酢酸ビニル共重合体、塩化ビニル、ポリビニルピリジン、ポリビニルアルコール、ポリビニルピロリドン等のポリビニル重合体；ポリウレタン；エチルセルロース等のセルロース誘導体；などが挙げられる。硬化性樹脂としては、熱硬化性樹脂や光硬化性樹脂が挙げられる。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂等が挙げられる。光硬化性樹脂としては、例えば、光硬化性アクリル樹脂、光硬化性ウレタン樹脂、光硬化性エポキシ樹脂等が挙げられる。これらは１種を単独で用いてもよく、２種以上を併用してもよい。
　これらの中でも、熱電半導体材料層における熱電半導体材料の電気抵抗率の観点から、熱可塑性樹脂が好ましく、ポリカーボネート、エチルセルロース等のセルロース誘導体がより好ましく、ポリカーボネートが特に好ましい。
　バインダー樹脂は、焼成（アニール）処理工程における熱電半導体材料に対する焼成（アニール）処理の温度に応じて適宜選択される。バインダー樹脂が有する最終分解温度以上で焼成（アニール）処理することが、熱電半導体材料層における熱電半導体材料の電気抵抗率の観点から好ましい。
　本明細書において、「最終分解温度」とは、熱重量測定（ＴＧ）による焼成（アニール）温度における質量減少率が１００％（分解後の質量が分解前の質量の０％）となる温度をいう。
　バインダー樹脂の最終分解温度は、通常１５０～６００℃、好ましくは２００～５６０℃、より好ましくは２２０～４６０℃、特に好ましくは２４０～３６０℃である。最終分解温度がこの範囲にあるバインダー樹脂を用いれば、熱電半導体材料のバインダーとして機能し、印刷時に薄膜の形成がしやすくなる。
　バインダー樹脂の熱電半導体組成物中の含有量は、０．１～４０質量％、好ましくは０．５～２０質量％、より好ましくは０．５～１０質量％、特に好ましくは０．５～５質量％である。バインダー樹脂の含有量が、上記範囲内であると、熱電半導体材料層における熱電半導体材料の電気抵抗率を減少させることができる。
　熱電半導体材料中におけるバインダー樹脂の含有量は、好ましくは０～１０質量％、より好ましくは０～５質量％、特に好ましくは０～１質量％である。熱電半導体材料中におけるバインダー樹脂の含有量が、上記範囲内であれば、熱電半導体材料層における熱電半導体材料の電気抵抗率を減少させることができる。
（イオン液体）
　熱電半導体組成物に含まれ得るイオン液体は、カチオンとアニオンとを組み合わせてなる溶融塩であり、－５０℃以上４００℃未満のいずれかの温度領域において液体で存在し得る塩をいう。換言すれば、イオン液体は、融点が－５０℃以上４００℃未満の範囲にあるイオン性化合物である。イオン液体の融点は、好ましくは－２５℃以上２００℃以下、より好ましくは０℃以上１５０℃以下である。イオン液体は、蒸気圧が極めて低く不揮発性であること、優れた熱安定性及び電気化学安定性を有していること、粘度が低いこと、かつイオン伝導度が高いこと等の特徴を有しているため、導電補助剤として、熱電半導体材料間の電気伝導率の低減を効果的に抑制することができる。また、イオン液体は、非プロトン性のイオン構造に基づく高い極性を示し、耐熱性樹脂との相溶性に優れるため、熱電半導体材料の電気伝導率を均一にすることができる。
　イオン液体は、公知または市販のものが使用できる。例えば、ピリジニウム、ピリミジニウム、ピラゾリウム、ピロリジニウム、ピペリジニウム、イミダゾリウム等の窒素含有環状カチオン化合物及びそれらの誘導体；テトラアルキルアンモニウム系のアミン系カチオン及びそれらの誘導体；ホスホニウム、トリアルキルスルホニウム、テトラアルキルホスホニウム等のホスフィン系カチオン及びそれらの誘導体；リチウムカチオン及びその誘導体等のカチオン成分と、Ｃｌ－、Ｂｒ－、Ｉ－、ＡｌＣｌ４ －、Ａｌ２Ｃｌ７ －、ＢＦ４ －、ＰＦ６ －、ＣｌＯ４ －、ＮＯ３ －、ＣＨ３ＣＯＯ－、ＣＦ３ＣＯＯ－、ＣＨ３ＳＯ３ －、ＣＦ３ＳＯ３ －、（ＦＳＯ２）２Ｎ－、（ＣＦ３ＳＯ２）２Ｎ－、（ＣＦ３ＳＯ２）３Ｃ－、ＡｓＦ６ －、ＳｂＦ６ －、ＮｂＦ６ －、ＴａＦ６ －、Ｆ（ＨＦ）ｎ －、（ＣＮ）２Ｎ－、Ｃ４Ｆ９ＳＯ３ －、（Ｃ２Ｆ５ＳＯ２）２Ｎ－、Ｃ３Ｆ７ＣＯＯ－、（ＣＦ３ＳＯ２）（ＣＦ３ＣＯ）Ｎ－等のアニオン成分とから構成されるものが挙げられる。
　上記のイオン液体の中で、高温安定性、熱電半導体材料及び樹脂との相溶性、熱電半導体材料間隙の電気伝導率の低下抑制等の観点から、イオン液体のカチオン成分が、ピリジニウムカチオン及びその誘導体、イミダゾリウムカチオン及びその誘導体からなる群より選ばれる少なくとも１種を含むことが好ましい。
　カチオン成分が、ピリジニウムカチオン及びその誘導体を含むイオン液体の具体的な例として、４－メチル－ブチルピリジニウムクロライド、３－メチル－ブチルピリジニウムクロライド、４－メチル－ヘキシルピリジニウムクロライド、３－メチル－ヘキシルピリジニウムクロライド、４－メチル－オクチルピリジニウムクロライド、３－メチル－オクチルピリジニウムクロライド、３、４－ジメチル－ブチルピリジニウムクロライド、３、５－ジメチル－ブチルピリジニウムクロライド、４－メチル－ブチルピリジニウムテトラフルオロボレート、４－メチル－ブチルピリジニウムヘキサフルオロホスフェート、１－ブチルピリジニウムブロミド、１－ブチル－４－メチルピリジニウムブロミド、１－ブチル－４－メチルピリジニウムヘキサフルオロホスファート等が挙げられる。この中で、１－ブチル－４－メチルピリジニウムブロミド、１－ブチルピリジニウムブロミド、１－ブチル－４－メチルピリジニウムヘキサフルオロホスファートが好ましい。
　また、カチオン成分が、イミダゾリウムカチオン及びその誘導体を含むイオン液体の具体的な例として、［１－ブチル－３－（２－ヒドロキシエチル）イミダゾリウムブロミド］、［１－ブチル－３－（２－ヒドロキシエチル）イミダゾリウムテトラフルオロボレイト］、１－エチル－３－メチルイミダゾリウムクロライド、１－エチル－３－メチルイミダゾリウムブロミド、１－ブチル－３－メチルイミダゾリウムクロライド、１－ヘキシル－３－メチルイミダゾリウムクロライド、１－オクチル－３－メチルイミダゾリウムクロライド、１－デシル－３－メチルイミダゾリウムクロライド、１－デシル－３－メチルイミダゾリウムブロミド、１－ドデシル－３－メチルイミダゾリウムクロライド、１－テトラデシル－３－メチルイミダゾリウムクロライド、１－エチル－３－メチルイミダゾリウムテトラフロオロボレート、１－ブチル－３－メチルイミダゾリウムテトラフロオロボレート、１－ヘキシル－３－メチルイミダゾリウムテトラフロオロボレート、１－エチル－３－メチルイミダゾリウムヘキサフルオロホスフェート、１－ブチル－３－メチルイミダゾリウムヘキサフルオロホスフェート、１－メチル－３－ブチルイミダゾリウムメチルスルフェート、１、３－ジブチルイミダゾリウムメチルスルフェート等が挙げられる。この中で、［１－ブチル－３－（２－ヒドロキシエチル）イミダゾリウムブロミド］、［１－ブチル－３－（２－ヒドロキシエチル）イミダゾリウムテトラフルオロボレイト］が好ましい。
　上記のイオン液体は、電気伝導度が１０－７Ｓ／ｃｍ以上であることが好ましい。イオン伝導度が上記範囲であれば、導電補助剤として、熱電半導体材料間の電気伝導率の低減を効果的に抑制することができる。
　また、上記のイオン液体は、分解温度が３００℃以上であることが好ましい。分解温度が上記範囲であれば、後述するように、熱電半導体組成物からなる薄膜をアニール処理した場合でも、導電補助剤としての効果を維持することができる。
　また、上記のイオン液体は、熱重量測定（ＴＧ）による３００℃における質量減少率が１０％以下であることが好ましく、５％以下であることがより好ましく、１％以下であることが更に好ましい。質量減少率が上記範囲であれば、後述するように、熱電半導体組成物からなる薄膜をアニール処理した場合でも、導電補助剤としての効果を維持することができる。
　イオン液体の熱電半導体組成物中の配合量は、好ましくは０．０１～５０質量％、より好ましくは０．５～３０質量％、更に好ましくは１．０～２０質量％である。イオン液体の配合量が、上記範囲内であれば、電気伝導率の低下が効果的に抑制され、高い熱電性能を有する膜が得られる。
（無機イオン性化合物）
　熱電半導体組成物に含まれ得る無機イオン性化合物は、少なくともカチオンとアニオンから構成される化合物である。無機イオン性化合物は４００～９００℃の幅広い温度領域において固体で存在し、イオン伝導度が高いこと等の特徴を有しているため、導電補助剤として、熱電半導体材料間の電気伝導率の低減を抑制することができる。
　上記無機イオン性化合物を構成するカチオンとしては、金属カチオンを用いる。
　金属カチオンとしては、例えば、アルカリ金属カチオン、アルカリ土類金属カチオン、典型金属カチオン及び遷移金属カチオンが挙げられ、アルカリ金属カチオン又はアルカリ土類金属カチオンがより好ましい。
　アルカリ金属カチオンとしては、例えば、Ｌｉ＋、Ｎａ＋、Ｋ＋、Ｒｂ＋、Ｃｓ＋及びＦｒ＋等が挙げられる。
　アルカリ土類金属カチオンとしては、例えば、Ｍｇ２＋、Ｃａ２＋、Ｓｒ２＋及びＢａ２＋等が挙げられる。
　上記無機イオン性化合物を構成するアニオンとしては、例えば、Ｆ－、Ｃｌ－、Ｂｒ－、Ｉ－、ＯＨ－、ＣＮ－、ＮＯ３ －、ＮＯ２ －、ＣｌＯ－、ＣｌＯ２ －、ＣｌＯ３ －、ＣｌＯ４ －、ＣｒＯ４ ２－、ＨＳＯ４ －、ＳＣＮ－、ＢＦ４ －、ＰＦ６ －等が挙げられる。
　熱電半導体層に含まれる無機イオン性化合物は、公知または市販のものが使用できる。例えば、カリウムカチオン、ナトリウムカチオン、又はリチウムカチオン等のカチオン成分と、Ｃｌ－、ＡｌＣｌ４ －、Ａｌ２Ｃｌ７ －、ＣｌＯ４ －等の塩化物イオン、Ｂｒ－等の臭化物イオン、Ｉ－等のヨウ化物イオン、ＢＦ４ －、ＰＦ６ －等のフッ化物イオン、Ｆ（ＨＦ）ｎ －等のハロゲン化物アニオン、ＮＯ３ －、ＯＨ－、ＣＮ－等のアニオン成分とから構成されるものが挙げられる。
　上記の無機イオン性化合物の中で、高温安定性、熱電半導体材料及び樹脂との相溶性、熱電半導体材料間隙の電気伝導率の低下抑制等の観点から、無機イオン性化合物のカチオン成分が、カリウム、ナトリウム、及びリチウムからなる群より選ばれる少なくとも１種を含むことが好ましい。また、無機イオン性化合物のアニオン成分が、ハロゲン化物アニオンを含むことが好ましく、Ｃｌ－、Ｂｒ－、及びＩ－からなる群より選ばれる少なくとも１種を含むことが更に好ましい。
　カチオン成分が、カリウムカチオンを含む無機イオン性化合物の具体的な例として、ＫＢｒ、ＫＩ、ＫＣｌ、ＫＦ、ＫＯＨ、Ｋ２ＣＯ３等が挙げられる。この中で、ＫＢｒ、ＫＩが好ましい。
　カチオン成分が、ナトリウムカチオンを含む無機イオン性化合物の具体的な例として、ＮａＢｒ、ＮａＩ、ＮａＯＨ、ＮａＦ、Ｎａ２ＣＯ３等が挙げられる。この中で、ＮａＢｒ、ＮａＩが好ましい。
　カチオン成分が、リチウムカチオンを含む無機イオン性化合物の具体的な例として、ＬｉＦ、ＬｉＯＨ、ＬｉＮＯ３等が挙げられる。この中で、ＬｉＦ、ＬｉＯＨが好ましい。
　上記の無機イオン性化合物は、電気伝導率が１０－７Ｓ／ｃｍ以上であることが好ましく、１０－６Ｓ／ｃｍ以上であることがより好ましい。電気伝導率が上記範囲であれば、導電補助剤として、熱電半導体材料間の電気伝導率の低減を効果的に抑制することができる。
　また、上記の無機イオン性化合物は、分解温度が４００℃以上であることが好ましい。分解温度が上記範囲であれば、後述するように、熱電半導体組成物からなる薄膜をアニール処理した場合でも、導電補助剤としての効果を維持することができる。
　また、上記の無機イオン性化合物は、熱重量測定（ＴＧ）による４００℃における質量減少率が１０％以下であることが好ましく、５％以下であることがより好ましく、１％以下であることが更に好ましい。質量減少率が上記範囲であれば、後述するように、熱電半導体組成物からなる薄膜をアニール処理した場合でも、導電補助剤としての効果を維持することが容易である。
　無機イオン性化合物の熱電半導体組成物中の配合量は、好ましくは０．０１～５０質量％、より好ましくは０．５～３０質量％、更に好ましくは１．０～１０質量％である。無機イオン性化合物の配合量が、上記範囲内であれば、電気伝導率の低下を効果的に抑制でき、結果として熱電性能が向上した膜が得られる。
　なお、無機イオン性化合物とイオン液体とを併用する場合においては、熱電半導体組成物中における、無機イオン性化合物及びイオン液体の含有量の総量は、好ましくは０．０１～５０質量％、より好ましくは０．５～３０質量％、更に好ましくは１．０～１０質量％である。
（熱電半導体組成物の調製方法）
　上記熱電半導体組成物の調製方法には特に制限はなく、超音波ホモジナイザー、スパイラルミキサー、プラネタリーミキサー、ディスパーサー、ハイブリッドミキサー等の公知の装置を用いて、熱電半導体材料、耐熱性樹脂、及び、必要に応じて用いられるイオン液体及び無機イオン性化合物の一方又は双方、その他の添加剤、更に溶媒を加えて、混合分散させ、当該熱電半導体組成物を調製すればよい。
　熱電半導体組成物を調製する際に、溶媒を用いてもよい。用いられる溶媒としては、例えば、トルエン、酢酸エチル、メチルエチルケトン、アルコール、テトラヒドロフラン、メチルピロリドン、エチルセロソルブ等の溶媒などが挙げられる。これらの溶媒は、１種を単独で用いてもよく、２種以上を混合して用いてもよい。熱電半導体組成物の固形分濃度としては、該組成物が塗工に適した粘度であればよく、特に制限はない。
［半導体封止体の製造方法の一例］
　半導体封止体の製造方法の一例として、熱電半導体素子を塗布法で形成するペルチェ素子を有する半導体封止体の製造方法について説明する。
＜熱電半導体素子の形成＞
　塗布型のペルチェ素子を有する半導体封止体を作製するに当たって、上記熱電半導体素子は、特に制限はないが、例えば、ガラス、アルミナ、シリコン、樹脂フィルム等の基材上、又は後述する犠牲層を形成した側の基材上に、上記熱電半導体組成物を塗布し塗膜を得、乾燥することで形成し、適宜、該基材と分離することにより得ることができる。このように形成することで、簡便に低コストで多数の熱電半導体素子を得ることができる。樹脂フィルムとしては、耐熱性を有する物がよく、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂等からなるフィルムが好ましい。
　熱電半導体組成物を塗布して塗膜を形成する方法としては、スクリーン印刷法、フレキソ印刷法、グラビア印刷法、スピンコート法、ディップコート法、ダイコート法、スプレーコート法、バーコート法、ドクターブレード法等の公知の方法が挙げられ、特に制限されない。塗膜をパターン状に形成する場合は、所望のパターンを有するスクリーン版を用いて簡便にパターン形成が可能なスクリーン印刷法、スロットダイコート法等が好ましく用いられる。
　次いで、得られた塗膜を乾燥することにより、熱電半導体素子が形成されるが、乾燥方法としては、熱風乾燥法、熱ロール乾燥法、赤外線照射法等、従来公知の乾燥方法が採用できる。加熱温度は、通常、８０～１５０℃であり、加熱時間は、加熱方法により異なるが、通常、数秒～数十分である。
　また、熱電半導体組成物の調製において溶媒を使用した場合、加熱温度は、使用した溶媒を乾燥できる温度範囲であれば、特に制限はない。
　上記熱電半導体組成物からなる塗膜の厚さは、特に制限はないが、熱電性能と皮膜強度の点から、好ましくは１００ｎｍ～１，０００μｍ、より好ましくは３００ｎｍ～６００μｍ、さらに好ましくは５～４００μｍである。
　熱電半導体組成物の塗膜は、さらにアニール処理を行って焼成体とすることが好ましい。アニール処理を行うことで、熱電性能を安定化させるとともに、薄膜中の熱電半導体粒子を結晶成長させることができ、熱電性能をさらに向上させることができる。アニール処理は、特に限定されないが、通常、ガス流量が制御された、窒素、アルゴン等の不活性ガス雰囲気下、還元ガス雰囲気下、または真空条件下で行われ、用いる樹脂及びイオン性化合物の耐熱温度等に依存するが、１００～５００℃で、数分～数十時間行われる。さらに、アニール処理では、熱電半導体組成物をプレスして、熱電半導体組成物の密度を向上させてもよい。
　上記犠牲層として、ポリメタクリル酸メチルもしくはポリスチレン等の樹脂、又は、フッ素系離型剤もしくはシリコーン系離型剤等の離型剤、を用いることができる。犠牲層を用いると、ガラス等の基材上に形成された熱電半導体素子が、アニール処理後に上記ガラス等から容易に剥離できる。
　犠牲層の形成は、特に制限されず、フレキソ印刷法、スピンコート法等、公知の方法で行うことができる。
＜絶縁体の充填＞
　得られた熱電半導体素子間の絶縁性を確保するため、熱電半導体素子間に絶縁体を充填する。Ｎ型熱電半導体素子上記絶縁体は、Ｐ型熱電半導体素子とＮ型熱電半導体素子との絶縁性、Ｐ型熱電半導体素子同士もしくはＮ型熱電半導体素子同士の絶縁性を確保するとともに、それらを一体化物にした時に機械的強度が維持できるようにする補強材としての役割を果たす。絶縁体としては、絶縁性と強度維持が行えるものであれば特に制限はないが、例えば、絶縁性樹脂、セラミックス等が挙げられる。
　絶縁性樹脂としては、ポリイミド系樹脂、シリコーン系樹脂、ゴム系樹脂、アクリル系樹脂、オレフィン系樹脂、マレイミド系樹脂又はエポキシ系樹脂等が挙げられる。耐熱性、機械的強度の観点から、好ましくは、ポリイミド系樹脂、シリコーン系樹脂、アクリル系樹脂、マレイミド系樹脂及びエポキシ系樹脂からなる群より選ばれる。絶縁性樹脂としては、硬化性樹脂や発泡性樹脂であることが好ましい。
　絶縁性樹脂には、さらにフィラーを含んでいてもよい。フィラーとしては、中空フィラーが好ましい。中空フィラーとしては、特に制限されず、公知のものを用いることができ、例えば、ガラスバルーン、シリカバルーン、シラスバルーン、フライアッシュバルーン、金属ケイ酸塩等のバルーン（中空体）である無機物系中空フィラー、また、アクリロニトリル、塩化ビニリデン、フェノール樹脂、エポキシ樹脂、尿素樹脂等のバルーン（中空体）である有機樹脂物系中空フィラーが挙げられる。中空フィラーを用いることで、絶縁性樹脂の熱伝導率を下げ、熱電性能がより向上する。
　セラミックスとしては、酸化アルミニウム（アルミナ）、窒化アルミニウム、酸化ジルコニウム（ジルコニア）、炭化ケイ素等を主成分（セラミックス中で５０質量％以上）とする材料が挙げられる。なお、前記主成分以外に、例えば、希土類化合物を添加することもできる。
　絶縁体を充填する方法としては、公知の方法で行うことができる。例えば、液状樹脂を用い、Ｐ型熱電半導体材料のチップとＮ型熱電半導体材料のチップとが交互に配置された支持体面上に、スキージ等の塗布部材を用いて樹脂を塗り広げ充填する方法、また、支持体の略中心部から外側にわたり滴下した後、スピンコート法により充填する方法、さらに、支持体ごと液状樹脂の貯留槽等に浸漬させた後、引き上げることにより充填する方法、さらにまた、シート状の絶縁性樹脂を用いて、Ｐ型熱電半導体材料のチップとＮ型熱電半導体材料のチップとが交互に配置された支持体面上にシート状の絶縁性樹脂を貼付し、加熱及び／又は加圧によりシート状の絶縁性樹脂を溶融させ充填する方法等が挙げられる。充填後は、熱硬化等を行う。
　支持体としては、特に制限はなく、ガラス、シリコン、セラミックス、金属、又はプラスチック等が挙げられる。好ましくはガラス、プラスチック及びシリコンからなる群より選ばれる。アニール処理等を高温度下で行う場合は、ガラス、シリコン、セラミックス、又は金属が好ましい。
　上記支持体の厚さは、プロセス及び寸法安定性の観点から、１００～１，２００μｍが好ましく、２００～８００μｍがより好ましく、４００～７００μｍがさらに好ましい。
　なお、当該支持体は、複数の熱電半導体素子とそれらの間に位置する絶縁体との一体化物が得られた後、剥離される。
＜接続電極の形成＞
　次に、一対の熱電半導体素子の接続、又は、外部接続のために用いる接続電極を形成する。
　接続電極は、好ましくは蒸着膜、めっき膜、導電性組成物及び金属箔からなる群より選ばれる少なくとも１種の膜で形成される。
　接続電極に用いる金属材料は、特に制限されないが、銅、金、ニッケル、アルミニウム、ロジウム、白金、クロム、パラジウム、ステンレス鋼、モリブデン、ハンダ又はこれらのいずれかの金属を含む合金等が挙げられる。
　接続電極を形成する方法としては、前述した、複数の熱電半導体素子及び絶縁体層との一体化物上に、パターンが形成されていない電極を設けた後、フォトリソグラフィー法を主体とした公知の物理的処理もしくは化学的処理、又はそれらを併用する等により、所定のパターン形状に加工する方法、または、上記金属材料等を含む導電性組成物からなる導電性ペーストを用い、スクリーン印刷法、インクジェット法等により直接電極のパターンを形成する方法等が挙げられる。
　パターンが形成されていない電極の形成方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ（物理気相成長法）、もしくは熱ＣＶＤ、原子層蒸着（ＡＬＤ）等のＣＶＤ（化学気相成長法）等のドライプロセス、又はディップコーティング法、スピンコーティング法、スプレーコーティング法、グラビアコーティング法、ダイコーティング法、ドクターブレード法等の各種コーティングや電着法等のウェットプロセス、銀塩法、電解めっき法、無電解めっき法、金属箔の積層等が挙げられ、電極の材料に応じて適宜選択される。金属箔の積層には、はんだを用いて熱電材料等と接合してもよい。
　上記接続電極には、熱電性能を維持する観点から、高い導電性、高い熱伝導性が求められるため、めっき法や真空成膜法で成膜した電極を用いることがより好ましい。高い導電性、高い熱伝導性を容易に実現できることから、真空蒸着法、スパッタリング法等の真空成膜法、および電解めっき法、無電解めっき法が好ましい。形成パターンの寸法、寸法精度の要求にもよるが、メタルマスク等のハードマスクを介し、容易にパターンを形成することもできる。
　上記接続電極の層の厚さは、好ましくは１０ｎｍ～２００μｍ、より好ましくは３０ｎｍ～１５０μｍ、さらに好ましくは５０ｎｍ～１２０μｍである。接続電極の層の厚さが、上記範囲内であれば、電気伝導率が高く低抵抗となり、接続電極として十分な強度が得られる。
＜粘接着剤層の形成＞
　熱電変換モジュールであるペルチェ素子の少なくとも一方の面に粘接着剤層を設ける。すなわち、隣接する第１の接続電極（図８の符号６３ａ）間の空隙、及び隣接する第２の接続電極（図８の符号６３ｂ）間の空隙を含め、第１の接続電極及び第２の接続電極上の双方に、又はいずれか一方に粘接着剤層を設ける。そして、この粘接着剤層によって、例えば、ペルチェ素子を被着体である半導体チップに接着することにより、ペルチェ素子を容易に設置することができる。また、第１の接続電極間の空隙や第２の接続電極間の空隙を含めることにより、耐候性を向上させることができる。さらに、被着体とペルチェ素子の接続電極との間の絶縁性を確保することができる。
　なお、粘接着剤層は、予め被着物の表面に形成してもよい。
　粘接着剤層は、冷却対象物である半導体チップ等の被着体に容易に接着できれば特に制限されないが、接着性樹脂を含むものであることが好ましく、所望により、架橋剤、粘着付与剤、重合性化合物、重合開始剤等の粘着剤用添加剤、シランカップリング剤、帯電防止剤、酸化防止剤、紫外線吸収剤、光安定剤、軟化剤、充填材、屈折率調整剤、着色剤等を含有してもよい。これらのうち、粘接着剤層の熱伝導性を向上させる観点から、充填材として窒化ホウ素フィラー、アルミナフィラー等を用いてもよい。
　なお、本明細書において、「粘接着性樹脂」とは、粘着性を有する樹脂と、接着性を有する樹脂と、の両方を含む概念であり、例えば、樹脂自体が粘接着性を有するものだけでなく、添加剤等の他の成分との併用により接粘着性を示す樹脂や、熱又は水等のトリガーの存在によって接着性を示す樹脂等も含む。
　粘接着性樹脂としては、例えば、アクリル系樹脂、ウレタン系樹脂、ポリイソブチレン系樹脂等のゴム系樹脂、ポリエステル系樹脂、オレフィン系樹脂、シリコーン系樹脂、及びポリビニルエーテル系樹脂等が挙げられる。
　粘接着剤層の厚さは、特に限定されないが、１～５０μｍであることが好ましく、２～３０μｍであることがより好ましい。
　粘接着剤層は、粘着性樹脂を含む粘着剤組成物から、公知の方法で、直接、一体化物上の電極上に形成してもよい。粘接着剤層の形成方法として、例えば、スピンコート法、スプレーコート法、バーコート法、ナイフコート法、ロールコート法、ロールナイフコート法、ブレードコート法、ダイコート法、グラビアコート法等が挙げられる。
　粘接着剤層の少なくともいずれか一方の面が、被着体に接着されるまでの間、剥離フィルムによって覆われていてもよい。剥離フィルムとしては、特に限定されないが、例えば、取り扱い易さの観点から、剥離フィルムは、剥離基材と、剥離基材の上に剥離剤が塗布されて形成された剥離剤層とを備えることが好ましい。また、剥離フィルムは、剥離基材の片面のみに剥離剤層を備えていてもよいし、剥離基材の両面に剥離剤層を備えていてもよい。剥離基材としては、例えば、紙基材、この紙基材にポリエチレン等の熱可塑性樹脂をラミネートしたラミネート紙、並びにプラスチックフィルム等が挙げられる。紙基材としては、グラシン紙、コート紙、及びキャストコート紙等が挙げられる。プラスチックフィルムとしては、ポリエチレンテレフタレート、ポリブチレンテレフタレート、及びポリエチレンナフタレート等のポリエステルフィルム、並びにポリプロピレン及びポリエチレン等のポリオレフィンフィルム等が挙げられる。剥離剤としては、例えば、オレフィン系樹脂、ゴム系エラストマー（例えば、ブタジエン系樹脂、イソプレン系樹脂等）、長鎖アルキル系樹脂、アルキド系樹脂、フッ素系樹脂、及びシリコーン系樹脂が挙げられる。
　剥離フィルムの厚さは、特に限定されないが、通常、２０～２００μｍであり、２５～１５０μｍであることが好ましい。
　剥離剤層の厚さは、特に限定されないが、剥離剤を含む溶液を塗布して剥離剤層を形成する場合、剥離剤層の厚さは、０．０１～２．０μｍであることが好ましく、０．０３～１．０μｍであることがより好ましい。
　剥離基材としてプラスチックフィルムを用いる場合、当該プラスチックフィルムの厚さは、３～５０μｍであることが好ましく、５～４０μｍであることがより好ましい。
　剥離フィルムを有する粘接着剤層は、例えば、次のような工程を経て製造される。
　まず、剥離フィルム上に粘着剤組成物を塗布し、塗膜を形成する。次に、塗膜を乾燥させて、粘接着剤層を形成する。次に、剥離フィルム上の粘接着剤層と、一体化物上の電極とを貼り合わせることにより製造できる。
＜ペルチェ素子の設置＞
　上記粘接着剤層によって、ペルチェ素子を半導体チップ等の被着体に接着することにより、ペルチェ素子を半導体チップの裏面に設置する。
［半導体封止体の製造方法の他の例］
　上記アニール処理を行わない場合、又は、アニール処理の温度が高くない場合（例えば、１８０～３００℃程度）は、熱電半導体素子の作製を上記基材上ではなく、被着体上で行うこともできる。
　この場合、上記粘接着剤層をペルチェ素子に設けることに代えて、必要に応じてパッシベーション膜を被着体に形成した後、被着体の表面上に直接に、又はパッシベーション膜上に下面側の接続電極を形成し、さらに、熱電半導体材料組成物を塗布し、必要に応じて乾燥やアニール処理を行って、熱電半導体素子を作製する。そして、熱電半導体素子間に上記絶縁体を充填した後、上面側の接続電極を形成する。その後、必要に応じて上面側の接続電極上に粘接着剤層を形成する。この場合、粘接着剤層が硬化性のものであれば、粘接着剤層を硬化させることで、上面側の粘接着剤層の接着性を消失させることが容易である。
　このように、被着体上で塗布法によって熱電半導体素子を形成することにより、半導体チップを含む被着体を準備する工程に続けて、ペルチェ素子の形成と配置を行うことができる。このため、半導体封止体の生産性を向上することができる。
　本発明の半導体封止体は、導電経路を太く短くすることが可能で、延いては抵抗を低下させることが可能であり、また、半導体封止体のサイズを小さくすることができる。このため、高い出力が求められる用途や、面積が限られている場所や狭い場所へ設置することが求められる用途に用いられる半導体封止体とすることができる。
１０、１０Ａ、１０Ｂ：回路基板
１０ａ：回路基板の縁部（被覆体）
１０ｂ：貫通孔
１１、３１、８１：バンプ
１２、１２Ａ、１２Ｂ：電極
１３：回路形成層
１４：パッシベーション層
２０、２２：封止材層
２０ａ、２２ａ：封止材層の周縁部（被覆体）
２０ｂ、２２ｂ：貫通孔
３０、３０Ａ、３０Ｂ：半導体チップ
４０：アンダーフィル層
４５、４６：粘接着剤層
６０Ａ、６０Ｂ：ペルチェ素子
６１：Ｐ型熱電半導体素子
６２：Ｎ型熱電半導体素子
６３、６３ａ、６３ｂ：接続電極
６４：粘接着剤層
６５：絶縁体層
６６：金属線
６８：突出電極
８０：ビア（導電体）
９０：ヒートシンク
９１：冷却フィン
９２：放熱板
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ：半導体封止体
２００：三次元実装型の半導体封止体

 

Claims (8)

  1. 　単一又は複数の半導体チップと、前記単一又は複数の半導体チップに電気的に接続された回路形成層と、前記単一又は複数の半導体チップの、回路形成層に対向する表面とは逆側の表面上に設けられたペルチェ素子と、前記半導体チップの側面を覆う被覆体と、を備え、
    　前記被覆体に形成された貫通孔中に配置された導電体により、前記回路形成層と前記ペルチェ素子とが電気的に接続される、半導体封止体。
  2. 　前記ペルチェ素子は、前記単一又は複数の半導体チップに対して垂直方向から見たときの、前記単一の半導体チップの外周又は複数の半導体チップ全体の外周を超えて延在する突出電極を有し、前記突出電極と前記貫通孔中に配置された導電体とが電気的に接続される、請求項１に記載の半導体封止体。
  3. 　前記回路形成層を備える回路基板をさらに備える、請求項１又は２に記載の半導体封止体。
  4. 　前記回路基板は、前記半導体チップを収容する凹部を備え、前記凹部の壁面を構成しかつ前記半導体チップの側面に対向する縁部が前記被覆体を構成する、請求項３に記載の半導体封止体。
  5. 　前記半導体封止体は、前記回路形成層が前記半導体チップ上に設けられたファン・アウト型半導体封止体であり、前記被覆体は、前記半導体チップの側面を少なくとも覆う封止材からなる、請求項１又は２に記載の半導体封止体。
  6. 　前記単一又は複数の半導体チップを第１の半導体チップとし、さらに第２の半導体チップを有し、前記第１の半導体チップと前記第２の半導体チップとが積層されている、請求項１又は２に記載の半導体封止体。
  7. 　前記ペルチェ素子は、熱電半導体層を有し、前記熱電半導体層は熱電半導体材料を含む組成物の塗膜の焼成体である、請求項１又は２に記載の半導体封止体。
  8. 　前記熱電半導体材料を含む組成物は、重合体成分、イオン化合物及び熱電半導体粒子を含む、請求項７に記載の半導体封止体。

     
PCT/JP2022/022723 2021-06-30 2022-06-06 半導体封止体 WO2023276559A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023531734A JPWO2023276559A1 (ja) 2021-06-30 2022-06-06

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021108795 2021-06-30
JP2021-108795 2021-06-30

Publications (1)

Publication Number Publication Date
WO2023276559A1 true WO2023276559A1 (ja) 2023-01-05

Family

ID=84691316

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/022723 WO2023276559A1 (ja) 2021-06-30 2022-06-06 半導体封止体

Country Status (3)

Country Link
JP (1) JPWO2023276559A1 (ja)
TW (1) TW202306067A (ja)
WO (1) WO2023276559A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04303955A (ja) * 1991-03-30 1992-10-27 Shinko Electric Ind Co Ltd 半導体装置
JP2003017638A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 積層型マルチチップ半導体装置
JP2004228485A (ja) * 2003-01-27 2004-08-12 Hitachi Ltd 半導体チップ積層パッケージ構造、及び、かかるパッケージ構造に好適な半導体装置
JP2010205818A (ja) * 2009-03-02 2010-09-16 Oki Semiconductor Co Ltd 半導体装置
JP2016146040A (ja) * 2015-02-06 2016-08-12 リンテック株式会社 無線タグ及びｒｆｉｄシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04303955A (ja) * 1991-03-30 1992-10-27 Shinko Electric Ind Co Ltd 半導体装置
JP2003017638A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 積層型マルチチップ半導体装置
JP2004228485A (ja) * 2003-01-27 2004-08-12 Hitachi Ltd 半導体チップ積層パッケージ構造、及び、かかるパッケージ構造に好適な半導体装置
JP2010205818A (ja) * 2009-03-02 2010-09-16 Oki Semiconductor Co Ltd 半導体装置
JP2016146040A (ja) * 2015-02-06 2016-08-12 リンテック株式会社 無線タグ及びｒｆｉｄシステム

Also Published As

Publication number Publication date
JPWO2023276559A1 (ja) 2023-01-05
TW202306067A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
US8362607B2 (en) Integrated circuit package including a thermally and electrically conductive package lid
JP7406756B2 (ja) 熱電変換モジュール及びその製造方法
WO2021065670A1 (ja) 熱電変換モジュール
JP7346427B2 (ja) 熱電変換材料のチップの製造方法及びその製造方法により得られたチップを用いた熱電変換モジュールの製造方法
WO2023276559A1 (ja) 半導体封止体
WO2022092177A1 (ja) 熱電変換モジュール
JP2023006278A (ja) 半導体装置、及び、半導体装置の製造方法
KR20210062022A (ko) 열전 변환 모듈용 중간체의 제조 방법
US20230200240A1 (en) Thermoelectric conversion module and manufacturing method therefor
US11974504B2 (en) Thermoelectric conversion body, thermoelectric conversion module, and method for manufacturing thermoelectric conversion body
WO2021200264A1 (ja) 熱電変換モジュール
JP2019179912A (ja) 熱電変換モジュール
CN210182364U (zh) 免封装二极管
TW202023073A (zh) 半導體元件
US20240023441A1 (en) Method for manufacturing thermoelectric conversion module
WO2021200265A1 (ja) 熱電変換モジュール
TWI774357B (zh) 具有高散熱效能的半導體裝置
US20230042800A1 (en) Electronic package and method of forming the same
TW202347836A (zh) 熱電轉換模組
CN210722995U (zh) 一种半导体封装件以及电子元件
WO2021193358A1 (ja) 熱電変換モジュール
KR20000020421A (ko) 고 방열 csp 패키지 및 그의 제조 방법
JP2023151556A (ja) 熱電変換モジュールの製造方法
TWM620388U (zh) 具有高散熱效能的半導體裝置
JP2021158237A (ja) 熱電変換モジュール

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2023531734

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22832717

Country of ref document: EP

Kind code of ref document: A1