JPH0888316A - ハイブリッドｉｃ及びその製造方法 - Google Patents

ハイブリッドｉｃ及びその製造方法

Info

Publication number
JPH0888316A
JPH0888316A JP6246761A JP24676194A JPH0888316A JP H0888316 A JPH0888316 A JP H0888316A JP 6246761 A JP6246761 A JP 6246761A JP 24676194 A JP24676194 A JP 24676194A JP H0888316 A JPH0888316 A JP H0888316A
Authority
JP
Japan
Prior art keywords
semiconductor bare
bare chip
insulating resin
circuit board
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6246761A
Other languages
English (en)
Other versions
JP2707979B2 (ja
Inventor
Futoshi Hosoya
太 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6246761A priority Critical patent/JP2707979B2/ja
Publication of JPH0888316A publication Critical patent/JPH0888316A/ja
Application granted granted Critical
Publication of JP2707979B2 publication Critical patent/JP2707979B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】ハイブリッドＩＣに複数の半導体ベアチップを
内蔵する場合に、適用範囲が広く、容易に実施できる高
密度なベアチップ実装方法を提供する。 【構成】回路基板(1)上に第１半導体ベアチップ(3)を固
着し、ワイヤボンディングを行なった後、液状の絶縁樹
脂(6)を第１半導体ベアチップ(3)上に少なくともボンデ
ィングワイヤ(5)が覆われる高さまで塗布し、その上に
第２半導体ベアチップ(7)を置載し、その後絶縁樹脂(6)
を硬化させ、ワイヤボンディングを行なって、最後に半
導体ベアチップ(3、7)とボンディングワイヤ(5)の全て
を封止樹脂(8)で封止する。これにより、回路基板の片
面に複数の半導体ベアチップを、上下の大きさの関係を
考慮せずに、容易に多段に高密度実装できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ハイブリッドＩＣ及び
その製造方法に関し、特に複数の半導体チップを内蔵す
るハイブリッドＩＣ及びその製造方法に関する。
【０００２】
【従来の技術】従来のハイブリッドＩＣは、複数の半導
体ベアチップを高密度に内蔵する場合、例えば図５に示
すように、回路基板１の両面にそれぞれ第１、第２の半
導体ベアチップ３、７を置載するか、或いは、図６に示
すように、片面に第１、第２の半導体ベアチップ３、７
を複数段積み重ねて置載する方法がとられる。
【０００３】片面に半導体ベアチップを複数段積み重ね
る場合、例えば特開昭62−81721号公報に開示されるよ
うに、回路基板１上の第１の半導体ベアチップ３の上に
第２の半導体ベアチップ７を接着剤４により直接接着し
て、その後、第１、第２の半導体ベアチップ３、７と回
路基板１とをワイヤボンディングしている。すなわち、
前記特開昭62−81721号公報の半導体装置では、第１、
第２の半導体ベアチップ３、７を縦積みに搭載た後に、
それらのボンディングパッド11と回路基板１の配線２と
をボンディングワイヤ５により電気的に接続してる。
【０００４】
【発明が解決しようとする課題】前記従来のハイブリッ
ドＩＣでは、図５に示すように、回路基板１の両面に半
導体ベアチップを置載しようとした場合には、片面を少
なくとも半導体ベアチップの接着、金線等のワイヤボン
ディングを行なった後、他面において同様の作業を行な
わなければならず、他面の作業時には、裏面側の突起を
回避したステージ等が必要とされる。
【０００５】このためワイヤボンディングにおいては、
回路基板の固定や加熱時の均一な温度分布を得ることが
難しく、その製造には困難なことがあった。
【０００６】また、図６に示すように、回路基板１の片
面に半導体ベアチップを複数段積み重ねる場合には、回
路基板１の第１の半導体ベアチップ３上に、好ましく
は、50μｍ程度の薄い絶縁性接着剤４の層を介して第２
の半導体ベアチップ７が積層されており、第２の半導体
ベアチップ７の大きさは、第１の半導体ベアチップ３の
ワイヤボンディングが行なわれる部分（ボンディングパ
ッド11が配置されるチップの周辺領域）よりも内側の領
域に収まる範囲内の大きさのものでなければならないと
いう寸法上の制限がある。
【０００７】このため、図６に示す方法の場合、上記制
限のために、設計の自由度が小さくなるという問題点が
あった。
【０００８】従って、本発明は、前記問題点を解消し、
ハイブリッドＩＣに複数の半導体ベアチップを内蔵する
場合に、適用範囲が広く、容易に実施できる高密度ベア
チップの実装方法を提供することを目的とする。また、
本発明は、設計の自由度の制限を解消し、高密度実装可
能なハイブリッドＩＣを提供することを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明のハイブリッドＩＣの製造方法は、回路基板
上に第１の半導体ベアチップを固着し、金属細線にて該
回路基板と該第１の半導体ベアチップを回路接続し、次
に、該第１の半導体ベアチップの露出した主面上に、後
処理によって硬化する液状絶縁樹脂を、少なくとも該第
１の半導体ベアチップ上の該金属細線の最大高さ部分ま
で覆うように吐出し、前記絶縁樹脂が未硬化状態のま
ま、第２の半導体ベアチップを前記絶縁樹脂上に置き、
その後、金属細線にて前記回路基板と前記第２の半導体
ベアチップを回路接続し、最終的に該第１、第２の半導
体ベアチップと回路接続用の前記金属細線の全体を絶縁
樹脂で封止して半導体チップを内蔵する、ことを特徴と
するものである。
【００１０】本発明のハイブリッドＩＣの製造方法にお
いては、好ましくは、前記絶縁樹脂を硬化させた後に、
前記金属細線にて前記回路基板と前記第２の半導体ベア
チップを回路接続することを特徴としている。
【００１１】また、本発明のハイブリッドＩＣの製造方
法においては、前記回路基板と前記第１の半導体ベアチ
ップを前記金属細線で回路接続した後、前記液状絶縁樹
脂を吐出する前の段階で、絶縁体から成るスペーサを前
記第１の半導体ベアチップ上に形成する工程が追加され
たことを特徴としている。
【００１２】さらに、本発明のハイブリッドＩＣの製造
方法においては、前記回路基板と半導体ベアチップを回
路接続が、少なくとも前記第１の半導体ベアチップにお
いては、絶縁樹脂被覆された金線のワイヤボンディング
により成されることを特徴とするものである。
【００１３】そして、本発明においては、回路基板上に
複数の半導体ベアチップを積み重ねて成るハイブリッド
ＩＣの製造方法であって、第１層の半導体ベアチップを
固着し、金属細線にて該回路基板と該第１の層の半導体
ベアチップを回路接続し、前記第１の層の半導体ベアチ
ップ上にさらに複数の半導体ベアチップを積み重ねる際
に、すでに配置された下側の層の半導体ベアチップを金
属細線にて該回路基板と回路接続した後に、前記下側の
層の半導体ベアチップ上に絶縁樹脂を、少なくとも前記
下側の層の半導体ベアチップの前記金属細線の最大高さ
部分まで覆うように吐出し、前記絶縁樹脂上に上側の層
の半導体ベアチップを置き、金属細線にて前記回路基板
と前記の上側の層の半導体ベアチップを回路接続する、
工程を順次繰り返して複数の半導体ベアチップを積層し
ていき、最後に積層された複数の半導体ベアチップと回
路接続用の前記金属細線の全体を絶縁樹脂で封止して半
導体チップを内蔵するようにする、ことを特徴とするハ
イブリッドＩＣの製造方法を提供する。
【００１４】本発明のハイブリッドＩＣの製造方法にお
いては、好ましくは、下側の層の半導体ベアチップ上に
吐出された前記絶縁樹脂が未硬化の状態において前記上
側の層の半導体ベアチップを該絶縁樹脂上に配置するこ
とを特徴としている。
【００１５】本発明のハイブリッドＩＣの製造方法にお
いて、好ましくは、前記回路基板と前記下側の層の半導
体ベアチップを前記金属細線で回路接続した後、前記絶
縁樹脂の吐出以前に、絶縁体から成るスペーサを前記下
側の層の半導体ベアチップ上に形成することを特徴とす
るものである。さらに本発明においては、回路基板と下
側の層の半導体ベアチップを回路接続が、少なくとも下
側の層の半導体ベアチップの少なくとも一においては、
絶縁樹脂被覆された金線のワイヤボンディングにより成
されることを特徴とするものである。
【００１６】また、本発明は、回路基板上に固着され金
属細線にて該回路基板と接続された第１の半導体ベアチ
ップと、該第１の半導体ベアチップ上に少なくとも該第
１の半導体ベアチップ上の該金属細線の最大高さ部分ま
で覆うように吐出された絶縁樹脂と、該絶縁樹脂上に置
かれ、金属細線にて前記回路基板と回路接続した第２の
半導体ベアチップと、を備え、前記第１、第２の半導体
ベアチップと該回路接続金属細線の全体を絶縁樹脂で封
止して成るハイブリッドＩＣを提供する。
【００１７】本発明のハイブリッドＩＣにおいて、好ま
しくは、前記第１の半導体ベアチップ上に絶縁体から成
るスペーサが配設されたことを特徴とするものである。
【００１８】
【作用】本発明によれば、回路基板上のワイヤボンディ
ングされた半導体ベアチップ上にワイヤ高さよりも高く
絶縁樹脂等による絶縁層を設け、その上に別の半導体ベ
アチップを配置したことにより、回路基板の片面側に複
数の半導体ベアチップを搭載出来るため、回路基板の両
面に置載する場合よりも遥かに製造が容易であり、ま
た、積層される上下の半導体ベアチップについて寸法上
の制約が存在しないため、上側の半導体ベアチップが下
側の半導体ベアチップよりも平面寸法が所定のサイズ分
小さくなければならないという前記従来例のような、設
計の自由度に制約が課せられない。
【００１９】また、本発明によれば、積層される上下の
半導体ベアチップについて上側の半導体ベアチップの裏
面と下側の半導体ベアチップのボンディングワイヤとは
その間に介挿される絶縁樹脂層により互いに電気的に絶
縁される。そして、本発明においては上側の半導体ベア
チップの裏面と下側の半導体ベアチップのボンディング
ワイヤとの隔離を確保して電気的絶縁を確実にするため
に、下側の半導体ベアチップにはスペーサが配置され
る。
【００２０】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
【００２１】
【実施例１】図１及び図２は、本発明の一実施例のハイ
ブリッドＩＣの半導体ベアチップ搭載部分の断面構造を
工程順に示したものである。なお、単に図面作成の理由
により製造工程は図１及び図２に亘って示されている。
【００２２】図１を参照して、所定の配線２が施された
回路基板１上（図１（Ａ）参照）において、図１（Ｂ）
に示すように、回路基板上１に接着剤４により第１半導
体ベアチップ３を固着し、ワイヤボンディング法を用い
てボンディングワイヤ５により第１半導体ベアチップ３
のボンディングパッド11と回路基板１の所定の配線２と
が互いに接続される。
【００２３】ボンディングワイヤ５は、通常、25μｍ〜
30μｍ径の金線が用いられる。
【００２４】次に、図１（Ｃ）に示すように、絶縁樹脂
６を第１半導体ベアチップ３上に吐出する。絶縁樹脂６
は、後処理によって硬化する液状樹脂とされ、好ましく
は、熱硬化型のエポキシ樹脂等からなり、適当な粘度、
チクソ性を有し、吐出してから硬化するまで大きくダレ
が発生しないものが用いられる。そして、絶縁樹脂６は
好ましくは、粘度100〜200Ｐa・s、ＴＩ値（チクソ比）
２〜３のものが用いられる。
【００２５】図１（Ｃ）を参照して、絶縁樹脂６の吐出
は、後にその上に載せる第２半導体ベアチップ７の下に
絶縁樹脂６が充填されるように、また、先に施したボン
ディングワイヤ５よりも高くなるように行なう。
【００２６】例えば、第１半導体ベアチップ３のチップ
面からのワイヤループ高さが200μｍであれば、第１半
導体ベアチップ３のチップ面より300μｍ盛り上げて、
上に載せる第２半導体ベアチップサイズよりも大きな範
囲に塗布をする。
【００２７】次に、図２（Ｄ）に示すように、第２半導
体ベアチップ７を、吐出した絶縁樹脂６上に載せ、絶縁
樹脂６の硬化処理を行なう。
【００２８】絶縁樹脂６を未硬化のままで、第２半導体
ベアチップ７を載せることにより、第２半導体ベアチッ
プ７のチップ面の水平性が容易に確保出来る。
【００２９】また、第２半導体ベアチップ搭載時には、
高さ制御を行なうことが下のボンディングワイヤ５との
距離を確保する上で望ましい。
【００３０】この後、図２（Ｅ）に示すように、第２半
導体ベアチップ７と回路基板１とをボンディングワイヤ
５で接続し、最終的に第１、第２半導体ベアチップ３、
７とボンディングワイヤ５の全てを封止樹脂８で封止す
る。
【００３１】第１半導体ベアチップ３上のボンディング
ワイヤ５と第２半導体ベアチップ７の裏面とは、電気的
特性上、互いに絶縁されなければならないが、図１
（Ｃ）の工程で説明したように、吐出される絶縁樹脂の
性状と量、及び半導体ベアチップ搭載条件の調整を行な
うことにより、絶縁樹脂６の層が、第１半導体ベアチッ
プ３上のボンディングワイヤ５と第２半導体ベアチップ
７の裏面との間に介挿され、これらは互いに隔離され電
気的に絶縁される。
【００３２】
【実施例２】次に、本発明の別の実施例を以下に説明す
る。
【００３３】前記第１の実施例において、所望の性状の
絶縁樹脂６を、電気特性や信頼性に与える影響等により
採用することが困難である場合、または、製造工程上、
最適な製造装置を用いることが出来ない場合等により、
絶縁樹脂６の層を第１ベアチップ３上のボンディングワ
イヤ５と第２半導体ベアチップ７との間に安定して設け
ることが難しいときは、例えば、図３又は図４に示した
別の製造方法が採られる。
【００３４】図３を参照して、本実施例においては、第
１半導体ベアチップ３のワイヤボンディングを行なった
後、絶縁樹脂６を吐出する前に、絶縁性の接着剤４によ
り、第１半導体ベアチップ３上のボンディングワイヤ５
との接触を確実に回避するに足る高さを有する絶縁性の
スペーサ９を第１半導体ベアチップ３上に固着させる。
そして、スペーサ９を固着させた後に、前記第１の実施
例と同様にして、絶縁樹脂６を吐出する。
【００３５】本実施例に従い、絶縁性のスペーサ９を第
１半導体ベアチップ３上に設ける場合、絶縁樹脂６の粘
度、チクソ性等の性状について、前記第１の実施例より
もその選択幅が緩和され、さらに、スペーサ９が介在す
ることにより、第２半導体ベアチップ７を絶縁樹脂６上
に置く際に絶縁樹脂６に加わる圧力の制御が簡易化さ
れ、第２半導体ベアチップ７の搭載時における高さ制御
も容易化する。さらに、スペーサ９により第１半導体ベ
アチップ３の裏面とボンディングワイヤ５との隔離が確
定・確保されるために、信頼性、及び歩留りの向上を図
ることが可能とされる。
【００３６】
【実施例３】あるいは、本発明の別の実施例として、図
４に示すように、下側の層となる第１半導体ベアチップ
３のワイヤボンディングの際に、第１半導体ベアチップ
３上のボンディングワイヤとして絶縁被覆が施された絶
縁被覆ボンディングワイヤ10を用いる。絶縁被覆ボンデ
ィングワイヤとしては、例えば田中電子工業社製のＳＬ
ワイヤや日本マイクロメタル社製のＷタイプワイヤ等が
ある。
【００３７】以上、上記各実施例では、本発明を２段に
積層された半導体ベアチップを例に説明したが、本発明
に係るハイブリッドＩＣの製造方法は、半導体ベアチッ
プを３段以上積み重ねる場合にも同様に用いることが出
来る。
【００３８】そして、半導体ベアチップを３段以上積み
重ねる場合に、下側の層の半導体ベアチップの上に吐出
される絶縁樹脂が未硬化状態のまま、上側の層の半導体
ベアチップを置き、絶縁樹脂が硬化した後に、回路基板
とのワイヤボンディングを行なうようにしてもよいし、
あるいは、絶縁樹脂の性状等によっては、絶縁樹脂が未
硬化状態のまま、上側の層の半導体ベアチップと回路基
板とのワイヤボンディングを行ない、各層の絶縁樹脂の
硬化が同時的に進行するようにしてもよい。この場合、
製造工程が短縮化される。
【００３９】以上、本発明を各種態様に即して説明した
が、本発明は、上記実施例にのみ限定されるものではな
く、本発明の原理に準ずる各種態様を含む。
【００４０】
【発明の効果】以上説明したように、本発明のハイブリ
ッドＩＣの製造方法によれば、回路基板上のワイヤボン
ディングされた半導体ベアチップ上にワイヤ高さよりも
高く絶縁樹脂等による絶縁層を設けて、その上に別の半
導体ベアチップを配置したことにより、回路基板の片面
側に複数の半導体ベアチップを内蔵出来るため、両面に
置載する場合よりも製造が容易とされ、また、上下の半
導体ベアチップの寸法上の制約が存在しないため、設計
の自由度が拡張し、適用範囲が拡大すると共に、複数段
の高密度実装を容易化し且つ歩留りを向上するという効
果を有する。
【００４１】本発明によれば、半導体ベアチップの裏面
と下層の半導体ベアチップのボンディングワイヤとはそ
の間に介挿される絶縁樹脂層により互いに電気的に確実
に絶縁されている。そして、本発明によれば、吐出され
た絶縁樹脂が未硬化状態のうちにその上に半導体ベアチ
ップが置かれるために、チップ面の水平性が容易に確保
される。
【００４２】また、本発明のハイブリッドＩＣの製造方
法によれば、例えば製造上の理由等により、半導体ベア
チップの裏面と下層の半導体ベアチップのボンディング
ワイヤとの絶縁樹脂層による確実な絶縁が困難とされる
場合、絶縁樹脂の吐出以前に、絶縁体から成るスペーサ
を下層半導体ベアチップ上に形成することにより、回路
基板の片面側に複数の半導体ベアチップを内蔵出来るた
め、両面に置載する場合よりも製造が容易であり、ま
た、上下の半導体ベアチップの寸法上の制約が存在しな
いため、設計の自由度が拡がり、適用の範囲が大きく出
来るという効果を有する。さらにスペーサを設けるよう
にした場合、下層半導体ベアチップと上層半導体ベアチ
ップ内の高さ制御が容易にされるとともに、電気的絶縁
層を確実なものとする。
【００４３】さらに、本発明のハイブリッドＩＣの製造
方法によれば、下層側の半導体ベアチップのボンディン
グワイヤとして、絶縁被覆ボンディングワイヤを用いる
ことによっても、電気的絶縁層を確保するという効果を
有する。
【００４４】そして、本発明のハイブリッドＩＣの構成
によれば、多段に高密度実装する場合において、従来存
在していた寸法上の設計の自由度の制約が解消されてお
り、適用可能性が拡大されると共に、各層とボンディン
グワイヤの電気的絶縁が確保され、製造工程を容易化
し、歩留りを向上させる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、本発明の一実施例の製造工
程を順に示した断面図である。
【図２】（Ｄ）〜（Ｅ）は、本発明の一実施例の製造工
程（図１に後続する工程）を順に示した断面図である
【図３】本発明の第２実施例を示す断面図である。
【図４】本発明の第２実施例を示す断面図である。
【図５】従来例の構成を示す断面図である。
【図６】別の従来例の構成を示す断面図である。
【符号の説明】
１ 回路基板 ３ 第１半導体ベアチップ ５ ボンディングワイヤ ６ 絶縁樹脂 ７ 第２半導体ベアチップ ９ スペーサ 10 絶縁被覆ボンディングワイヤ 11 ボンディングパッド

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】回路基板上に第１の半導体ベアチップを固
    着し、金属細線にて該回路基板と該第１の半導体ベアチ
    ップを回路接続し、 次に、該第１の半導体ベアチップの露出した主面上に、
    後処理によって硬化する液状絶縁樹脂を、少なくとも該
    第１の半導体ベアチップ上の該金属細線の最大高さ部分
    まで覆うように吐出し、 前記絶縁樹脂が未硬化状態のまま、第２の半導体ベアチ
    ップを前記絶縁樹脂上に置き、 その後、金属細線にて前記回路基板と前記第２の半導体
    ベアチップを回路接続し、 最終的に該第１、第２の半導体ベアチップと回路接続用
    の前記金属細線の全体を絶縁樹脂で封止して半導体チッ
    プを内蔵する、 ことを特徴とするハイブリッドＩＣの製造方法。
  2. 【請求項２】前記絶縁樹脂を硬化させた後に、前記金属
    細線にて前記回路基板と前記第２の半導体ベアチップを
    回路接続することを特徴とする請求項１記載のハイブリ
    ッドＩＣの製造方法。
  3. 【請求項３】前記回路基板と前記第１の半導体ベアチッ
    プを前記金属細線で回路接続した後、前記液状絶縁樹脂
    を吐出する前の段階で、絶縁体から成るスペーサを前記
    第１の半導体ベアチップ上に形成する工程が追加された
    ことを特徴とする請求項１記載のハイブリッドＩＣの製
    造方法。
  4. 【請求項４】前記回路基板と前記半導体ベアチップを回
    路接続が、少なくとも前記第１の半導体ベアチップにお
    いては、絶縁樹脂被覆された金線のワイヤボンディング
    により成されることを特徴とする請求項１記載のハイブ
    リッドＩＣの製造方法。
  5. 【請求項５】回路基板上に複数の半導体ベアチップを積
    み重ねて成るハイブリッドＩＣの製造方法であって、 第１層の半導体ベアチップを固着し、金属細線にて該回
    路基板と該第１の層の半導体ベアチップを回路接続し、 前記第１の層の半導体ベアチップ上にさらに複数の半導
    体ベアチップを積み重ねる際に、 すでに配置された下側の層の半導体ベアチップを金属細
    線にて該回路基板と回路接続した後に、前記下側の層の
    半導体ベアチップ上に絶縁樹脂を、少なくとも前記下側
    の層の半導体ベアチップの前記金属細線の最大高さ部分
    まで覆うように吐出し、 前記絶縁樹脂上に上側の層の半導体ベアチップを置き、
    金属細線にて前記回路基板と前記の上側の層の半導体ベ
    アチップを回路接続する、工程を順次繰り返して複数の
    半導体ベアチップを積層していき、 最後に積層された複数の半導体ベアチップと回路接続用
    の前記金属細線の全体を絶縁樹脂で封止して半導体チッ
    プを内蔵するようにする、 ことを特徴とするハイブリッドＩＣの製造方法。
  6. 【請求項６】下側の層の半導体ベアチップ上に吐出され
    た前記絶縁樹脂が未硬化の状態のにおいて前記上側の層
    の半導体ベアチップを該絶縁樹脂上に配置するようにし
    たことを特徴とする請求項５記載のハイブリッドＩＣの
    製造方法。
  7. 【請求項７】前記回路基板と前記下側の層の半導体ベア
    チップを前記金属細線で回路接続した後、前記絶縁樹脂
    の吐出以前に、絶縁体から成るスペーサを前記下側の層
    の半導体ベアチップ上に形成することを特徴とする請求
    項５記載のハイブリッドＩＣの製造方法。
  8. 【請求項８】回路基板と下側の層の半導体ベアチップを
    回路接続が、少なくとも下側の層の半導体ベアチップの
    少なくとも一においては、絶縁樹脂被覆された金線のワ
    イヤボンディングにより成されることを特徴とする請求
    項５記載のハイブリッドＩＣの製造方法。
  9. 【請求項９】回路基板上に固着され、金属細線にて該回
    路基板と接続された第１の半導体ベアチップと、 該第１の半導体ベアチップ上に少なくとも該第１の半導
    体ベアチップ上の該金属細線の最大高さ部分まで覆うよ
    うに吐出された絶縁樹脂と、 該絶縁樹脂上に置かれ、金属細線にて前記回路基板と回
    路接続した第２の半導体ベアチップと、 を備え、 前記第１、第２の半導体ベアチップと回路接続用の前記
    金属細線の全体を絶縁樹脂で封止して成るハイブリッド
    ＩＣ。
  10. 【請求項１０】前記第１の半導体ベアチップ上に絶縁体
    から成るスペーサが配設されたことを特徴とする請求項
    ９記載のハイブリッドＩＣ。
JP6246761A 1994-09-16 1994-09-16 ハイブリッドｉｃ及びその製造方法 Expired - Fee Related JP2707979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6246761A JP2707979B2 (ja) 1994-09-16 1994-09-16 ハイブリッドｉｃ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6246761A JP2707979B2 (ja) 1994-09-16 1994-09-16 ハイブリッドｉｃ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0888316A true JPH0888316A (ja) 1996-04-02
JP2707979B2 JP2707979B2 (ja) 1998-02-04

Family

ID=17153274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6246761A Expired - Fee Related JP2707979B2 (ja) 1994-09-16 1994-09-16 ハイブリッドｉｃ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2707979B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203939A (ja) * 2000-12-27 2002-07-19 Sony Corp 集積型電子部品及びその集積方法
JP2003017638A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 積層型マルチチップ半導体装置
JP2003218316A (ja) * 2002-01-10 2003-07-31 Ficta Technology Inc マルチチップパッケージ構造及び製造方法
JP2004006670A (ja) * 2002-02-25 2004-01-08 Seiko Epson Corp スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004079763A (ja) * 2002-08-19 2004-03-11 Oki Electric Ind Co Ltd マルチチップパッケージ
JP2004158747A (ja) * 2002-11-08 2004-06-03 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
JP2005026639A (ja) * 2003-07-04 2005-01-27 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006040983A (ja) * 2004-07-23 2006-02-09 Akita Denshi Systems:Kk 半導体装置の製造方法
WO2006106569A1 (ja) * 2005-03-31 2006-10-12 Spansion Llc 積層型半導体装置及びその製造方法
US7276437B2 (en) 1999-02-17 2007-10-02 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP2008187109A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 積層型半導体装置とその製造方法
JP2008541431A (ja) * 2005-05-04 2008-11-20 スパンジョン・リミテッド・ライアビリティ・カンパニー マルチチップモジュールおよび製造方法
US7906370B2 (en) 2006-12-22 2011-03-15 Tdk Corporation Mounting method of electronic components, manufacturing method of electronic component-embedded substrate, and electronic component-embedded substrate
US8544167B2 (en) 2006-12-22 2013-10-01 Tdk Corporation Collective mounting method of electronic components and manufacturing method of electronic component-embedded substrate
US8841776B2 (en) 2005-08-24 2014-09-23 Fujitsu Semiconductor Limited Stacked semiconductor chips having double adhesive insulating layer interposed therebetween
JP2017502521A (ja) * 2013-12-27 2017-01-19 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子製品中のダイボンディングプロセス
US11439025B2 (en) 2016-06-08 2022-09-06 Fuji Corporation Method for forming circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196558U (ja) * 1984-11-29 1986-06-21
JPS62126661A (ja) * 1985-11-27 1987-06-08 Nec Corp 混成集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196558U (ja) * 1984-11-29 1986-06-21
JPS62126661A (ja) * 1985-11-27 1987-06-08 Nec Corp 混成集積回路装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276437B2 (en) 1999-02-17 2007-10-02 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US7528011B2 (en) 1999-02-17 2009-05-05 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP2002203939A (ja) * 2000-12-27 2002-07-19 Sony Corp 集積型電子部品及びその集積方法
JP2003017638A (ja) * 2001-07-02 2003-01-17 Fujitsu Ltd 積層型マルチチップ半導体装置
JP2003218316A (ja) * 2002-01-10 2003-07-31 Ficta Technology Inc マルチチップパッケージ構造及び製造方法
JP2004006670A (ja) * 2002-02-25 2004-01-08 Seiko Epson Corp スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
US7335993B2 (en) 2002-08-19 2008-02-26 Oki Electric Industry Co., Ltd. Multi chip package
JP2004079763A (ja) * 2002-08-19 2004-03-11 Oki Electric Ind Co Ltd マルチチップパッケージ
JP2004158747A (ja) * 2002-11-08 2004-06-03 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
JP2005026639A (ja) * 2003-07-04 2005-01-27 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7410827B2 (en) 2003-07-04 2008-08-12 Seiko Epson Corporation Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP2006040983A (ja) * 2004-07-23 2006-02-09 Akita Denshi Systems:Kk 半導体装置の製造方法
WO2006106569A1 (ja) * 2005-03-31 2006-10-12 Spansion Llc 積層型半導体装置及びその製造方法
JP4896010B2 (ja) * 2005-03-31 2012-03-14 スパンション エルエルシー 積層型半導体装置及びその製造方法
JPWO2006106569A1 (ja) * 2005-03-31 2008-09-11 スパンション エルエルシー 積層型半導体装置及びその製造方法
JP2011205116A (ja) * 2005-05-04 2011-10-13 Spansion Llc マルチチップモジュール
JP4785917B2 (ja) * 2005-05-04 2011-10-05 スパンション エルエルシー マルチチップモジュールの製造方法
JP2008541431A (ja) * 2005-05-04 2008-11-20 スパンジョン・リミテッド・ライアビリティ・カンパニー マルチチップモジュールおよび製造方法
US8586413B2 (en) 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
US8841776B2 (en) 2005-08-24 2014-09-23 Fujitsu Semiconductor Limited Stacked semiconductor chips having double adhesive insulating layer interposed therebetween
US7906370B2 (en) 2006-12-22 2011-03-15 Tdk Corporation Mounting method of electronic components, manufacturing method of electronic component-embedded substrate, and electronic component-embedded substrate
US8544167B2 (en) 2006-12-22 2013-10-01 Tdk Corporation Collective mounting method of electronic components and manufacturing method of electronic component-embedded substrate
US8039970B2 (en) 2007-01-31 2011-10-18 Kabushiki Kaisha Toshiba Stacked semiconductor device and method of manufacturing the same
JP2008187109A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 積層型半導体装置とその製造方法
JP2017502521A (ja) * 2013-12-27 2017-01-19 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子製品中のダイボンディングプロセス
US11439025B2 (en) 2016-06-08 2022-09-06 Fuji Corporation Method for forming circuit

Also Published As

Publication number Publication date
JP2707979B2 (ja) 1998-02-04

Similar Documents

Publication Publication Date Title
JP4505983B2 (ja) 半導体装置
KR100593049B1 (ko) 반도체 장치 및 그 제조방법
US6856007B2 (en) High-frequency chip packages
US7518223B2 (en) Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US7911045B2 (en) Semiconductor element and semiconductor device
US6870269B2 (en) Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
US8994195B2 (en) Microelectronic assembly with impedance controlled wirebond and conductive reference element
JPH0888316A (ja) ハイブリッドｉｃ及びその製造方法
US20030038356A1 (en) Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US20080128880A1 (en) Die stacking using insulated wire bonds
US20020109216A1 (en) Integrated electronic device and integration method
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
US20030038353A1 (en) Assemblies including stacked semiconductor devices separated by discrete conductive elements therebetween, packages including the assemblies, and methods
JP3728847B2 (ja) マルチチップモジュールおよびその製造方法
JPH08288455A (ja) 半導体装置およびその製造方法
US20080128879A1 (en) Film-on-wire bond semiconductor device
JP2000340694A (ja) 半導体積層パッケージ、半導体パッケージユニットおよび半導体パッケージユニットの製造方法
JPH10335366A (ja) 半導体装置
JPH06334113A (ja) マルチチップモジュール
JP4356196B2 (ja) 半導体装置組立体
JP5170134B2 (ja) 半導体装置及びその製造方法
JP3182374B2 (ja) 半導体装置
JPH04144162A (ja) 半導体装置
JPH08115953A (ja) 半導体チップの実装方法
US20030205793A1 (en) Wire-bonded chip on board package

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970218

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970916

LAPS Cancellation because of no payment of annual fees