KR20200017659A - 디스플레이 장치의 제조 방법 - Google Patents

디스플레이 장치의 제조 방법 Download PDF

Info

Publication number
KR20200017659A
KR20200017659A KR1020180092813A KR20180092813A KR20200017659A KR 20200017659 A KR20200017659 A KR 20200017659A KR 1020180092813 A KR1020180092813 A KR 1020180092813A KR 20180092813 A KR20180092813 A KR 20180092813A KR 20200017659 A KR20200017659 A KR 20200017659A
Authority
KR
South Korea
Prior art keywords
pixels
transfer frame
surface transfer
wafer
holes
Prior art date
Application number
KR1020180092813A
Other languages
English (en)
Other versions
KR102294101B1 (ko
Inventor
민재식
이재엽
조병구
Original Assignee
(주)라이타이저
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)라이타이저 filed Critical (주)라이타이저
Priority to KR1020180092813A priority Critical patent/KR102294101B1/ko
Priority to PCT/KR2019/007994 priority patent/WO2020032394A1/ko
Publication of KR20200017659A publication Critical patent/KR20200017659A/ko
Application granted granted Critical
Publication of KR102294101B1 publication Critical patent/KR102294101B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 디스플레이 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 마이크로 단위의 크기를 갖는 발광 다이오드(LED)를 디스플레이 패널에 신속하게 전사할 수 있는 디스플레이 장치의 제조 방법에 관한 것이다.
실시 형태에 따른 디스플레이 장치의 제조 방법은, 다수의 홀들을 갖는 표면 전사 프레임을 이용하여 웨이퍼 상에 형성된 다수의 픽셀들 중 일부 픽셀들을 픽업하는 픽업 단계; 및 상기 표면 전사 프레임에 픽업된 상기 일부 픽셀들을 디스플레이 패널 상에 전사하는 전사 단계;를 포함한다.

Description

디스플레이 장치의 제조 방법{METHOD FOR MANUFACTURING DISPLAY APPARATUS}
본 발명은 디스플레이 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 마이크로 단위의 크기를 갖는 발광 다이오드(LED)를 다양한 크기의 디스플레이 패널에 신속하고 효율적으로 전사할 수 있는 디스플레이 장치의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
최근 발광 다이오드를 활용한 디스플레이 장치가 활발히 개발되고 있다. 대부분의 디스플레이 장치 기술은 하나의 픽셀을 구현하기 위하여 3개의 발광 다이오드(적색, 녹색, 청색) 칩을 사용하고 있다. 그런데 각 칩마다 구동전류가 차이가 나기 때문에 동일한 구동회로를 구성하는데 어려움이 있다. 또한, 다른 종류의 발광 다이오드 칩이므로, 수명이 서로 다른 단점이 있다.
마이크로 발광 다이오드(μ-LED)의 크기는 1 ~ 100μm 수준으로 매우 작고, 40 인치(inch)의 디스플레이 장치를 구현하기 위해서는 대략 2,500만개 이상의 픽셀이 요구된다. 따라서, 40 인치의 디스플레이 장치를 하나 만드는데 단순한 픽앤플레이스(Pick & Place) 방법으로는 시간적으로 최소 한달이 소요되는 문제가 있다.
도 1은 기존의 1:1 픽 앤 플레이스(pick & place) 전사 방법의 한계를 설명하는 도면이다.
도 1을 참조하면, 기존의 마이크로 발광 다이오드(μ-LED)는 사파이어 기판 상에 다수개로 제작된 후, 기계적 전사(Transfer) 방법인, 픽 앤 플레이스(pick & place)에 의해, 마이크로 발광 다이오드가 하나씩 유리 혹은 유연성 기판 등에 전사된다. 마이크로 발광 다이오드를 하나씩 하나씩 픽업(pick-up)하여 전사하므로, 1:1 픽 앤 플레이스 전사 방법이라고 지칭한다.
그런데, 사파이어 기판 상에 제작된 마이크로 발광 다이오드 칩의 크기는 작고 두께가 얇기 때문에, 마이크로 발광 다이오드 칩을 하나씩 하나씩 전사하는 픽 앤 플레이스 전사 공정 중에 상기 칩이 파손되거나, 전사가 실패하거나, 칩의 얼라인먼트(Alignment)가 실패되거나, 또는 칩의 틸트(Tilt)가 발생되는 등의 문제가 발생되고 있다. 또한, 전사 과정에 필요한 시간이 너무 오래 걸리는 문제가 있다.
본 발명은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 해결하고자 하는 과제는, 웨이퍼 상에 형성된 다수의 픽셀들을 신속하게 디스플레이 패널로 전사할 수 있는 디스플레이 장치의 제조 방법을 제공한다.
또한, 대면적의 디스플레이 장치를 신속하게 제조할 수 있는 디스플레이 장치의 제조 방법을 제공한다.
또한, 적색, 녹색, 청색 마이크로 발광다이오드를 개별적으로 전사하는 것도 가능하지만, 더욱 바람직하게는 다수의 발광 다이오드들(예를 들어, 적색, 녹색 및 청색 발광 다이오드)를 포함하는 하나의 픽셀 단위로도 전사가 가능한 디스플레이 장치의 제조 방법을 제공한다.
또한, 하나의 표면 전사 프레임을 이용하여 픽셀들 간 간격이 서로 다른 여러 종류의 디스플레이 패널을 제작할 수 있는 디스플레이 장치의 제조 방법을 제공한다.
또한, 웨이퍼에 배치된 다수의 픽셀들 중에서 불량 픽셀을 제거하고, 새로운 픽셀을 채우는 리웍(rework)이 가능한 디스플레이 장치의 제조 방법을 제공한다.
본 발명의 해결하고자 하는 과제는 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 형태에 따른 디스플레이 장치의 제조 방법은, 다수의 홀들을 갖는 표면 전사 프레임을 이용하여 웨이퍼 상에 형성된 다수의 픽셀들 중 일부 픽셀들을 픽업하는 픽업 단계; 및 상기 표면 전사 프레임에 픽업된 상기 일부 픽셀들을 디스플레이 패널 상에 전사하는 전사 단계;를 포함한다.
여기서, 상기 픽업된 일부 픽셀들은 상기 표면 전사 프레임의 다수의 홀들과 일대일 대응하고, 상기 표면 전사 프레임의 다수의 홀들 사이의 간격은, 상기 웨이퍼 상에 형성된 다수의 픽셀들 사이의 간격보다 크고, 상기 표면 전사 프레임의 다수의 홀들 사이의 간격은, 상기 디스플레이 패널에 전사되는 픽셀들 사이의 간격과 동일할 수 있다.
여기서, 상기 픽업된 일부 픽셀들은 상기 표면 전사 프레임의 다수의 홀들과 일대일 대응하고, 상기 표면 전사 프레임의 다수의 홀들 사이의 간격은, 상기 웨이퍼 상에 형성된 다수의 픽셀들 사이의 간격의 정수배일 수 있다.
여기서, 상기 표면 전사 프레임의 각 홀은, 상기 웨이퍼 상에 형성된 각 픽셀의 형상과 대응되고, 상기 각 픽셀을 수용 가능한 크기를 가질 수 있다.
여기서, 상기 픽업 단계는, 상기 표면 전사 프레임을 상기 웨이퍼 상에 형성된 다수의 픽셀들 상에 위치시키고, 진공, 테이핑, 자석, 및 물리적 중 어느 하나 또는 이들을 조합한 것을 이용하여 상기 표면 전사 프레임의 다수의 홀들과 일대일 대응하는 상기 일부 픽셀들을 상기 다수의 홀들로 이동시킬 수 있다.
여기서, 상기 표면 전사 프레임은, 상기 다수의 홀들과 연결되도록 형성된 마이크로 진공 통로를 포함하고, 상기 픽업 단계는, 상기 표면 전사 프레임을 상기 웨이퍼 상에 형성된 다수의 픽셀들 상에 위치시키고, 상기 표면 전사 프레임의 마이크로 진공 통로를 진공흡입하여 상기 표면 전사 프레임의 다수의 홀들과 일대일 대응하는 상기 일부 픽셀들을 상기 다수의 홀들로 이동시킬 수 있다.
여기서, 상기 표면 전사 프레임은, 상기 표면 전사 프레임의 상면과 상기 다수의 홀들 상에 배치된 충격 흡수층; 및 상기 표면 전사 프레임과 상기 충격 흡수층 사이에 형성되고, 상기 다수의 홀들과 연결되는 마이크로 진공 통로;를 포함하고, 상기 픽업 단계는, 상기 표면 전사 프레임을 상기 웨이퍼 상에 형성된 다수의 픽셀들 상에 위치시키고, 상기 표면 전사 프레임의 마이크로 진공 통로를 진공흡입하여 상기 표면 전사 프레임의 다수의 홀들과 일대일 대응하는 상기 일부 픽셀들을 상기 다수의 홀들로 이동시키고, 이동되는 상기 일부 픽셀들이 상기 충격 흡수층에 접촉되도록 할 수 있다.
여기서, 상기 픽업 단계는, 상기 표면 전사 프레임을 상기 웨이퍼 상에 형성된 다수의 픽셀들 상에 위치시키고, 테이핑 또는 자석 중 어느 하나를 이용하여 상기 표면 전사 프레임의 다수의 홀들과 일대일 대응하는 상기 일부 픽셀들을 상기 다수의 홀들로 이동시킬 수 있다.
여기서, 상기 픽업 단계와 상기 전사 단계를, 미리 정해진 횟수만큼 반복하여 상기 웨이퍼 상에 형성된 다수의 픽셀들을 상기 디스플레이 패널에 전사하는 반복 단계;를 더 포함할 수 있다.
여기서, 상기 전사 단계는, 상기 표면 전사 프레임에 픽업된 상기 일부 픽셀들을 상기 디스플레이 패널 상의 제1 위치에 전사하고, 상기 반복 단계는, 상기 표면 전사 프레임에 픽업된 다른 일부 픽셀들을 상기 디스플레이 패널 상의 상기 제1 위치와 다른 제2 위치에 전사할 수 있다.
여기서, 상기 전사 단계는, 상기 표면 전사 프레임에 픽업된 상기 일부 픽셀들을 상기 디스플레이 패널 상의 제1 위치에 전사하고, 상기 반복 단계는, 상기 표면 전사 프레임에 픽업된 다른 일부 픽셀들을 상기 디스플레이 패널 상의 상기 제1 위치와 일 부분이 겹치는 제2 위치에 전사할 수 있다.
여기서, 상기 디스플레이 패널 상에 전사된 픽셀들 사이의 간격은, 상기 표면 전사 프레임의 다수의 홀들 사이의 간격보다 작거나 상기 웨이퍼 상에 형성된 다수의 픽셀들 사이의 간격보다 클 수 있다.
여기서, 상기 픽업 단계 전에, 상기 웨이퍼 상에 형성된 다수의 픽셀들을 검사하고, 불량 픽셀을 제거하는 제거 단계; 상기 픽업 단계와 상기 전사 단계를, 미리 정해진 횟수만큼 반복하여 상기 웨이퍼 상에 형성된 다수의 픽셀들을 상기 디스플레이 패널에 전사하는 반복 단계; 및 상기 반복 단계 후에, 상기 디스플레이 패널 상에 픽셀이 배치되지 않은 빈 부분을 새로운 픽셀로 채우는 리웍 단계;를 포함할 수 있다.
여기서, 상기 픽업 단계와 상기 전사 단계 사이에, 상기 표면 전사 프레임에 픽업된 일부 픽셀들을 검사하고, 불량 픽셀을 제거하는 제거 단계; 상기 픽업 단계, 상기 제거 단계 및 상기 전사 단계를, 미리 정해진 횟수만큼 반복하여 상기 웨이퍼 상에 형성된 다수의 픽셀들을 상기 디스플레이 패널에 전사하는 반복 단계; 및 상기 반복 단계 후에, 상기 디스플레이 패널 상에 픽셀이 배치되지 않은 빈 부분을 새로운 픽셀로 채우는 리웍 단계;를 포함할 수 있다.
여기서, 상기 제거 단계는, 상기 표면 전사 프레임에 형성된 전도성 패턴에 소정의 전원 신호를 인가하여 상기 표면 전사 프레임에 픽업된 일부 픽셀들의 구동을 검사할 수 있다.
여기서, 상기 픽업 단계 전에, 상기 웨이퍼 상에 상기 다수의 픽셀들을 형성하는 픽셀 형성 단계;를 더 포함하고, 상기 픽셀 형성 단계는, 상기 웨이퍼 상에 제1 도전형 반도체층, 하나의 동일한 파장의 광을 방출하는 다수의 활성층, 및 상기 각 활성층 상에 다수의 제2 도전형 반도체층을 순차적으로 형성하고, 상기 각 제2 도전형 반도체층 상에 파장 변환층을 코팅할 수 있다.
실시 형태에 따른 디스플레이 장치의 제조 방법을 사용하면, 웨이퍼 상에 형성된 다수의 픽셀들을 신속하게 디스플레이 패널로 전사할 수 있는 이점이 있다.
또한, 대면적의 디스플레이 장치를 신속하게 제조할 수 있는 이점이 있다.
또한, 적색, 녹색, 청색 마이크로 발광다이오드 개별칩 3개를 각각 전사할 수 있는 이점이 있다.
또한, 웨이퍼 상에서 미리 색변환(Color Conversion) 공정을 통하여 다수의 발광 다이오드들(예를 들어, 적색, 녹색, 청색 발광 다이오드)이 구비된 하나의 픽셀(Pixel) 단위로 전사하므로 공정의 효율성을 높일 수 있는 이점이 있다. 픽셀 단위로 전사공정이 이루어질 경우, 동일한 칩이 적색, 녹색, 청색을 구현함으로써 동일한 전류제어가 용이하며 동일한 수명을 갖게 되어 신뢰성이 향상될 수 있는 이점이 있다.
또한, 하나의 표면 전사 프레임을 이용하여 픽셀들 간 간격이 서로 다른 여러 종류의 디스플레이 패널을 제작할 수 있는 이점이 있다.
또한, 웨이퍼에 배치된 다수의 픽셀들 중에서 불량 픽셀을 제거하고, 새로운 픽셀을 채우는 리웍(rework)이 가능한 이점이 있다. 따라서 디스플레이 패널의 불량율을 현저히 줄일 수 있다.
도 1은 기존의 1:1 픽 앤 플레이스(pick & place) 전사방법의 한계를 설명하는 도면이다.
도 2는 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 3의 (a) 내지 (d)는 도 2에 도시된 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 개념적으로 설명하기 위한 공정도이다.
도 4는 도 3의 (b)에 도시된 표면 전사 프레임(STF)의 사시도이다.
도 5는 표면 전사 프레임으로 픽셀(15)을 픽업하는 하나의 방법을 설명하기 위한 도면이다.
도 6의 (a)는 도 4에 도시된 표면 전사 프레임(30)에서 A 부분의 확대도이고, 도 6의 (b)는 도 3의 (a)에 도시된 웨이퍼(10)에 형성된 다수의 픽셀(15)들의 일 부분을 보여준다.
도 7은 도 3의 (d)에 전사 방법과 다른 전사 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 9은 본 발명의 또 다른 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 10의 (a) 내지 (b)는 도 3에 도시된 픽셀(15)의 일 예를 구체적으로 설명하기 위한 도면이다.
실시 형태의 설명에 있어서, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 2는 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
도 2를 참조하면, 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 웨이퍼(10) 상에 다수의 픽셀(15)들을 형성하는 단계(S210), 표면 전사 프레임(STF, 30)를 이용하여 웨이퍼(10) 상의 다수의 픽셀(15)들 중 일부 픽셀들을 픽업하는 단계(S230), 픽업된 다수의 픽셀(15)들을 디스플레이 패널(50) 상에 배치(placement)하는 단계(S250)를 포함할 수 있다.
여기서, S250 단계 이후에 S210과 S230이 미리 정해진 횟수만큼 반복 실행하였는지 여부를 판단하는 단계(S270)를 더 포함할 수 있다. 만약, 미리 정해진 횟수만큼 S210과 S230가 수행된 경우이면 종료하고, 그렇지 않다면 S210과 S230을 반복 수행한다.
S210, S230, S250, S270을 이하에서 도면들을 참조하여 상세히 설명한다.
도 3의 (a) 내지 (d)는 도 2에 도시된 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법을 개념적으로 설명하기 위한 공정도이다.
도 3의 (a)를 참조하면, 웨이퍼(10) 상에 다수의 픽셀(15)들을 형성한다. 다수의 픽셀(15)들은 소정의 간격('제1 간격'이라 함)만큼 이격되어 웨이퍼(10) 상에 형성된다. 서로 인접하는 픽셀(15)들 사이의 제1 간격은 미리 설정된 간격으로 일정할 수 있다.
하나의 픽셀(15)은 소정의 광을 방출하고, 방출되는 광은 다양한 색상의 파장을 갖는다. 예를 들어, 가시광선 파장의 광, 백색 파장의 광, 자외선 파장의 광, 적외선 파장의 광을 방출할 수 있다. 하나의 픽셀(15)은 하나의 '발광셀'로도 명명될 수 있다.
하나의 픽셀(15)은 적어도 다수의 마이크로 LED를 포함할 수 있다. 예를 들어, 하나의 픽셀(15)에는 적색 파장의 광을 방출하는 마이크로 LED, 녹색 파장의 광을 방출하는 마이크로 LED, 청색 파장의 광을 방출하는 마이크로 LED를 포함할 수 있다. 하나의 픽셀(15)에 대한 일 예는 추후 도 10를 참조하여 설명한다.
여기서, 하나의 픽셀(15)이 3개의 마이크로 LED를 포함한 것으로 한정되는 것은 아니다. 하나의 픽셀(15)은 하나의 마이크로 LED를 의미할 수 있다. 예를 들어, 하나의 픽셀(15)은 적색 파장의 광을 방출하는 마이크로 LED일 수도 있으며, 녹색 파장의 광을 방출하는 마이크로 LED일 수도 있으며, 청색 파장의 광을 방출하는 마이크로 LED일 수도 있다.
뿐만 아니라, 하나의 픽셀(15)은 두개의 마이크로 LED를 포함할 수 있다. 예를 들어, 하나의 픽셀(15)은 적색 파장의 광을 방출하는 마이크로 LED과 녹색 파장의 광을 방출하는 마이크로 LED로 구성될 수 있으며, 녹색 파장의 광을 방출하는 마이크로 LED와 청색 파장의 광을 방출하는 마이크로 LED로 구성될 수도 있으며, 청색 파장의 광을 방출하는 마이크로 LED와 적색 파장의 광을 방출하는 마이크로 LED로 구성될 수도 있다.
도 3의 (b)를 참조하면, 표면 전사 프레임(STF, Surface Transfer Frame, 30)를 이용하여 웨이퍼(10) 상의 다수의 픽셀(15)들 중 일부 픽셀들을 픽업한다.
표면 전사 프레임(30)은, 도 4에 도시된 바와 같이, 판 형상이고, 상면과 하면을 관통하는 다수의 홀(33)들을 갖는다.
표면 전사 프레임(30)의 재질은 서스(SUS, Steel use Stainless)일 수 있다. 그러나 이에 한정하는 것은 아니며, 표면 전사 프레임(30)의 재질은 서스를 대체할 수 있는 어느 것이든 가능하다.
표면 전사 프레임(30)에는 마이크로 진공 통로가 표면 전사 프레임(30)의 일 면에 형성될 수 있다. 마이크로 진공 통로는 각 홀(33)에 연결될 수 있다. 여기서, 마이크로 진공 통로는 표면 전사 프레임(30)의 상면 또는 하면 중 어느 한 면, 또는 양면에 형성될 수 있다.
표면 전사 프레임(30)에는 전도성 패턴이 형성될 수 있다. 전도성 패턴은 각 홀(33)에 배치될 픽셀(15)에 소정의 전원을 제공할 수 있도록 표면 전사 프레임(30)에 형성될 수 있다.
다수의 홀(33)들은 소정의 간격('제2 간격'이라 함)만큼 이격되어 표면 전사 프레임(30)에 형성된다. 다수의 홀(33)들 중 인접하는 2개의 홀(33) 사이의 제2 간격은 일정할 수 있다.
각 홀(33)은 도 3의 (a)에 도시된 하나의 픽셀(15)을 수용할 수 있는 크기를 가질 수 있다. 즉, 홀(33)과 픽셀(15)은 1:1 대응된다. 따라서, 각 홀(33)의 가로폭과 세로폭은 하나의 픽셀(15)의 가로폭과 세로폭과 같거나 클 수 있다. 각 홀(33)의 가로폭과 세로폭이 하나의 픽셀(15)의 가로폭과 세로폭보다 더 큰 이유는 각 홀(33)이 하나의 픽셀(15)을 온전히 수용하기 위함이다.
여기서, 각 홀(33)이 하나의 픽셀(15)을 수용할 수 있는 크기를 갖기 때문에, 픽업 시에 도 1에 도시된 얼라인 실패된 픽셀이나 틸트된 픽셀을 픽업하지 않을 수 있다. 얼라인 실패된 픽셀이나 틸트된 픽셀은 추후 디스플레이 패널(50)에 전사된 이후에 정상적인 동작을 기대하기 어렵기 때문에, 표면 전사 프레임(30)에 의해 얼라인 실패된 픽셀이나 틸트된 픽셀을 제거할 수 있는 이점이 있다.
또한, 각 홀(33)은 하나의 픽셀(15)과 대응되는 형상을 가질 수 있다. 또한, 각 홀(33)의 깊이는, 하나의 픽셀(15)의 높이와 같거나 더 클 수 있다.
도 4에 도시된 표면 전사 프레임(30)을 도 3의 (a)에 도시된 웨이퍼(10)에 형성된 다수의 픽셀(15) 상에 위치시키고, 표면 전사 프레임(30) 상에서 픽셀(15)을 다양한 방법으로 픽업한다. 그러면, 웨이퍼(10)에 형성된 다수의 픽셀(15)들 중 표면 전사 프레임(30)의 다수의 홀(33)들 바로 아래에 위치한 일부 픽셀들이 표면 전사 프레임(30)의 다수의 홀(33)들로 이동할 수 있다. 이와 같이, 표면 전사 프레임(30)이 다수의 홀(33)들을 갖기 때문에, 한 번의 픽업 공정으로 다수의 픽셀(15)들을 픽업할 수 있다.
웨이퍼(10)에 형성된 다수의 픽셀(15)들 중 표면 전사 프레임(30)의 다수의 홀(33)들 바로 아래에 위치한 일부 픽셀들을 픽업하는 여러 방법을 구체적으로 설명한다.
표면 전사 프레임(30) 상에서 픽셀(15)을 진공(Vacuum), 테이핑(Taping), 자석(magnet) 및 물리적 힘 중 어느 하나 또는 이들을 조합 방법으로 픽업할 수 있다. 구체적인 예로서, 도 5를 참조하여 설명한다.
도 5의 (a) 및 (b)는 표면 전사 프레임으로 픽셀(15)을 픽업하는 하나의 방법을 설명하기 위한 도면이다.
도 5의 (a) 및 (b)를 참조하면, 표면 전사 프레임(30')은 도 4에 도시된 표면 전사 프레임(30)과 다르다.
도 5의 (b)에 도시된 표면 전사 프레임(30')은 프레임(31), 프레임(31)의 상면과 다수의 홀들(33) 상에 배치된 충격 흡수층(35), 및 프레임(31)과 충격 흡수층(35) 사이에 형성되고, 다수의 홀들(33)과 연결되는 마이크로 진공 통로(37)을 포함한다. 참고로, 도 5의 (a)는 도 5의 (b)의 충격 흡수층(35)을 제거한 경우의 사시도이다.
충격 흡수층(35)은 소정의 두께를 갖는 필름(film)일 수 있으며, 외부로부터의 충격을 흡수할 수 있는 재질일 수 있다. 예를 들어, 충격 흡수층(35)은 경도가 낮은 필름, 혹은 폴리머계열의 재질일 수 있다. 또한, 충격 흡수층(35)은 UV 필름, 블루(Blue) 필름, 폴리이미드 필름 등일 수도 있다.
마이크로 진공 통로(37)는 폭 또는 깊이가 마이크로 단위를 가지며, 도 5의 (a)에 도시된 바와 같이 프레임(31)의 상면에 형성될 수도 있지만, 이에 한정하는 것은 아니다. 마이크로 진공 통로(37)은 충격 흡수층(35)의 하면에 형성될 수도 있으며, 프레임(31)의 상면과 충격 흡수층(35)의 하면에 함께 형성될 수도 있다.
도 5의 (b)에 도시된 표면 전사 프레임(30')을 이용하여 픽셀(15)을 픽업할 수 있다. 구체적인 픽업 방법은, 표면 전사 프레임(30')을 도 3에 도시된 웨이퍼(10) 상에 형성된 다수의 픽셀(15)들 상에 위치시키고, 표면 전사 프레임(30')의 마이크로 진공 통로(37)를 진공흡입하여 표면 전사 프레임(30')의 다수의 홀들(33)과 일대일 대응하는 일부 픽셀(15)들을 다수의 홀들(33)로 이동시키고, 이동되는 일부 픽셀(15)들이 충격 흡수층(35)에 접촉되도록 한다.
도 5의 (b)에 도시된 표면 전사 프레임(30')은 충격 흡수층(35)을 포함하므로, 진공흡입에 의한 일부 픽셀(15)들에 가해지는 충격을 완화하거나 방지할 수 있다. 따라서, 일부 픽셀(15)들의 파손을 줄이거나 미리 막을 수 있는 이점이 있다.
한편, 도 5의 (b)에 도시된 표면 전사 프레임(30')에서 충격 흡수층(35)은 없을 수도 있다. 이 경우, 마이크로 진공 통로(37)는 프레임(31)의 일 면에 형성될 수 있다.
도 6를 참조하여, 도 3의 (a)에 도시된 웨이퍼(10)에 형성된 다수의 픽셀(15)들과 표면 전사 프레임(30)에 형성된 다수의 홀(33)들과의 관계를 구체적으로 설명한다.
도 6의 (a)는 도 4에 도시된 표면 전사 프레임(30)에서 A 부분을 자세히 확대한 확대도이고, 도 6의 (b)는 도 3의 (a)에 도시된 웨이퍼(10)에 형성된 다수의 픽셀(15)들의 일 부분을 보여준다. 여기서, 도 6의 (b)에서 A 부분은 도 6의 (a)에서의 A 부분과 동일한 크기와 형상을 갖는다.
도 6의 (b)를 참조하면, 웨이퍼에 형성된 다수의 픽셀(15)들은 서로서로 제1 간격(D1)만큼 이격되어 배치된다. 도 6의 (a)를 참조하면, 표면 전사 프레임(30)에 형성된 다수의 홀(33)들은 서로서로 제2 간격(D2)만큼 이격되어 배치된다. 여기서, 제2 간격(D2)는 도 3의 (c)에 도시된 디스플레이 패널(50)에서의 픽셀들간 간격과 동일한 것일 수 있다.
제2 간격(D2)은 제1 간격(D1)보다 크다. 예를 들어, 제2 간격(D2)은 제1 간격(D2)의 n배일 수 있다. 여기서, n은 자연수일 수 있다. 특히, n은 2보다 큰 자연수 일 수 있다.
제2 간격(D2)이 제1 간격(D1)보다 크게 형성 시, 표면 전사 프레임(30)으로 웨이퍼(10)에 놓인 다수의 픽셀(15)들 중 일부 픽셀들을 픽업하게 되면, 웨이퍼(10)에는 픽업된 픽셀들을 제외한 픽셀들이 남겨진다. 여기서, 픽업된 픽셀들은 웨이퍼(10) 상에서 서로 인접해 있던 픽셀들이 아니다. 픽업된 픽셀들 사이에는 하나 또는 그 이상의 픽셀들이 웨이퍼(10) 상에 남겨진다.
다시, 도 3의 (c)를 참조하면, 픽업된 픽셀(15)들을 디스플레이 패널(50) 상에 배치(placement)한다. 도 3의 (b)에 도시된 일부 픽셀(15)들을 픽업한 표면 전사 프레임(30)을 디스플레이 패널(50) 상의 제1 위치(g1)로 이동하고, 표면 전사 프레임(30)으로부터 픽업된 픽셀들을 분리하여 디스플레이 패널(50)의 제1 위치(g1)에 배치시킨다. 이러한 공정을 통해, 디스플레이 패널(50)의 제1 위치(g1)에는 다수의 픽셀들이 배치된다.
도 3의 (c)는 디스플레이 패널(50)의 크기가 표면 전사 프레임(30)보다 큰 경우를 예정한 것이지만, 디스플레이 패널(50)의 크기는, 표면 전사 프레임(30)과 같을 수도 있다.
디스플레이 패널(50)은 픽셀들을 구동하기 위한 반도체 구동회로 및 전원장치가 구비되어 있으며, 상부에 픽셀들이 놓일 위치가 존재한다.
디스플레이 패널(50)에 배치되는 다수의 픽셀(15)들 사이의 간격은, 도 6의 (a)에 도시된 표면 전사 프레임(30)의 다수의 홀(33)들 사이의 간격과 동일하게 설계될 수 있다.
다시, 도 3의 (d)를 참조하면, 디스플레이 패널(50)의 크기에 따라 도 3의 (b) 내지 (c)의 공정을 소정 횟수 반복한다. 구체적으로, 표면 전사 프레임(30)을 웨이퍼(10)에 형성된 다수의 픽셀(15)들 위로 이동시킨다. 이 때, 표면 전사 프레임(30)은 두번째로 웨이퍼(10) 위로 이동하게 되는데, 이동되는 위치는 첫번째 이동 위치와 다르다. 즉, 표면 전사 프레임(30)의 다수의 홀(33)들 아래에 웨이퍼(10) 상의 비어있는 픽셀들 상의 위치가 아니라 존재하는 픽셀들 상의 위치로, 표면 전사 프레임(30)을 이동시킨다. 그리고, 표면 전사 프레임(30)으로 다른 일부 픽셀들을 픽업하고, 픽업된 일부 픽셀들을 디스플레이 패널(50)의 제2 위치(g2)에 배치시킨다. 제2 위치(g2)는 제1 위치(g1)와 다른 즉, 제1 위치(g1)의 바로 옆일 수 있으나, 이에 한정하는 것은 아니다.
한편, 제2 위치(g2)는 제1 위치(g1)와 일부가 겹칠 수도 있다. 도 7을 참조하여 설명한다.
도 7을 참조하면, 디스플레이 패널(50')의 제1 위치(g1)와 제2 위치(g2)는 일부가 겹칠 수 있다. 또한, 제3 위치(g3)는 제1 내지 제2 위치(g1, g2)와 일부가 겹칠 수 있다. 또한, 제4 위치(g4)는 제1 내지 제3 위치(g1, g2, g3)와 일부가 겹칠 수 있다. 따라서, 제1 위치(g1) 내의 픽셀(15g1)들 사이에 제2 내지 제4 위치(g2, g3, g4) 내의 픽셀들(15g2, 15g3, 15g4)가 배치될 수 있다.
여기서, 도 7에 도시된 디스플레이 패널(50')은 도 3의 (c)에 도시된 디스플레이 패널(50)과 다르다. 도 3의 (c)에 도시된 디스플레이 패널(50)은 전사된 픽셀들 사이의 간격이 제2 간격(D2)이지만, 도 7에 도시된 디스플레이 패널(50')은 전사된 픽셀들 사이의 간격이 제2 간격(D2)보다 작은 제3 간격(D3)이다. 여기서, 제3 간격(D3)은 도 6에 도시된 웨이퍼(10)에 형성된 픽셀(15)들의 간격인 제1 간격(D1)보다 클 수 있다. 하지만, 이에 한정하는 것은 아니고, 제3 간격(D3)은 도 6에 도시된 웨이퍼(10)에 형성된 픽셀(15)들의 간격인 제1 간격(D1)보다 작을 수도 있다.
이와 같이, 도 6에 도시된 표면 전사 프레임(30)을 이용하여 도 3의 (c)에 도시된 디스플레이 패널(50)뿐만 아니라, 도 7에 도시된 디스플레이 패널(50')도 제조할 수 있다.
이상에서 설명한 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 웨이퍼(10)에 제1 간격(D1)으로 형성된 다수의 픽셀(15)들을, 제2 간격(D2)의 다수의 홀(33)을 갖는 표면 전사 프레임(30)을 이용하여 디스플레이 패널(50, 50')에 신속하게 전사할 수 있다. 신속한 전사는, 웨이퍼(10) 상의 다수의 픽셀(15)들을 하나씩 하나씩 전사하는 것이 아니라, 표면 전사 프레임(30)을 이용하여 웨이퍼(10) 상의 다수의 픽셀(15)들 중 둘 이상의 일부 픽셀들을 한꺼번에 디스플레이 패널(50, 50')에 전사하기 때문에 가능한 것이다. 또한, 반복 전사를 통해 대면적의 디스플레이 패널(50)을 신속하게 제작할 수 있다.
예를 들면, 웨이퍼(10) 상에 10um간격으로 규칙적으로 배열되어 있는 픽셀(15)들이 형성되어 있을 때, 디스플레이 패널(50)은 100um 간격으로 픽셀이 구성되어야 할 경우, 표면 전사 프레임(30)은 디스플레이 패널(50)과 동일한 100um 간격의 홀(33)과 그 다수의 홀(33)의 배열을 동일하게 갖는다. 즉, 표면 전사 프레임(30)과 디스플레이 패널(50)은 동일한 배열을 갖고 있다. 표면 전사 프레임(30)은 100um 간격으로 홀(33)이 존재하는데, 웨이퍼(10)는 10um 간격으로 픽셀(15)이 존재한다. 따라서 표면 전사 프레임(30)은 웨이퍼(10)의 픽셀들을 10개씩 그룹핑했을 때, 각 그룹의 1번 위치에 해당하는 픽셀만을 픽업하여 디스플레이 패널(50)에 전사한다. 이와 같은 과정을 10회를 반복하면, 웨이퍼(10) 상의 모든 픽셀(15)들을 디스플레이 패널(50)로 전사할 수 있다.
상기에서 예를 든 표면 전사 개념을 수식화하면 다음과 같다. 웨이퍼(10) 상의 픽셀(15)들을 Parray라 하고, 디스플레이 패널(50)에 배열되어야 할 픽셀들을 Darray라 하면, 표면 전사 프레임(30)의 홀(33)도 디스플레이 패널(50)과 동일한 Darray 구조이다. 따라서 다음과 같은 <수학식 1>의 관계가 된다.
<수학식 1>
Darray=kParray, 단, k=integer.
즉, 디스플레이 패널(50)의 픽셀간 간격은 웨이퍼(10) 상의 픽셀(15)간 간격의 정수배일 수 있다. 이런 조건이 맞을 경우, 불량 픽셀을 제외한 모든 픽셀이 디스플레이 패널(50)에 놓여질 수 있다. 여기서, 둘 사이 Array의 간격차로 웨이퍼(10) 상부에는 나머지 픽셀들이 잔류되게 되지만, 표면 전사 프레임(30)에 픽업된 픽셀들은 디스플레이 패널로 전사된다.
또한, 본 발명의 실시 형태에 따른 디스플레이 장치의 제조 방법은, 하나의 표면 전사 프레임(30)을 이용하여, 픽셀들 간 간격이 다양한 디스플레이 패널(50, 50')들을 제조할 수도 있다. 구체적으로, 도 3의 (c)와 (d)에 도시된 바와 같이 표면 전사 프레임(30)을 이용하여 반복적으로 전사를 수행하여 픽셀들간 간격이 제2 간격(D2)인 디스플레이 패널(50)을 제조할 수 있고, 도 7에 도시된 바와 같이 표면 전사 프레임(30)을 이용하여 반복적으로 전사를 수행하여 픽셀들간 간격이 제3 간격(D3)인 디스플레이 패널(50')을 제조할 수도 있다.
도 8은 본 발명의 다른 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
본 발명의 다른 실시 형태에 따른 디스플레이 장치의 제조 방법은, 도 2에 도시된 디스플레이 장치의 제조 방법에, 불량 픽셀을 검사하고, 불량 픽셀을 제거하며, 불량 픽셀 자리에 새로운 픽셀을 배치시킬 수 있다.
도 8을 참조하면, 본 발명의 다른 실시 형태에 따른 디스플레이 장치의 제조 방법은, 도 2에 도시된 디스플레이 장치의 제조 방법에 S220과 S280을 더 포함한다.
S220은 S210과 S230 사이에 수행된다. S220은 웨이퍼(10) 상에 형성된 다수의 픽셀(15)들을 검사하고, 다수의 픽셀(15)들 중 불량 픽셀을 제거한다. 여기서, 불량 픽셀은, 구동하지 않는 픽셀, 도 1에 도시된 얼라인 실패된 픽셀, 틸트된 픽셀, 파손된 픽셀 등을 포함한다. 여기서, 구동하지 않는 픽셀은 웨이퍼(10)에 소정의 전원 신호를 인가하여 동작 여부를 파악할 수 있다.
불량 픽셀의 검사는, 예를 들어, 카메라(미도시)를 이용하여 다수의 픽셀(15)들 중 불량 픽셀을 찾아낼 수 있다. 불량 픽셀의 제거는, 예를 들어, 웨이퍼(10) 상에 형성된 다수의 픽셀(15)들 중 검사된 불량 픽셀(들)을 픽 앤 플레이스 장비(미도시)를 이용하여 제거할 수 있다.
S230에서는 표면 전사 프레임(30)을 이용하여 웨이퍼(10) 상의 다수의 픽셀(15)들 중 일부 픽셀들을 픽업하는데, 표면 전사 프레임(30)의 다수의 홀(33)들 중 일부 홀에는 픽셀들이 없을 수 있다. 이는 S220에서 불량 픽셀로 판정되어 제거되었기 때문이다.
S280은 S270 이후에 수행된다. S280은 리웍(rework) 단계로서, 디스플레이 패널(50)에서 픽셀이 위치해야 하는 위치에 비어있는 부분이 있는데, 이 부분에 픽 앤 플레이스 장비(미도시)를 이용하여 정상적으로 동작하는 새로운 픽셀을 채운다. 디스플레이 패널(50)에서 비어있는 부분은, S220에서 불량 픽셀로 판정되어 제거된 픽셀들이 위치해야 했던 곳이다.
도 8에 도시된 본 발명의 다른 실시 형태에 따른 디스플레이 장치의 제조 방법은, 웨이퍼(10)에서 불량 픽셀을 제거하고, 디스플레이 패널(50)에서 불량 픽셀이 위치해야 했던 자리에 새로운 픽셀을 채우기 때문에, 도 2에 도시된 디스플레이 장치의 제조 방법과 비교하여 디스플레이 패널(50)의 불량을 현저히 줄일 수 있는 이점이 있다.
도 9은 본 발명의 또 다른 실시 형태에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 순서도이다.
본 발명의 또 다른 실시 형태에 따른 디스플레이 장치의 제조 방법은, 도 2에 도시된 디스플레이 장치의 제조 방법에, 불량 픽셀을 검사하고, 불량 픽셀을 제거하며, 불량 픽셀 자리에 새로운 픽셀을 배치시킬 수 있다.
도 9을 참조하면, 본 발명의 또 다른 실시 형태에 따른 디스플레이 장치의 제조 방법은, 도 2에 도시된 디스플레이 장치의 제조 방법에 S240과 S280을 더 포함한다.
S240은 S230과 S250 사이에 수행된다. S240은 표면 전사 프레임(30)에 픽업된 다수의 픽셀(15)들을 검사하고, 다수의 픽셀(15)들 중 불량 픽셀을 제거한다. 여기서, 불량 픽셀은, 구동하지 않는 픽셀, 도 1에 도시된 파손된 픽셀 등을 포함한다. 여기서, 구동하지 않는 픽셀이나 파손된 픽셀은 표면 전사 프레임(30)에 소정의 전원 신호를 인가하여 동작 여부를 파악할 수 있다. 표면 전사 프레임(30)에 전도성 패턴이 미리 패터닝되어 있으면, 이 전도성 패턴에 전원 신호를 인가하여 홀(33)에 삽입된 픽셀의 동작 여부를 판정할 수 있다. 또한, 구동하지 않는 픽셀이나 파손된 픽셀은 비접촉식의 무선충전방식을 이용하여 동작 여부를 파악할 수 있다. 비접촉싱의 무선충전방식을 이용하면, 표면 전사 프레임(30)에 별도의 배선이 불필요한 이점이 있고, 표면 전사 프레임(30)이 고정된 상태뿐만 아니라 이동하는 중에도 픽셀의 동작 여부를 파악할 수 있다.
또한, 불량 픽셀의 검사는, 예를 들어, 카메라(미도시)를 이용하여 표면 전사 프레임(30)에 픽업된 다수의 픽셀(15)들 중 불량 픽셀을 찾아낼 수 있다. 불량 픽셀의 제거는, 예를 들어, 표면 전사 프레임(30)에 픽업된 다수의 픽셀(15)들 중 검사된 불량 픽셀(들)을 픽 앤 플레이스하는 장비(미도시)를 이용할 수 있다. 또한, 표면 전사 프레임(30)에 가해지는 진공량을 제어하여 불량 픽셀을 제거할 수도 있다.
S280은 S270 이후에 수행된다. S280은 리웍(rework) 단계로서, 디스플레이 패널(50)에서 픽셀이 위치해야 하는 위치에 비어있는 부분이 있는데, 이 부분에 픽 앤 플레이스 장비(미도시)를 이용하여 새로운 정상적으로 동작하는 픽셀을 채운다. 디스플레이 패널(50)에서 비어있는 부분은, S240에서 불량 픽셀로 판정되어 제거된 픽셀들이 위치해야 했던 곳이다.
도 9에 도시된 본 발명의 또 다른 실시 형태에 따른 디스플레이 장치의 제조 방법은, 표면 전사 프레임(30)에서 불량 픽셀을 제거하고, 디스플레이 패널(50)에서 불량 픽셀이 위치해야 했던 자리에 새로운 픽셀을 채우기 때문에, 도 2에 도시된 디스플레이 장치의 제조 방법과 비교하여 디스플레이 패널(50)의 불량을 현저히 줄일 수 있는 이점이 있다. 또한, 도 8에 도시된 제조 방법과 비교하여 웨이퍼(10)가 아닌 표면 전사 프레임(30)에서 불량 픽셀을 검사하고 제거하므로, 웨이퍼(10)에서 불량 픽셀을 검사하는 경우보다 검사 시간을 더 줄일 수 있는 이점이 있다.
도 10는 도 3에 도시된 픽셀(15)의 일 예를 구체적으로 설명하기 위한 도면이다.
도 10의 (a)는 도 3에 도시된 픽셀(15)의 활성영역(15a)를 위에서 바라본 평면도이고, 도 10의 (b)는 도 10의 (a)에 도시된 활성영역(15a)의 단면도이다.
도 10의 (a)를 참조하면, 하나의 픽셀(15)의 평면 구조는, 활성 영역(15a)을 포함한다.
활성 영역(15a)은 다수의 발광 영역(15a1, 15a2, 15a3)을 포함할 수 있다. 다수의 발광 영역(15a1, 15a2, 15a3) 각각에서는 소정의 광이 방출할 수 있다. 다수의 발광 영역(15a1, 15a2, 15a3)에서 방출되는 광들은 서로 다른 파장을 가질 수 있다. 예를 들어, 활성 영역(15a)은 적색 파장의 광이 방출되는 제1 발광 영역(15a1), 녹색 파장의 광이 방출되는 제2 발광 영역(15a2), 청색 파장의 광이 방출되는 제3 발광 영역(15a3)을 포함할 수 있다. 다른 예로서, 활성 영역(15a)은 4개의 서로 다른 광이 방출되는 발광 영역을 포함할 수도 있다. 활성 영역(15a)은 적색 파장의 광이 방출되는 제1 발광 영역, 녹색 파장의 광이 방출되는 제2 발광 영역, 청색 파장의 광이 방출되는 제3 발광 영역, 백색 파장의 광이 방출되는 제4 발광 영역을 포함할 수 있다. 또 다른 예로서, 활성 영역(15a)은 5개 이상의 발광 영역을 포함할 수도 있다.
활성 영역(15a) 포함된 다수의 발광 영역(15a1, 15a2, 15a3)은 소정의 행렬(예를 들어, 3*1, 2*2)로 배열될 수 있다. 각 발광 영역(15a1, 15a2, 15a3)의 크기는 마이크로 발광 다이오드의 크기와 대응될 수 있다. 예를 들어, 각 발광 영역의 크기는 3 ~ 200μm일 수 있다.
도 10의 (d)를 참조하면, 픽셀(15)의 활성 영역(15a)의 적층 구조는, 제1 도전형 반도체층(601), 제1 도전형 반도체층(601) 상의 일 평면 상에 서로 이격되고 특정 파장의 광을 방출하는 다수의 활성층(602a, 602b, 602c), 각각의 활성층(602a, 602b, 603c) 상에 배치된 제2 도전형 반도체층(603a, 603b, 603c), 및 각각의 제2 도전형 반도체층(603a, 603b, 603c) 상에 배치된 다수의 파장 변환층(604a, 604b, 604c)을 포함할 수 있다. 여기서, 다수의 활성층(602a, 602b, 602c)의 개수는 도 10의 (a)에 도시된 활성 영역(15a)에 포함된 다수의 발광 영역(15a1, 15a2, 15a3)의 개수와 대응될 수 있다. 또한, 다수의 제2 도전형 반도체층(603a, 603b, 603c)의 개수도 도 10의 (a)에 도시된 활성 영역(15a)에 포함된 다수의 발광 영역(15a1, 15a2, 15a3)의 개수와 대응될 수 있다.
제1 도전형 반도체층(601)은 도 3의 (a)에 도시된 웨이퍼(10)의 상면 상에 배치될 수 있다.
제1 도전형 반도체층(601)은, 다수의 활성층(602a, 602b, 602c), 제2 도전형 반도체층(603a, 603b, 603c), 다수의 파장 변환층(604a, 604b, 604c)과 달리, 하나로 구성된다. 제1 도전형 반도체층(601)은 공통층(common layer)일 수 있다. 하지만 이에 한정하는 것은 아니며, 경우에 따라 제1 도전형 반도체층(601)은 둘 이상일 수 있고, 활성층 또는/및 제2 도전형 반도체층의 개수보다는 작은 개수로 구성될 수도 있다.
제1 도전형 반도체층(601)은 n형의 AlxInyGa1 -x- yN(0=x,y,x+y≤=1)으로 형성되는데, n형 불순물로 도핑된 질화물 반도체로 이루어질 수 있다. 예를 들어, GaN, AlGaN, InGaN와 같은 질화물 반도체에 Si, Ge, Se, Te 또는 C 등과 같은 불순물이 도핑된다. 제1 도전형 반도체층(601)은 단층 또는 다층으로 배치될 수 있다.
별도의 도면으로 도시되지 않았지만, 제1 도전형 반도체층(601)은 전류확산층 또는 오믹층을 더 포함할 수 있다. 전류확산층은 전극을 통해 주입된 전류를 확산시키는 역할을 할 수 있고, 오믹층은 전극과의 오믹컨택을 용이하게 하는 역할을 할 수 있다.
다수의 활성층(602a, 602b, 602c)은 제1 도전형 반도체층(601) 상에 배치되고, 서로 인접하는 활성층과 소정 간격 떨어져 배치된다. 다수의 활성층(602a, 602b, 602c) 각각 상에 제2 도전형 반도체층(603a, 603b, 603c)가 배치된다. 다수의 제2 도전형 반도체층(603a, 603b, 603c) 서로 인접한 제2 도전형 반도체층과 소정 간격 떨어져 배치된다.
다수의 활성층(602a, 602b, 602c)은 서로 떨어져 배치되지만, 동일한 물질과 구조를 가질 수 있다. 따라서, 다수의 활성층(602a, 602b, 602c)에서 방출되는 광들의 특정 파장은 동일할 수 있다. 예를 들어, 다수의 활성층(602a, 602b, 602c)에서는 청색 파장의 광이 방출될 수 있다. 그러나 이에 한정하는 것은 아니며, 다수의 활성층(602a, 602b, 602c)에서는 녹색 파장의 광, 적색 파장의 광, 백색 파장의 광 및 자외선 파장의 광 중 어느 하나가 방출될 수도 있다.
각 활성층(602a, 602b, 602c)은 제1 도전형 반도체층(601)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(603a, 603b, 603c)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 활성층(602a, 602b, 602c)의 형성 물질에 따른 밴드 갭(Band Gap) 차이에 의해서 빛을 방출한다.
각 활성층(602a, 602b, 602c)은 단일 우물, 단일 양자우물, 다중 우물, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 하나로 형성될 수 있다.
각 활성층(602a, 602b, 602c)은 화합물 반도체로 구현될 수 있다. 활성층(602a, 602b, 602c)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
각 활성층(602a, 602b, 602c)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함하며, 우물층/장벽층의 쌍(pair)은 2~30주기로 형성될 수 있다. 우물층/장벽층의 주기는 예를 들어, AlInGaP/AlInGaP, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, 또는 InP/GaAs의 쌍 중 적어도 하나를 포함한다. 우물층은 InxAlyGa1-x-yP (0<x≤1, 0≤y≤1, 0≤x+y<1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 장벽층은 InxAlyGa1 -x- yP (0≤x≤1, 0≤y≤1, 0≤x+y<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
다수의 활성층(602a, 602b, 602c) 각각 상에 제2 도전형 반도체층(603a, 603b, 603c)이 배치될 수 있다. 제2 도전형 반도체층(603a, 603b, 603c)은 다수로 구성된다. 하나의 활성층(602a) 상에 하나의 제2 도전형 반도체층(603a)이 배치될 수 있다. 각 제2 도전형 반도체층(603a, 603b, 603c)는 각 활성층(602a, 602b, 602c)의 상면에 배치되고, 다수의 활성층(602a, 602b, 602c)과 마찬가지로 서로 소정 간격 떨어져 배치될 수 있다.
각 제2 도전형 반도체층(603a, 603b, 603c)은 p형 AlxInyGa1 -x- yN(0=x,y,x+y≤=1)으로 형성되는데, p형 불순물로 도핑된 반도체 물질로 이루어질 수 있다. 예를 들어, GaN, AlGaN, InGaN과 같은 질화물 반도체에 Mg, Zn 또는 Be 등과 같은 불순물가 도핑된다.
각 제2 도전형 반도체층(603a, 603b, 603c)은 단층 또는 다층으로 배치될 수 있다. 제2 도전형 반도체층(603a, 603b, 603c)은 서로 다른 적어도 두 층이 교대로 배치된 초격자 구조로 형성될 수 있다.
별도의 도면으로 도시되지 않았지만, 제2 도전형 반도체층(603a, 603b, 603c)은 전류확산층 또는 오믹층을 더 포함할 수 있다. 전류확산층은 전극을 통해 주입된 전류를 확산시키는 역할을 할 수 있고, 오믹층은 전극과의 오믹컨택을 용이하게 하는 역할을 할 수 있다.
다수의 제2 도전형 반도체층(603a, 603b, 603c) 각각 상에 파장 변환층(604a, 604b, 604c)이 배치된다. 다수의 파장 변환층(604a, 604b, 604c)은 서로 다른 파장의 광을 방출할 수 있다. 예를 들어, 제1 파장 변환층(604a)는 적색 파장의 광을 방출할 수 있고, 제2 파장 변환층(604b)는 녹색 파장의 광을 방출할 수 있고, 제3 파장변환층(604c)는 청색 파장의 광을 방출할 수 있다. 제1 파장 변환층(604a)의 상면이 적색광을 방출하는 발광 영역(15a1)이 되고, 제2 파장 변환층(604b)의 상면이 녹색광을 방출하는 발광 영역(15a2)이 되며, 제3 파장 변환층(604c)의 상면이 적색광을 방출하는 발광 영역(15a3)이 될 수 있다.
여기서, 제3 파장 변환층(604c)에서 방출되어야 하는 광의 파장이 제3 활성층(602c)에서 방출되는 광의 파장과 동일한 경우에 제2 도전형 반도체층(603c) 상에는 제3 파장 변환층(604c)이 배치되지 않을 수 있다.
다수의 파장 변환층(604a, 604b, 604c)은 퀀텀닷(Quantum Dot) 형광체 또는 YAG 형광체를 포함할 수 있다. 퀀텀닷 형광체는 적색 파장의 광을 방출하는 적색 퀀텀닷 형광체, 녹색 파장의 광을 방출하는 녹색 퀀텀닷 형광체, 청색 파장의 광을 방출하는 청색 퀀텀닷 형광체를 포함할 수 있다. 각 파장 변환층(604a, 604b, 604c)에 포함되는 퀀텀닷 형광체는 해당 발광 영역에서 방출되는 광의 파장에 따라 결정될 수 있다. 야그(YAG) 형광체도 마찬가지이다.
도 10에 도시된 바와 같이, 도 3에 도시된 픽셀(15)은 웨이퍼(10) 상에 제1 도전형 반도체층(601), 하나의 동일한 파장의 광을 방출하는 다수의 활성층(602a, 602b, 602c), 및 각 활성층(602a, 602b, 602c) 상에 다수의 제2 도전형 반도체층(603a, 603b, 603c)을 순차적으로 형성하고, 각 제2 도전형 반도체층(603a, 603b, 603c) 상에 선택적으로 파장 변환층(604a, 604b, 604c)을 코팅하는 색변환(color conversion) 공정을 통하여 적색, 녹색, 청색 마이크로 LED를 모두 구비한 하나의 픽셀(15)을 형성할 수 있다.
이상에서 실시 형태들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 형태에 포함되며, 반드시 하나의 실시 형태에만 한정되는 것은 아니다. 나아가, 각 실시 형태에서 예시된 특징, 구조, 효과 등은 실시 형태들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 형태들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 형태를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 형태의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 형태에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 웨이퍼
15: 픽셀
30: 표면 전사 프레임(STF)
33: 홀
50, 50': 디스플레이 패널

Claims (16)

  1. 다수의 홀들을 갖는 표면 전사 프레임을 이용하여 웨이퍼 상에 형성된 다수의 픽셀들 중 일부 픽셀들을 픽업하는 픽업 단계; 및
    상기 표면 전사 프레임에 픽업된 상기 일부 픽셀들을 디스플레이 패널 상에 전사하는 전사 단계;
    를 포함하는, 디스플레이 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 픽업된 일부 픽셀들은 상기 표면 전사 프레임의 다수의 홀들과 일대일 대응하고,
    상기 표면 전사 프레임의 다수의 홀들 사이의 간격은, 상기 웨이퍼 상에 형성된 다수의 픽셀들 사이의 간격보다 크고,
    상기 표면 전사 프레임의 다수의 홀들 사이의 간격은, 상기 디스플레이 패널에 전사되는 픽셀들 사이의 간격과 동일한, 디스플레이 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 픽업된 일부 픽셀들은 상기 표면 전사 프레임의 다수의 홀들과 일대일 대응하고,
    상기 표면 전사 프레임의 다수의 홀들 사이의 간격은, 상기 웨이퍼 상에 형성된 다수의 픽셀들 사이의 간격의 정수배인, 디스플레이 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 표면 전사 프레임의 각 홀은, 상기 웨이퍼 상에 형성된 각 픽셀의 형상과 대응되고, 상기 각 픽셀을 수용 가능한 크기를 갖는, 디스플레이 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 표면 전사 프레임은, 상기 다수의 홀들과 연결되도록 형성된 마이크로 진공 통로를 포함하고,
    상기 픽업 단계는, 상기 표면 전사 프레임을 상기 웨이퍼 상에 형성된 다수의 픽셀들 상에 위치시키고, 상기 표면 전사 프레임의 마이크로 진공 통로를 진공흡입하여 상기 표면 전사 프레임의 다수의 홀들과 일대일 대응하는 상기 일부 픽셀들을 상기 다수의 홀들로 이동시키는, 디스플레이 장치의 제조 방법.
  6. 제 1 항에 있어서,
    상기 표면 전사 프레임은, 상기 표면 전사 프레임의 상면과 상기 다수의 홀들 상에 배치된 충격 흡수층; 및 상기 표면 전사 프레임과 상기 충격 흡수층 사이에 형성되고, 상기 다수의 홀들과 연결되는 마이크로 진공 통로;를 포함하고,
    상기 픽업 단계는, 상기 표면 전사 프레임을 상기 웨이퍼 상에 형성된 다수의 픽셀들 상에 위치시키고, 상기 표면 전사 프레임의 마이크로 진공 통로를 진공흡입하여 상기 표면 전사 프레임의 다수의 홀들과 일대일 대응하는 상기 일부 픽셀들을 상기 다수의 홀들로 이동시키고, 이동되는 상기 일부 픽셀들이 상기 충격 흡수층에 접촉되도록 하는, 디스플레이 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 픽업 단계는, 상기 표면 전사 프레임을 상기 웨이퍼 상에 형성된 다수의 픽셀들 상에 위치시키고, 테이핑 또는 자석 중 어느 하나를 이용하여 상기 표면 전사 프레임의 다수의 홀들과 일대일 대응하는 상기 일부 픽셀들을 상기 다수의 홀들로 이동시키는, 디스플레이 장치의 제조 방법.
  8. 제 1 항에 있어서,
    상기 픽업 단계와 상기 전사 단계를, 미리 정해진 횟수만큼 반복하여 상기 웨이퍼 상에 형성된 다수의 픽셀들을 상기 디스플레이 패널에 전사하는 반복 단계;를 더 포함하는, 디스플레이 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 전사 단계는, 상기 표면 전사 프레임에 픽업된 상기 일부 픽셀들을 상기 디스플레이 패널 상의 제1 위치에 전사하고,
    상기 반복 단계는, 상기 표면 전사 프레임에 픽업된 다른 일부 픽셀들을 상기 디스플레이 패널 상의 상기 제1 위치와 다른 제2 위치에 전사하는, 디스플레이 장치의 제조 방법.
  10. 제 8 항에 있어서,
    상기 전사 단계는, 상기 표면 전사 프레임에 픽업된 상기 일부 픽셀들을 상기 디스플레이 패널 상의 제1 위치에 전사하고,
    상기 반복 단계는, 상기 표면 전사 프레임에 픽업된 다른 일부 픽셀들을 상기 디스플레이 패널 상의 상기 제1 위치와 일 부분이 겹치는 제2 위치에 전사하는, 디스플레이 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 디스플레이 패널 상에 전사된 픽셀들 사이의 간격은, 상기 표면 전사 프레임의 다수의 홀들 사이의 간격보다 작거나, 상기 웨이퍼 상에 형성된 다수의 픽셀들 사이의 간격보다 큰, 디스플레이 장치의 제조 방법.
  12. 제 1 항에 있어서,
    상기 픽업 단계 전에, 상기 웨이퍼 상에 형성된 다수의 픽셀들을 검사하고, 불량 픽셀을 제거하는 제거 단계;
    상기 픽업 단계와 상기 전사 단계를, 미리 정해진 횟수만큼 반복하여 상기 웨이퍼 상에 형성된 다수의 픽셀들을 상기 디스플레이 패널에 전사하는 반복 단계; 및
    상기 반복 단계 후에, 상기 디스플레이 패널 상에 픽셀이 배치되지 않은 빈 부분을 새로운 픽셀로 채우는 리웍 단계;
    를 포함하는, 디스플레이 장치의 제조 방법.
  13. 제 1 항에 있어서,
    상기 픽업 단계와 상기 전사 단계 사이에, 상기 표면 전사 프레임에 픽업된 일부 픽셀들을 검사하고, 불량 픽셀을 제거하는 제거 단계;
    상기 픽업 단계, 상기 제거 단계 및 상기 전사 단계를, 미리 정해진 횟수만큼 반복하여 상기 웨이퍼 상에 형성된 다수의 픽셀들을 상기 디스플레이 패널에 전사하는 반복 단계; 및
    상기 반복 단계 후에, 상기 디스플레이 패널 상에 픽셀이 배치되지 않은 빈 부분을 새로운 픽셀로 채우는 리웍 단계;
    를 포함하는, 디스플레이 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 제거 단계는, 상기 표면 전사 프레임에 형성된 전도성 패턴에 소정의 전원 신호를 인가하여 상기 표면 전사 프레임에 픽업된 일부 픽셀들의 구동을 검사하는, 디스플레이 장치의 제조 방법.
  15. 제 13 항에 있어서,
    상기 제거 단계는, 비접촉식의 무선충전방식을 이용하여 상기 표면 전사 프레임에 픽업된 일부 픽셀들의 구동을 검사하는, 디스플레이 장치의 제조 방법.
  16. 제 1 항에 있어서,
    상기 픽업 단계 전에, 상기 웨이퍼 상에 상기 다수의 픽셀들을 형성하는 픽셀 형성 단계;를 더 포함하고,
    상기 픽셀 형성 단계는, 상기 웨이퍼 상에 제1 도전형 반도체층, 하나의 동일한 파장의 광을 방출하는 다수의 활성층, 및 상기 각 활성층 상에 다수의 제2 도전형 반도체층을 순차적으로 형성하고, 상기 각 제2 도전형 반도체층 상에 파장 변환층을 코팅하는, 디스플레이 장치의 제조 방법.
KR1020180092813A 2018-08-09 2018-08-09 디스플레이 장치의 제조 방법 KR102294101B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180092813A KR102294101B1 (ko) 2018-08-09 2018-08-09 디스플레이 장치의 제조 방법
PCT/KR2019/007994 WO2020032394A1 (ko) 2018-08-09 2019-07-02 디스플레이 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180092813A KR102294101B1 (ko) 2018-08-09 2018-08-09 디스플레이 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200017659A true KR20200017659A (ko) 2020-02-19
KR102294101B1 KR102294101B1 (ko) 2021-08-27

Family

ID=69415256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180092813A KR102294101B1 (ko) 2018-08-09 2018-08-09 디스플레이 장치의 제조 방법

Country Status (2)

Country Link
KR (1) KR102294101B1 (ko)
WO (1) WO2020032394A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102141880B1 (ko) * 2020-03-04 2020-08-07 주식회사 비에스피 디스플레이 패널
WO2021246778A1 (ko) * 2020-06-02 2021-12-09 서울바이오시스주식회사 디스플레이용 발광 소자의 전사 방법
WO2023054769A1 (ko) * 2021-10-01 2023-04-06 엘지전자 주식회사 디스플레이 제조 장치

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002062825A (ja) * 2000-08-18 2002-02-28 Sony Corp 画像表示装置及びその製造方法
KR20050058724A (ko) * 2003-12-12 2005-06-17 삼성전자주식회사 다중 칩 접착용 캐리어
JP2006140398A (ja) * 2004-11-15 2006-06-01 Sony Corp 素子転写方法
JP3842668B2 (ja) * 2002-02-26 2006-11-08 日立マクセル株式会社 半導体検査装置
KR100818530B1 (ko) * 2007-04-30 2008-04-03 에스티에스반도체통신 주식회사 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법
JP2010010158A (ja) * 2008-06-24 2010-01-14 Sharp Corp チップ吸着体
KR20130000739U (ko) * 2011-07-22 2013-01-30 세크론 주식회사 반도체 소자들을 적재하기 위한 팔레트 테이블
KR20130137822A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 콜릿
KR20140109890A (ko) * 2011-11-18 2014-09-16 럭스뷰 테크놀로지 코포레이션 마이크로 소자 이송 헤드 히터 조립체 및 마이크로 소자의 이송 방법
KR20170100838A (ko) * 2016-02-26 2017-09-05 주식회사 케이앤에스 칩 흡착부재와 그 흡착부재를 포함하는 칩 이송용 콜렛 및 그 콜렛의 제조방법
KR20170108623A (ko) * 2016-03-18 2017-09-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치
KR20170143336A (ko) * 2016-06-21 2017-12-29 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 표시 장치
KR20180016101A (ko) * 2016-08-05 2018-02-14 엘지이노텍 주식회사 표시장치 제조방법
KR20190018385A (ko) * 2017-08-14 2019-02-22 삼성전자주식회사 전기 소자 이송 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138902A (ja) * 2009-12-28 2011-07-14 Tokyo Electron Ltd 実装方法及び実装装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002062825A (ja) * 2000-08-18 2002-02-28 Sony Corp 画像表示装置及びその製造方法
JP3842668B2 (ja) * 2002-02-26 2006-11-08 日立マクセル株式会社 半導体検査装置
KR20050058724A (ko) * 2003-12-12 2005-06-17 삼성전자주식회사 다중 칩 접착용 캐리어
JP2006140398A (ja) * 2004-11-15 2006-06-01 Sony Corp 素子転写方法
KR100818530B1 (ko) * 2007-04-30 2008-04-03 에스티에스반도체통신 주식회사 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법
JP2010010158A (ja) * 2008-06-24 2010-01-14 Sharp Corp チップ吸着体
KR20130000739U (ko) * 2011-07-22 2013-01-30 세크론 주식회사 반도체 소자들을 적재하기 위한 팔레트 테이블
KR20140109890A (ko) * 2011-11-18 2014-09-16 럭스뷰 테크놀로지 코포레이션 마이크로 소자 이송 헤드 히터 조립체 및 마이크로 소자의 이송 방법
KR20130137822A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 콜릿
KR20170100838A (ko) * 2016-02-26 2017-09-05 주식회사 케이앤에스 칩 흡착부재와 그 흡착부재를 포함하는 칩 이송용 콜렛 및 그 콜렛의 제조방법
KR20170108623A (ko) * 2016-03-18 2017-09-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치
KR20170143336A (ko) * 2016-06-21 2017-12-29 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 표시 장치
KR20180016101A (ko) * 2016-08-05 2018-02-14 엘지이노텍 주식회사 표시장치 제조방법
KR20190018385A (ko) * 2017-08-14 2019-02-22 삼성전자주식회사 전기 소자 이송 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102141880B1 (ko) * 2020-03-04 2020-08-07 주식회사 비에스피 디스플레이 패널
WO2021246778A1 (ko) * 2020-06-02 2021-12-09 서울바이오시스주식회사 디스플레이용 발광 소자의 전사 방법
WO2023054769A1 (ko) * 2021-10-01 2023-04-06 엘지전자 주식회사 디스플레이 제조 장치

Also Published As

Publication number Publication date
KR102294101B1 (ko) 2021-08-27
WO2020032394A1 (ko) 2020-02-13

Similar Documents

Publication Publication Date Title
JP7003032B2 (ja) 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
EP3486946B1 (en) Growth substrate including micro-light emitting diode chips and method of manufacturing light emitting diode display using the same
KR20180131496A (ko) 디스플레이 장치 및 디스플레이 장치 형성 방법
KR102666197B1 (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
KR102579645B1 (ko) 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법
KR102294101B1 (ko) 디스플레이 장치의 제조 방법
US10084020B2 (en) Micro display having vertically stacked structure and method of forming the same
JP2009302542A (ja) 発光素子、発光素子を含む発光装置、発光素子の製造方法および発光素子を含む発光装置の製造方法
US10658423B2 (en) Method of manufacturing light emitting device
CN113169257A (zh) Led显示模块、led显示模块的制造方法和包括led显示模块的显示设备
US20230163248A1 (en) Semiconductor light-emitting device self-assembly apparatus and method
US20180247973A1 (en) Method of manufacturing light emitting device
KR102661676B1 (ko) 표시장치 제조방법
US20230005888A1 (en) Semiconductor light-emitting element supply device and supply method
CN109390368B (zh) 微显示器件及其制备方法、显示面板
US20230078258A1 (en) Display device using semiconductor light-emitting element, and method for manufacturing same
KR20190112916A (ko) 디스플레이 장치 및 그의 제조 방법
KR20220160072A (ko) 모놀리식 전자 디바이스
KR102073572B1 (ko) 디스플레이 장치 및 그의 제조 방법
KR20200028163A (ko) 마이크로 led 구조체 및 이의 제조 방법
KR102367758B1 (ko) 반도체 소자
US20230069728A1 (en) Display device using semiconductor light emitting element, and method for manufacturing same
US20220336706A1 (en) Light-Emitting Diode Chip, Display Substrate And Manufacturing Method Thereof
KR102113104B1 (ko) 디스플레이 장치 및 그의 제조 방법
KR102462718B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right