TW202326993A - 引線框結構 - Google Patents
引線框結構 Download PDFInfo
- Publication number
- TW202326993A TW202326993A TW111147056A TW111147056A TW202326993A TW 202326993 A TW202326993 A TW 202326993A TW 111147056 A TW111147056 A TW 111147056A TW 111147056 A TW111147056 A TW 111147056A TW 202326993 A TW202326993 A TW 202326993A
- Authority
- TW
- Taiwan
- Prior art keywords
- subsection
- lead frame
- dimension
- frame structure
- lead
- Prior art date
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 48
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 239000012778 molding material Substances 0.000 description 11
- 238000007789 sealing Methods 0.000 description 8
- 239000003566 sealing material Substances 0.000 description 8
- 238000000465 moulding Methods 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
一種引線框結構，包括：基板，所述基板包括相對的第一面和第二面，所述基板包括：若干晶片裝載區；位於各晶片裝載區周圍的引線區，所述引線區包括若干凸起的引線部，相鄰引線部之間、以及引線部和晶片裝載區之間具有自第一面向第二面延伸的凹槽，所述凹槽具有沿垂直於基板表面方向上分佈的最窄部和最寬部，所述最窄部與基板第一面表面之間的間距小於所述最寬部與基板第一面表面之間的間距。所述結構能夠提升塑封後器件的可靠性。
Description
本發明涉及半導體封裝領域，尤其涉及一種引線框結構。
本發明要求於2021年12月17日提交中國專利局、申請號為202111550500.9、發明名稱為“引線框結構”的中國專利申請的優先權，其全部內容通過引用結合在本發明中。
近年來，隨著半導體器件的尺寸和體積不斷向小型化發展，這就使得半導體制程後段的封裝要求越來越高。為了滿足這樣的要求，人們提出了各種四方扁平無引腳封裝(Quad Flat No-leads Package,QFN)型半導體器件，該半導體器件使用引線框架，用密封樹脂密封安裝在其安裝面上的半導體元件，同時使引線的一部分露出背面而構成。
現有的封裝工藝還需要不斷改善以滿足更高的要求。
本發明解決的技術問題是提供一種引線框結構，以滿足更高的要求的封裝工藝。
為解決上述技術問題，本發明技術方案提供一種引線框結構，包括：基板，所述基板包括相對的第一面和第二面，所述基板包括：若干晶片裝載區；位於各晶片裝載區周圍的引線區，所述引線區包括若干凸起的引線部，相鄰引線部之間、以及引線部和晶片裝載區之間具有自第一面向第二面延伸的凹槽，所述凹槽具有沿垂直於基板表面方向上分佈的最窄部和最寬部，所述最窄部與基板第一面表面之間的間距小於所述最寬部與基板第一面表面之間
的間距。
可選的，所述凹槽包括第一分部和位於第一分部底部的第二分部，所述第二分部的頂部與第一分部的底部相連通，所述第二分部的側壁表面為凹陷表面。
可選的，所述最窄部為第一分部的底部和第二分部的頂部，所述第一分部在平行於引線框表面的第一方向和第二方向上的頂部具有第一尺寸，所述最窄部在第一方向和第二方向上具有第二尺寸，所述最寬部在第一方向和第二方向上的最大尺寸為第三尺寸，所述第一方向和第二方向垂直，所述第一尺寸大於第二尺寸，所述第二尺寸小於第三尺寸。
可選的，所述第二分部的底部表面為凹陷表面，或者，所述第二分部的底部表面為平面。
可選的，所述凹槽在垂直於引線框表面的方向上的截面為軸對稱圖形，所述第三尺寸單側大於第二尺寸的範圍為大於10微米。
可選的，所述凹槽還包括：位於第二分部底部的第三分部，所述第三分部的頂部與第二分部的底部相連通，所述第三分部的側壁表面為凹陷表面。
可選的，所述第二分部在第一方向和第二方向上的底部和第三分部在第一方向和第二方向上的頂部具有第四尺寸，所述第三分部在第一方向上的最大尺寸為最寬部的第三尺寸，所述第四尺寸小於第三尺寸，所述第四尺寸大於第二尺寸。
可選的，所述凹槽在垂直於引線框表面的方向上的截面為軸對稱圖形，所述第三尺寸單側大於第四尺寸的範圍為大於10微米。
可選的，所述第三分部的底部表面為凹陷表面，或者，所述第三分部的底部表面為平面。
可選的，所述晶片裝載區在基板表面的投影圖形為矩形。
可選的，所述引線區包括若干圈子區域，若干圈所述子區域環繞所述晶片裝載區同心分佈，任一圈子區域內具有若干相互分立的引線部。
可選的，相鄰兩圈引線部的中軸線不重合。
可選的，所述基板還包括若干自基板第一面向第二面貫穿的通孔，所述通孔位於部分所述引線區之間，或者所述通孔位於部分晶片裝載區和引線區之間。
可選的，所述基板還包括：若干自第二面向第一面延伸且與所述凹槽相連通的開口。
可選的，所述基板的材料包括金屬，所述金屬包括銅、銅合金或鎳含量為42%的鐵鎳合金。
可選的，相鄰引線部的中心點在第一方向或第二方向之間的尺寸範圍為大於等於0.4毫米。
可選的，所述凹槽最窄部的尺寸範圍為大於等於0.1毫米；所述凹槽的深度為所述基板厚度的50%~70%。
與現有技術相比，本發明的技術方案具有以下有益效果：
本發明的技術方案，所述引線框結構相鄰引線部之間、以及引線部和晶片裝載區之間具有自第一面向第二面延伸的凹槽，所述凹槽具有沿垂直於基板表面方向上分佈的最窄部和最寬部，所述最窄部與基板第一面表面之間的間距小於所述最寬部與基板第一面表面之間的間距。從而所述凹槽沿垂直於引線框表面的方向上的尺寸是不規則變化的，使得後續在塑封時填入到凹槽內的塑封材料與凹槽能夠實現物理上的卡位元結構，提升塑封材料與凹槽側壁的結合力，能夠提升塑封後器件的可靠性。
進一步，所述凹槽包括第一分部和位於第一分部底部的第二分部，所述第一分部在平行於引線框表面的第一方向上的頂部具有第一尺寸，所述第一分部在第一方向上的底部和第二分部在第一方向上的頂部具有第二尺
寸，所述第二分部在第一方向上的最大尺寸為第三尺寸，所述第一尺寸大於第二尺寸，所述第二尺寸小於第三尺寸。所述第二尺寸小於第三尺寸，從而後續填入到凹槽內的塑封材料與凹槽能夠實現物理上的卡位元結構，提升塑封材料與凹槽側壁的結合力，提升塑封後器件的可靠性。
100:引線框
101,205:凹槽
102:晶片
103:引線
104:塑封層
200:基板
201:第一面
202:第二面
204:引線部
206,306,406,506:第一分部
207,307,407,507:第二分部
408,508:第三分部
620,720:開口
AA1,BB1:方向
d1:第一尺寸
d2:第二尺寸
d3:第三尺寸
d4:第四尺寸
I:晶片裝載區
II:子區域
X:第一方向
Y:第二方向
圖1和圖2是一實施例中封裝結構形成過程的剖面結構示意圖；
圖3至圖5是本發明一實施例中引線框結構的示意圖；
圖6是本發明另一實施例中引線框結構的示意圖；
圖7是本發明另一實施例中引線框結構的示意圖；
圖8是本發明另一實施例中引線框結構的示意圖；
圖9是本發明另一實施例中引線框結構的示意圖；
圖10是本發明另一實施例中引線框結構的示意圖。
如先前技術所述，現有的封裝工藝還需要不斷改善以滿足更高的要求。現結合具體的實施例進行分析說明。
圖1和圖2是一實施例中封裝結構形成過程的剖面結構示意圖。
請參考圖1，提供引線框100，所述引線框100包括焊盤區(未標示)、引線部(未標示)以及位於焊盤區和引線部之間的凹槽101；提供晶片102，將所述晶片102固定於焊盤區上；提供引線103，所述引線電連接所述晶片102和引線部。
請參考圖2，在引線框100上形成塑封層104，所述晶片102和引線103位於所述塑封層104內，所述塑封層104還位於所述凹槽101內。
所述封裝結構，所述塑封層104位於所述凹槽101內，從而所
述塑封層104與引線框100表面的接觸面積變大，從而使得所述塑封層104與引線框100之間的結合力變大，有利於提升所述封裝結構的可靠性。
然而，由於所述凹槽101是上寬下窄的碗狀結構，所述塑封層104與引線框100之間完全靠表面結合力黏結，當遇到溫度變化或有外力時，很容易發生塑封層104與引線框100的分層而導致晶片失效。
為了解決上述問題，本發明技術方案提供一種引線框結構，所述引線框結構相鄰引線部之間、以及引線部和晶片裝載區之間具有自第一面向第二面延伸的凹槽，所述凹槽具有沿垂直於基板表面方向上分佈的最窄部和最寬部，所述最窄部與基板第一面表面之間的間距小於所述最寬部與基板第一面表面之間的間距。從而所述凹槽沿垂直於引線框表面的方向上的尺寸是不規則變化的，使得後續在塑封時填入到凹槽內的塑封材料與凹槽能夠實現物理上的卡位元結構，提升塑封材料與凹槽側壁的結合力，能夠提升塑封後器件的可靠性。
為使本發明的上述目的、特徵和有益效果能夠更為明顯易懂，下面結合圖式對本發明的具體實施例做詳細的說明。
圖3至圖5是本發明一實施例中引線框結構的示意圖。
請參考圖3至圖5，圖3是圖4和圖5的俯視圖，圖4是圖3沿剖面線AA1方向的結構示意圖，圖5是圖3沿剖面線BB1方向的結構示意圖，所述引線框結構，包括：
基板200，所述基板200包括相對的第一面201和第二面202，所述基板200包括：
若干晶片裝載區I；
位於各晶片裝載區I周圍的引線區，所述引線區包括若干凸起的引線部204，相鄰引線部204之間、以及引線部204和晶片裝載區I之間具有自第一面201向第二面202延伸的凹槽205，所述凹槽205具有沿垂直於基板200表
面方向上分佈的最窄部和最寬部，所述最窄部與基板200第一面201表面之間的間距小於所述最寬部與基板200第一面201表面之間的間距。
所述引線框結構相鄰引線部204之間、以及引線部204和晶片裝載區I之間具有自第一面201向第二面202延伸的凹槽205，所述凹槽205具有沿垂直於基板200表面方向上分佈的最窄部和最寬部，所述最窄部與基板200第一面201表面之間的間距小於所述最寬部與基板200第一面201表面之間的間距。從而所述凹槽205沿垂直於引線框表面的方向上的尺寸是不規則變化的，使得後續在塑封時填入到凹槽205內的塑封材料與凹槽205能夠實現物理上的卡位元結構，提升塑封材料與凹槽205側壁的結合力，能夠提升塑封後器件的可靠性。
在本實施例中，所述基板200的材料包括金屬，所述金屬包括銅、銅合金或鎳含量為42%的鐵鎳合金(42合金)。
在本實施例中，相鄰引線部204的中心點在第一方向X或第二方向Y之間的尺寸範圍為大於等於0.4毫米。
在其他實施例中，所述基板還包括若干自基板第一面向第二面貫穿的通孔，所述通孔位於部分所述引線區之間，或者所述通孔位於部分晶片裝載區和引線區之間。
請繼續參考圖3至圖5，在本實施例中，所述晶片裝載區I在基板200表面的投影圖形為矩形。
在本實施例中，所述引線區包括若干圈子區域II，若干圈所述子區域II環繞所述晶片裝載區I同心分佈，任一圈子區域II內具有若干相互分立的引線部204。
在本實施例中，相鄰兩圈子區域II內的引線部204的中軸線不重合。以便後續在引線部204和晶片裝載區I之間實現多層引線。
請繼續參考圖3至圖5，在本實施例中，所述凹槽205包括第
一分部206和位於第一分部206底部的第二分部207，所述第二分部207的頂部與第一分部206的底部相連通，所述第二分部207的側壁表面為凹陷表面。
所述最窄部為第一分部206的底部和第二分部207的頂部，所述第一分部206在平行於引線框表面的第一方向X和第二方向Y上的頂部具有第一尺寸d1，所述最窄部在第一方向X和第二方向Y上具有第二尺寸d2，所述最寬部在第一方向X和第二方向Y上的最大尺寸為第三尺寸d3，所述第一尺寸d1大於第二尺寸d2，所述第二尺寸d2小於第三尺寸d3，所述第一方向X和第二方向Y相互垂直。
從而所述凹槽205沿垂直於引線框表面的方向上的尺寸是不規則變化的，所述第一尺寸d1大於第二尺寸d2，所述第二尺寸d2小於第三尺寸d3。使得後續在塑封時填入到凹槽205內的塑封材料與凹槽205的最窄部能夠實現物理上的卡位元結構，提升塑封材料與凹槽205側壁的結合力，能夠提升塑封後器件的可靠性。
在本實施例中，所述第二分部207的底部表面為凹陷表面。
在其他實施例中，所述第二分部的底部表面為平面。
在本實施例中，所述凹槽205在垂直於引線框表面的方向上的截面為軸對稱圖形，所述第三尺寸d3單側大於第二尺寸d2的範圍為大於10微米。以保證後續填入到凹槽205內的塑封材料，位於第二分部207內的塑封材料與凹槽205的最窄部能夠實現物理上的卡位元結構，提升塑封材料與凹槽205側壁的結合力。
在本實施例中，所述凹槽205最窄部的尺寸範圍為大於等於0.1毫米；所述凹槽205的深度為所述基板厚度的50%~70%。
圖6是本發明另一實施例中引線框結構的示意圖。
請參考圖6，圖6為與圖4視角一致的結構示意圖，在本實施例中，所述凹槽205包括第一分部306和位於第一分部306底部的第二分部
307，所述第二分部307的頂部與第一分部306的底部相連通，所述第二分部307的側壁表面為凹陷表面。
圖6所示的結構與圖4所示的結構區別在於，所述第二分部307的底部表面為平面。
圖7是本發明另一實施例中引線框結構的示意圖。
請參考圖7，圖7為與圖4視角一致的結構示意圖，在本實施例中，所述凹槽205包括第一分部406和位於第一分部406底部的第二分部407，所述第二分部407的頂部與第一分部406的底部相連通，所述第二分部407的側壁表面為凹陷表面。
在本實施例中，所述凹槽205還包括：位於第二分部407底部的第三分部408，所述第三分部408的頂部與第二分部407的底部相連通，所述第三分部408的側壁表面為凹陷表面。
所述最窄部為第一分部406的底部和第二分部407的頂部，所述第一分部406在平行於引線框表面的第一方向X和第二方向Y上的頂部具有第一尺寸d1，所述最窄部在第一方向X和第二方向Y上具有第二尺寸d2，所述最寬部在第一方向X和第二方向Y上的最大尺寸為第三尺寸d3，所述第一尺寸d1大於第二尺寸d2，所述第二尺寸d2小於第三尺寸d3。
所述第二分部407在第一方向X和第二方向Y上的底部和第三分部408在第一方向X和第二方向Y上的頂部具有第四尺寸d4，所述第三分部408在第一方向上的最大尺寸為最寬部的第三尺寸d3，所述第四尺寸d4小於第三尺寸d3，所述第四尺寸d4大於第二尺寸d2。
所述凹槽205沿垂直於引線框表面的方向上的尺寸是不規則變化的，所述第一尺寸d1大於第二尺寸d2，所述第二尺寸d2小於第三尺寸d3，所述第四尺寸d4小於第三尺寸d3，所述第四尺寸d4大於第二尺寸d2。使得後續在塑封時填入到凹槽205內的塑封材料與凹槽205的最窄部能夠實現物理上的卡位元結構，提升塑封材料與凹槽205側壁的結合力，能夠提升塑封
後器件的可靠性。
在本實施例中，所述凹槽205在垂直於引線框表面的方向上的截面為軸對稱圖形，所述第三尺寸d3單側大於第四尺寸d4的範圍為大於10微米。
在本實施例中，所述凹槽205所述第三分部408的底部表面為凹陷表面。
在其他實施例中，所述第三分部的底部表面為平面。
圖8是本發明另一實施例中引線框結構的示意圖。
請參考圖8，圖8為與圖7視角一致的結構示意圖，在本實施例中，所述凹槽205包括第一分部506和位於第一分部506底部的第二分部507，所述第二分部507的頂部與第一分部506的底部相連通，所述第二分部507的側壁表面為凹陷表面；所述凹槽205還包括位於第二分部507底部的第三分部508，所述第三分部508的頂部與第二分部507的底部相連通，所述第三分部508的側壁表面為凹陷表面。
圖8所示的結構與圖7所示的結構區別在於，所述第三分部508的底部表面為平面。
圖9是本發明另一實施例中引線框結構的示意圖。
請參考圖9，圖9為在圖4基礎上的結構示意圖，圖9的結構與圖4的結構區別在於，所述基板200還包括：若干自第二面202向第一面201延伸且與所述凹槽205相連通的開口620。
所述開口620與凹槽205底部相連通，從而後續塑封材料還可以填充到開口620內，後續在引線部204和晶片裝載區I之間實現多層引線時，位於開口620內的塑封材料起到進一步的隔離作用，有利於實現多層引線。
圖10是本發明另一實施例中引線框結構的示意圖。
請參考圖10，圖10為在圖7基礎上的結構示意圖，圖10的結構與圖7的結構區別在於，所述基板200還包括：若干自第二面202向第一面201延伸且與所述凹槽205相連通的開口720。
所述開口720與凹槽205底部相連通，從而後續塑封材料還可以填充到開口720內，後續在引線部204和晶片裝載區I之間實現多層引線時，位於開口720內的塑封材料起到進一步的隔離作用，有利於實現多層引線。
雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以請求項所限定的範圍為準。
200:基板
201:第一面
202:第二面
204:引線部
205:凹槽
206:第一分部
207:第二分部
d1:第一尺寸
d2:第二尺寸
d3:第三尺寸
Y:第二方向
Claims (17)
- 一種引線框結構，其特徵在於，包括：基板，所述基板包括相對的第一面和第二面，所述基板包括：若干晶片裝載區；位於各晶片裝載區周圍的引線區，所述引線區包括若干凸起的引線部，相鄰引線部之間、以及引線部和晶片裝載區之間具有自第一面向第二面延伸的凹槽，所述凹槽具有沿垂直於基板表面方向上分佈的最窄部和最寬部，所述最窄部與基板第一面表面之間的間距小於所述最寬部與基板第一面表面之間的間距。
- 如請求項1所述的引線框結構，其中，所述凹槽包括第一分部和位於第一分部底部的第二分部，所述第二分部的頂部與第一分部的底部相連通，所述第二分部的側壁表面為凹陷表面。
- 如請求項2所述的引線框結構，其中，所述最窄部為第一分部的底部和第二分部的頂部，所述第一分部在平行於引線框表面的第一方向和第二方向上的頂部具有第一尺寸，所述最窄部在第一方向和第二方向上具有第二尺寸，所述最寬部在第一方向和第二方向上的最大尺寸為第三尺寸，所述第一方向和第二方向垂直，所述第一尺寸大於第二尺寸，所述第二尺寸小於第三尺寸。
- 如請求項2所述的引線框結構，其中，所述第二分部的底部表面為凹陷表面，或者，所述第二分部的底部表面為平面。
- 如請求項3所述的引線框結構，其中，所述凹槽在垂直於引線框表面的方向上的截面為軸對稱圖形，所述第三尺寸單側大於第二尺寸的範圍為大於10微米。
- 如請求項3所述的引線框結構，其中，所述凹槽還包括：位 於第二分部底部的第三分部，所述第三分部的頂部與第二分部的底部相連通，所述第三分部的側壁表面為凹陷表面。
- 如請求項6所述的引線框結構，其中，所述第二分部在第一方向和第二方向上的底部和第三分部在第一方向和第二方向上的頂部具有第四尺寸，所述第三分部在第一方向上的最大尺寸為最寬部的第三尺寸，所述第四尺寸小於第三尺寸，所述第四尺寸大於第二尺寸。
- 如請求項7所述的引線框結構，其中，所述凹槽在垂直於引線框表面的方向上的截面為軸對稱圖形，所述第三尺寸單側大於第四尺寸的範圍為大於10微米。
- 如請求項6所述的引線框結構，其中，所述第三分部的底部表面為凹陷表面，或者，所述第三分部的底部表面為平面。
- 如請求項1所述的引線框結構，其中，所述晶片裝載區在基板表面的投影圖形為矩形。
- 如請求項10所述的引線框結構，其中，所述引線區包括若干圈子區域，若干圈所述子區域環繞所述晶片裝載區同心分佈，任一圈子區域內具有若干相互分立的引線部。
- 如請求項11所述的引線框結構，其中，相鄰兩圈引線部的中軸線不重合。
- 如請求項1所述的引線框結構，其中，所述基板還包括若干自基板第一面向第二面貫穿的通孔，所述通孔位於部分所述引線區之間，或者所述通孔位於部分晶片裝載區和引線區之間。
- 如請求項1所述的引線框結構，其中，所述基板還包括：若干自第二面向第一面延伸且與所述凹槽相連通的開口。
- 如請求項1所述的引線框結構，其中，所述基板的材料包括金屬，所述金屬包括銅、銅合金或鎳含量為42%的鐵鎳合金。
- 如請求項1所述的引線框結構，其中，相鄰引線部的中心點在第一方向或第二方向之間的尺寸範圍為大於等於0.4毫米。
- 如請求項3所述的引線框結構，其中，所述凹槽最窄部的尺寸範圍為大於等於0.1毫米；所述凹槽的深度為所述基板厚度的50%~70%。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111550500.9 | 2021-12-17 | ||
| CN202111550500.9A CN116266567A (zh) | 2021-12-17 | 2021-12-17 | 引线框结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202326993A true TW202326993A (zh) | 2023-07-01 |
| TWI834421B TWI834421B (zh) | 2024-03-01 |
Family
ID=86743537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111147056A TWI834421B (zh) | 2021-12-17 | 2022-12-07 | 引線框結構 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116266567A (zh) |
| TW (1) | TWI834421B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6319644B2 (ja) * | 2013-10-01 | 2018-05-09 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 |
| EP3128539B1 (en) * | 2014-03-27 | 2020-01-08 | Renesas Electronics Corporation | Semiconductor device manufacturing method and semiconductor device |
| US9508634B2 (en) * | 2014-06-24 | 2016-11-29 | Ibis Innotech Inc. | Package structure |
| JP2017103365A (ja) * | 2015-12-02 | 2017-06-08 | 新光電気工業株式会社 | リードフレーム及び電子部品装置とそれらの製造方法 |
| US9917039B2 (en) * | 2016-04-20 | 2018-03-13 | Amkor Technology, Inc. | Method of forming a semiconductor package with conductive interconnect frame and structure |
| JP7182374B2 (ja) * | 2017-05-15 | 2022-12-02 | 新光電気工業株式会社 | リードフレーム及びその製造方法 |
| TWI675424B (zh) * | 2018-01-16 | 2019-10-21 | 鈺橋半導體股份有限公司 | 線路基板、其堆疊式半導體組體及其製作方法 |
-
2021
- 2021-12-17 CN CN202111550500.9A patent/CN116266567A/zh active Pending
-
2022
- 2022-12-07 TW TW111147056A patent/TWI834421B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI834421B (zh) | 2024-03-01 |
| CN116266567A (zh) | 2023-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8614505B2 (en) | Semiconductor device with heat spreader | |
| KR20050119414A (ko) | 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 | |
| US20150235937A1 (en) | Method For Manufacturing Semiconductor Device Using Mold Having Resin Dam And Semiconductor Device | |
| TWM556409U (zh) | 基板結構 | |
| JP5579982B2 (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
| TW202326993A (zh) | 引線框結構 | |
| US8050049B2 (en) | Semiconductor device | |
| US8164200B2 (en) | Stack semiconductor package and method for manufacturing the same | |
| KR101459566B1 (ko) | 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법 | |
| TW201417231A (zh) | 封裝基板及晶片封裝構件 | |
| TWI667746B (zh) | 半導體封裝結構及其製造方法 | |
| TW202326953A (zh) | 引線框結構的形成方法 | |
| US8039941B2 (en) | Circuit board, lead frame, semiconductor device, and method for fabricating the same | |
| TW202412234A (zh) | 封裝結構 | |
| KR100818530B1 (ko) | 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법 | |
| TWI387080B (zh) | 四方扁平無引腳之半導體封裝結構及封裝方法 | |
| TW202326876A (zh) | 封裝結構的形成方法 | |
| TW202013645A (zh) | 搭載晶片用的導線架陣列及多晶片發光二極體封裝結構 | |
| KR20050000972A (ko) | 칩 스택 패키지 | |
| KR101088087B1 (ko) | 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법 | |
| TW202410321A (zh) | 半導體封裝結構 | |
| JP2003243433A (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR20030055834A (ko) | 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지 | |
| TWI409920B (zh) | 避免晶片座剝落之無外引腳導線架式晶片封裝構造 | |
| TWI480988B (zh) | 封裝基板板片結構、封裝基板、半導體封裝件及其製法 |