CN102097415B - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN102097415B
CN102097415B CN2009102585521A CN200910258552A CN102097415B CN 102097415 B CN102097415 B CN 102097415B CN 2009102585521 A CN2009102585521 A CN 2009102585521A CN 200910258552 A CN200910258552 A CN 200910258552A CN 102097415 B CN102097415 B CN 102097415B
Authority
CN
China
Prior art keywords
those
dielectric layer
section
semiconductor package
around
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102585521A
Other languages
English (en)
Other versions
CN102097415A (zh
Inventor
翁肇甫
韩约翰
蔡丽娟
吴怡婷
府玠辰
欧英德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2009102585521A priority Critical patent/CN102097415B/zh
Publication of CN102097415A publication Critical patent/CN102097415A/zh
Application granted granted Critical
Publication of CN102097415B publication Critical patent/CN102097415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装件及其制造方法。半导体封装件包括一金属环绕部、一芯片、一封胶、一介电层及一图案化导电层。金属环绕部环绕出一凹部。芯片设于凹部，芯片包括数个接垫。封胶形成于凹部并包覆芯片的侧面并露出接垫。介电层形成于芯片，介电层具有数个开孔，开孔露出接垫。图案化导电层形成于介电层并电性连接接垫。

Description

半导体封装件及其制造方法
技术领域
本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种芯片被金属环绕的半导体封装件及其制造方法。
背景技术
请参照图1(现有技术)，其绘示已知半导体封装件的示意图。半导体封装件10包括一金属防护层12、一封胶14、一芯片16、数条焊线18及一基板20。
芯片16设于基板20，焊线18电性连接芯片16与基板20，封胶14包覆芯片16及焊线18。金属防护层12包覆封胶14，以防止电磁干扰(ElectromagneticInterference，EMI)。
金属防护层12一般都是另外制作的金属罩，以紧配方式组装至封胶14。或者，金属防护层12亦可使用涂布的方式形成封胶14上。以涂布方式形成的金属防护层12，于封胶14转角处的厚度不均。
此外，由于金属防护层12全部暴露于大气环境中，故其材质须具备优良的抗氧化特性。一般来说，金属防护层12由镍或银组成，其价格较昂贵。
发明内容
本发明是有关于一种半导体封装件及其制造方法，金属层几乎甚至全部被包覆，使金属层几乎甚至全部与环境隔离，降低金属层受到大气环境侵害的程度。
根据本发明的第一方面，提出一种半导体封装件。半导体封装件包括一金属环绕部、一芯片、一封胶、一第一介电层及一图案化导电层。金属环绕部环绕出一凹部。芯片设于凹部，芯片包括数个接垫。封胶形成于凹部并包覆芯片的侧面并露出接垫。第一介电层形成于芯片，第一介电层并具有数个第一开孔，第一开孔露出接垫。图案化导电层形成于第一介电层并电性连接接垫。
根据本发明的第二方面，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一第一载板；设置数个金属环绕部于第一载板每个金属环绕部环绕出一凹部；对应地设置数个芯片于该些凹部，芯片连接于第一载板，每个芯片包括数个接垫，接垫面向第一载板。以一封胶包覆芯片及金属环绕部，以使封胶、芯片及金属环绕部形成一封胶体；设置封胶体于一第二载板，接垫背向第二载板；移除第一载板，以露出接垫；形成一第一介电层于芯片，第一介电层具有数个第一开孔，第一开孔露出接垫；形成一图案化导电层于第一介电层，图案化导电层电性连接接垫；移除第二载板；以及，切割封胶体，以形成数个半导体封装件。
根据本发明的第三方面，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一载板；设置数个金属环绕部于载板，每个金属环绕部环绕出一凹槽；对应地设置数个芯片于该些凹槽，芯片具有相对应的一主动表面与一底面并包括数个接垫，接垫设于主动表面，底面面向对应的凹槽的一槽底面；以一封胶包覆芯片的侧面并露出接垫；形成一第一介电层于芯片，第一介电层具有数个第一开孔，第一开孔露出接垫；形成一图案化导电层于第一介电层，图案化导电层电性连接接垫；移除载板；以及，切割封胶体，以形成数个半导体封装件。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1(现有技术)绘示已知半导体封装件的示意图。
图2绘示依照本发明第一实施例的半导体封装件的示意图。
图3绘示图2的金属环绕部的上视图。
图4绘示依照本发明第一实施例的半导体封装件的制造方法流程图。
图5A至5M绘示图3的半导体封装件的制造示意图。
图6绘示依照本发明第二实施例的半导体封装件的金属环绕部的示意图。
图7绘示依照本发明第三实施例的半导体封装件示意图。
图8绘示依照本发明第三实施例的半导体封装件的制造方法流程图。
图9绘示依照本发明第四实施例的半导体封装件示意图。
图10绘示依照本发明第四实施例的半导体封装件的制造方法流程图。
图11A至11M绘示图9的半导体封装件的制造示意图。
图12绘示依照本发明第五实施例的半导体封装件示意图。
图13绘示依照本发明第五实施例的半导体封装件的制造方法流程图。
图14绘示图12的半导体封装件的另一制造方法示意图。
图15绘示依照本发明第六实施例的半导体封装件示意图。
图16绘示依照本发明第六实施例的半导体封装件的制造方法流程图。
图17A至17D绘示图15的半导体封装件的制造示意图。
图18绘示依照本发明第七实施例的半导体封装件示意图。
图19绘示依照本发明第八实施例的半导体封装件示意图。
主要组件符号说明：
10、100、400、500、600、700、800、900：半导体封装件
12、116、416、516：金属防护层
14、104、504、604、704、904：封胶
16、106：芯片
18：焊线
20：基板
102、202、502、602、702、902：金属环绕部
110、510、610、710、810、910：第一介电层
112、512、612、712、812、912：图案化导电层
114、514、614、714、814、914：第二介电层
118、518、618、718、818、918：锡球
120、720、820：第一金属表面
122、522、622：第二金属表面
124、224、524、624、724、924：凹部
126：接垫
128：侧面
130：底面
132、532、732：第一开孔
134、534：第二开孔
136：保护层
138：主动表面
140、540：开口
142、144、146、148、544、546、548、566、646、648、666、746、748、766、942、944、946、948：外侧壁
150：第一载板
152、160：黏贴层
154、554、654：封胶体
156：第二载板
558、758：连续金属层
260：金属件
462：连接层
464：封胶表面
668：贯穿部
770：槽底面
772：黏胶
832：第一接地开孔
834：第二接地开孔
872：接地锡球
874：接地部
P1、P2：切割路径
S：空间
具体实施方式
以下是提出较佳实施例作为本发明的说明，然而实施例所提出的内容，仅为举例说明之用，而绘制的图式为配合说明，并非作为限缩本发明保护范围的用。再者，实施例的图标亦省略不必要的组件，以利清楚显示本发明的技术特点。
第一实施例
请参照图2，其绘示依照本发明第一实施例的半导体封装件的示意图。半导体封装件100，例如是通讯型的半导体封装件或其它种类的半导体封装件，其包括一金属环绕部102、一封胶104、一芯片106、一第一介电层110、一图案化导电层112、一第二介电层114、数个锡球118及一金属防护层116。
请同时参照图2及图3，图3绘示图2的金属环绕部的上视图。金属环绕部可102为一封闭环状体，该封闭环状体环绕出一凹部124。芯片106设于凹部124内。金属环绕部102具有相对应的一第一金属表面120与一第二金属表面122。由于金属环绕部102被包覆住而与环境隔离，故金属环绕部102的材质可以是廉价的金属，例如是铜或铝，或者可以是不具抗腐蚀性的金属。
金属防护层116连接于第二金属表面122并遮盖凹部124的开口140。金属环绕部102与金属防护层116围绕芯片106，有效防止电磁干扰。
芯片106包括数个接垫126及一保护层136并具有一主动表面138，接垫126设于主动表面138上。
封胶104形成于凹部124内并包覆芯片106的侧面128及底面130并露出芯片106的数个接垫126。其中，封胶104更包覆金属环绕部102的外侧壁142，亦即，本实施例的半导体封装件100露出封胶104。
此外，封胶104的外侧壁144、第一介电层110的外侧壁146及第二介电层114的外侧壁148切齐。
第一介电层110，例如是高分子聚合物，形成于芯片106及金属环绕部102的第一金属表面120。第一介电层110具有数个第一开孔132(绘示于图5I)，该些第一开孔132对应地露出该些接垫126。
图案化导电层112例如是重新布线层(Redistribution layer，RDL)，其形成于第一介电层110并电性连接接垫126。
第二介电层114，例如是高分子聚合物，形成于图案化导电层112以保护图案化导电层112并具有数个第二开孔134。该些第二开孔134露出图案化导电层112。锡球118形成于第二开孔134，以电性连接图案化导电层112。
此外，第二开孔134内可形成锡球接垫(未绘示)，例如是凸块下层金属(UnderBump Metallization，UBM)，以提升锡球118的结合性。
于本实施例中，可应用重布芯片的封胶体级封装(Chip-redistributionEncapsulant Level Package)技术来形成半导体封装件100。即，晶圆上的芯片106被切割分离后，重新布置于载板上，然后再形成例如是第一介电层110、图案化导电层112及第二介电层114等结构。亦即，本实施例的半导体封装件100可说是晶圆级封装件(Wafer Level Package，WLP)。
以下详细介绍本发明第一实施例的半导体封装件100的制造方法。请同时参照图4及图5A至5M，图4绘示依照本发明第一实施例的半导体封装件的制造方法流程图，图5A至5M绘示图3的半导体封装件的制造示意图。
于步骤S102中，如图5A所示，提供一包括黏贴层152的第一载板150。
然后，于步骤S104中，如图5B所示，设置数个金属环热部102于第一载板150的黏贴层152上。
金属环绕部102的第一金属表面120连接于第一载板150的黏贴层152。每个金属环绕部102环绕出凹部124。该些金属环绕部102彼此分离地设置于第一载板150的黏贴层152上。
可应用冲压工法或激光加工的方式于金属环绕部102上制作出凹部124，亦即，凹部124为贯孔。
然后，于步骤S106中，如图5C所示，对应地设置数个芯片106于该些凹部124。芯片106连接于第一载板150的黏贴层152上，芯片106的接垫126面向第一载板150。
此外，该些芯片106可从一晶圆上切割下来后，于本步骤S106中重新配置于第一载板150。
然后，于步骤S108中，如图5D所示，以封胶104包覆芯片106的侧面128及底面130以及金属环绕部102，使封胶104、芯片106及金属环绕部102形成一封胶体154。其中，封胶104覆盖第二金属表面122及凹部124，且封胶104更形成于该些环状体中相邻二者之间的空间S。
然后，于步骤S110中，如图5E所示，去除第二金属表面122及凹部124上方的封胶，以露出第二金属表面122。去除封胶的方式例如是化学机械研磨(Chemical Mechanical Polishing，CMP)。
然后，于步骤S112中，如图5F所示，形成金属防护层116于第二金属表面122及封胶104。金属防护层116覆盖凹部124的开口140。
然后，于步骤S114中，如图5G所示，设置包含有金属防护层116的封胶体154于一第二载板156的黏贴层160上，其中金属防护层116连接于第二载板156的黏贴层160，即芯片106的底面130朝向第二载板156。
然后，于步骤S116中，如图5H所示，移除第一载板150，以露出接垫126。
然后，于步骤S116之后，倒置(reverse)封胶体154如图5I所示，使接垫126朝上。为清楚表示，图5I仅绘示出局部的图5H。
然后，于步骤S118中，如图5I所示，形成第一介电层110于芯片106、封胶104及金属环绕部102。第一介电层110具有数个第一开孔132，该些第一开孔132对应地露出该些接垫126。
然后，于步骤S120中，如图5J所示，形成图案化导电层112于第一介电层110。图案化导电层112电性连接接垫126。
然后，于步骤S122中，如图5K所示，形成第二介电层114于图案化导电层112。第二介电层114具有数个第二开孔134，该些第二开孔134露出图案化导电层112的一部份。
然后，于步骤S124中，如图5L所示，对应地形成数个锡球118于该些第二开孔134，以电性连接图案化导电层112。
然后，于步骤S126中，移除第二载板156。
然后，于步骤S128中，如图5M所示，沿着一切割路径P1切割出数个如图2所示的半导体封装件100。其中，第一介电层110、第二介电层114及封胶104重叠，切割路径P1通过重叠的第一介电层110、第二介电层114及封胶104，使切割后的封胶104的外侧壁144、第一介电层110的外侧壁146及第二介电层114的外侧壁148切齐，如图2所示。
第二实施例
请参照图6，其绘示依照本发明第二实施例的半导体封装件的金属环绕部的示意图。第二实施例中与第一实施例相同之处沿用相同标号，在此不再赘述。第二实施例与第一实施例不同之处在于，第二实施例的半导体封装件的金属环绕部202包括数个金属件260。
本实施例中，四个金属件260彼此分离地设置并环绕出凹部224。较佳但非限定地，四个金属件260的排列外型呈矩形。然此非用以限制本发明，在其它实施态样中，数个金属件260的排列外形可以是相异于矩形的其它外形，例如是三角形及多边形等。
当然，本技术领域的通常知识者应当明了，金属件260的数量不限于四个。在其它实施态样中，金属件260的数量可以是相异于四个的其它数量，例如是单个、三个或四个以上。
本实施例半导体封装件的其它组件相似于第一实施例的半导体封装件100，在此不再重复绘示及赘述。
第三实施例
请参照图7，其绘示依照本发明第三实施例的半导体封装件示意图。第三实施例中与第一实施例相同之处沿用相同标号，在此不再赘述。第三实施例与第一实施例不同之处在于，第三实施例的半导体封装件400更包括一连接层462。
连接层462形成于封胶104上，其材质可以是高分子聚合物。连接层462介于金属防护层416与封胶104之间，可增加金属防护层416与封胶104的结合性。
以下介绍本发明第三实施例的半导体封装件400的制造方法。请参照图8，其绘示依照本发明第三实施例的半导体封装件的制造方法流程图。
图8的步骤S402至S410相似于图4的步骤S102至S110，在此不再赘述。以下从步骤S412开始说明。
于步骤S412中，形成连接层462于封胶104的封胶表面464。
然后，于步骤S414中，形成金属防护层416于第二金属表面122及连接层462。
接下来的步骤S416至S430相似于图4的步骤S114至S128，在此不再赘述。
第四实施例
请参照图9，其绘示依照本发明第四实施例的半导体封装件示意图。第四实施例中与第一实施例相同之处沿用相同标号，在此不再赘述。第四实施例与第一实施例不同之处在于，第四实施例的半导体封装件500露出金属环绕部502的外侧壁566。
半导体封装件500包括一金属环绕部502、一封胶504、芯片106、一第一介电层510、一图案化导电层512、一第二介电层514、数个锡球518及一金属防护层516。
第一介电层510、图案化导电层512、第二介电层514及锡球518相似于第一实施例的第一介电层110、图案化导电层112、第二介电层114及锡球118，在此不再赘述。
此外，金属环绕部502的外侧壁566、第一介电层510的外侧壁546及第二介电层514的外侧壁548切齐。
以下介绍本发明第四实施例的半导体封装件500的制造方法。请同时参照图10及图11A至11M，图10绘示依照本发明第四实施例的半导体封装件的制造方法流程图，图11A至11M绘示图9的半导体封装件的制造示意图。
步骤S502相似于图4的步骤S102，在此不再赘述。以下从步骤S504开始说明。
于步骤S504中，如图11A及11B所示，本实施例的数个金属环绕部彼此连接成为一连续金属层558。连续金属层558上具有数个凹部524，例如是贯孔。连续金属层558设于第一载板150上的黏贴层152。
然后，于步骤S506中，如图11C所示，对应地设置芯片106于凹部524内。芯片106连接于第一载板150，每个芯片106包括数个接垫126，接垫126面向第一载板150的黏贴层152。
然后，于步骤S508中，如图11D所示，以封胶104包覆芯片106的侧面128及底面130，使封胶504、芯片106及连续金属层558形成一封胶体554。其中，封胶504覆盖第二金属表面522及凹部124。
然后，于步骤S510中，如图11E所示，例如以化学机械研磨的方式，去除第二金属表面522及凹部524上方的封胶504，以露出第二金属表面522。
然后，于步骤S512中，如图11F所示，形成金属防护层516于第二金属表面522及封胶504。其中，金属防护层516覆盖凹部524的开口540。
此外，在另一实施态样的半导体封装件(未绘示)中亦可不形成金属防护层516。
然后，于步骤S514中，如图11G所示，设置封胶体554于一第二载板156的黏贴层160上。其中金属防护层116连接于黏贴层160，即芯片106的底面130朝向第二载板156。
然后，于步骤S516中，如图11H所示，移除第一载板150及黏贴层152，以露出接垫126。
然后，于步骤S516之后，倒置封胶体554如图11I所示，使接垫126朝上。为清楚表示，图11I仅绘示出局部的图11H。
然后，于步骤S518中，如图11I所示，形成第一介电层510于芯片106、封胶504及连续金属层558。第一介电层510具有数个第一开孔532，该些第一开孔532对应定露出该些接垫126。
然后，于步骤S520中，如图11J所示，形成图案化导电层512于第一介电层510。图案化导电层512电性连接接垫126。
然后，于步骤S522中，如图11K所示，形成第二介电层514于图案化导电层512。其中，第二介电层514具有数个第二开孔534，该些第二开孔534露出图案化导电层512的一部份。
然后，于步骤S524中，如图11L所示，对应地形成数个锡球518于该些第二开孔534，以电性连接图案化导电层512。
然后，于步骤S526中，移除第二载板156。
然后，于步骤S528中，如图11M所示，沿着一切割路径P2切割出数个如图9所示的半导体封装件500。其中，第一介电层510、第二介电层514及连续金属层558重叠。切割路径P2通过重叠的第一介电层510、第二介电层514及连续金属层558，使切割后的金属环绕部502的外侧壁566、第一介电层510的外侧壁546及第二介电层514的外侧壁548切齐，如图9所示。
此外，在另一实施态样中(未绘示)，图9的半导体封装件500亦可形成如图7所示的连接层462。连接层462的形成方式相似于图8的步骤S412，在此不再赘述。
第五实施例
请参照图12，其绘示依照本发明第五实施例的半导体封装件示意图。第五实施例中与第四实施例相同之处沿用相同标号，在此不再赘述。第五实施例与第四实施例不同之处在于，第五实施例的半导体封装件600省略第四实施例的金属防护层516且封胶604覆盖第二金属表面622及金属环绕部602的凹部624。
半导体封装件600包括金属环绕部602、一封胶604、芯片106、一第一介电层610、一图案化导电层612、一第二介电层614及数个锡球618。
第一介电层610、图案化导电层612、第二介电层614及锡球618相似于第四实施例的第一介电层510、图案化导电层512、第二介电层514及锡球518，在此不再赘述。
此外，金属环绕部602的外侧壁666、第一介电层610的外侧壁646及第二介电层614的外侧壁648切齐。
请参照图13，其绘示依照本发明第五实施例的半导体封装件的制造方法流程图。图13的步骤与图10的步骤不同之处在于，图13的步骤省略图10的步骤S510及S512。如此可使步骤S608中形成于第二金属表面622(第二金属表面622绘示于图12)的封胶保留至步骤S622。
步骤S602至S608相似于图10的步骤S502至S508，而步骤S610至S624相似于图10的步骤S514至S528，在此不再赘述。
此外，在另一制造方法中，请同时图13及图14，图14绘示图12的半导体封装件的另一制造方法示意图。于图13的步骤S608中，可形成数个贯穿部668于第二金属表面622上的封胶604。贯穿部668提供一空间，以容纳封胶体654于制造过程中因热膨胀所造成的变形量，防止封胶体654互相挤压受力而破坏。较佳但非限定地，贯穿部668的外形可以是一环绕芯片106环状。
在切割步骤S624中，图14的贯穿部668可被切除，保留下来的结构即为半导体封装件600。
第六实施例
请参照图15，其绘示依照本发明第六实施例的半导体封装件示意图。第六实施例中与第四实施例相同之处沿用相同标号，在此不再赘述。第六实施例与第四实施例不同之处在于，第六实施例的半导体封装件700的凹部724为金属环绕部702的凹槽。
凹部724可以利如激光钻孔或机械切削的方式制成。
半导体封装件700包括金属环绕部702、一封胶704、芯片106、一第一介电层710、一图案化导电层712、一第二介电层714及数个锡球718。
第一介电层710、图案化导电层712、第二介电层714及锡球718相似于第四实施例的第一介电层510、图案化导电层512、第二介电层514及锡球518，在此不再赘述。
此外，金属环绕部702的外侧壁766、第一介电层710的外侧壁746及第二介电层714的外侧壁748切齐。
芯片106的底面130设于凹部724的槽底面770。芯片106可透过芯片黏胶(DieAttach Film，DAF)772紧固于槽底面770。封胶704包覆芯片106的侧面128。由于本实施例的凹部724为凹槽，故芯片106的底面130及侧面128皆被金属环绕部702包覆，可有效防止电磁干扰。
以下详细介绍本发明第六实施例的半导体封装件700的制造方法。请同时参照图16及图17A至17D，图16绘示依照本发明第六实施例的半导体封装件的制造方法流程图，图17A至17D绘示图15的半导体封装件的制造示意图。步骤S702相似于第四实施例的步骤S502，在此不再赘述，以下从步骤S704开始说明。
于步骤S704中，如图17A所示，设置连续金属层758于第一载板150上的黏贴层152。
本实施例的数个金属环绕部702彼此连接成为连续金属层558，连续金属层758并具有数个凹槽724。
然后，于步骤S706中，如图17B所示，对应地设置数个芯片106于该些凹槽724内。芯片106的底面130面向槽底面770。
然后，于步骤S708中，如图17C所示，以封胶704包覆芯片106的侧面128。
在另一实施态样中，封胶704在形成过程中可更覆盖第一金属表面720及芯片106的接垫126，之后，再以曝光显影工艺形成数个露出接垫126的开口后，再进入下个步骤S710。
然后，于步骤S710中，如图17D所示，形成第一介电层710于芯片106及连续金属层758。为清楚表示，图17D仅绘示出局部的图17C。第一介电层710具有数个第一开孔732，该些第一开孔732对应地露出该些接垫126。
在其它实施态样中，步骤S708中的封胶704可覆盖第一金属表面720及芯片106的接垫126。然后，于本步骤S710中，第一开孔732再贯穿接垫126上的封胶以露出接垫126。
接下来的步骤S712至S716相似于第四实施例的步骤S520至S524，在此不再赘述。
然后，于步骤S718中，移除第一载板150及黏贴层152。
接下来的切割步骤S720相似于第四实施例的步骤S528，在此不再赘述。
第七实施例
请参照图18，其绘示依照本发明第七实施例的半导体封装件示意图。第七实施例中与第六实施例相同的处沿用相同标号，在此不再赘述。第七实施例与第六实施例不同的处在于，第七实施例的半导体封装件800更包括一接地锡球872，其电性连接于金属环绕部702。
半导体封装件800包括金属环绕部702、一封胶704、芯片106、一第一介电层810、一图案化导电层812、一第二介电层814及锡球818及872。
第一介电层810形成于金属环绕部702的第一金属表面820。第一介电层810更具有第一接地开孔832，其露出金属环绕部702的一部份。图案化导电层812更包括一接地部874，对应地形成于第一接地开孔832，以电性连接金属环绕部702。第二介电层814更具有一第二接地开孔834，其露出图案化导电层812的接地部874，接地锡球872形成于第二接地开孔834，以电性连接金属环绕部702。
本实施例的金属环绕部702可电性连接一接地端(未绘示)，更可提升半导体封装件防止电磁干扰的能力。举例来说，接地锡球872可电性连接至一外部电路，例如是电路板上的接地端，使金属环绕部702电性连接于该外部电路的接地端。
图18的半导体封装件800的制造方式相似于第六实施例的半导体封装件700，在此不再赘述。
当然，本技术领域的通常知识者应当明了，本实施例的金属环绕部接地的技术特征亦可应用至上述第一实施例至第七实施例的半导体封装件，在此不再重复赘述。
第八实施例
请参照图19，其绘示依照本发明第八实施例的半导体封装件示意图。第八实施例中与第六实施例相同之处沿用相同标号，在此不再赘述。第八实施例与第六实施例不同之处在于，第八实施例的半导体封装件900露出封胶904。
半导体封装件900包括一金属环绕部902、封胶904、芯片106、一第一介电层910、一图案化导电层912、一第二介电层914及数个锡球918。
第一介电层910、图案化导电层912、第二介电层914及锡球918相似于第六实施例的第一介电层710、图案化导电层712、第二介电层714及锡球718，在此不再赘述。
封胶904包覆金属环绕部902的外侧壁942。封胶904的外侧壁944、第一介电层910的外侧壁946及第二介电层914的外侧壁948切齐。
当然，本技术领域的通常知识者应当明了，第七实施例的金属环绕部接地的技术特征亦可应用至本实施例，在此便不再赘述。
以下以图16的流程步骤说明本实施的半导体封装件的制造方法。此处仅就步骤S704、S708及S720作说明，其余的制造步骤相似于第六实施例中所说明的步骤，在此不再重复赘述。
于步骤S704中，金属环绕部902为数个分离设置的金属件，凹部924为金属件的凹槽。
于步骤S708中，封胶904更形成该些金属件之间的空间。
于步骤720中，沿着一切割路径(未绘示)切割出数个如图19所示的半导体封装件900。其中，切割路径通过重叠的第一介电层910、第二介电层914及封胶904，使切割后的封胶904的外侧壁944、第一介电层910的外侧壁946及第二介电层914的外侧壁948切齐。
本发明上述实施例所揭露的半导体封装件及其制造方法，金属环绕部围绕芯片，可有效防止电磁干扰。在一实施例中，金属环绕部更被包覆而与环境隔离，故金属环绕部的材质可以是廉价的金属或者是不具抗腐蚀性的金属。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (8)

1.一种半导体封装件，包括：
一金属环绕部，环绕出一凹部，其中该金属环绕部包括数个金属件，该些金属件彼此分离地设置并环绕出该凹部；
一芯片，设于该凹部内，该芯片具有相对的一主动面及一底面且包括数个接垫，该些接垫形成于该主动面；
一封胶，形成于该凹部内并包覆该芯片的侧面及该底面并露出该些接垫；
一第一介电层，形成于该芯片上并具有数个第一开孔，该些第一开孔露出该些接垫；以及
一图案化导电层，形成于该第一介电层上并电性连接该些接垫。
2.如权利要求1所述的半导体封装件，其中该金属环绕部具有相对应的一第一金属表面与一第二金属表面，该第一介电层更形成于该第一金属表面，该半导体封装件更包括：
一金属防护层，形成于该第二金属表面并遮盖该凹部的开口。
3.如权利要求1所述的半导体封装件，其中该第一介电层更形成于该金属环绕部上，该第一介电层更具有一第一接地开孔，该第一接地开孔露出该金属环绕部的一部份，该图案化导电层更包括一接地部，形成于该第一接地开孔，以电性连接该金属环绕部；
其中，该半导体封装件更包括一第二介电层，其形成于该图案化导电层上，该第二介电层具有一第二接地开孔，该第二接地开孔露出该接地部，该半导体封装件更包括一接地锡球，该接地锡球形成于该第二接地开孔，以电性连接该金属环绕部。
4.一种半导体封装件的制造方法，包括：
提供一第一载板；
设置数个金属环绕部于该第一载板，该些金属环绕部各环绕出一凹部，其中该些金属环绕部各自包括数个金属件，该些金属件彼此分离地设置并环绕出该些凹部；
对应地设置数个芯片于该些凹部内，该些芯片连接于该第一载板，该些芯片各具有相对的一主动面与一底面且包括数个接垫，该些接垫形成于该主动面且面向该第一载板；
以一封胶，包覆该些芯片的侧面、该底面及该些金属环绕部，以使该封胶、该些芯片及该些金属环绕部形成一封胶体；
设置该封胶体于一第二载板，该些接垫背向该第二载板；
移除该第一载板，以露出该些接垫；
形成一第一介电层于该些芯片上，该第一介电层具有数个第一开孔，该些第一开孔露出该些接垫；
形成一图案化导电层于该第一介电层上，该图案化导电层电性连接该些接垫；
移除该第二载板；以及
切割该封胶体，以形成数个半导体封装件。
5.如权利要求4所述的制造方法，其中各该些金属环绕部具有相对应的一第一金属表面与一第二金属表面，该第一金属表面连接于该第一载板，于以该封胶包覆该些芯片的侧面、该底面及该些金属环绕部的该步骤中，该封胶更覆盖该第二金属表面及该些凹部。
6.如权利要求5所述的制造方法，其中于以该封胶包覆该些芯片的侧面、该底面及该些金属环绕部的该步骤之后且在设置该封胶体于该第二载板之前，该制造方法更包括：
去除该第二金属表面上的该封胶，以露出该第二金属表面；
形成一金属防护层于该第二金属表面及该封胶上，其中该金属防护层覆盖各该些凹部的开口。
7.如权利要求4所述的制造方法，其中于以该封胶包覆该些芯片的侧面、该底面及该些金属环绕部的该步骤中，该封胶更形成于该些金属件之间的空间；该制造方法更包括：
形成一第二介电层于该图案化导电层上；
于该切割步骤中更包括：
沿着一切割路径切割出数个半导体封装件；
其中，该第一介电层、该第二介电层及该封胶重叠，该切割路径通过重叠的该第一介电层、该第二介电层及该封胶，使切割后的该封胶的外侧壁、该第一介电层的外侧壁及该第二介电层的外侧壁切齐。
8.如权利要求6所述的制造方法，其中于形成该第一介电层的该步骤中，该第一介电层更形成于该些金属环绕部上，该第一介电层更具有数个第一接地开孔，各该些第一接地开孔露出对应的该金属环绕部的一部份；于形成该图案化导电层的该步骤中，该图案化导电层更包括数个接地部，对应地形成于该些第一接地开孔，以对应地电性连接该些金属环绕部；
该制造方法更包括：
形成一第二介电层于该图案化导电层上，该第二介电层更具有数个第二接地开孔，该些第二接地开孔对应地露出该些接地部；以及
对应地形成数个接地锡球于该些第二接地开孔，以对应地电性连接该些金属环绕部。
CN2009102585521A 2009-12-10 2009-12-10 半导体封装件及其制造方法 Active CN102097415B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102585521A CN102097415B (zh) 2009-12-10 2009-12-10 半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102585521A CN102097415B (zh) 2009-12-10 2009-12-10 半导体封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN102097415A CN102097415A (zh) 2011-06-15
CN102097415B true CN102097415B (zh) 2013-04-03

Family

ID=44130415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102585521A Active CN102097415B (zh) 2009-12-10 2009-12-10 半导体封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN102097415B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106133434A (zh) * 2014-03-27 2016-11-16 赤多尼科詹纳斯多夫有限公司 具有集成电流控制的led模块

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857088B (zh) 2012-08-28 2016-01-20 胜美达电机（香港）有限公司 电源供应模块
CN107452702A (zh) * 2017-07-28 2017-12-08 中芯长电半导体（江阴）有限公司 半导体芯片的封装结构及封装方法
CN108493167A (zh) * 2018-04-26 2018-09-04 珠海全志科技股份有限公司 芯片的屏蔽封装制作方法和屏蔽封装结构
CN111354645B (zh) * 2018-12-21 2022-04-12 深南电路股份有限公司 一种埋入式芯片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法
US7446402B2 (en) * 2005-02-04 2008-11-04 Phoenix Precision Technology Corproation Substrate structure with embedded semiconductor chip and fabrication method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446402B2 (en) * 2005-02-04 2008-11-04 Phoenix Precision Technology Corproation Substrate structure with embedded semiconductor chip and fabrication method thereof
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106133434A (zh) * 2014-03-27 2016-11-16 赤多尼科詹纳斯多夫有限公司 具有集成电流控制的led模块

Also Published As

Publication number Publication date
CN102097415A (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
US20200083177A1 (en) Shielded package assemblies with integrated capacitor
US7510907B2 (en) Through-wafer vias and surface metallization for coupling thereto
CN101752270B (zh) 堆叠集成电路半导体晶粒的形成方法
CN102034778B (zh) 芯片封装体及其制造方法
US7427803B2 (en) Electromagnetic shielding using through-silicon vias
US8188593B2 (en) Silicon substrate having through vias and package having the same
CN101483162B (zh) 半导体装置及其制造方法
CN102097415B (zh) 半导体封装件及其制造方法
WO2007066409A1 (ja) 半導体装置およびその製造方法
CN100358133C (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
CN102685657A (zh) 部件
CN104716050A (zh) 具有模塑通孔的半导体器件
KR20130082315A (ko) 집적회로 소자
CN104882417A (zh) 集成无源倒装芯片封装
CN106935563A (zh) 电子封装件及其制法与基板结构
US7833815B2 (en) Microelectromechanical system package and the method for manufacturing the same
CN104541335A (zh) 组件装置
CN102738064B (zh) 金属重分布层的制造方法
CN101477980A (zh) 具有减小尺寸的堆叠晶片水平封装
CN106252308A (zh) 晶片封装体与其制备方法
CN103855126B (zh) 半导体器件及其制造方法
CN102148221B (zh) 电子元件封装体及其制造方法
CN109742118B (zh) 显示面板、阵列基板及其制备方法
KR20140084517A (ko) 버퍼 캐비티를 포함하는 인터포저, 적층 인터포저, 및 그 제조방법
CN102117799B (zh) 埋入型多芯片半导体封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant