CN104716050A - 具有模塑通孔的半导体器件 - Google Patents

具有模塑通孔的半导体器件 Download PDF

Info

Publication number
CN104716050A
CN104716050A CN201410101723.0A CN201410101723A CN104716050A CN 104716050 A CN104716050 A CN 104716050A CN 201410101723 A CN201410101723 A CN 201410101723A CN 104716050 A CN104716050 A CN 104716050A
Authority
CN
China
Prior art keywords
chip package
wafer
substrate
cmos
molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410101723.0A
Other languages
English (en)
Other versions
CN104716050B (zh
Inventor
郑钧文
彭荣辉
蔡尚颖
蔡宏佳
邓伊筌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104716050A publication Critical patent/CN104716050A/zh
Application granted granted Critical
Publication of CN104716050B publication Critical patent/CN104716050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种形成具有模塑通孔的半导体器件的方法，该方法包括共晶接合覆盖晶圆和基底晶圆以形成晶圆封装件。基底晶圆包括第一芯片封装件部分、第二芯片封装件部分和第三芯片封装件部分。覆盖晶圆包括多个隔离沟槽和多个分离沟槽，相对于覆盖晶圆的相同表面，分离沟槽的深度比隔离沟槽的深度更大。该方法也包括去除覆盖晶圆的一部分以暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件和第三芯片封装件部分接触件。该方法还包括分离晶圆封装件以将晶圆封装件分离成第一芯片封装件、第二芯片封装件和第三芯片封装件。本发明还提供具有模塑通孔的半导体器件。

Description

具有模塑通孔的半导体器件
技术领域
本发明涉及半导体器件，具体而言，涉及具有模塑通孔的半导体器件。
背景技术
器件制造商不断地面临的挑战是通过例如提供具有高品质性能的集成电路给用户带来价值和方便。一些集成电路包括通过不同工艺形成的多微机电系统或芯片封装件。这些类型的集成电路经常出现故障，因为芯片封装件并未在共同的条件下形成的，并且一个芯片封装件的操作性能与另一个芯片封装件的操作性能相比是未知的。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种形成半导体器件的方法，包括：共晶接合覆盖晶圆和基底晶圆以形成晶圆封装件，其中，所述基底晶圆包括第一芯片封装件部分、第二芯片封装件部分和第三芯片封装件部分，以及所述覆盖晶圆包括多个隔离沟槽，所述多个隔离沟槽配置为与所述第一芯片封装件部分、所述第二芯片封装件部分和所述第三芯片封装件部分中的一个的相应的沟槽区基本上对准，所述覆盖晶圆还包括多个分离沟槽，相对于所述覆盖晶圆的相同表面，所述多个分离沟槽的深度比所述多个隔离沟槽的隔离沟槽的深度更大；去除所述覆盖晶圆的一部分以暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件和第三芯片封装件部分接触件，所述第一芯片封装件部分接触件、所述第二芯片封装件部分接触件和所述第三芯片封装件部分接触件与所述多个分离沟槽的相应的分离沟槽对准；分离所述晶圆封装件以将所述晶圆封装件分离成配置以实施第一操作的第一芯片封装件、配置以实施第二操作的第二芯片封装件和配置以实施第三操作的第三芯片封装件，所述第一芯片封装件包括所述第一芯片封装件部分，所述第二芯片封装件包括所述第二芯片封装件部分，并且所述第三芯片封装件包括所述第三芯片封装件部分；以及将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件放置在衬底上。
在上述方法中，还包括：使用模塑料将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合在一起；形成穿过所述模塑料的多个模塑通孔，所述多个模塑通孔暴露所述第一芯片封装件部分接触件、所述第二芯片封装件部分接触件和所述第三芯片封装件部分接触件；在所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件上方、所述模塑料的至少一部分上方和所述多个模塑通孔中形成再分布层；在所述模塑料和所述再分布层上方形成绝缘层；以及在所述绝缘层中形成暴露所述再分布层的至少一部分的多个开口。
在上述方法中，还包括：在所述多个开口中形成多个凸块下层；以及在所述凸块下层上方形成多个焊料凸块。
在上述方法中，其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件独立地选自加速度计、陀螺仪和压力传感器。
在上述方法中，还包括：在接合所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件之前，将CMOS芯片封装件部分放置在所述衬底上，并且使用所述模塑料将CMOS芯片封装件、所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合在一起，其中，所述多个模塑通孔包括暴露所述CMOS芯片封装件部分的接触件的模塑通孔，并且所述再分布层也形成在所述CMOS芯片封装件部分上方和与所述CMOS芯片封装件部分相关的所述模塑通孔中。
在上述方法中，还包括：去除所述衬底。
在上述方法中，其中，在将所述第一芯片封装件部分、所述第二芯片封装件部分和所述第三芯片封装件部分的一个或多个放置在所述衬底上之前，将粘合层放置在所述衬底上，并且通过从所述第一芯片封装件、所述第二芯片封装件或所述第三芯片封装件的一个或多个剥离所述粘合层去除所述衬底。
在上述方法中，其中，所述衬底是CMOS芯片封装件部分，所述多个模塑通孔包括暴露所述CMOS芯片封装件部分的接触件的模塑通孔，所述再分布层也形成在所述CMOS芯片封装件部分上方和与所述CMOS芯片封装件部分相关的所述模塑通孔中，并且使用所述模塑料将CMOS芯片封装件、所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合在一起。
在上述方法中，还包括在将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件放置在所述衬底上之前，将环氧化物应用至所述CMOS芯片封装件部分，所述环氧化物能够将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合至所述CMOS芯片封装件部分。
在上述方法中，其中，通过所述绝缘层密封所述多个模塑通孔。
根据本发明的另一方面，还提供了一种半导体器件，包括：第一芯片封装件，配置以实施第一操作，所述第一芯片封装件包括第一芯片封装件部分，所述第一芯片封装件部分包括：基底晶圆的第一基底晶圆部分；以及覆盖晶圆的第一覆盖晶圆部分，所述第一覆盖晶圆部分共晶接合至所述第一基底晶圆部分；第二芯片封装件，配置以实施第二操作，所述第二芯片封装件包括第二芯片封装件部分，所述第二芯片封装件部分包括：所述基底晶圆的第二基底晶圆部分；以及所述覆盖晶圆的第二覆盖晶圆部分，所述第二覆盖晶圆部分共晶接合至所述第二基底晶圆部分；第三芯片封装件，配置以实施第三操作，所述第三芯片封装件包括第三芯片封装件部分，所述第三芯片封装件部分包括：所述基底晶圆的第三基底晶圆部分；以及所述覆盖晶圆的第三覆盖晶圆部分，所述第三覆盖晶圆部分共晶接合至所述第三基底晶圆部分；CMOS芯片封装件，所述CMOS芯片封装件与所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件的至少一个基本上相邻；以及模塑料层，将所述第一芯片封装件、所述第二芯片封装件、所述第三芯片封装件和所述CMOS芯片封装件接合在一起，所述模塑料层中具有暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件、第三芯片封装件部分接触件和CMOS芯片封装件接触件的多个模塑通孔，其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件是衍生自所述覆盖晶圆和所述基底晶圆的分离的组件。
在上述半导体器件中，其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件独立地选自加速度计、陀螺仪和压力传感器。
在上述半导体器件中，其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件独立地选自ASIC、高真空压力器件和低真空压力器件。
在上述半导体器件中，还包括：再分布层，位于所述第一芯片封装件、所述第二芯片封装件、所述第三芯片封装件和所述CMOS芯片封装件上方以及所述多个模塑通孔中；绝缘层，位于模塑料上方；多个开口，位于所述绝缘层中，暴露所述再分布层；以及多个导电元件，位于所述多个开口中。
在上述半导体器件中，其中，所述导电元件包括凸块下层和焊料凸块。
在上述半导体器件中，其中，所述导电元件包括导电柱。
在上述半导体器件中，其中，通过所述绝缘层密封所述多个模塑通孔。
根据本发明的又一方面，还提供了一种半导体器件，包括：第一芯片封装件，配置以实施第一操作，所述第一芯片封装件包括第一芯片封装件部分，所述第一芯片封装件部分包括：基底晶圆的第一基底晶圆部分；及覆盖晶圆的第一覆盖晶圆部分，所述第一覆盖晶圆部分共晶接合至所述第一基底晶圆部分；第二芯片封装件，配置以实施第二操作，所述第二芯片封装件包括第二芯片封装件部分，所述第二芯片封装件部分包括：所述基底晶圆的第二基底晶圆部分；以及所述覆盖晶圆的第二覆盖晶圆部分，所述第二覆盖晶圆部分共晶接合至所述第二基底晶圆部分；第三芯片封装件，配置以实施第三操作，所述第三芯片封装件包括第三芯片封装件部分，所述第三芯片封装件部分包括：所述基底晶圆的第三基底晶圆部分；以及所述覆盖晶圆的第三覆盖晶圆部分，所述第三覆盖晶圆部分共晶接合至所述第三基底晶圆部分；CMOS芯片封装件，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件放置在所述CMOS芯片封装件上；以及模塑料层，将所述第一芯片封装件、所述第二芯片封装件、所述第三芯片封装件和所述CMOS芯片封装件接合在一起，所述模塑料层具有在其中的多个模塑通孔，所述多个模塑通孔暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件、第三芯片封装件部分接触件和CMOS芯片封装件接触件，其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件是衍生自所述覆盖晶圆和所述基底晶圆的分离的组件。
在上述半导体器件中，其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件独立地选自加速度计、陀螺仪和压力传感器。
在上述半导体器件中，还包括：再分布层，位于所述第一芯片封装件、所述第二芯片封装件、所述第三芯片封装件上方以及所述多个模塑通孔中；绝缘层，位于模塑料上方；多个开口，位于所述绝缘层中，所述多个开口暴露所述再分布层；以及多个导电元件，位于所述多个开口中。
附图说明
通过附图的视图中的实例的方式示出了一个或多个实施例，并且不作为限制，其中，在本文中具有相同参考标号的元件指代相同的元件。应该强调，根据工业中的标准实践，各个部件可以不按比例绘出且仅用于说明的目的。事实上，为了清楚的讨论，附图中各个部件的尺寸可以任意地增大或减小。根据一个或多个实施例，包含在本文中的附图的视图包括：
图1是根据一个或多个实施例的具有模塑通孔的半导体器件的截面图；
图2是根据一个或多个实施例的晶圆封装件的截面图；
图3是根据一个或多个实施例的晶圆封装件的截面图；
图4是根据一个或多个实施例的制造半导体器件的工艺的流程图；以及
图5是根据一个或多个实施例的制造半导体器件的工艺的流程图。
具体实施方式
以下公开提供了许多不同的实施例或实例以用于实施本发明的不同特征。下文描述了组件和布置的具体实例以简化本发明。这些仅仅是实例，并不旨在限制本发明。
一些半导体器件将多个芯片封装件结合到集成电路中。由于难以确定芯片封装件是否能够实施预期操作或芯片封装件是否具有缺陷，因此这些半导体器件经常出现故障。同样地，能够实施预期操作的一些器件与导致集成电路出现故障的有缺陷的器件结合。使用已知能够实施预期操作的器件减小了最终的半导体器件将是有缺陷的可能。控制用于半导体器件的所有芯片封装件的来源增加了用于半导体器件的所有芯片封装件均为已知能够实施预期操作的可能性。此外，普通集成电路使用硅通孔从而有助于其与一个或多个芯片封装件（作为集成电路的组件）的电连接。然而，硅通孔生产成本较高。
图1是根据一个或多个实施例的具有模塑通孔的半导体器件100的截面图。半导体器件100包括通过模塑料109接合在一起的CMOS芯片封装件101、第一芯片封装件103、第二芯片封装件105和第三芯片封装件107。第一芯片封装件103、第二芯片封装件105和第三芯片封装件107包括在其中的隔离沟槽111a-111c。
半导体器件100也包括位于一系列凸块下层115a-115d上方且与一系列凸块下层115a-115d接触的多个导电元件113a-113d。凸块下层115a-115d位于再分布层117上方且与再分布层117接触。导电元件113和凸块下层115形成在绝缘层中119中的多个开口121a-121d内。在一些实施例中，绝缘层119包括环氧化物或低排气材料。半导体器件100也包括多个模塑通孔123a-123d，再分布层117内衬于多个模塑通孔123a-123d且绝缘层119可选择地密封多个模塑通孔123a-123d。模塑通孔123a-123d有助于与例如CMOS芯片封装件101、第一芯片封装件103、第二芯片封装件105和第三芯片封装件107的接触件124a-124d（共同地称为接触件124）的电连接。
第一芯片封装件103、第二芯片封装件105和第三芯片封装件107包括芯片封装件部分125的一系列相应的芯片封装件部分125a-125c（共同地称为芯片封装件部分125），芯片封装件部分125a-125c的每一个均衍生自相同的基底晶圆。第一芯片封装件103、第二芯片封装件105和第三芯片封装件107也包括覆盖晶圆部分127的一系列相应的覆盖晶圆部分127a-127c（共同地称为覆盖晶圆部分127）。覆盖晶圆部分127a-127c通过共晶接合129共晶接合至芯片封装件部分125。覆盖晶圆部分127a-127c的每一个均衍生自相同的覆盖晶圆。
覆盖晶圆和基底晶圆通过共晶接合129共晶接合以形成晶圆封装件。此后，通过例如管芯切割工艺或适用于将晶圆封装件分离成单独的芯片封装件的任何其他工艺，晶圆封装件可分离成第一芯片封装件103、第二芯片封装件105和第三芯片封装件107。
在一些实施例中，第一芯片封装件103、第二芯片封装件105和第三芯片封装件107配置为实施特定操作。例如，在一些实施例中，第一芯片封装件103是加速度计，第二芯片封装件105是陀螺仪，且第三芯片封装件107是压力传感器。在一些实施例中，半导体器件100包括一种或多种类型的芯片封装件，该一种或多种类型的芯片封装件为专用集成电路（ASIC）、高真空压力设备（诸如具有3ATM压力的器件）或低真空压力器件的一种或多种。在一些实施例中，一些第一芯片封装件103、第二芯片封装件105和第三芯片封装件107配置为能够实施一些相同或多种不同的操作。
图2是根据一个或多个实施例的晶圆封装件200的截面图。晶圆封装件200包括共晶接合至基底晶圆203的覆盖晶圆201。覆盖晶圆201包括沿着线202a和202b通过管芯切割工艺或其他分离工艺分离之前的覆盖晶圆部分127a-127c和芯片封装件部分125a-125c。在分离工艺之前，共晶接合129形成于覆盖晶圆201和基底晶圆203之间。因此，每一个产生的芯片封装件103、105和107均由相同覆盖晶圆201、相同基底晶圆203形成，且经受相同共晶接合工艺从而形成共晶接合129。
在一些实施例中，共晶接合129包括铝、锗、铟、金、锡、硅、钨、碳、其他适合的材料或它们的组合。在一些实施例中，在形成共晶接合129之前，将作为部分共晶接合129的一种或多种材料沉积在一个或多个覆盖晶圆201或基底晶圆203上。
覆盖晶圆封装件201包括隔离沟槽111a-111c和分离沟槽207a-207c。隔离沟槽111a-111c和分离沟槽207a-207c相对于覆盖晶圆201的相同表面具有不同的深度。分离沟槽207a-207c配置为基本上与接触件124b-124d对准。例如，接触件124包括铝、铜、金、锡、其他适合的材料或它们的任何组合。在覆盖晶圆201共晶接合至基底晶圆203之前，通过能够从覆盖晶圆201中的衬底去除材料的任意工艺（诸如但不限于蚀刻工艺）形成分离沟槽207a-207c。
覆盖晶圆201的隔离沟槽111a-111c与相应的芯片封装件部分125的沟槽205a-205c对准。在覆盖晶圆201共晶接合至基底晶圆203之前，通过能够从覆盖晶圆201中的衬底去除材料的任意工艺（诸如但不限于蚀刻工艺）形成隔离沟槽111a-111c。
在一些实施例中，在覆盖晶圆201共晶接合至基底晶圆203之后，沿着例如线204通过研磨或CMP工艺使覆盖晶圆201变薄或平坦从而去除部分覆盖晶圆201，从而分离覆盖晶圆部分127a、127b和127c，从而暴露接触件124。
图3是根据一个或多个实施例的具有模塑通孔123a-123b和基底CMOS芯片封装件101的半导体器件300的特写截面图。图3示出了关于图1和图2所讨论的许多部件。图3示出了与CMOS芯片封装件101接合的第一芯片封装件103，其与如图1中所示的位于CMOS芯片封装件101旁边完全不同。在这个示例实施例中，CMOS芯片封装件101用作载体或衬底，第一芯片封装件103、第二芯片封装件105（未示出，参见图1）和第三芯片封装件107（未示出，参见图1）放置在该载体或衬底之上。模塑料109将第一芯片封装件103、第二芯片封装件105和第三芯片封装件107封装至CMOS芯片封装件101，且将第一芯片封装件103、第二芯片封装件105和第三芯片封装件107接合在一起。半导体器件300可选择地包括环氧化物层301，其将第一芯片封装件103、第二芯片封装件105和第三芯片封装件107接合至CMOS芯片封装件101，或者在将第一芯片封装件103、第二芯片封装件105和第三芯片封装件107放置在CMOS芯片封装件101上之前，提供环氧化物层301作为CMOS芯片封装件101上的绝缘体。例如，如果在将第一芯片封装件103、第二芯片封装件105和第三芯片封装件107放置在CMOS芯片封装件101上之前应用并固化环氧化物层301，则通过模塑料将芯片封装件103、105和107接合至CMOS芯片封装件101。
半导体器件300包括暴露接触件124a-124d（124c-124d未示出，参见图1）的模塑通孔123a-123d（123c-123d未示出，参见图1），例如，为了有助于与第一芯片封装件103、第二芯片封装件105、第三芯片封装件107与CMOS芯片封装件101的电连接。
图4是根据一个或多个实施例的用于制造半导体器件（诸如半导体器件100）的工艺400的流程图。工艺开始于步骤401，其中，将粘合材料402放置在载体404上。然后，在步骤403中，将芯片封装件103、105和107放置在载体404上。然后，在步骤405中，模塑料109沉积在第一芯片封装件103、第二芯片封装件105和第三芯片封装件107上方。也固化模塑料109。在步骤407中，可选择地通过例如研磨或CMP工艺使模塑料109变平坦，且形成暴露接触件124b-124d的多个模塑通孔123b-123d（图1）。
然后，在步骤409中，通过在芯片封装件103、105、107上方和在模塑通孔123b-123d中形成再分布层117，形成再造晶圆（reconstructed wafer）。绝缘层119也形成在第一芯片封装件103、第二芯片封装件105和第三芯片封装件107上方，绝缘层119可选择地密封模塑通孔123b-123d。如果绝缘层119包括需要固化的材料，则可选择地固化绝缘层119。也可选择地通过例如研磨或CMP工艺使绝缘层119变平坦。例如，通过蚀刻工艺或用于去除材料的其他适合的工艺，在绝缘层119中形成暴露再分布层117的多个开口121b-121d。
在步骤411中，诸如焊球的多个导电元件113沉积在多个开口121中。在一些实施例中，多个导电元件可选地包括多个导电柱。然后对半导体器件100的与半导体器件100相关的一个或多个功能和/或与芯片封装件103、105或107的每个相关的任何操作进行测试。在一些实施例中，在开口121中沉积导电元件之前，凸块下层115可选择地沉积在开口121中。然后，在步骤413中，通过例如剥离粘合材料402，从半导体器件100可选择地去除载体404。例如，如果载体404是CMOS芯片封装件101，那么载体404仍然作为半导体器件100的一部分。
图5是根据一个或多个实施例的制造半导体器件100的方法500的流程图。方法500开始于步骤501，其中，通过沉积、蚀刻、光刻工艺或其他适合的工艺中的一个或多个、或工艺的组合，将包括第一芯片封装件部分、第二芯片封装件部分和第三芯片封装件部分的基底晶圆形成在衬底中或衬底上。
然后，在步骤503中，形成包括多个隔离沟槽的覆盖晶圆，多个隔离沟槽配置为与第一芯片封装件部分、第二芯片封装件部分和第三芯片封装件部分中的一个基本上对准。覆盖晶圆也包括相对于覆盖晶圆的相同表面具有比隔离沟槽深度更深的多个分离沟槽。覆盖晶圆通过沉积、蚀刻、光刻工艺或其他适合的工艺中的一个或多个、或工艺的组合形成在衬底中或衬底上。
在步骤505中，覆盖晶圆共晶接合至基底晶圆以形成晶圆封装件。在一些实施例中，在覆盖晶圆共晶接合至基底晶圆之前，将通信开口形成在覆盖晶圆中。在其他实施例中，在覆盖晶圆共晶接合至基底晶圆之后形成通信开口。
在步骤507中，去除覆盖晶圆的一部分以暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件和第三芯片封装件部分接触件，第一芯片封装件部分接触件、第二芯片封装件部分接触件和第三芯片封装件部分接触件与相应的分离沟槽基本上对准。在一些实施例中，例如，去除的部分覆盖晶圆经受研磨工艺或CMP工艺。
在步骤509中，通过例如管芯切割工艺或用于将晶圆封装件分离成多个部分的其他适合的工艺分离晶圆封装件，从而将晶圆封装件分离成第一芯片封装件（配置为实施第一操作）、第二芯片封装件（配置为实施第二操作）和第三芯片封装件（配置为实施第三操作），第一芯片封装件包括第一芯片封装件部分，第二芯片封装件包括第二芯片封装件部分，第三芯片封装件包括第三芯片封装件部分。在一些实施例中，在分离晶圆封装件之前，多个通信开口形成在覆盖晶圆中。在其他实施例中，多个通信开口形成在覆盖晶圆中以及分离工艺之后的覆盖晶圆的任何部分中。
在步骤511中，工艺继续至关于图4所讨论的工艺400。在一些实施例中，在接合第一芯片封装件、第二芯片封装件和第三芯片封装件之前，将CMOS芯片封装件部分放置在载体404（图4）上。因此，使用模塑料将CMOS芯片封装件、第一芯片封装件、第二芯片封装件和第三芯片封装件接合在一起。此外，形成相应的模塑通孔从而有助于与CMOS芯片封装件的电连接，并且将再分布层117（图1）形成在CMOS芯片封装件上方并形成在与CMOS芯片封装件通信的模塑通孔中。
本发明的一个方面涉及形成半导体器件的方法，该方法共晶接合覆盖晶圆和基底晶圆以形成晶圆封装件。基底晶圆包括第一芯片封装件部分、第二芯片封装件部分和第三芯片封装件部分。覆盖晶圆包括多个隔离沟槽，多个隔离沟槽配置为与第一芯片封装件部分、第二芯片封装件部分和第三芯片封装件部分中的一个的相应的沟槽区基本上对准，覆盖晶圆还包括多个分离沟槽，相对于覆盖晶圆的相同表面，多个分离沟槽的深度比多个隔离沟槽的隔离沟槽的深度更大。
该方法也包括去除覆盖晶圆的一部分以暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件和第三芯片封装件部分接触件，第一芯片封装件部分接触件、第二芯片封装件部分接触件和第三芯片封装件部分接触件与相应的分离沟槽对准。该方法还包括分离晶圆封装件以将晶圆封装件分离成第一芯片封装件（配置为实施第一操作）、第二芯片封装件（配置为实施第二操作）和第三芯片封装件（配置为实施第三操作）。第一芯片封装件包括第一芯片封装件部分，第二芯片封装件包括第二芯片封装件部分，并且第三芯片封装件包括第三芯片封装件部分。该方法额外地包括将第一芯片封装件、第二芯片封装件和第三芯片封装件放置在衬底上。
本发明的另一个方面涉及半导体器件，该半导体器件包括配置以实施第一操作的第一芯片封装件，第一芯片封装件包括第一芯片封装件部分，第一芯片封装件部分包括基底晶圆的第一基底晶圆部分和共晶接合至第一基底晶圆部分的覆盖晶圆的第一覆盖晶圆部分。该半导体器件也包括配置以实施第二操作的第二芯片封装件，第二芯片封装件包括第二芯片封装件部分，第二芯片封装件部分包括基底晶圆的第二基底晶圆部分和共晶接合至第二基底晶圆部分的覆盖晶圆的第二覆盖晶圆部分。该半导体器件还包括配置以实施第三操作的第三芯片封装件，第三芯片封装件包括第三芯片封装件部分，第三芯片封装件部分包括基底晶圆的第三基底晶圆部分和共晶接合至第三基底晶圆部分的覆盖晶圆的第三覆盖晶圆部分。
该半导体器件额外地包括CMOS芯片封装件，CMOS芯片封装件与第一芯片封装件、第二芯片封装件和第三芯片封装件的至少一个基本上相邻。该半导体器件也包括将第一芯片封装件、第二芯片封装件、第三芯片封装件和CMOS芯片封装件接合在一起的模塑料层，该模塑料层具有在其中的多个模塑通孔，多个模塑通孔暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件、第三芯片封装件部分接触件和CMOS芯片封装件接触件。第一芯片封装件、第二芯片封装件和第三芯片封装件是衍生自覆盖晶圆和基底晶圆的分离的组件。
本发明的又一个方面涉及半导体器件，该半导体器件包括配置以实施第一操作的第一芯片封装件，第一芯片封装件包括第一芯片封装件部分，第一芯片封装件部分包括基底晶圆的第一基底晶圆部分和共晶接合至第一基底晶圆部分的覆盖晶圆的第一覆盖晶圆部分。该半导体器件也包括配置以实施第二操作的第二芯片封装件，第二芯片封装件包括第二芯片封装件部分，第二芯片封装件部分包括基底晶圆的第二基底晶圆部分和共晶接合至第二基底晶圆部分的覆盖晶圆的第二覆盖晶圆部分。该半导体器件还包括配置以实施第三操作的第三芯片封装件，第三芯片封装件包括第三芯片封装件部分，第三芯片封装件部分包括基底晶圆的第三基底晶圆部分和共晶接合至第三基底晶圆部分的覆盖晶圆的第三覆盖晶圆部分。
该半导体器件额外地包括CMOS芯片封装件，第一芯片封装件、第二芯片封装件和第三芯片封装件放置在CMOS芯片封装件上。该半导体器件也包括将第一芯片封装件、第二芯片封装件、第三芯片封装件和CMOS芯片封装件接合在一起的模塑料层，该模塑料层具有在其中的多个模塑通孔，多个模塑通孔暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件、第三芯片封装件部分接触件和CMOS芯片封装件接触件。第一芯片封装件、第二芯片封装件和第三芯片封装件是衍生自覆盖晶圆和基底晶圆的分离的组件。
本领域技术人员将轻易地看出，所公开的实施例实现了上述优点的一个或多个。在阅读前述说明书之后，本领域技术人员将能够想到各种改变、等同的替换和此处广义地公开的各个其他实施例。虽然以权利要求之间的特定组合陈述了各个实施例的特征，但是应该考虑到，这些特征可以以任何组合和顺序布置。因此，预期是仅由所附权利要求中包含的限定及其等同替换限定在此所要求授予的保护。

Claims (10)

1.一种形成半导体器件的方法，包括：
共晶接合覆盖晶圆和基底晶圆以形成晶圆封装件，
其中，
所述基底晶圆包括第一芯片封装件部分、第二芯片封装件部分和第三芯片封装件部分，以及
所述覆盖晶圆包括多个隔离沟槽，所述多个隔离沟槽配置为与所述第一芯片封装件部分、所述第二芯片封装件部分和所述第三芯片封装件部分中的一个的相应的沟槽区基本上对准，所述覆盖晶圆还包括多个分离沟槽，相对于所述覆盖晶圆的相同表面，所述多个分离沟槽的深度比所述多个隔离沟槽的隔离沟槽的深度更大；
去除所述覆盖晶圆的一部分以暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件和第三芯片封装件部分接触件，所述第一芯片封装件部分接触件、所述第二芯片封装件部分接触件和所述第三芯片封装件部分接触件与所述多个分离沟槽的相应的分离沟槽对准；
分离所述晶圆封装件以将所述晶圆封装件分离成配置以实施第一操作的第一芯片封装件、配置以实施第二操作的第二芯片封装件和配置以实施第三操作的第三芯片封装件，所述第一芯片封装件包括所述第一芯片封装件部分，所述第二芯片封装件包括所述第二芯片封装件部分，并且所述第三芯片封装件包括所述第三芯片封装件部分；以及
将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件放置在衬底上。
2.根据权利要求1所述的方法，还包括：
使用模塑料将所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合在一起；
形成穿过所述模塑料的多个模塑通孔，所述多个模塑通孔暴露所述第一芯片封装件部分接触件、所述第二芯片封装件部分接触件和所述第三芯片封装件部分接触件；
在所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件上方、所述模塑料的至少一部分上方和所述多个模塑通孔中形成再分布层；
在所述模塑料和所述再分布层上方形成绝缘层；以及
在所述绝缘层中形成暴露所述再分布层的至少一部分的多个开口。
3.根据权利要求2所述的方法，还包括：
在所述多个开口中形成多个凸块下层；以及
在所述凸块下层上方形成多个焊料凸块。
4.根据权利要求2所述的方法，其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件独立地选自加速度计、陀螺仪和压力传感器。
5.根据权利要求2所述的方法，还包括：
在接合所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件之前，将CMOS芯片封装件部分放置在所述衬底上，并且使用所述模塑料将CMOS芯片封装件、所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合在一起，
其中，所述多个模塑通孔包括暴露所述CMOS芯片封装件部分的接触件的模塑通孔，并且所述再分布层也形成在所述CMOS芯片封装件部分上方和与所述CMOS芯片封装件部分相关的所述模塑通孔中。
6.根据权利要求2所述的方法，还包括：
去除所述衬底。
7.根据权利要求6所述的方法，其中，在将所述第一芯片封装件部分、所述第二芯片封装件部分和所述第三芯片封装件部分的一个或多个放置在所述衬底上之前，将粘合层放置在所述衬底上，并且通过从所述第一芯片封装件、所述第二芯片封装件或所述第三芯片封装件的一个或多个剥离所述粘合层去除所述衬底。
8.根据权利要求2所述的方法，其中，所述衬底是CMOS芯片封装件部分，所述多个模塑通孔包括暴露所述CMOS芯片封装件部分的接触件的模塑通孔，所述再分布层也形成在所述CMOS芯片封装件部分上方和与所述CMOS芯片封装件部分相关的所述模塑通孔中，并且使用所述模塑料将CMOS芯片封装件、所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件接合在一起。
9.一种半导体器件，包括：
第一芯片封装件，配置以实施第一操作，所述第一芯片封装件包括第一芯片封装件部分，所述第一芯片封装件部分包括：
基底晶圆的第一基底晶圆部分；以及
覆盖晶圆的第一覆盖晶圆部分，所述第一覆盖晶圆部分共晶接合至所述第一基底晶圆部分；
第二芯片封装件，配置以实施第二操作，所述第二芯片封装件包括第二芯片封装件部分，所述第二芯片封装件部分包括：
所述基底晶圆的第二基底晶圆部分；以及
所述覆盖晶圆的第二覆盖晶圆部分，所述第二覆盖晶圆部分共晶接合至所述第二基底晶圆部分；
第三芯片封装件，配置以实施第三操作，所述第三芯片封装件包括第三芯片封装件部分，所述第三芯片封装件部分包括：
所述基底晶圆的第三基底晶圆部分；以及
所述覆盖晶圆的第三覆盖晶圆部分，所述第三覆盖晶圆部分共晶接合至所述第三基底晶圆部分；
CMOS芯片封装件，所述CMOS芯片封装件与所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件的至少一个基本上相邻；以及
模塑料层，将所述第一芯片封装件、所述第二芯片封装件、所述第三芯片封装件和所述CMOS芯片封装件接合在一起，所述模塑料层中具有暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件、第三芯片封装件部分接触件和CMOS芯片封装件接触件的多个模塑通孔，
其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件是衍生自所述覆盖晶圆和所述基底晶圆的分离的组件。
10.一种半导体器件，包括：
第一芯片封装件，配置以实施第一操作，所述第一芯片封装件包括第一芯片封装件部分，所述第一芯片封装件部分包括：
基底晶圆的第一基底晶圆部分；及
覆盖晶圆的第一覆盖晶圆部分，所述第一覆盖晶圆部分共晶接合至所述第一基底晶圆部分；
第二芯片封装件，配置以实施第二操作，所述第二芯片封装件包括第二芯片封装件部分，所述第二芯片封装件部分包括：
所述基底晶圆的第二基底晶圆部分；以及
所述覆盖晶圆的第二覆盖晶圆部分，所述第二覆盖晶圆部分共晶接合至所述第二基底晶圆部分；
第三芯片封装件，配置以实施第三操作，所述第三芯片封装件包括第三芯片封装件部分，所述第三芯片封装件部分包括：
所述基底晶圆的第三基底晶圆部分；以及
所述覆盖晶圆的第三覆盖晶圆部分，所述第三覆盖晶圆部分共晶接合至所述第三基底晶圆部分；
CMOS芯片封装件，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件放置在所述CMOS芯片封装件上；以及
模塑料层，将所述第一芯片封装件、所述第二芯片封装件、所述第三芯片封装件和所述CMOS芯片封装件接合在一起，所述模塑料层具有在其中的多个模塑通孔，所述多个模塑通孔暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件、第三芯片封装件部分接触件和CMOS芯片封装件接触件，
其中，所述第一芯片封装件、所述第二芯片封装件和所述第三芯片封装件是衍生自所述覆盖晶圆和所述基底晶圆的分离的组件。
CN201410101723.0A 2013-12-16 2014-03-18 具有模塑通孔的半导体器件 Active CN104716050B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/107,034 2013-12-16
US14/107,034 US9150404B2 (en) 2013-12-16 2013-12-16 Semiconductor device with through molding vias

Publications (2)

Publication Number Publication Date
CN104716050A true CN104716050A (zh) 2015-06-17
CN104716050B CN104716050B (zh) 2018-02-27

Family

ID=53367563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410101723.0A Active CN104716050B (zh) 2013-12-16 2014-03-18 具有模塑通孔的半导体器件

Country Status (2)

Country Link
US (2) US9150404B2 (zh)
CN (1) CN104716050B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881850B2 (en) 2015-09-18 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
CN108364948A (zh) * 2018-02-09 2018-08-03 上海珏芯光电科技有限公司 射频前端微系统模块及其制造方法
CN111377393A (zh) * 2018-12-27 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US9150404B2 (en) * 2013-12-16 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with through molding vias
US9352956B2 (en) 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9935148B2 (en) * 2015-07-13 2018-04-03 Xintec Inc. Method for forming chip package having chip connected to sensing device with redistribution layer in insulator layer
US10186468B2 (en) * 2016-03-31 2019-01-22 Infineon Technologies Ag System and method for a transducer in an eWLB package
US10431575B2 (en) 2017-12-19 2019-10-01 Nxp B.V. Multi-die array device
US10825696B2 (en) * 2018-07-02 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Cross-wafer RDLs in constructed wafers
US11004758B2 (en) 2019-06-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
US11164853B1 (en) * 2021-02-08 2021-11-02 Xintec Inc. Chip package and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080188026A1 (en) * 2007-02-01 2008-08-07 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package structure having micro-electro-mechanical systems
US20090233395A1 (en) * 2006-06-14 2009-09-17 Magnachip Semiconductor Ltd. Package of MEMS device and method for fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249824B1 (en) * 1998-12-12 2001-06-19 Joseph Reid Henrichs Magnetic data storage fixed hard disk drive using stationary microhead array chips in place of flying-heads and rotary voice-coil actuators
US6537892B2 (en) * 2001-02-02 2003-03-25 Delphi Technologies, Inc. Glass frit wafer bonding process and packages formed thereby
TW201349470A (zh) * 2012-05-16 2013-12-01 Azurewave Technologies Inc 用於降低整體厚度的影像感測模組
US8941152B1 (en) * 2013-12-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
US9150404B2 (en) * 2013-12-16 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with through molding vias

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090233395A1 (en) * 2006-06-14 2009-09-17 Magnachip Semiconductor Ltd. Package of MEMS device and method for fabricating the same
US20080188026A1 (en) * 2007-02-01 2008-08-07 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package structure having micro-electro-mechanical systems

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881850B2 (en) 2015-09-18 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
TWI622105B (zh) * 2015-09-18 2018-04-21 台灣積體電路製造股份有限公司 封裝結構及其形成方法
US10937718B2 (en) 2015-09-18 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
US11948862B2 (en) 2015-09-18 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
CN108364948A (zh) * 2018-02-09 2018-08-03 上海珏芯光电科技有限公司 射频前端微系统模块及其制造方法
CN108364948B (zh) * 2018-02-09 2020-09-25 上海珏芯光电科技有限公司 射频前端微系统模块及其制造方法
CN111377393A (zh) * 2018-12-27 2020-07-07 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
CN111377393B (zh) * 2018-12-27 2023-08-25 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法

Also Published As

Publication number Publication date
US20160002027A1 (en) 2016-01-07
US20150166329A1 (en) 2015-06-18
US9469524B2 (en) 2016-10-18
CN104716050B (zh) 2018-02-27
US9150404B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
CN104716050A (zh) 具有模塑通孔的半导体器件
US10879140B2 (en) System and method for bonding package lid
US9604843B2 (en) MEMS devices and methods for forming same
US20180083061A1 (en) Electronic device package and fabricating method thereof
US9365416B2 (en) Structure and method for motion sensor
CN106558565A (zh) 芯片封装件及其制造方法
US9177919B2 (en) Chip package and method for forming the same
US20160046483A1 (en) Methods for packaging a microelectromechanical system (mems) wafer and application-specific integrated circuit (asic) dies using through mold vias (tmvs)
CN108100985B (zh) 用于传感器应用的有贯穿端口的半导体封装体和制造方法
US8252695B2 (en) Method for manufacturing a micro-electromechanical structure
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
TW201804577A (zh) 半導體封裝
CN102656673B (zh) 晶片结构的电耦合
TW201637187A (zh) 應力釋放影像感測器封裝結構及方法
CN103787262A (zh) Tsv-mems组合
CN101477980B (zh) 具有减小尺寸的堆叠晶片水平封装
CN105271100A (zh) 用于气密密封的薄膜结构
TWI503937B (zh) 晶片封裝體及其形成方法
US20080283989A1 (en) Wafer level package and wafer level packaging method
CN102097415B (zh) 半导体封装件及其制造方法
CN104037134B (zh) 电子元件的扇出和异构性封装
CN113284884A (zh) 半导体封装及其制备方法
US9617143B2 (en) Semiconductor device
US9105645B2 (en) Method for producing thin semiconductor components

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant