CN108364948B - 射频前端微系统模块及其制造方法 - Google Patents

射频前端微系统模块及其制造方法 Download PDF

Info

Publication number
CN108364948B
CN108364948B CN201810135462.2A CN201810135462A CN108364948B CN 108364948 B CN108364948 B CN 108364948B CN 201810135462 A CN201810135462 A CN 201810135462A CN 108364948 B CN108364948 B CN 108364948B
Authority
CN
China
Prior art keywords
inter
chip
semiconductor layer
chip interconnection
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810135462.2A
Other languages
English (en)
Other versions
CN108364948A (zh
Inventor
王晓川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinzhiwei (Shanghai) Electronic Technology Co.,Ltd.
Original Assignee
Shanghai Jadic Optoelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=63005530&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN108364948(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shanghai Jadic Optoelectronics Technology Co ltd filed Critical Shanghai Jadic Optoelectronics Technology Co ltd
Priority to CN201810135462.2A priority Critical patent/CN108364948B/zh
Publication of CN108364948A publication Critical patent/CN108364948A/zh
Application granted granted Critical
Publication of CN108364948B publication Critical patent/CN108364948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transceivers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示了一种射频前端微系统模块及其制造方法方法。射频前端微系统模块包括：第一基板，包括第一半导体层，具有相对的正面和背面，设置于所述正面的第一介质层，设置于所述第一半导体层和所述第一介质层中的第一射频CMOS电路；滤波器，所述滤波器设置于所述第一介质层背离所述第一半导体层的一侧；功率放大器，所述功率放大器设置于所述第一介质层背离所述第一半导体层的一侧；第一片间互连线，连接所述滤波器与所述第一射频CMOS电路；以及第二片间互连线，连接所述功率放大器与所述第一射频CMOS电路。由此，通过射频晶片的堆叠互连，缩小了所述射频前端微系统模块的封装尺度，提高各个射频晶片间电学互连的信号传输性能。

Description

射频前端微系统模块及其制造方法
技术领域
本发明涉及通讯领域，尤其涉及一种射频前端微系统模块及其制造方法。
背景技术
当今，高密度、高性能、低功耗、低成本的多半导体晶片及器件微系统封装，已经成为现代集成电路芯片产品的系统设计与加工制造的基础，尤其是针对移动通讯终端、便携电子、物联网终端应用的需要。
以广泛应用于无线通讯智能终端，如智能手机的射频前端模块为例。装置于各类无线通信终端系统的射频前端模块，是实现整个无线通讯智能终端最前端的射频信号接收与发射功能的核心系统，通常是由射频开关、滤波器、功率放大器、低噪放大器以及逻辑控制器乃至信号收发调制器等多个有源器件(也称半导体晶片，如开关和功率放大器、低噪放大器、逻辑控制器和信号收发调制器)和多个无源器件(如集成被动器件和滤波器)联合组成，通过将这些有源器件和无源器件的晶片(die)，粘接在一个电路板并通过焊线(wirebonding)或倒装芯片(flip chip)等手段，实现系统封装并实现微系统集成。
由于其各自基本功能和技术要求的巨大差别，这些有源器件和无源器件往往分别采用不同材料和尺寸的衬底晶圆，以及截然不同的晶圆工艺来加工完成。例如，射频开关和低噪放大器均可以选用硅基SOI衬底利用氧化硅底部绝缘层上的超薄硅半导体层CMOS晶体管，来实现良好的信号插入损失和绝缘性能。相反，射频功率放大器则通常采用砷化镓或氮化镓等化合物半导体衬底晶圆，利用他们的高耐压、低导通电阻的特种晶体管(如HBT或p-HEMT晶体管)，来实现所需的高性能信号放大功能。此外，包括射频滤波器在内的各种射频无源器件，通常采用具有较高绝缘性能的特种硅或介质衬底晶圆，加工制造成晶片上集成的电容、电阻以及MEMS震荡器件。作为系统的控制中枢的射频前端控制器乃至系统信号调制中枢的信号收发调制器，出于成本和速度等因素的考虑，常常是采用体硅衬底晶圆加工成的CMOS逻辑和混合信号晶片。
这些射频前端系统中的这些有源器件和无源器件，其相互间的信号传送，很大程度是高频模拟信号的传送，尤其是针对5GHz以上的射频前端系统以及毫米波系统。因此，通过更先进的系统芯片封装技术，改进这些有源器件和无源器件之间的电学互连和信号传送性能，尤其是射频器件间的射频信号传输损耗，也是提高整个射频前端模块性能的有效途径之一。
传统的射频前端模块设计和封装加工制造，基本上是通过将不同晶片通过介质基板(即常说的电路板)集成，从而完成整个模块的系统封装之一基本思路来实现，晶片间互连线(如焊线)往往过长、信号保真性差，而且降低功耗的幅度有限，封装后整个模块尺寸缩小空间同样有限。由于现代射频前端系统中的射频开关等器件，多采用基于高阻值或陷阱丰富(Trap rich)的衬底的特种SOI晶圆来加工，而这些特种SOI晶圆自身的加工复杂、成本昂贵。此外，由于是采用多晶片、单模块的传统系统封装(System-in-Package)加工模式，进一步增加了总体加工制造的成本、降低了加工制造效率。同时，采用扇出系统封装(Fan-outSiP)这一平面系统集成与封装构架，仍然不能有效地缩短器件间的互连线长度，不易于降低射频器件间的射频信号传输损耗。
发明内容
本发明的目的在于提供一种射频前端微系统模块及其制造方法，提高器件性能。
为解决上述技术问题，本发明提供一种射频前端微系统模块，包括：
第一基板，包括第一半导体层，具有相对的正面和背面，设置于所述正面的第一介质层，设置于所述第一半导体层和所述第一介质层中的第一射频CMOS电路；
滤波器，所述滤波器设置于所述第一介质层背离所述第一半导体层的一侧；
功率放大器，所述功率放大器设置于所述第一介质层背离所述第一半导体层的一侧；
第一片间互连线，连接所述滤波器与所述第一射频CMOS电路；以及
第二片间互连线，连接所述功率放大器与所述第一射频CMOS电路。
可选的，对于所述的射频前端微系统模块，所述第一射频CMOS电路包括射频收发转换开关子电路，用于与射频前端微系统模块外的射频天线相连接。
可选的，对于所述的射频前端微系统模块，所述背面设置有第二介质层。
可选的，对于所述的射频前端微系统模块，所述滤波器包括滤波输入输出焊接板；所述第一片间互连线包括穿过所述第一半导体层的第一片间互连件、第二片间互连件和设置于所述第二介质层内的第一辅助互连件，所述第一片间互连件的一端与所述滤波输入输出焊线板相连接，所述第一辅助互连件的一端与所述第一片间互连件的另一端相连接，所述第一辅助互连件的另一端与所述第二片间互连件的一端相连接，所述第二片间互连件的另一端与所述射频收发转换开关子电路电学互连。
可选的，对于所述的射频前端微系统模块，所述第一片间互连件和所述第二片间互连件皆垂直穿过所述第一半导体层。
可选的，对于所述的射频前端微系统模块，所述功率放大器包括功放输入输出焊线板；所述第二片间互连线包括穿过所述第一半导体层的第三片间互连件、第四片间互连件和设置于所述第二介质层内的第二辅助互连件，所述第三片间互连件的一端与所述功放输入输出焊线板相连接，所述第二辅助互连件的一端与所述第三片间互连件的另一端相连接，所述第二辅助互连件的另一端与所述第四片间互连件的一端相连接，所述第四片间互连件的另一端与所述射频收发转换开关子电路电学互连。
可选的，对于所述的射频前端微系统模块，所述第三片间互连件和所述第四片间互连件皆垂直穿过所述第一半导体层。
可选的，对于所述的射频前端微系统模块，所述射频前端微系统模块还包括：
第二基板，所述第二基板包括第二半导体层和设置于所述第二半导体层上的第三介质层，所述第二基板包括设置于所述第二半导体层和所述第三介质层内的第二射频CMOS电路，所述第三介质层与所述第一介质层背离所述第二介质层的一侧相粘附；
第三片间互连线，所述第三片间互连线包括穿过所述第一半导体层的第五片间互连件、第六片间互连件和设置于所述第二介质层内的第三辅助互连件，所述第六片间互连件的一端与所述第一射频CMOS电路的第一射频连接件相连接，所述第三辅助互连件的一端与所述第六片间互连件的另一端相连接，所述第三辅助互连件的另一端与所述第五片间互连件的一端相连接，所述第五片间互连件的另一端与所述第二射频CMOS电路的第二射频连接件相连接。
可选的，对于所述的射频前端微系统模块，所述第五片间互连件和所述第六片间互连件皆垂直穿过所述第一半导体层。
可选的，对于所述的射频前端微系统模块，所述第一介质层、第二介质层和第三介质层的材料包括氧化硅、氮化硅和氮氧化硅中的至少一种。
可选的，对于所述的射频前端微系统模块，所述第一半导体层的厚度小于等于1微米。
可选的，对于所述的射频前端微系统模块，所述第一基板与所述滤波器和/或所述第一基板与所述功率放大器堆叠的厚度小于等于1毫米。
可选的，对于所述的射频前端微系统模块，所述第一半导体层的材料包括砷化镓、氮化镓、磷化铟和碳化硅中的至少一种。
可选的，对于所述的射频前端微系统模块，所述滤波器为表面声波滤波器和体声波滤波器中的一种或组合。
可选的，对于所述的射频前端微系统模块，所述第一介质层包括表面凹陷，且所述第一介质层在所述表面凹陷处与所述滤波器形成空腔。
本发明还提供一种射频前端微系统模块的制造方法，包括：
提供第一半导体层，所述第一半导体层具有相对的正面和背面；
在所述正面形成第一射频CMOS电路，并采用第一介质层自所述正面覆盖所述第一射频CMOS电路；
提供第二半导体层，所述第二半导体层形成有滤波器和功率放大器；
将所述滤波器和所述功率放大器分割，并分别粘附在所述正面上的所述第一介质层上；
形成第一片间互连线，连接所述滤波器与所述第一射频CMOS电路；以及
形成第二片间互连线，连接所述功率放大器与所述第一射频CMOS电路。
可选的，对于所述的射频前端微系统模块的制造方法，所述第一片间互连线和所述第二片间互连线同时形成。
所述第一片间互连线包括穿过所述第一半导体层的第一片间互连件、第二片间互连件和设置于所述第二介质层内的第一辅助互连件，所述第一片间互连件的一端与所述滤波输入输出焊线板相连接，所述第一辅助互连件的一端与所述第一片间互连件的另一端相连接，所述第一辅助互连件的另一端与所述第二片间互连件的一端相连接，所述第二片间互连件的另一端与所述射频收发转换开关子电路电学互连。
可选的，对于所述的射频前端微系统模块的制造方法，所述第一片间互连件和所述第二片间互连件皆垂直穿过所述第一半导体层。
可选的，对于所述的射频前端微系统模块的制造方法，所述功率放大器包括功放输入输出焊线板；所述第二片间互连线包括穿过所述第一半导体层的第三片间互连件、第四片间互连件和设置于所述第二介质层内的第二辅助互连件，所述第三片间互连件的一端与所述功放输入输出焊线板相连接，所述第二辅助互连件的一端与所述第三片间互连件的另一端相连接，所述第二辅助互连件的另一端与所述第四片间互连件的一端相连接，所述第四片间互连件的另一端与所述射频收发转换开关子电路电学互连。
可选的，对于所述的射频前端微系统模块的制造方法，所述第三片间互连件和所述第四片间互连件皆垂直穿过所述第一半导体层。
可选的，对于所述的射频前端微系统模块的制造方法，在所述正面形成第一射频CMOS电路之后，在形成第一片间互连线之前，还包括：
提供第二半导体层，所述第二半导体层上设置有第二射频CMOS电路；以及
将第二半导体层贴付在所述正面上的所述第一介质层上。
可选的，对于所述的射频前端微系统模块的制造方法，在将第二半导体层贴付在所述正面上的所述第一介质层上之后，还包括：
形成第三片间互连线，所述第三片间互连线包括穿过所述第一半导体层的第五片间互连件、第六片间互连件和设置于所述第二介质层内的第三辅助互连件，所述第六片间互连件的一端与所述第一射频CMOS电路的第一射频连接件相连接，所述第三辅助互连件的一端与所述第六片间互连件的另一端相连接，所述第三辅助互连件的另一端与所述第五片间互连件的一端相连接，所述第五片间互连件的另一端与所述第二射频CMOS电路的第二射频连接件相连接。
可选的，对于所述的射频前端微系统模块的制造方法，所述第五片间互连件和所述第六片间互连件皆垂直穿过所述第一半导体层。
本发明提供的射频前端微系统模块及其制造方法中，射频前端微系统模块包括：第一基板，包括第一半导体层，具有相对的正面和背面，设置于所述正面的第一介质层，设置于所述第一半导体层和所述第一介质层中的第一射频CMOS电路；滤波器，所述滤波器设置于所述第一介质层背离所述第一半导体层的一侧；功率放大器，所述功率放大器设置于所述第一介质层背离所述第一半导体层的一侧；第一片间互连线，连接所述滤波器与所述第一射频CMOS电路；以及第二片间互连线，连接所述功率放大器与所述第一射频CMOS电路。由此，通过射频晶片(第一射频CMOS电路与滤波器和功率放大器)的堆叠互连，缩小了所述射频前端微系统模块的封装尺度，提高各个射频晶片间电学互连的信号传输性能。
附图说明
图1为本发明一个实施例中射频前端微系统模块的示意图；
图2为本发明一个实施例中射频前端微系统模块的结构示意图；
图3为本发明又一个实施例中射频前端微系统模块的示意图；
图4为本发明又一个实施例中射频前端微系统模块的结构示意图。
图中标号:
100-第一基板；11-正面；12-背面；110-第一半导体层；120-第一介质层；130-第二介质层；150-第一射频CMOS电路；151-射频收发转换开关子电路；157-第一子模块；158-第二子模块；159-第三子模块；191-第一金属垫；192-第二金属垫；193-第一射频连接件；20-第一片间互连线；21-第一片间互连件；22-第二片间互连件；25-第一辅助互连件；200-滤波器；229-表面凹陷；291-滤波输入输出焊线板；30-第二片间互连线；31-第三片间互连件；32-第四片间互连件；35-第二辅助互连件；300-功率放大器；310-第三半导体层；320-第五介质层；391-功放输入输出焊线板；400-第二基板；410-第二半导体层；420-第三介质层；491-第二射频连接件；500-保护层；60-第三片间互连线；61-第五片间互连件；62-第六片间互连件；65-第三辅助互连件；90-焊垫；91-空腔。
具体实施方式
下面将结合示意图对本发明的射频前端微系统模块及其制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供的一种射频前端微系统模块，包括：
第一基板，包括第一半导体层，具有相对的正面和背面，设置于所述正面的第一介质层，设置于所述第一半导体层、所述第一介质层和所述第二介质层内的第一射频CMOS电路；
滤波器，所述滤波器设置于所述第一介质层背离所述第一半导体层的一侧；
功率放大器，所述功率放大器设置于所述第一介质层背离所述第一半导体层的一侧；
第一片间互连线，连接所述滤波器与所述第一射频CMOS电路；以及
第二片间互连线，连接所述功率放大器与所述第一射频CMOS电路。
由此，通过射频晶片(第一射频CMOS电路与滤波器和功率放大器)的堆叠互连，缩小了所述射频前端微系统模块的封装尺度，提高各个射频晶片间电学互连的信号传输性能。
下面结合图1-图4对本发明实施例的射频前端微系统模块进行详细说明。
实施例一
请参考图1和图2，图1为本发明一个实施例中射频前端微系统模块的示意图；图2为本发明一个实施例中射频前端微系统模块的结构示意图。
本发明实施例提供一种射频前端微系统模块，包括：
第一基板100，包括第一半导体层110，具有相对的正面11和背面12，设置于所述正面的第一介质层120，设置于所述第一半导体层110、所述第一介质层120的第一射频CMOS电路150；
滤波器200，所述滤波器200设置于所述第一介质层120背离所述第一半导体层110的一侧；
功率放大器300，所述功率放大器300设置于所述第一介质层120背离所述第一半导体层110的一侧；
第一片间互连线20，连接所述滤波器200与所述第一射频CMOS电路150；以及
第二片间互连线30，连接所述功率放大器300与所述第一射频CMOS电路150。
具体的，所述第一射频CMOS电路150包括射频收发转换开关子电路151，用于与射频前端微系统模块外的射频天线40相连接。
所述射频收发转换开关子电路151可以包括第一子模块157、第二子模块158以及第三子模块159，第一金属垫191和第二金属垫192，所述第一金属垫191将通过所述第一片间互连线20实现所述射频收发转换开关子电路151与所述滤波器200的连接，所述第二金属垫192将通过所述第二片间互连线30实现所述射频收发转换开关子电路151与所述功率放大器300的连接。
在所述第一半导体层110的背面12上设置有第二介质层130，在所述第二介质层130中设置有焊垫90，进一步的，在所述焊垫90上所述介质层形成空腔91，以便形成MEMS器件。
可选的，所述第一半导体层110的材料包括砷化镓、氮化镓、磷化铟和碳化硅中的至少一种。
所述滤波器200包括滤波输入输出焊接板291；所述第一片间互连线20包括穿过所述第一半导体层110的第一片间互连件21、第二片间互连件22和设置于所述第二介质层130中的第一辅助互连件25，所述第一片间互连件21的一端与所述滤波输入输出焊线板291相连接，所述第一辅助互连件25的一端与所述第一片间互连件21的另一端相连接，所述第一辅助互连件25的另一端与所述第二片间互连件22的一端相连接，所述第二片间互连件22的另一端与所述射频收发转换开关子电路151电学互连，例如通过所述第一金属垫191实现电连接。
所述第一片间互连线20可以是实现所述滤波器200和所述第一射频CMOS电路150的垂直连接，具体的，可以是所述第一片间互连件21和所述第二片间互连件22皆是垂直于所述第一半导体层110设置，即所述第一片间互连件21和所述第二片间互连件22皆垂直穿过所述第一半导体层110。
所述第一片间互连线20的材质可以包括金属，例如包括铜、钨、钛等，本发明对此不作特别限定。
所述滤波器200的数量可以为1个或多个，图中示出了1个，依据实际需求，还可以设置有多个滤波器200。
所述滤波器200包括第四介质层，滤波器件被所述第四介质层包围，并通过所述第四介质层与所述第一介质层120粘附。
所述滤波器200可以为表面声波滤波器和体声波滤波器中的一种或组合。
请继续参考图2，所述第一介质层120包括表面凹陷229，且所述第一介质层120在所述表面凹陷229处与所述滤波器200形成空腔。
所述功率放大器300包括功放输入输出焊线板391；所述第二片间互连线30包括穿过所述第一半导体层110的第三片间互连件31、第四片间互连件32和设置于所述第二介质层120内的第二辅助互连件35，所述第三片间互连件31的一端与所述功放输入输出焊线板391相连接，所述第二辅助互连件35的一端与所述第三片间互连件31的另一端相连接，所述第二辅助互连件35的另一端与所述第四片间互连件32的一端相连接，所述第四片间互连件32的另一端与所述射频收发转换开关子电路151电学互连，例如通过所述第二金属垫192实现电连接。
所述第二片间互连线30可以是实现所述功率放大器300和所述第一射频CMOS电路150的垂直连接，具体的，可以是所述第三片间互连件31和所述第三片间互连件32皆是垂直于所述第一半导体层110设置，即所述第三片间互连件31和所述第四片间互连件32皆垂直穿过所述第一半导体层110。
所述第二片间互连线30的材质可以包括金属，例如包括铜、钨、钛等，本发明对此不作特别限定。
所述功率放大器300的数量可以为1个或多个，图中示出了1个，依据实际需求，还可以设置有多个功率放大器300。
所述功率放大器300包括第五介质层320，形成在第三半导体层310上，例如可以在所述第三半导体层310上包括有CMOS结构，而在第五介质层320中包括有互联线等，通过所述第五介质层320与所述第一介质层120粘附。
所述第一介质层120、第二介质层130、第四介质层和第五介质层320的材料包括氧化硅、氮化硅和氮氧化硅中的至少一种。
可选的，所述第一半导体层110的厚度小于等于1微米。
可选的，所述第一基板100与所述滤波器200和/或所述第一基板100与所述功率放大器300堆叠的厚度小于等于1毫米。
所述射频前端微系统模块还包括保护层500，所述保护层覆盖所述滤波器200和所述功率放大器300，并实现所述滤波器200和所述功率放大器300之间间隙的填充，即也覆盖了所述第一介质层120背离所述正面11的一侧。
下面给出本实施例中的射频前端微系统模块的制造方法。
本方法包括：
步骤S11，提供第一半导体层110，所述第一半导体层110具有相对的正面11和背面12；
步骤S12，在所述正面11形成第一射频CMOS电路150，并采用第一介质层120自所述正面11覆盖所述第一射频CMOS电路150；
步骤S13，提供第二半导体层，所述第二半导体层形成有滤波器200和功率放大器300；
步骤S14，将所述滤波器200和所述功率放大器300分割，并分别粘附在所述正面11上的所述第一介质层120上；
步骤S15，形成第一片间互连线20，连接所述滤波器200与所述第一射频CMOS电路150；以及
步骤S16，形成第二片间互连线30，连接所述功率放大器300与所述第一射频CMOS电路150。
所述第一射频CMOS电路150的形成、所述滤波器200的形成和所述功率放大器300的形成可以采用现有技术完成，本发明对此不做详细介绍。
其中，所述滤波器200中包括第四介质层，通过所述第四介质层与所述第一介质层120粘附。
在粘附之前，可以在所述第一介质层120中形成表面凹陷229，从而当且所述第四介质层与所述第一介质层120粘附后，所述第一介质层120在所述表面凹陷229处与所述滤波器200形成空腔。
所述功率放大器300包括第五介质层320，通过所述第五介质层与所述第一介质层120粘附。
在所述滤波器200和所述功率放大器300与所述第一介质层100粘附后，形成保护层500，所述保护层500覆盖所述滤波器200和所述功率放大器300，并实现所述滤波器200和所述功率放大器300之间间隙的填充，即也覆盖了所述第一介质层120背离所述正面11的一侧。
在保护层500形成后，进行所述步骤S15和所述步骤S16。例如包括先在所述第一半导体层110的背面12上形成第二介质层130的一部分，之后进行通孔的形成，所述通孔穿透所述第一半导体层110，其中一部分通孔暴露出所述第一射频CMOS电路150中的第一金属垫191和第二金属垫192，而另一部分通孔则穿透所述第一介质层120，并深入至所述第四介质层和所述第五介质层中，分别暴露出所述滤波器200中的滤波输入输出焊接板291和所述功率放大器300中的功放输入输出焊线板391。之后，在所述通孔中形成插塞，具体的，包括形成第一片间互连件21、第二片间互连件22、第三片间互连件31和第四片间互连件32。然后，形成第一辅助互连件25和第二辅助互连件35，所述第一辅助互连件25的两端分别连接所述第一片间互连件21和所述第二片间互连件22，从而实现所述滤波器200与所述第一射频CMOS电路150的连接；所述第二辅助互连件35的两端分别连接所述第三片间互连件31和所述第四片间互连件32，从而实现所述功率放大器300与所述第一射频CMOS电路150的连接。然后，可以形成第二介质层130的另一部分，从而整个第二介质层130形成，实现对第一片间互连线20和第二片间互连线30的覆盖。
进一步的，继续在所述第二介质层130中形成焊垫90和空腔91，以便形成MEMS器件。
进一步的，所述第一片间互连线20和所述第二片间互连线30同时形成。
所述滤波器200包括滤波输入输出焊接板291；所述第一片间互连线20包括穿过所述第一半导体层110的第一片间互连件21、第二片间互连件22和设置于所述第二介质层130中的第一辅助互连件25，所述第一片间互连件21的一端与所述滤波输入输出焊线板291相连接，所述第一辅助互连件25的一端与所述第一片间互连件21的另一端相连接，所述第一辅助互连件25的另一端与所述第二片间互连件22的一端相连接，所述第二片间互连件22的另一端与所述射频收发转换开关子电路151电学互连，例如通过所述第一金属垫191实现电连接。
所述第一片间互连线20可以是实现所述滤波器200和所述第一射频CMOS电路150的垂直连接，具体的，可以是所述第一片间互连件21和所述第二片间互连件22皆是垂直于所述第一半导体层110设置，即所述第一片间互连件21和所述第二片间互连件22皆垂直穿过所述第一半导体层110。
所述第一片间互连线20的材质可以包括金属，例如包括铜、钨、钛等，本发明对此不作特别限定。
所述功率放大器300包括功放输入输出焊线板391；所述第二片间互连线30包括穿过所述第一半导体层110的第三片间互连件31、第四片间互连件32和设置于所述第二介质层120内的第二辅助互连件35，所述第三片间互连件31的一端与所述功放输入输出焊线板391相连接，所述第二辅助互连件35的一端与所述第三片间互连件31的另一端相连接，所述第二辅助互连件35的另一端与所述第四片间互连件32的一端相连接，所述第四片间互连件32的另一端与所述射频收发转换开关子电路151电学互连，例如通过所述第二金属垫192实现电连接。
所述第二片间互连线30可以是实现所述功率放大器300和所述第一射频CMOS电路150的垂直连接，具体的，可以是所述第三片间互连件31和所述第三片间互连件32皆是垂直于所述第一半导体层110设置，即所述第三片间互连件31和所述第四片间互连件32皆垂直穿过所述第一半导体层110。
所述第二片间互连线30的材质可以包括金属，例如包括铜、钨、钛等，本发明对此不作特别限定。
由此，通过射频晶片(第一射频CMOS电路与滤波器和功率放大器)的堆叠互连，缩小了所述射频前端微系统模块的封装尺度，提高各个射频晶片间电学互连的信号传输性能。
实施例二
请参考图3和图4，图3为本发明又一个实施例中射频前端微系统模块的示意图；图4为本发明又一个实施例中射频前端微系统模块的结构示意图。
本发明实施例提供一种射频前端微系统模块，包括：
第一基板100，包括第一半导体层110，具有相对的正面11和背面12，设置于所述正面的第一介质层120，设置于所述第一半导体层110、所述第一介质层120的第一射频CMOS电路150；
滤波器200，所述滤波器200设置于所述第一介质层120背离所述第一半导体层110的一侧；
功率放大器300，所述功率放大器300设置于所述第一介质层120背离所述第一半导体层110的一侧；
第一片间互连线20，连接所述滤波器200与所述第一射频CMOS电路150；
第二片间互连线30，连接所述功率放大器300与所述第一射频CMOS电路150。
第二基板400，所述第二基板400包括第二半导体层410和设置于所述第二半导体层410上的第三介质层420，所述第二基板400包括设置于所述第二半导体层410和所述第三介质层420内的第二射频CMOS电路，所述第三介质层420与所述第一介质层120背离所述第二介质层130的一侧相粘附；以及
第三片间互连线60，连接所述第二基板400与所述第一射频CMOS电路150。
具体的，所述第一射频CMOS电路150包括射频收发转换开关子电路151，用于与射频前端微系统模块外的射频天线40相连接。
所述射频收发转换开关子电路151可以包括第一子模块157、第二子模块158以及第三子模块159，第一金属垫191和第二金属垫192，所述第一金属垫191将通过所述第一片间互连线20实现所述射频收发转换开关子电路151与所述滤波器200的连接，所述第二金属垫192将通过所述第二片间互连线30实现所述射频收发转换开关子电路151与所述功率放大器300的连接。
在所述第一半导体层110的背面12上设置有第二介质层130，在所述第二介质层130中设置有焊垫90，进一步的，在所述焊垫90上所述介质层形成空腔91，以便形成MEMS器件。
可选的，所述第一半导体层110和所述第二半导体层410的材料包括砷化镓、氮化镓、磷化铟和碳化硅中的至少一种。
所述滤波器200包括滤波输入输出焊接板291；所述第一片间互连线30包括穿过所述第一半导体层110的第一片间互连件21、第二片间互连件22和设置于所述第二介质层130中的第一辅助互连件25，所述第一片间互连件21的一端与所述滤波输入输出焊线板291相连接，所述第一辅助互连件25的一端与所述第一片间互连件21的另一端相连接，所述第一辅助互连件25的另一端与所述第二片间互连件22的一端相连接，所述第二片间互连件22的另一端与所述射频收发转换开关子电路151电学互连，例如通过所述第一金属垫191实现电连接。
所述第一片间互连线20可以是实现所述滤波器200和所述第一射频CMOS电路150的垂直连接，具体的，可以是所述第一片间互连件21和所述第二片间互连件22皆是垂直于所述第一半导体层110设置，即所述第一片间互连件21和所述第二片间互连件22皆垂直穿过所述第一半导体层110。
所述第一片间互连线20的材质可以包括金属，例如包括铜、钨、钛等，本发明对此不作特别限定。
所述滤波器200的数量可以为1个或多个，图中示出了1个，依据实际需求，还可以设置有多个滤波器200。
所述滤波器200包括第四介质层，滤波器件被所述第四介质层包围，并通过所述第四介质层与所述第一介质层120粘附。
所述滤波器200可以为表面声波滤波器和体声波滤波器中的一种或组合。
请继续参考图4，所述第一介质层120包括表面凹陷229，且所述第一介质层120在所述表面凹陷229处与所述滤波器200形成空腔。
所述功率放大器300包括功放输入输出焊线板391；所述第二片间互连线30包括穿过所述第一半导体层110的第三片间互连件31、第四片间互连件32和设置于所述第二介质层120内的第二辅助互连件35，所述第三片间互连件31的一端与所述功放输入输出焊线板391相连接，所述第二辅助互连件35的一端与所述第三片间互连件31的另一端相连接，所述第二辅助互连件35的另一端与所述第四片间互连件32的一端相连接，所述第四片间互连件32的另一端与所述射频收发转换开关子电路151电学互连，例如通过所述第二金属垫192实现电连接。
所述第二片间互连线30可以是实现所述功率放大器300和所述第一射频CMOS电路150的垂直连接，具体的，可以是所述第三片间互连件31和所述第三片间互连件32皆是垂直于所述第一半导体层110设置，即所述第三片间互连件31和所述第四片间互连件32皆垂直穿过所述第一半导体层110。
所述第二片间互连线30的材质可以包括金属，例如包括铜、钨、钛等，本发明对此不作特别限定。
所述功率放大器300的数量可以为1个或多个，图中示出了1个，依据实际需求，还可以设置有多个功率放大器300。
所述功率放大器300包括第五介质层320，形成在第三半导体层310上，例如可以在所述第三半导体层310上包括有CMOS结构，而在第五介质层320中包括有互联线等，通过所述第五介质层320与所述第一介质层120粘附。
所述第二基板400的数量可以为1个或多个，图中示出了1个，依据实际需求，还可以设置有多个第二基板400。
所述第三片间互连线60包括穿过所述第一半导体层110的第五片间互连件61、第六片间互连件62和设置于所述第二介质层内130的第三辅助互连件65，所述第六片间互连件62的一端与所述第一射频CMOS电路150的第一射频连接件相193连接，所述第三辅助互连件65的一端与所述第六片间互连件62的另一端相连接，所述第三辅助互连件65的另一端与所述第五片间互连件61的一端相连接，所述第五片间互连件61的另一端与所述第二射频CMOS电路的第二射频连接件491相连接。
所述第三片间互连线60可以是实现所述第一射频CMOS电路150和所述第二射频CMOS电路的垂直连接，具体的，可以是所述第五片间互连件61和所述第六片间互连件62皆是垂直于所述第一半导体层110设置，即所述第五片间互连件61和所述第六片间互连件62皆垂直穿过所述第一半导体层110。
所述第三片间互连线60的材质可以包括金属，例如包括铜、钨、钛等，本发明对此不作特别限定。
所述第一介质层120、第二介质层130、第三介质层、第四介质层和第五介质层320的材料包括氧化硅、氮化硅和氮氧化硅中的至少一种。
可选的，所述第一半导体层110的厚度小于等于1微米。
可选的，所述第一基板100与所述滤波器200和/或所述第一基板100与所述功率放大器300和/或所述第一基板100与所述第二基板400堆叠的厚度小于等于1毫米。
所述射频前端微系统模块还包括保护层500，所述保护层覆盖所述滤波器200、所述功率放大器300和所述第二基板400，并实现所述滤波器200、所述功率放大器300和所述第二基板400之间间隙的填充，即也覆盖了所述第一介质层120背离所述正面11的一侧。
下面给出本实施例中的射频前端微系统模块的制造方法。
本方法包括：
步骤S11，提供第一半导体层110，所述第一半导体层110具有相对的正面11和背面12；
步骤S12，在所述正面11形成第一射频CMOS电路150，并采用第一介质层120自所述正面11覆盖所述第一射频CMOS电路150；
步骤S13，提供第二半导体层，所述第二半导体层形成有滤波器200和功率放大器300；
步骤S14，将所述滤波器200和所述功率放大器300分割，并分别粘附在所述正面11上的所述第一介质层120上；
步骤S15，提供第二半导体层410，所述第二半导体层410上设置有第二射频CMOS电路；
步骤S16，将第二半导体层410贴付在所述正面11上的所述第一介质层上120；
步骤S17，形成第一片间互连线20，连接所述滤波器200与所述第一射频CMOS电路150；
步骤S18，形成第二片间互连线30，连接所述功率放大器300与所述第一射频CMOS电路150；以及
步骤S19，形成第三片间互连线60，连接所述第二射频CMOS电路与所述第一射频CMOS电路150。
所述第一射频CMOS电路150的形成、所述滤波器200的形成、所述功率放大器300的形成和所述第二射频CMOS电路的形成可以采用现有技术完成，本发明对此不做详细介绍。
其中，所述滤波器200中包括第四介质层，通过所述第四介质层与所述第一介质层120粘附。
在粘附之前，可以在所述第一介质层120中形成表面凹陷229，从而当且所述第四介质层与所述第一介质层120粘附后，所述第一介质层120在所述表面凹陷229处与所述滤波器200形成空腔。
所述功率放大器300包括第五介质层320，通过所述第五介质层与所述第一介质层120粘附。
所述第二射频CMOS电路包括第三介质层，通过所述第三介质层与所述第一介质层120粘附。
在所述滤波器200、所述功率放大器300和所述第二射频CMOS电路与所述第一介质层100粘附后，形成保护层500，所述保护层500覆盖所述滤波器200、所述功率放大器300和所述第二射频CMOS电路，并实现所述滤波器200、所述功率放大器300和所述第二射频CMOS电路之间间隙的填充，即也覆盖了所述第一介质层120背离所述正面11的一侧。
在保护层500形成后，进行所述步骤S17～步骤S19。例如包括先在所述第一半导体层110的背面12上形成第二介质层130的一部分，之后进行通孔的形成，所述通孔穿透所述第一半导体层110，其中一部分通孔暴露出所述第一射频CMOS电路150中的第一金属垫191、第二金属垫192和第一射频连接件相193，而另一部分通孔则穿透所述第一介质层120，并深入至所述第三介质层、所述第四介质层和所述第五介质层中，分别暴露出所述第二射频CMOS电路的第二射频连接件491、所述滤波器200中的滤波输入输出焊接板291和所述功率放大器300中的功放输入输出焊线板391。之后，在所述通孔中形成插塞，具体的，包括形成第一片间互连件21、第二片间互连件22、第三片间互连件31、第四片间互连件32、第五片间互连件61、第六片间互连件62。然后，形成第一辅助互连件25、第二辅助互连件35和第三辅助互连件65，所述第一辅助互连件25的两端分别连接所述第一片间互连件21和所述第二片间互连件22，从而实现所述滤波器200与所述第一射频CMOS电路150的连接；所述第二辅助互连件35的两端分别连接所述第三片间互连件31和所述第四片间互连件32，从而实现所述功率放大器300与所述第一射频CMOS电路150的连接；所述第三辅助互连件65的两端分别连接所述第五片间互连件61和所述第六片间互连件62，从而实现所述功率放大器300与所述第二射频CMOS电路的连接。然后，可以形成第二介质层130的另一部分，从而整个第二介质层130形成，实现对第一片间互连线20、第二片间互连线30和第三片间互连线60的覆盖。
进一步的，继续在所述第二介质层130中形成焊垫90和空腔91，以便形成MEMS器件。
进一步的，所述第一片间互连线20、所述第二片间互连线30和所述第三片间互连线60同时形成。
所述滤波器200包括滤波输入输出焊接板291；所述第一片间互连线20包括穿过所述第一半导体层110的第一片间互连件21、第二片间互连件22和设置于所述第二介质层130中的第一辅助互连件25，所述第一片间互连件21的一端与所述滤波输入输出焊线板291相连接，所述第一辅助互连件25的一端与所述第一片间互连件21的另一端相连接，所述第一辅助互连件25的另一端与所述第二片间互连件22的一端相连接，所述第二片间互连件22的另一端与所述射频收发转换开关子电路151电学互连，例如通过所述第一金属垫191实现电连接。
所述第一片间互连线20可以是实现所述滤波器200和所述第一射频CMOS电路150的垂直连接，具体的，可以是所述第一片间互连件21和所述第二片间互连件22皆是垂直于所述第一半导体层110设置，即所述第一片间互连件21和所述第二片间互连件22皆垂直穿过所述第一半导体层110。
所述第一片间互连线20的材质可以包括金属，例如包括铜、钨、钛等，本发明对此不作特别限定。
所述功率放大器300包括功放输入输出焊线板391；所述第二片间互连线30包括穿过所述第一半导体层110的第三片间互连件31、第四片间互连件32和设置于所述第二介质层120内的第二辅助互连件35，所述第三片间互连件31的一端与所述功放输入输出焊线板391相连接，所述第二辅助互连件35的一端与所述第三片间互连件31的另一端相连接，所述第二辅助互连件35的另一端与所述第四片间互连件32的一端相连接，所述第四片间互连件32的另一端与所述射频收发转换开关子电路151电学互连，例如通过所述第二金属垫192实现电连接。
所述第二片间互连线30可以是实现所述功率放大器300和所述第一射频CMOS电路150的垂直连接，具体的，可以是所述第三片间互连件31和所述第三片间互连件32皆是垂直于所述第一半导体层110设置，即所述第三片间互连件31和所述第四片间互连件32皆垂直穿过所述第一半导体层110。
所述第二片间互连线30的材质可以包括金属，例如包括铜、钨、钛等，本发明对此不作特别限定。
所述第三片间互连线60包括穿过所述第一半导体层110的第五片间互连件61、第六片间互连件62和设置于所述第二介质层内130的第三辅助互连件65，所述第六片间互连件62的一端与所述第一射频CMOS电路150的第一射频连接件相193连接，所述第三辅助互连件65的一端与所述第六片间互连件62的另一端相连接，所述第三辅助互连件65的另一端与所述第五片间互连件61的一端相连接，所述第五片间互连件61的另一端与所述第二射频CMOS电路的第二射频连接件491相连接。
所述第三片间互连线60可以是实现所述第一射频CMOS电路150和所述第二射频CMOS电路的垂直连接，具体的，可以是所述第五片间互连件61和所述第六片间互连件62皆是垂直于所述第一半导体层110设置，即所述第五片间互连件61和所述第六片间互连件62皆垂直穿过所述第一半导体层110。
所述第三片间互连线60的材质可以包括金属，例如包括铜、钨、钛等，本发明对此不作特别限定。
由此，通过射频晶片(第一射频CMOS电路与滤波器和功率放大器)的堆叠互连，缩小了所述射频前端微系统模块的封装尺度，提高各个射频晶片间电学互连的信号传输性能。
综上所述，本发明提供的射频前端微系统模块及其制造方法中，射频前端微系统模块包括：第一基板，包括第一半导体层，具有相对的正面和背面，设置于所述正面的第一介质层，设置于所述第一半导体层和所述第一介质层中的第一射频CMOS电路；滤波器，所述滤波器设置于所述第一介质层背离所述第一半导体层的一侧；功率放大器，所述功率放大器设置于所述第一介质层背离所述第一半导体层的一侧；第一片间互连线，连接所述滤波器与所述第一射频CMOS电路；以及第二片间互连线，连接所述功率放大器与所述第一射频CMOS电路。由此，通过射频晶片(第一射频CMOS电路与滤波器和功率放大器)的堆叠互连，缩小了所述射频前端微系统模块的封装尺度，提高各个射频晶片间电学互连的信号传输性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (22)

1.一种射频前端微系统模块，其特征在于，包括：
第一基板（10），包括第一半导体层（110），具有相对的正面（11）和背面（12），设置于所述正面的第一介质层（120），设置于所述第一半导体层和所述第一介质层中的第一射频CMOS电路（150）；
滤波器（200），所述滤波器设置于所述第一介质层背离所述第一半导体层的一侧；
功率放大器（300），所述功率放大器设置于所述第一介质层背离所述第一半导体层的一侧；
第一片间互连线（20），连接所述滤波器与所述第一射频CMOS电路；以及
第二片间互连线（30），连接所述功率放大器与所述第一射频CMOS电路；
所述背面设置有第二介质层；
第二基板（400），所述第二基板包括第二半导体层（410）和设置于所述第二半导体层上的第三介质层（420），所述第二基板包括设置于所述第二半导体层和所述第三介质层内的第二射频CMOS电路，所述第三介质层与所述第一介质层背离所述第二介质层的一侧相粘附；
第三片间互连线（60），所述第三片间互连线包括穿过所述第一半导体层的第五片间互连件（61）、第六片间互连件（62）和设置于所述第二介质层内的第三辅助互连件（65），所述第六片间互连件（62）的一端与所述第一射频CMOS电路的第一射频连接件相连接，所述第三辅助互连件的一端与所述第六片间互连件的另一端相连接，所述第三辅助互连件的另一端与所述第五片间互连件的一端相连接，所述第五片间互连件的另一端与所述第二射频CMOS电路的第二射频连接件相连接。
2.如权利要求1所述的射频前端微系统模块，其特征在于，所述第一射频CMOS电路包括射频收发转换开关子电路（151），用于与射频前端微系统模块外的射频天线相连接。
3.如权利要求2所述的射频前端微系统模块，其特征在于，所述滤波器包括滤波输入输出焊接板（291）；所述第一片间互连线包括穿过所述第一半导体层的第一片间互连件（21）、第二片间互连件（22）和设置于所述第二介质层内的第一辅助互连件（25），所述第一片间互连件（21）的一端与滤波输入输出焊线板相连接，所述第一辅助互连件的一端与所述第一片间互连件的另一端相连接，所述第一辅助互连件的另一端与所述第二片间互连件（22）的一端相连接，所述第二片间互连件的另一端与所述射频收发转换开关子电路电学互连。
4.如权利要求3所述的射频前端微系统模块，其特征在于，所述第一片间互连件和所述第二片间互连件皆垂直穿过所述第一半导体层。
5.如权利要求2所述的射频前端微系统模块，其特征在于，所述功率放大器包括功放输入输出焊线板（391）；所述第二片间互连线包括穿过所述第一半导体层的第三片间互连件（31）、第四片间互连件（32）和设置于所述第二介质层内的第二辅助互连件（35），所述第三片间互连件（31）的一端与所述功放输入输出焊线板相连接，所述第二辅助互连件的一端与所述第三片间互连件的另一端相连接，所述第二辅助互连件的另一端与所述第四片间互连件的一端相连接，所述第四片间互连件的另一端与所述射频收发转换开关子电路电学互连。
6.如权利要求5所述的射频前端微系统模块，其特征在于，所述第三片间互连件和所述第四片间互连件皆垂直穿过所述第一半导体层。
7.如权利要求1所述的射频前端微系统模块，其特征在于，所述第五片间互连件和所述第六片间互连件皆垂直穿过所述第一半导体层。
8.如权利要求1所述的射频前端微系统模块，其特征在于，所述第一介质层、第二介质层和第三介质层的材料包括氧化硅、氮化硅和氮氧化硅中的至少一种。
9.如权利要求1所述的射频前端微系统模块，其特征在于，所述第一半导体层的厚度小于等于1微米。
10.如权利要求1所述的射频前端微系统模块，其特征在于，所述第一基板与所述滤波器和/或所述第一基板与所述功率放大器堆叠的厚度小于等于1毫米。
11.如权利要求1所述的射频前端微系统模块，其特征在于，所述第一半导体层的材料包括砷化镓、氮化镓、磷化铟和碳化硅中的至少一种。
12.如权利要求1所述的射频前端微系统模块，其特征在于，所述滤波器为表面声波滤波器和体声波滤波器中的一种或组合。
13.如权利要求1所述的射频前端微系统模块，其特征在于，所述第一介质层包括表面凹陷（229），且所述第一介质层在所述表面凹陷处与所述滤波器形成空腔。
14.一种射频前端微系统模块的制造方法，其特征在于，包括：
提供第一半导体层，所述第一半导体层具有相对的正面（11）和背面（12）；
在所述正面形成第一射频CMOS电路，并采用第一介质层自所述正面（11）覆盖所述第一射频CMOS电路（150）；
提供第二半导体层，所述第二半导体层形成有滤波器和功率放大器；
将所述滤波器和所述功率放大器分割，并分别粘附在所述正面上的所述第一介质层上；
形成第一片间互连线（20），连接所述滤波器与所述第一射频CMOS电路；以及
形成第二片间互连线（30），连接所述功率放大器与所述第一射频CMOS电路。
15.如权利要求14所述的射频前端微系统模块的制造方法，其特征在于，所述第一片间互连线（20）和所述第二片间互连线（30）同时形成。
16.如权利要求14所述的射频前端微系统模块的制造方法，其特征在于，所述第一片间互连线包括穿过所述第一半导体层的第一片间互连件（21）、第二片间互连件（22）和设置于第二介质层内的第一辅助互连件（25），所述第一片间互连件（21）的一端与滤波输入输出焊线板相连接，所述第一辅助互连件的一端与所述第一片间互连件的另一端相连接，所述第一辅助互连件的另一端与所述第二片间互连件（22）的一端相连接，所述第二片间互连件的另一端与射频收发转换开关子电路电学互连。
17.如权利要求16所述的射频前端微系统模块的制造方法，其特征在于，所述第一片间互连件和所述第二片间互连件皆垂直穿过所述第一半导体层。
18.如权利要求14所述的射频前端微系统模块的制造方法，其特征在于，所述功率放大器包括功放输入输出焊线板（391）；所述第二片间互连线包括穿过所述第一半导体层的第三片间互连件（31）、第四片间互连件（32）和设置于第二介质层内的第二辅助互连件（35），所述第三片间互连件（31）的一端与所述功放输入输出焊线板相连接，所述第二辅助互连件的一端与所述第三片间互连件的另一端相连接，所述第二辅助互连件的另一端与所述第四片间互连件的一端相连接，所述第四片间互连件的另一端与射频收发转换开关子电路电学互连。
19.如权利要求18所述的射频前端微系统模块的制造方法，其特征在于，所述第三片间互连件和所述第四片间互连件皆垂直穿过所述第一半导体层。
20.如权利要求14或15所述的射频前端微系统模块的制造方法，其特征在于，在所述正面形成第一射频CMOS电路之后，在形成第一片间互连线（20）之前，还包括：
提供第二半导体层，所述第二半导体层上设置有第二射频CMOS电路；以及
将第二半导体层贴付在所述正面上的所述第一介质层上。
21.如权利要求20所述的射频前端微系统模块的制造方法，其特征在于，在将第二半导体层贴付在所述正面上的所述第一介质层上之后，还包括：
形成第三片间互连线（60），所述第三片间互连线包括穿过所述第一半导体层的第五片间互连件（61）、第六片间互连件（62）和设置于第二介质层内的第三辅助互连件（65），所述第六片间互连件（62）的一端与所述第一射频CMOS电路的第一射频连接件相连接，所述第三辅助互连件的一端与所述第六片间互连件的另一端相连接，所述第三辅助互连件的另一端与所述第五片间互连件的一端相连接，所述第五片间互连件的另一端与所述第二射频CMOS电路的第二射频连接件相连接。
22.如权利要求21所述的射频前端微系统模块的制造方法，其特征在于，所述第五片间互连件和所述第六片间互连件皆垂直穿过所述第一半导体层。
CN201810135462.2A 2018-02-09 2018-02-09 射频前端微系统模块及其制造方法 Active CN108364948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810135462.2A CN108364948B (zh) 2018-02-09 2018-02-09 射频前端微系统模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810135462.2A CN108364948B (zh) 2018-02-09 2018-02-09 射频前端微系统模块及其制造方法

Publications (2)

Publication Number Publication Date
CN108364948A CN108364948A (zh) 2018-08-03
CN108364948B true CN108364948B (zh) 2020-09-25

Family

ID=63005530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810135462.2A Active CN108364948B (zh) 2018-02-09 2018-02-09 射频前端微系统模块及其制造方法

Country Status (1)

Country Link
CN (1) CN108364948B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109534278B (zh) * 2018-11-01 2020-12-15 中国科学院半导体研究所 声学滤波器与hemt异构集成的结构及其制备方法
CN112768446A (zh) * 2019-10-21 2021-05-07 珠海零边界集成电路有限公司 一种集成芯片及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024801A (zh) * 2010-10-12 2011-04-20 北京大学 超薄芯片垂直互联封装结构及其制造方法
US20110133281A1 (en) * 2008-06-03 2011-06-09 International Business Machines Corporation Three-Dimensional Integrated Circuits and Techniques for Fabrication Thereof
US20140239458A1 (en) * 2010-02-05 2014-08-28 International Business Machines Corporation Bonded structure with enhanced adhesion strength
US20150044866A1 (en) * 2013-08-09 2015-02-12 Commissariat A L'energie Atomique Et Aux Ene Alt Interconnection of several levels of a stack of supports for electronic components
CN104716050A (zh) * 2013-12-16 2015-06-17 台湾积体电路制造股份有限公司 具有模塑通孔的半导体器件
CN104810366A (zh) * 2014-01-26 2015-07-29 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
CN105321903A (zh) * 2014-07-17 2016-02-10 台湾积体电路制造股份有限公司 具有重分布线的堆叠集成电路
CN105914202A (zh) * 2016-06-13 2016-08-31 上海珏芯光电科技有限公司 显示驱动背板、显示器以及制造方法
CN107680958A (zh) * 2016-08-02 2018-02-09 上海珏芯光电科技有限公司 射频微系统封装模块及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016508A (ja) * 2006-07-03 2008-01-24 Nec Electronics Corp 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110133281A1 (en) * 2008-06-03 2011-06-09 International Business Machines Corporation Three-Dimensional Integrated Circuits and Techniques for Fabrication Thereof
US20140239458A1 (en) * 2010-02-05 2014-08-28 International Business Machines Corporation Bonded structure with enhanced adhesion strength
CN102024801A (zh) * 2010-10-12 2011-04-20 北京大学 超薄芯片垂直互联封装结构及其制造方法
US20150044866A1 (en) * 2013-08-09 2015-02-12 Commissariat A L'energie Atomique Et Aux Ene Alt Interconnection of several levels of a stack of supports for electronic components
CN104716050A (zh) * 2013-12-16 2015-06-17 台湾积体电路制造股份有限公司 具有模塑通孔的半导体器件
CN104810366A (zh) * 2014-01-26 2015-07-29 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
CN105321903A (zh) * 2014-07-17 2016-02-10 台湾积体电路制造股份有限公司 具有重分布线的堆叠集成电路
CN105914202A (zh) * 2016-06-13 2016-08-31 上海珏芯光电科技有限公司 显示驱动背板、显示器以及制造方法
CN107680958A (zh) * 2016-08-02 2018-02-09 上海珏芯光电科技有限公司 射频微系统封装模块及其制造方法

Also Published As

Publication number Publication date
CN108364948A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
TWI780087B (zh) 以用於高頻通訊的三維(3d)堆疊超薄封裝體模組所設計之微電子裝置
CN108133913B (zh) 具有细长边垫的放大器管芯以及放大器模块
JP4423210B2 (ja) 高周波モジュール及びそれを用いた通信機器
JP5239309B2 (ja) 半導体装置
CN100585843C (zh) 带有集成无源元件的硅基封装结构
US7515879B2 (en) Radio frequency circuit module
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
EP2096767B1 (en) Method and system for processing signals via diplexers embedded in an integrated circuit package
US11658691B2 (en) High-frequency module and communication device
KR20150068495A (ko) 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징
US8981881B2 (en) Stacked module
US11088661B2 (en) Power amplifier devices containing inverted power transistor dies and methods for the fabrication thereof
CN107680958B (zh) 射频微系统封装模块及其制造方法
CN108364948B (zh) 射频前端微系统模块及其制造方法
KR20220009865A (ko) 고주파 모듈 및 통신장치
US20230308121A1 (en) High-frequency module and communication device
US8288845B2 (en) Package including proximately-positioned lead frame
CN109384192B (zh) 微系统封装模块及其制造方法
WO2011104774A1 (ja) 半導体装置
JP7275177B2 (ja) 端部めっきを備えたウィンドウフレームを実装する無線周波数パッケージおよびそれを実装するためのプロセス
JP2004529484A (ja) 回路と個別の電気部品との間で高周波信号を伝達するための接続
JPH11195731A (ja) 半導体装置
CN110086484B (zh) 驱动装置及其制备方法和通信设备
KR100851169B1 (ko) 듀플렉서 패키지 및 그 제조방법
TW202314981A (zh) 半導體模組及半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220208

Address after: 201607 No. 32, Zhongnan Road, Maogang Town, Songjiang District, Shanghai

Patentee after: Xinzhiwei (Shanghai) Electronic Technology Co.,Ltd.

Address before: 201204 room P316, 4 building, 298 Lian Zhen Road, Pudong New Area, Shanghai.

Patentee before: SHANGHAI JADIC OPTOELECTRONICS TECHNOLOGY CO.,LTD.

TR01 Transfer of patent right