CN105914202A - 显示驱动背板、显示器以及制造方法 - Google Patents

显示驱动背板、显示器以及制造方法 Download PDF

Info

Publication number
CN105914202A
CN105914202A CN201610420503.3A CN201610420503A CN105914202A CN 105914202 A CN105914202 A CN 105914202A CN 201610420503 A CN201610420503 A CN 201610420503A CN 105914202 A CN105914202 A CN 105914202A
Authority
CN
China
Prior art keywords
semiconductor substrate
display
array
interconnection
backboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610420503.3A
Other languages
English (en)
Other versions
CN105914202B (zh
Inventor
王晓川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinzhiwei (Shanghai) Electronic Technology Co.,Ltd.
Original Assignee
Shanghai Juexin Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Juexin Photoelectric Technology Co Ltd filed Critical Shanghai Juexin Photoelectric Technology Co Ltd
Priority to CN201610420503.3A priority Critical patent/CN105914202B/zh
Publication of CN105914202A publication Critical patent/CN105914202A/zh
Priority to US15/621,561 priority patent/US20170358265A1/en
Application granted granted Critical
Publication of CN105914202B publication Critical patent/CN105914202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种显示驱动背板、显示器及其制造方法，所述显示驱动背板包括第一半导体基板：多个像素驱动单元所组成的像素驱动阵列和第一外围电路单元；位于第一半导体基板第二表面的第一电极阵列；第二半导体基板内具有第二外围电路单元，所述第二半导体基板的第一表面和所述第一半导体基板的第一表面键合；第一互连通孔，其位于第一半导体基板内，导电互连所述第一电极阵列和像素驱动阵列，本发明采用双层或者三层的芯片叠层技术，克服了现有技术中不同性能的晶体管位于同层，工艺实现难度大，或者位于不同芯片中，互连成本高的缺陷，大大提高了器件性能，降低了成本。

Description

显示驱动背板、显示器以及制造方法
技术领域
本发明涉及显示技术领域，尤其涉及一种多芯片堆叠显示驱动背板、显示器及其制造方法。
背景技术
微显示背板是有源矩阵显示器集成发光二极管或空间光调制像素单元的有源矩阵到一个单独基板上的像素驱动电路以及外围电路所对应的阵列，常用的发光二极管和空间光调制像素单元包括：LED、OLED，液晶显示器(LCD)和MEMS光调制器，MEMS光调制器包括数字微镜器件(Digital Micro-mirrorDevice)和数字微快门器件(Digital Micro Shutter)。所述的像素驱动电路和外围电路通常由半导体晶体管构成，其中常用的薄膜晶体管制作在介质基板上，例如玻璃板，或MOS晶体管制作在半导体基板上，例如硅晶片。
为了驱动不同的发光二极管或者空间调制像素单元，底部的像素驱动电路通常需要用到匹配高压或/和高电流的MOS晶体管；然而在外围电路中，用来接收数据和信号或者提供控制信号的电路，通常采用的是低压、高速的MOS晶体管。此外，为了提高显示分辨率和帧速率，外围电路还通常需要采用高速、大容量的片上存储器作为数据缓冲。
由于微显示背板驱动系统需要集成各种不同功能的子电路，这些子电路往往会采用不同种类型的MOS晶体管。因此，要在单一的半导体基板上，尤其在同一个硅衬底上同时形成由不同类型MOS晶体管组成的多个子电路，以构成背板驱动系统的系统级芯片(System-On-Chip)架构，不仅对加工工艺是很大的技术挑战，而且会大幅度增加成本，这使得这一制造过程变得非常复杂甚至不可行。除此之外，将不同功能的电路集成在一个半导体基板上会扩大芯片尺寸，也会导致这样的微显示背板驱动系统集成芯片性能的降低，尤其是其运行速度的降低和功耗的增加。
发明内容
本发明的目的在于，提供一种制造工艺简单，性能更好的显示驱动背板，包括：
第一半导体基板，其包括第一表面以及与第一表面相对的第二表面，所述第一半导体基板内具有第一半导体芯片，所述第一半导体芯片包括：多个像素驱动单元组成的像素驱动阵列和用于驱动所述像素驱动阵列的第一外围电路单元；
位于第一半导体基板第二表面的第一电极阵列，所述第一电极阵列的每一个第一电极通过至少一个第一互连通孔和所述像素驱动阵列的一个像素驱动单元一一对应相连，所述第一电极阵列和外部像素显示单元阵列对应相连；
第二半导体基板，其包括第一表面以及与第一表面相对的第二表面，所述第二半导体基板内具有第二半导体芯片，所述第二半导体芯片包括：第二外围电路单元，所述第二半导体基板的第一表面和所述第一半导体基板的第一表面键合。
本发明还公开了一种包含上述的显示驱动背板的显示器，还包括和所述驱动背板导电互连的显示背板，所述显示背板包括像素显示单元阵列，所述显示驱动背板的第一半导体基板上的第一电极阵列和所述显示背板的像素显示单元阵列一一对应导电互连。
本发明还公开了一种上述的显示驱动背板的制造方法，包括步骤：
提供第一半导体衬底，其包括第一表面以及与第一表面相对的第二表面；
在所述第一半导体衬底的第一表面上形成多个像素驱动单元所组成的像素驱动阵列和第一外围电路单元，构成第一半导体基板；
提供第二半导体衬底，其包括第一表面以及与第一表面相对的第二表面；
在所述第二半导体衬底上形成第二外围电路，构成第二半导体基板；
将所述第一半导体基板的第一表面和第二半导体基板的第一表面键合；
研磨所述第一半导体基板的第二表面，去除部分厚度的半导体衬底；
在所述第一半导体基板内形成第一互连通孔；
在所述第一半导体基板的第二表面形成第一电极阵列，每一个所述第一互连通孔导电互连所述第一电极阵列的一个第一电极和所述像素驱动阵列的一个像素驱动单元。
相比于现有技术，本发明的显示驱动背板采用双层或者三层的芯片叠层技术，从而将性能差异不同的晶体管放在不同的层中，通过深孔互连技术，将其互连，并且通过顶层的电极使其给显示面板提供驱动和控制，克服了现有技术中不同性能的晶体管位于同层，工艺实现难度大，或者位于不同芯片中，互连成本高的缺陷，大大提高了器件性能，降低了成本。
因此，采用多芯片立体叠层的技术方案，将由不同MOS晶体管的子电路分别利用不同的加工工艺来完成，再采用垂直互连技术将不同子电路形成系统互连，原理上就能解决上述系统级芯片架构的缺陷。本发明所披露的，正是一个低加工成本、高集成度微显示背板驱动系统集成芯片的多晶片立体叠层技术方案。
附图说明
图1为本发明第一实施例的显示驱动背板的结构示意图；
图2为本发明第二实施例的驱动背板的结构示意图；
图3为本发明第三实施例的驱动背板的结构示意图；
图4为本发明第一实施例的显示器的结构示意图；
图5为本发明第一实施例的显示器驱动背板的制造方法流程图；
图6至图12为本发明第一实施例的显示驱动背板的制造方法示意图。
具体实施方式
下面将结合示意图对本发明的有源可视显示器及其驱动电路做更详细的说明，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
显示驱动背板第一实施例
参考图1，在本实施例中，所述显示驱动背板10包括第一半导体基板101，其包括第一表面101a以及与第一表面相对的第二表面101b，所述第一半导体基板101内具有第一半导体芯片，所述第一半导体芯片包括：多个像素驱动单元所组成的像素驱动阵列110和第一外围电路单元150；位于第一半导体基板第二表面101b的第一电极阵列130；第二半导体基板202，其包括第一表面202a和以及与第一表面相对的第二表面202b，所述第二半导体基板202内具有第二半导体芯片，所述第二半导体芯片包括：第二外围电路单元250，所述第二半导体基板的第一表面202a和所述第一半导体基板的第一表面101a键合；第一互连通孔121，其位于第一半导体基板101内，导电互连所述第一电极阵列130和像素驱动阵列110，具体的导电互连像素驱动电路电极133和第一电极阵列130，所述像素驱动电路电极133为像素驱动阵列110中像素驱动单元的IO端，第二外围电路单元250包括一些匹配低压高速的晶体管，由于这样的晶体管和像素驱动单元中所需的高压，高电流的晶体管的制造工艺不同，因此分在不同的芯片中制造，减少了干扰，简化了制造工艺。
在本实施例中，所述第一芯片形成有像素驱动单元，以及第一外围电路，所述第一外围电路包含和像素驱动单元中的晶体管性能相近的晶体管，例如同为匹配低压低电流的晶体管，所述第一半导体基板的第一表面101a为形成晶体管的表面，所述第二表面101b为衬底面。所述第二芯片形成有第二外围电路，所述第二半导体基板的第一表面202a为形成有第二外围电路的晶体管的表面，所述第二表面202b为衬底面。出于晶圆加工的需要，晶圆的衬底面应该具有一定厚度，例如725微米标准厚度的8英寸晶圆和775微米标准厚度的12英寸晶圆；依次在键合中选用晶体管所在的表面进行键合，利于减少器件厚度，便于后续互连通孔的形成，将衬底面作为支撑面还夹持操作，利于操作。
在本实施例中，进一步包括形成第一互连线60和第二互连通孔61，所述第一互连线60位于第一半导体基板的第二表面101b，所述第二互连通孔61其位于第一半导体基板101内，导电互连所述第一外围电路单元150和所述第一互连线60。
在本实施例中，进一步包括第三互连通孔62，其贯穿第一半导体基板101，停止在第二半导体基板202内，导电互连第一互连线60和第二外围电路单元250。
本实施例中，通过对第一半导体基板101的衬底面研磨之后，去除一定厚度的衬底，然后从该表面形成第二互连通孔和第三互连通孔以及第一互连线，从而使得第一半导体基板内的电路和第二半导体基板内的电路互连，这样的优点还在于，可以省略外部打线，大大的减小了芯片面积，简化了器件的互连关系，使得器件的制造成本降低，性能显著提高。
本发明的显示驱动背板通过芯片的叠层结构从而将性能差别较大的晶体管位于不同的层中，减少了干扰，简化了制造工艺。
显示驱动背板第二实施例
参考图2，和第一实施例中相同的部分不再赘述，不同在于，在本实施例中，没有第二互连通孔和第三互连通孔，代替的是第四互连通孔63，其贯穿第一半导体基板101，停止于第二半导体基板202内，垂直导电互连所述第一外围电路单元110和所述第二外围电路单元250。
在本实施例中，通过一个垂直连通的第四互连通孔63将第一半导体内的第一外围电路和第二半导体基板内的第二外围电路互连，从而简化了电路结构。
显示驱动背板第三实施例
参考图3，和第一实施例中相同的部分不再赘述，不同在于，在本实施例中，进一步包括键合在第二半导体基板第二表面202b上的第三半导体基板301，所述第三半导体基板301包括第一表面301a以及与第一表面相对的第二表面301b，第三半导体基板的第一表面301a与所述第二半导体基板的第二表面202b键合，所述第三半导体基板301包括第三芯片，所述第三芯片包括第三外围电路单元310。在本实施例中，第三外围电路为存储单元阵列。
在本实施例中，由于增加一层芯片的叠层，因此结合的方式略有不同，由于需要先键合第二半导体基板和第三半导体基板，因此第二半导体基板的第二表面为形成晶体管的表面，第一表面为衬底面。
进一步包括第五互连通孔64和第二互连线67，所述第二互连线67位于第二半导体基板的第一表面202a，第二互连线和第二半导体基板内的第二外围电路导电互连，所述第五互连通孔64贯穿所述第二半导体基板202，停止于所述第三半导体基板301内，通过第二互连线导电互连所述第二外围电路单元250和第三外围电路单元310。
所述第一半导体基板、第二半导体基板和第三半导体基板的材料为硅或者硅化合物。所述的存储单元阵列为SRAM、DRAM或者非挥发存储单元阵列。
显示器第一实施例
参考图4，一种上述显示驱动背板的显示器，除此之外还包括和所述驱动背板导电互连的显示背板300，所述显示驱动背板10的第一半导体基板101上的第一电极阵列110和所述显示背板的像素显示单元阵列对应导电互连。
所述显示背板包括发光单元阵列或者光调制单元阵列，具体的所述发光单元阵列为发光二极管阵列。所述光调制单元阵列为液晶显示单元阵列或者MEMS光调制单元阵列。
所述第一电极阵列110和所述显示背板的像素显示单元阵列的互连方式可以为像素显示背板位于所述第一半导体基板101的第二表面101b上，第一电极阵列110和像素显示单元301的电极直接一一对应互连，或者像素显示背板位于所述第一半导体基板的旁侧，通过引线互连。
显示驱动背板制造方法第一实施例
图5为本发明第一实施例的显示器驱动背板的制造方法流程图，参考图5，本发明的硅基背板LED显示器的制造方法，包括步骤：
S10，提供第一半导体衬底；
S20，在所述第一半导体衬底的第一表面上形成多个像素驱动单元所组成的像素驱动阵列和第一外围电路；
S30，提供第二半导体衬底；
S40，在所述第二半导体衬底上形成第二外围电路；
S50，将所述第一半导体基板的第一表面和第二半导体基板的第一表面键合；
S60，研磨所述第一半导体基板的第二表面；
S70，在所述第一半导体基板内形成第一互连通孔；
S80，在所述第一半导体基板的第二表面形成第一电极阵列，所述第一互连通孔导电互连所述第一电极阵列和像素驱动阵列。
图6至图10为本发明第一实施例的显示器驱动背板的制造方法的示意图，参考图6至图10，对第一实施例进行详细说明。
执行步骤S10，参考图6，提供第一半导体衬底100，所述半导体衬底100为单晶硅。
执行步骤S20，继续参考图6，在所述半导体衬底上的第一表面形成像素驱动电路的像素驱动阵列110和第一外围电路150，形成第一半导体基板101，第一半导体基板101的第一表面101a则形成有像素驱动电路的像素驱动阵列110和第一外围电路150，第一半导体基板的第二表面101b则为衬底面，有较厚的半导体衬底，其可以采用现有的半导体工艺制造的方法，利用形成MOS晶体管电路来形成，不再赘述。所述像素驱动阵列是像素驱动电路用来驱动显示面板的工作，例如显示面板为LED、OLED，液晶显示器(LCD)和MEMS光调制器，MEMS光调制器包括数字微镜器件和数字开关器件，因此所述像素驱动电路的像素驱动阵列110可以是匹配高压或高电流的MOS晶体管构成，像素驱动阵列和像素显示单元阵列对应，例如和发光二极管阵列对应，像素驱动单元和发光二级管一一对应，为其提供驱动。所述第一外围电路是用来接收数据和信号或者提供控制信号的电路，在本实施例中，可以将需要匹配高压或高电流的外围电路配置在该第一半导体基板中，使其和像素驱动电路位于同一层中，因为同为高压或高电流的晶体管，因此集成比较容易。
执行步骤S30，参考图7，提供第二半导体衬底200，所述半导体衬底200为单晶硅。
执行步骤S40，继续参考图7，在所述第二半导体衬底上形成第二外围电路250，形成第二半导体基板202，其可以采用现有的半导体工艺制造的方法，利用形成MOS晶体管电路来形成，不再赘述。所述第二外围电路250是用来接收数据和信号或者提供控制信号的电路，可以应用的是匹配低压、高速的晶体管，除此之外，由于第一半导体基板101和第二半导体基板202分别位于不同的层，并且也是在不同的半导体工艺中形成，因此之间互不干扰，互不影响，在本实施例中，在本实施例中优选的，在第二半导体基板202的第一表面202a形成有第二外围电路，第二半导体基板的第二表面202b则为衬底面，具有较厚的半导体衬底。
执行步骤S50，参考图8～图9，将所述第一半导体基板101的第一表面101a和第二半导体基板202的第一表面202a键合。所述键合的方法可以采用通过在需要键合的表面形成中间介质层，例如二氧化硅层，然后加热使其熔融键合。从而，第一半导体基板101的第二表面101b和第二半导体基板202的第二表面202b暴露在外面，则外层具有较厚的半导体衬底支撑。
执行步骤S60，参考图10，研磨所述第一半导体基板101的第二表面101b，由于第二半导体基板101的第二表面101b具有衬底作为支撑，因此在其支撑下对第一半导体基板101的第二表面101b进行研磨，减薄其半导体衬底的厚度，减薄到利于刻蚀形成暴露电路的通孔的厚度，例如去除厚度为625到925微米的半导体衬底，将厚度减薄到5纳米到10微米，同时又不对器件造成损伤。
执行步骤S70，继续参考图11～13，在所述第一半导体基板101内形成第一互连通孔121。
在本优选实施例中，在第一半导体基板101的第二表面101b形成介质层160，然后利用所述介质层160作为保护层刻蚀第一半导体基板101b，在第一半导体基板101内形成暴露像素驱动电路电极133的通孔，然后利用金属填充所述通孔形成第一互连通孔121，并去除介质层160。
执行步骤S70，继续参考图11～13，在所述第一半导体基板101内形成第一互连通孔121。
在本实施例中，优选的，还包括步骤：
在所述第一半导体基板101内形成第二互连通孔61，该步骤可以和上述形成第一互连通孔121的步骤同时进行，在同一刻蚀步骤中根据刻蚀时间的调整，同时形成第一互连通孔121的通孔和第二互连通孔61的通孔，然后在同一淀积步骤中淀积相同的金属，填充通孔，同时形成第一互连通孔121和第二互连通孔61。
优选的，在该步骤中还和第一互连通孔121、第二互连通孔61在同一工艺中形成第三互连通孔62，第三互连通孔62贯穿第一半导体基板101，停止在第二半导体基板202内的第三互连通孔62，其导电互连第一互连线60和第二外围电路单元150。
在所述第一半导体基板101的第二表面101b形成第一互连线60，该步骤可以利用先形成掩膜层，再淀积金属层的方法，形成第一互连线60。所述第二互连通孔61导电互连所述第一外围电路单元150和所述第一互连线60。在本实施例中该步骤和步骤90同时形成。
执行步骤S80，在所述第一半导体基板101的第一表面101a第一互连通孔121的位置形成第一电极阵列130，使所述第一互连通孔121阵列导电互连所述第一电极阵列130和像素驱动阵列110，具体的第一互连通孔、第一电极和像素驱动单元一一对应互连。
优选的，在该步骤中还形成第一互连线60。
显示驱动背板制造方法第二实施例
在本实施例中，和上述显示驱动背板制造方法第一实施例相同的部分为包括步骤：
S10，提供第一半导体衬底；
S20，在所述第一半导体衬底的第一表面上形成多个像素驱动单元所组成的像素驱动阵列和第一外围电路；
S30，提供第二半导体衬底；
S40，在所述第二半导体衬底上形成第二外围电路；
S50，将所述第一半导体基板的第一表面和第二半导体基板的第一表面键合；
S60，研磨所述第一半导体基板的第二表面；
S70，在所述第一半导体基板内形成第一互连通孔；
S80，在所述第一半导体基板的第二表面形成第一电极阵列，所述第一互连通孔导电互连所述第一电极阵列和像素驱动阵列。
不同在于：
参考图2，进一步包括步骤：形成第四互连通孔，参考图2，所述第四互连通孔63其贯穿第一半导体基板101，停止于第二半导体基板101内，垂直导电互连所述第一外围电路单元150和所述第二外围电路250单元。
具体的，在S70中，刻蚀第一互连通孔的同时对第一半导体基板101进行刻蚀，暴露第一半导体基板101的第一外围电路150，并继续刻蚀贯穿第一半导体基板101，继续刻蚀使刻蚀停止在第二半导体基板202内，并且暴露第二半导体基板202的第二外围电路250形成通孔。然后，向刻蚀通孔中填充金属，使得第一外围电路150和第二外围电路250导电互连，最后在第一半导体基板101的第二表面101b形成与所述第四互连通孔63连通的第一互连线60，第一互连线的形成方法可以参考上面实施例，不再赘述。
显示驱动背板制造方法第三实施例
在本实施例中，和上述显示驱动背板制造方法第一实施例相同的部分为包括步骤：
S10，提供第一半导体衬底；
S20，在所述第一半导体衬底的第一表面上形成多个像素驱动单元所组成的像素驱动阵列和第一外围电路；
S30，提供第二半导体衬底；
S40，在所述第二半导体衬底上形成第二外围电路；
在本实施例中，在第二半导体基板202的第二表面202b形成有第二外围电路，第二半导体基板的第一表面202a则为衬底面，具有较厚的半导体衬底。
参考图3，在该步骤之后还包括步骤：
提供第三半导体衬底30，其包括第一表面以及和第一表面相对的第二表面，
在所述第三半导体衬底30第一表面上形成第三外围电路310，构成第三半导体基板301；
将第三半导体基板301的第一表面301a与所述第二半导体基板202的第二表面202b键合；
研磨所述第二半导体基板202的第一表面202a，去除部分厚度的半导体衬底；
形成第五互连通孔64，其贯穿所述第二半导体基板202，互连所述第三外围电路；该步骤的形成方法可以参考前面实施例中形成第二互连通孔的方法，不再赘述。
在所述第二半导体基板202的第一表面202a所述第五互连通孔64的位置形成第二互连线67，所述第五互连通孔64导电互连所述第三外围电路310和所述第二互连线67。所述第二互连线67的形成方法可以参考前面实施例中第一电极阵列的形成方法，不再赘述。
S50，将所述第一半导体基板的第一表面和第二半导体基板的第一表面键合；
S60，研磨所述第一半导体基板的第二表面；
S70，在所述第一半导体基板内形成第一互连通孔；
S80，在所述第一半导体基板的第二表面形成第一电极阵列，所述第一互连通孔导电互连所述第一电极阵列和像素驱动阵列。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (20)

1.一种显示驱动背板，其特征在于，包括：
第一半导体基板，其包括第一表面以及与第一表面相对的第二表面，所述第一半导体基板内具有第一半导体芯片，所述第一半导体芯片包括：多个像素驱动单元组成的像素驱动阵列和用于驱动所述像素驱动阵列的第一外围电路单元；
位于第一半导体基板第二表面的第一电极阵列，所述第一电极阵列的每一个第一电极通过至少一个第一互连通孔和所述像素驱动阵列的一个像素驱动单元一一对应相连，所述第一电极阵列和外部像素显示单元阵列对应相连；
第二半导体基板，其包括第一表面以及与第一表面相对的第二表面，所述第二半导体基板内具有第二半导体芯片，所述第二半导体芯片包括：第二外围电路单元，所述第二半导体基板的第一表面和所述第一半导体基板的第一表面键合。
2.根据权利要求1所述的显示驱动背板，其特征在于，进一步包括第一互连线和第二互连通孔，所述第一互连线位于第一半导体基板的第二表面，所述第二互连通孔其位于第一半导体基板内，导电互连所述第一外围电路单元和所述第一互连线。
3.根据权利要求2所述的显示驱动背板，其特征在于，进一步包括第三互连通孔，其贯穿第一半导体基板，停止在第二半导体基板内，导电互连第一互连线和第二外围电路单元。
4.根据权利要求1所述的显示驱动背板，其特征在于，进一步包括第四互连通孔，其贯穿第一半导体基板，停止于第二半导体基板内，垂直导电互连所述第一外围电路单元和所述第二外围电路单元。
5.根据权利要求3或者4所述的显示驱动背板，其特征在于，进一步包括键合在第二半导体基板第二表面的第三半导体基板，所述第三半导体基板包括第一表面以及与第一表面相对的第二表面，第三半导体基板的第一表面与所述第二半导体基板的第二表面键合，所述第三半导体基板包括第三半导体芯片，所述第三半导体芯片包括第三外围电路单元。
6.根据权利要求5所述的显示驱动背板，其特征在于，进一步包括第五互连通孔和第二互连线，所述第二互连线位于第二半导体基板的第一表面，所述第五互连通孔贯穿所述第二半导体基板，停止于所述第三半导体基板内，导电互连所述第二外围电路单元和第三外围电路单元。
7.根据权利要求5所述的显示驱动背板，其特征在于，所述第一半导体基板、第二半导体基板和第三半导体基板由硅或者硅化合物构成。
8.根据权利要求5所述的显示驱动背板，其特征在于，所述的第二外围电路或者第三外围电路包含一个存储单元阵列。
9.根据权利要求8所述的显示驱动背板，其特征在于，所述的存储单元阵列由SRAM、DRAM或者非挥发存储单元组成。
10.一种包含权利要求1至9任意一项所述的显示驱动背板的显示器，其特征在于，还包括和所述显示驱动背板导电互连的显示背板，所述显示背板包括像素显示单元阵列，所述显示驱动背板的第一半导体基板上的第一电极阵列和所述显示背板的像素显示单元阵列一一对应导电互连。
11.根据权利要求10所述的显示器，其特征在于，所述像素显示单元阵列为发光单元阵列或者光调制单元阵列。
12.根据权利要求11所述的显示器，其特征在于，所述发光单元阵列为发光二极管阵列。
13.根据权利要求11所述的显示器，其特征在于，所述光调制单元阵列为液晶显示单元阵列或者MEMS光调制单元阵列。
14.一种权利要求1所述的显示驱动背板的制造方法，其特征在于，包括步骤：
提供第一半导体衬底，其包括第一表面以及与第一表面相对的第二表面；
在所述第一半导体衬底的第一表面上形成多个像素驱动单元所组成的像素驱动阵列和第一外围电路单元，构成第一半导体基板；
提供第二半导体衬底，其包括第一表面以及与第一表面相对的第二表面；
在所述第二半导体衬底上形成第二外围电路，构成第二半导体基板；
将所述第一半导体基板的第一表面和第二半导体基板的第一表面键合；
研磨所述第一半导体基板的第二表面，去除部分厚度的半导体衬底；
在所述第一半导体基板内形成第一互连通孔；
在所述第一半导体基板的第二表面形成第一电极阵列，每一个所述第一互连通孔导电互连所述第一电极阵列的一个第一电极和所述像素驱动阵列的一个像素驱动单元。
15.根据权利要求14所述的显示驱动背板的制造方法，其特征在于，还包括步骤：
在所述第一半导体基板内形成第二互连通孔；
在所述第一半导体基板的第二表面形成第一互连线；
所述第二互连通孔导电互连所述第一外围电路单元和所述第一互连线。
16.根据权利要求15所述的显示驱动背板的制造方法，其特征在于，还包括步骤：
形成贯穿第一半导体基板停止在第二半导体基板内的第三互连通孔，其导电互连第一互连线和第二外围电路单元。
17.根据权利要求14所述的显示驱动背板的制造方法，其特征在于，
进一步包括步骤：形成第四互连通孔，其贯穿第一半导体基板，停止于第二半导体基板内，垂直导电互连所述第一外围电路单元和所述第二外围电路单元。
18.根据权利要求16或17所述的显示驱动背板的制造方法，其特征在于，
所述第二外围电路形成在第二半导体衬底的第一表面上。
19.根据权利要求16或17所述的显示驱动背板的制造方法，其特征在于，在键合第一半导体基板和第二半导体基板之前，还包括步骤：
提供第三半导体衬底，其包括第一表面以及和第一表面相对的第二表面，
在所述第三半导体衬底第一表面上形成第三外围电路，构成第三半导体基板；
将第三半导体基板的第一表面与所述第二半导体层的第二表面键合；
研磨所述第二半导体基板的第一表面；
形成第五互连通孔，其贯穿所述第二半导体基板；
在所述第二半导体基板的第一表面形成第二互连线，所述第五互连通孔导电互连所述第三外围电路和所述第二互连线。
20.根据权利要求19所述的显示驱动背板的制造方法，其特征在于，所述第二外围电路形成在第二半导体基板的第二表面。
CN201610420503.3A 2016-06-13 2016-06-13 显示驱动背板、显示器以及制造方法 Active CN105914202B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610420503.3A CN105914202B (zh) 2016-06-13 2016-06-13 显示驱动背板、显示器以及制造方法
US15/621,561 US20170358265A1 (en) 2016-06-13 2017-06-13 Display driver backplane, display device and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610420503.3A CN105914202B (zh) 2016-06-13 2016-06-13 显示驱动背板、显示器以及制造方法

Publications (2)

Publication Number Publication Date
CN105914202A true CN105914202A (zh) 2016-08-31
CN105914202B CN105914202B (zh) 2018-11-13

Family

ID=56751017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610420503.3A Active CN105914202B (zh) 2016-06-13 2016-06-13 显示驱动背板、显示器以及制造方法

Country Status (2)

Country Link
US (1) US20170358265A1 (zh)
CN (1) CN105914202B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364948A (zh) * 2018-02-09 2018-08-03 上海珏芯光电科技有限公司 射频前端微系统模块及其制造方法
CN109920375A (zh) * 2017-12-12 2019-06-21 乐金显示有限公司 微显示装置和显示集成电路
CN113763877A (zh) * 2021-08-26 2021-12-07 南京观海微电子有限公司 一种硅基oled显示矩阵和驱动电路分开的制作方法
CN115241171A (zh) * 2022-07-27 2022-10-25 北京数字光芯集成电路设计有限公司 具有双层封装结构的Micro-LED微显示芯片

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019113786A (ja) * 2017-12-26 2019-07-11 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP2021514073A (ja) * 2018-02-15 2021-06-03 イー インク コーポレイション Ｔワイヤと画素電極との間の減少した容量結合を伴う狭額縁電気光学ディスプレイバックプレーンのためのビアの設置
US10950178B2 (en) * 2018-02-20 2021-03-16 Emagin Corporation Microdisplay with reduced pixel size and method of forming same
KR20220027968A (ko) * 2019-06-28 2022-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN115715409A (zh) * 2020-06-18 2023-02-24 索尼半导体解决方案公司 显示设备、制造显示设备的方法和电子设备
KR20230011415A (ko) * 2021-06-30 2023-01-20 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스, 시스템, 및 이를 형성하기 위한 방법
KR20230096300A (ko) 2021-12-23 2023-06-30 삼성전자주식회사 적층형 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366340A (zh) * 2000-11-28 2002-08-28 株式会社半导体能源研究所 半导体装置及其制造方法
CN1450841A (zh) * 2002-03-26 2003-10-22 株式会社半导体能源研究所 发光设备、液晶显示设备及它们的制造方法
CN1535085A (zh) * 2002-12-11 2004-10-06 ���ṫ˾ 显示装置及其制造方法
US20050110159A1 (en) * 2003-11-21 2005-05-26 Chang-Woo Oh Stacked integrated circuit device including multiple substrates and method of manufacturing the same
CN1622716A (zh) * 2003-11-28 2005-06-01 三星Sdi株式会社 平板显示器及其制造方法
CN101206368A (zh) * 2006-12-20 2008-06-25 启萌科技有限公司 平面显示装置
CN104766828A (zh) * 2015-03-31 2015-07-08 武汉新芯集成电路制造有限公司 晶圆三维集成的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3880572B2 (ja) * 2003-10-31 2007-02-14 沖電気工業株式会社 半導体チップ及び半導体装置
JP5100080B2 (ja) * 2006-10-17 2012-12-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
WO2010011177A1 (en) * 2008-07-24 2010-01-28 Agency For Science, Technology And Research A substrate arrangement and a method of manufacturing a substrate arrangement
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
CN105470267A (zh) * 2016-01-11 2016-04-06 武汉华星光电技术有限公司 一种阵列基板及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366340A (zh) * 2000-11-28 2002-08-28 株式会社半导体能源研究所 半导体装置及其制造方法
CN1450841A (zh) * 2002-03-26 2003-10-22 株式会社半导体能源研究所 发光设备、液晶显示设备及它们的制造方法
CN1535085A (zh) * 2002-12-11 2004-10-06 ���ṫ˾ 显示装置及其制造方法
US20050110159A1 (en) * 2003-11-21 2005-05-26 Chang-Woo Oh Stacked integrated circuit device including multiple substrates and method of manufacturing the same
CN1622716A (zh) * 2003-11-28 2005-06-01 三星Sdi株式会社 平板显示器及其制造方法
CN101206368A (zh) * 2006-12-20 2008-06-25 启萌科技有限公司 平面显示装置
CN104766828A (zh) * 2015-03-31 2015-07-08 武汉新芯集成电路制造有限公司 晶圆三维集成的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109920375A (zh) * 2017-12-12 2019-06-21 乐金显示有限公司 微显示装置和显示集成电路
CN109920375B (zh) * 2017-12-12 2022-03-18 乐金显示有限公司 微显示装置和显示集成电路
CN108364948A (zh) * 2018-02-09 2018-08-03 上海珏芯光电科技有限公司 射频前端微系统模块及其制造方法
CN108364948B (zh) * 2018-02-09 2020-09-25 上海珏芯光电科技有限公司 射频前端微系统模块及其制造方法
CN113763877A (zh) * 2021-08-26 2021-12-07 南京观海微电子有限公司 一种硅基oled显示矩阵和驱动电路分开的制作方法
CN115241171A (zh) * 2022-07-27 2022-10-25 北京数字光芯集成电路设计有限公司 具有双层封装结构的Micro-LED微显示芯片

Also Published As

Publication number Publication date
CN105914202B (zh) 2018-11-13
US20170358265A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
CN105914202A (zh) 显示驱动背板、显示器以及制造方法
CN107924964B (zh) 发光面板及制备此类发光面板的方法
JP7004777B2 (ja) シリコン上のカラーｉｌｅｄディスプレイ
TWI813562B (zh) 藉由堆疊微型發光二極體的層來製造半導體元件
US10211364B2 (en) Display with surface mount emissive elements and active matrix drive
KR102037225B1 (ko) 표면 실장 발광 소자를 구비하는 디스플레이
EP3394892B1 (en) Making an integrated led display with alignment bonding and substrate removal
US20190371779A1 (en) Method of manufacturing display module using led
TW201828517A (zh) 使用黏著劑之微結構的質量轉遞
CN111048033B (zh) 显示装置及其制造方法
CN112310140B (zh) Led背板的像素结构、led显示面板及其制作方法
CN113223456A (zh) 一种堆栈式微显示驱动芯片架构及其制备方法
WO2024000653A1 (zh) 显示面板
JP6100236B2 (ja) 光−マイクロ電子デバイスの製造方法
Martin et al. Micro-LED for AR applications
US12125736B2 (en) Display panel and transfer method
WO2023159513A1 (zh) 显示基板及其制备方法、显示装置
WO2023103022A1 (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220209

Address after: 201607 No. 32, Zhongnan Road, Maogang Town, Songjiang District, Shanghai

Patentee after: Xinzhiwei (Shanghai) Electronic Technology Co.,Ltd.

Address before: 201204 room P316, 4 building, 298 Lian Zhen Road, Pudong New Area, Shanghai.

Patentee before: SHANGHAI JADIC OPTOELECTRONICS TECHNOLOGY CO.,LTD.