TW201349470A - 用於降低整體厚度的影像感測模組 - Google Patents

用於降低整體厚度的影像感測模組 Download PDF

Info

Publication number
TW201349470A
TW201349470A TW101117357A TW101117357A TW201349470A TW 201349470 A TW201349470 A TW 201349470A TW 101117357 A TW101117357 A TW 101117357A TW 101117357 A TW101117357 A TW 101117357A TW 201349470 A TW201349470 A TW 201349470A
Authority
TW
Taiwan
Prior art keywords
conductive
substrate
image sensing
unit
disposed
Prior art date
Application number
TW101117357A
Other languages
English (en)
Inventor
Chi-Hsing Hsu
Original Assignee
Azurewave Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azurewave Technologies Inc filed Critical Azurewave Technologies Inc
Priority to TW101117357A priority Critical patent/TW201349470A/zh
Priority to US13/531,498 priority patent/US20130307105A1/en
Publication of TW201349470A publication Critical patent/TW201349470A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種用於降低整體厚度的影像感測模組，其包括：基板單元、承載單元、影像感測單元及透鏡單元。基板單元包括一基板本體及一貫穿基板本體的貫穿開口。承載單元包括一設置在基板本體的下表面上且對應於貫穿開口的承載本體。影像感測單元包括一設置在承載本體的上表面上且埋入貫穿開口內的影像感測元件。透鏡單元包括一設置在承載本體的上表面上且圍繞影像感測元件的不透光框架及一連接於不透光框架且被定位在影像感測元件上方的透鏡。因此，本發明可透過“將基板本體、影像感測元件及不透光框架皆設置在承載本體的上表面上”的設計，以使得影像感測模組的整體厚度可以被有效降低。

Description

用於降低整體厚度的影像感測模組
本發明係有關於一種影像感測模組，尤指一種用於降低整體厚度的影像感測模組。
以傳統的習知技術來說，互補式金屬氧化半導體(Complementary Metal-Oxide-Semiconductor，CMOS)影像感測器的特殊利基在於「低電源消耗」與「小體積」的特點，因此CMOS影像感測器便於整合到有特殊需求的攜帶型電子產品內，例如CMOS影像感測器可便於整合到具有較小整合空間的行動電話及筆記型電腦等。然而，傳統影像感測器的厚度仍然無法被有效的降低。故，如何藉由結構設計的改良，來有效降低傳統影像感測器的厚度，已成為該項事業人士所欲解決的重要課題。
本發明實施例在於提供一種用於降低整體厚度的影像感測模組，其可有效解決“傳統影像感測器的厚度無法被有效降低”的缺失。
本發明其中一實施例所提供的一種用於降低整體厚度的影像感測模組，其包括：一基板單元、一承載單元、一影像感測單元及一透鏡單元。該基板單元包括一基板本體及至少一貫穿該基板本體的貫穿開口。該承載單元包括一設置在該基板本體的下表面上且對應於上述至少一貫穿開口的承載本體，其中該承載本體電性連接於該基板本體。該影像感測單元包括至少一設置在該承載本體的上表面上且埋入上述至少一貫穿開口內的影像感測元件，其中 上述至少一影像感測元件電性連接於該承載本體且被該基板本體所圍繞。該透鏡單元包括一設置在該承載本體的上表面上且圍繞上述至少一影像感測元件的不透光框架及一連接於該不透光框架且被定位在上述至少一影像感測元件上方的透鏡。
再者，用於降低整體厚度的影像感測模組更進一步包括：一第一導電單元及一第二導電單元，其中該第一導電單元包括多個電性接觸於上述至少一影像感測元件與該承載本體之間的第一導電元件，且該第二導電單元包括多個電性接觸於該承載本體與該基板本體之間的第二導電元件。另外該承載單元包括多個設置在該承載本體的上表面上的第一頂部導電軌跡，該影像感測單元包括多個設置在上述至少一影像感測元件的上表面上且分別對應於上述多個第一頂部導電軌跡的導電焊墊，且該影像感測單元的每一個導電焊墊透過每一個相對應的第一導電元件以電性連接於該承載單元的每一個第一頂部導電軌跡。
本發明的有益效果可以在於，本發明實施例所提供的影像感測模組，其可透過“將該基板本體、該影像感測元件及該不透光框架皆設置在該承載本體的上表面上”的設計，以使得本發明的影像感測模組的整體厚度可以被有效降低。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
〔第一實施例〕
請參閱圖1所示，本發明第一實施例提供一種用於降低整體厚度的影像感測模組Z，其包括：一基板單元1、一承載單元2、一影像感測單元3及一透鏡單元4。
首先，基板單元1包括一基板本體10(例如軟性印刷電路版(Flexible Printed Circuit，FPC))及至少一貫穿基板本體10的貫穿開口11。承載單元2包括一設置在基板本體10的下表面上且對應於貫穿開口11的承載本體20(例如PLCC(Plastic Leader Chip Carrier))，其中承載本體20電性連接於基板本體10。影像感測單元3包括至少一設置在承載本體20的上表面上且埋入貫穿開口11內的影像感測元件30(例如互補式金屬氧化半導體(Complementary Metal-Oxide-Semiconductor，CMOS)影像感測器)，其中影像感測元件30電性連接於承載本體20且被基板本體10所圍繞。透鏡單元4包括一設置在承載本體20的上表面上且圍繞影像感測元件30的不透光框架40及一連接於不透光框架40且被定位在影像感測元件30上方的透鏡41。
舉例來說，影像感測模組Z更進一步包括：一第一導電單元5及一第二導電單元6，其中第一導電單元5包括多個可電性接觸於影像感測元件30與承載本體20之間的第一導電元件50(例如多個導電線)，且第二導電單元6包括多個可電性接觸於承載本體20與基板本體10之間的第二導電元件60(例如多個錫球或錫膏)。再者，承載單元2包括多個可設置在承載本體20的上表面上的第一頂部導電軌跡200，影像感測單元3包括多個可設置在影像感測元件30的上表面上且可分別對應於上述多個第一頂部導 電軌跡200的導電焊墊300，且影像感測單元3的每一個導電焊墊300可透過每一個相對應的第一導電元件50，以電性連接於承載單元2的每一個第一頂部導電軌跡200。另外，基板單元1包括多個可設置在基板本體10的下表面上且可分別對應於上述多個第一頂部導電軌跡200的第二底部導電軌跡100，且承載單元2的每一個第一頂部導電軌跡200可透過每一個相對應的第二導電元件60，以電性連接於基板單元1的每一個相對應的第二底部導電軌跡100。
藉此，由於基板本體10、影像感測元件30及不透光框架40皆設置在承載本體20的上表面上，所以本發明可以有效的降低影像感測模組Z的整體厚度。
〔第二實施例〕
請參閱圖2所示，本發明第二實施例提供一種用於降低整體厚度的影像感測模組Z，其包括：一基板單元1、一承載單元2、一影像感測單元3及一透鏡單元4。基板單元1包括一基板本體10及至少一貫穿基板本體10的貫穿開口11。承載單元2包括一設置在基板本體10的下表面上且對應於貫穿開口11的承載本體20，其中承載本體20電性連接於基板本體10。影像感測單元3包括至少一設置在承載本體20的上表面上且埋入貫穿開口11內的影像感測元件30，其中影像感測元件30電性連接於承載本體20且被基板本體10所圍繞。透鏡單元4包括一設置在承載本體20的上表面上且圍繞影像感測元件30的不透光框架40及一連接於不透光框架40且被定位在影像感測元件30上方的透鏡41。再者，影像感測模組Z更進一步包 括：一第一導電單元5及一第二導電單元6，其中第一導電單元5包括多個可電性接觸於影像感測元件30與承載本體20之間的第一導電元件50，且第二導電單元6包括多個可電性接觸於承載本體20與基板本體10之間的第二導電元件60。
由圖2與圖1的比較可知，本發明第二實施例與第一實施例最大的差別在於：在第二實施例中，基板單元1包括多個可設置在基板本體10的下表面上且可分別對應於上述多個第一頂部導電軌跡200的第二底部導電軌跡100、多個可設置在基板本體10的上表面上且可分別對應於上述多個第二底部導電軌跡100的第二頂部導電軌跡101、及多個可內嵌於基板本體10內的第二內導電通道103。再者，每一個第二內導電通道103可電性接觸於每一個相對應的第二底部導電軌跡100與每一個相對應的第二頂部導電軌跡101之間，且承載單元2的每一個第一頂部導電軌跡200可透過每一個相對應的第二導電元件60，以電性連接於基板單元1的每一個相對應的第二底部導電軌跡100。
藉此，影像感測元件30的每一個導電焊墊300可以依序透過每一個相對應的第一導電元件50、每一個相對應的第一頂部導電軌跡200、每一個相對應的第二導電元件60、每一個相對應的第二底部導電軌跡100、及每一個相對應的第二內導電通道103，以電性連接於每一個相對應的第二頂部導電軌跡101。
〔第三實施例〕
請參閱圖3所示，本發明第三實施例提供一種用於降 低整體厚度的影像感測模組Z，其包括：一基板單元1、一承載單元2、一影像感測單元3及一透鏡單元4。基板單元1包括一基板本體10及至少一貫穿基板本體10的貫穿開口11。承載單元2包括一設置在基板本體10的下表面上且對應於貫穿開口11的承載本體20，其中承載本體20電性連接於基板本體10。影像感測單元3包括至少一設置在承載本體20的上表面上且埋入貫穿開口11內的影像感測元件30，其中影像感測元件30電性連接於承載本體20且被基板本體10所圍繞。透鏡單元4包括一設置在承載本體20的上表面上且圍繞影像感測元件30的不透光框架40及一連接於不透光框架40且被定位在影像感測元件30上方的透鏡41。再者，影像感測模組Z更進一步包括：一第一導電單元5及一第二導電單元6，其中第一導電單元5包括多個可電性接觸於影像感測元件30與承載本體20之間的第一導電元件50，且第二導電單元6包括多個可電性接觸於承載本體20與基板本體10之間的第二導電元件60。
由圖3與圖1的比較可知，本發明第三實施例與第一實施例最大的差別在於：在第三實施例中，基板單元1包括多個可設置在基板本體10的下表面上且可分別對應於上述多個第一頂部導電軌跡200的第二底部導電軌跡100、多個可設置在基板本體10的上表面上且可分別對應於上述多個第二底部導電軌跡100的第二頂部導電軌跡101、多個可設置在基板本體10的下表面上且可分別對應於上述多個第二頂部導電軌跡101的第二聯外導電軌跡102、多個可內嵌於基板本體10內的第二內導電通道103、及 多個可內嵌於基板本體10內且可分別與上述多個第二內導電通道103彼此分離一預定距離的第二外導電通道104。再者，每一個第二內導電通道103可電性接觸於每一個相對應的第二底部導電軌跡100與每一個相對應的第二頂部導電軌跡101之間，每一個第二外導電通道104可電性接觸於每一個相對應的第二頂部導電軌跡101與每一個相對應的第二聯外導電軌跡102之間，且承載單元2的每一個第一頂部導電軌跡200可透過每一個相對應的第二導電元件60，以電性連接於基板單元1的每一個相對應的第二底部導電軌跡100。
藉此，影像感測元件30的每一個導電焊墊300可以依序透過每一個相對應的第一導電元件50、每一個相對應的第一頂部導電軌跡200、每一個相對應的第二導電元件60、每一個相對應的第二底部導電軌跡100、每一個相對應的第二內導電通道103、每一個相對應的第二頂部導電軌跡101、每一個相對應的第二外導電通道104，以電性連接於每一個相對應的第二聯外導電軌跡102。
〔第四實施例〕
請參閱圖4所示，本發明第四實施例提供一種用於降低整體厚度的影像感測模組Z，其包括：一基板單元1、一承載單元2、一影像感測單元3及一透鏡單元4。基板單元1包括一基板本體10及至少一貫穿基板本體10的貫穿開口11。承載單元2包括一設置在基板本體10的下表面上且對應於貫穿開口11的承載本體20，其中承載本體20電性連接於基板本體10。影像感測單元3包括至少一設置在承載本體20的上表面上且埋入貫穿開口11內的影 像感測元件30，其中影像感測元件30電性連接於承載本體20且被基板本體10所圍繞。透鏡單元4包括一設置在承載本體20的上表面上且圍繞影像感測元件30的不透光框架40及一連接於不透光框架40且被定位在影像感測元件30上方的透鏡41。再者，影像感測模組Z更進一步包括：一第一導電單元5及一第二導電單元6，其中第一導電單元5包括多個可電性接觸於影像感測元件30與承載本體20之間的第一導電元件50，且第二導電單元6包括多個可電性接觸於承載本體20與基板本體10之間的第二導電元件60。
由圖4與圖1的比較可知，本發明第四實施例與第一實施例最大的差別在於：在第四實施例中，承載單元2包括多個可設置在承載本體20的上表面上的第一頂部導電軌跡200、多個可設置在承載本體20的下表面上且可分別對應於上述多個第一頂部導電軌跡200的第一底部導電軌跡201、多個可設置在承載本體20的上表面上且可分別對應於上述多個第一底部導電軌跡201的第一聯外導電軌跡202、多個可內嵌於承載本體20內的第一內導電通道203、及多個可內嵌於承載本體20內且可與上述多個第一內導電通道203彼此分離一預定距離的第一外導電通道204。再者，每一個第一內導電通道203可電性接觸於每一個相對應的第一頂部導電軌跡200與每一個相對應的第一底部導電軌跡201之間，且每一個第一外導電通道204可電性接觸於每一個相對應的第一底部導電軌跡201與每一個相對應的第一聯外導電軌跡202之間。
當然，第四實施例所揭露的承載單元2除了可應用於 第一實施例外，亦可應用於第二實施例或第三實施例中。藉此，影像感測元件30的每一個導電焊墊300可以依序透過每一個相對應的第一導電元件50、每一個相對應的第一頂部導電軌跡200、每一個相對應的第一內導電通道203、每一個相對應的第一底部導電軌跡201、每一個相對應的第一外導電通道204、每一個相對應的第一聯外導電軌跡202、及每一個相對應的第二導電元件60，以電性連接於每一個相對應的第二底部導電軌跡100。
再者，請參閱圖5所示，第一導電單元5包括多個可電性接觸於影像感測元件30與承載本體20之間的第一導電元件50’(例如多個錫球或錫膏)。因此，依據不同的設計需求，影像感測元件30可選擇性地透過第一導電元件50以電性連接於承載本體20(如圖1至圖4所示)或透過第一導電元件50’以電性連接於承載本體20(如圖5所示)。
〔實施例的可能功效〕
綜上所述，本發明實施例所提供的影像感測模組，其可透過“將該基板本體、該影像感測元件及該不透光框架皆設置在該承載本體的上表面上”的設計，以使得本發明的影像感測模組的整體厚度可以被有效降低。
以上所述僅為本發明之較佳可行實施例，非因此侷限本發明之專利範圍，故舉凡運用本發明說明書及圖式內容所為之等效技術變化，均包含於本發明之範圍內。
Z‧‧‧影像感測模組
1‧‧‧基板單元
10‧‧‧基板本體
100‧‧‧第二底部導電軌跡
101‧‧‧第二頂部導電軌跡
102‧‧‧第二聯外導電軌跡
103‧‧‧第二內導電通道
104‧‧‧第二外導電通道
11‧‧‧貫穿開口
2‧‧‧承載單元
20‧‧‧承載本體
200‧‧‧第一頂部導電軌跡
201‧‧‧第一底部導電軌跡
202‧‧‧第一聯外導電軌跡
203‧‧‧第一內導電通道
204‧‧‧第一外導電通道
3‧‧‧影像感測單元
30‧‧‧影像感測元件
300‧‧‧導電焊墊
4‧‧‧透鏡單元
40‧‧‧不透光框架
41‧‧‧透鏡
5‧‧‧第一導電單元
50、50’‧‧‧第一導電元件
6‧‧‧第二導電單元
60‧‧‧第二導電元件
圖1為本發明用於降低整體厚度的影像感測模組的第一實施例的側視剖面示意圖。
圖2為本發明用於降低整體厚度的影像感測模組的第二 實施例的側視剖面示意圖。
圖3為本發明用於降低整體厚度的影像感測模組的第三實施例的側視剖面示意圖。
圖4為本發明用於降低整體厚度的影像感測模組的第四實施例的側視剖面示意圖。
圖5為本發明用於降低整體厚度的影像感測模組的影像感測元件透過多個第一導電元件以電性連接於承載本體的側視剖面示意圖。
Z‧‧‧影像感測模組
1‧‧‧基板單元
10‧‧‧基板本體
100‧‧‧第二底部導電軌跡
11‧‧‧貫穿開口
2‧‧‧承載單元
20‧‧‧承載本體
200‧‧‧第一頂部導電軌跡
3‧‧‧影像感測單元
30‧‧‧影像感測元件
300‧‧‧導電焊墊
4‧‧‧透鏡單元
40‧‧‧不透光框架
41‧‧‧透鏡
5‧‧‧第一導電單元
50‧‧‧第一導電元件
6‧‧‧第二導電單元
60‧‧‧第二導電元件

Claims (10)

  1. 一種用於降低整體厚度的影像感測模組，其包括：一基板單元，其包括一基板本體及至少一貫穿該基板本體的貫穿開口；一承載單元，其包括一設置在該基板本體的下表面上且對應於上述至少一貫穿開口的承載本體，其中該承載本體電性連接於該基板本體；一影像感測單元，其包括至少一設置在該承載本體的上表面上且埋入上述至少一貫穿開口內的影像感測元件，其中上述至少一影像感測元件電性連接於該承載本體且被該基板本體所圍繞；以及一透鏡單元，其包括一設置在該承載本體的上表面上且圍繞上述至少一影像感測元件的不透光框架及一連接於該不透光框架且被定位在上述至少一影像感測元件上方的透鏡。
  2. 如申請專利範圍第1項所述之用於降低整體厚度的影像感測模組，更進一步包括：一第一導電單元及一第二導電單元，其中該第一導電單元包括多個電性接觸於上述至少一影像感測元件與該承載本體之間的第一導電元件，且該第二導電單元包括多個電性接觸於該承載本體與該基板本體之間的第二導電元件。
  3. 如申請專利範圍第2項所述之用於降低整體厚度的影像感測模組，其中該承載單元包括多個設置在該承載本體的上表面上的第一頂部導電軌跡，該影像感測單元包括多個設置在上述至少一影像感測元件的上表面上且分別對應於上述多個第一頂部導電軌跡的導電焊墊，且該影 像感測單元的每一個導電焊墊透過每一個相對應的第一導電元件以電性連接於該承載單元的每一個第一頂部導電軌跡。
  4. 如申請專利範圍第3項所述之用於降低整體厚度的影像感測模組，其中該基板單元包括多個設置在該基板本體的下表面上且分別對應於上述多個第一頂部導電軌跡的第二底部導電軌跡，且該承載單元的每一個第一頂部導電軌跡透過每一個相對應的第二導電元件以電性連接於該基板單元的每一個相對應的第二底部導電軌跡。
  5. 如申請專利範圍第3項所述之用於降低整體厚度的影像感測模組，其中該基板單元包括多個設置在該基板本體的下表面上且分別對應於上述多個第一頂部導電軌跡的第二底部導電軌跡、多個設置在該基板本體的上表面上且分別對應於上述多個第二底部導電軌跡的第二頂部導電軌跡、及多個內嵌於該基板本體內的第二內導電通道，每一個第二內導電通道電性接觸於每一個相對應的第二底部導電軌跡與每一個相對應的第二頂部導電軌跡之間，且該承載單元的每一個第一頂部導電軌跡透過每一個相對應的第二導電元件以電性連接於該基板單元的每一個相對應的第二底部導電軌跡。
  6. 如申請專利範圍第3項所述之用於降低整體厚度的影像感測模組，其中該基板單元包括多個設置在該基板本體的下表面上且分別對應於上述多個第一頂部導電軌跡的第二底部導電軌跡、多個設置在該基板本體的上表面上且分別對應於上述多個第二底部導電軌跡的第二頂部導電軌跡、多個設置在該基板本體的下表面上且分別對應 於上述多個第二頂部導電軌跡的第二聯外導電軌跡、多個內嵌於該基板本體內的第二內導電通道、及多個內嵌於該基板本體內的第二外導電通道，每一個第二內導電通道電性接觸於每一個相對應的第二底部導電軌跡與每一個相對應的第二頂部導電軌跡之間，每一個第二外導電通道電性接觸於每一個相對應的第二頂部導電軌跡與每一個相對應的第二聯外導電軌跡之間，且該承載單元的每一個第一頂部導電軌跡透過每一個相對應的第二導電元件以電性連接於該基板單元的每一個相對應的第二底部導電軌跡。
  7. 如申請專利範圍第2項所述之用於降低整體厚度的影像感測模組，其中該承載單元包括多個設置在該承載本體的上表面上的第一頂部導電軌跡、多個設置在該承載本體的下表面上且分別對應於上述多個第一頂部導電軌跡的第一底部導電軌跡、多個設置在該承載本體的上表面上且分別對應於上述多個第一底部導電軌跡的第一聯外導電軌跡、多個內嵌於該承載本體內的第一內導電通道、及多個內嵌於該承載本體內的第一外導電通道，每一個第一內導電通道電性接觸於每一個相對應的第一頂部導電軌跡與每一個相對應的第一底部導電軌跡之間，每一個第一外導電通道電性接觸於每一個相對應的第一底部導電軌跡與每一個相對應的第一聯外導電軌跡之間，該影像感測單元包括多個設置在上述至少一影像感測元件的上表面上且分別對應於上述多個第一頂部導電軌跡的導電焊墊，且該影像感測單元的每一個導電焊墊透過每一個相對應的第一導電元件以電性連接於該承載單元 的每一個第一頂部導電軌跡。
  8. 如申請專利範圍第7項所述之用於降低整體厚度的影像感測模組，其中該基板單元包括多個設置在該基板本體的下表面上且分別對應於上述多個第一頂部導電軌跡的第二底部導電軌跡，且該承載單元的每一個第一頂部導電軌跡透過每一個相對應的第二導電元件以電性連接於該基板單元的每一個相對應的第二底部導電軌跡。
  9. 如申請專利範圍第7項所述之用於降低整體厚度的影像感測模組，其中該基板單元包括多個設置在該基板本體的下表面上且分別對應於上述多個第一頂部導電軌跡的第二底部導電軌跡、多個設置在該基板本體的上表面上且分別對應於上述多個第二底部導電軌跡的第二頂部導電軌跡、及多個內嵌於該基板本體內的第二內導電通道，每一個第二內導電通道電性接觸於每一個相對應的第二底部導電軌跡與每一個相對應的第二頂部導電軌跡之間，且該承載單元的每一個第一頂部導電軌跡透過每一個相對應的第二導電元件以電性連接於該基板單元的每一個相對應的第二底部導電軌跡。
  10. 如申請專利範圍第7項所述之用於降低整體厚度的影像感測模組，其中該基板單元包括多個設置在該基板本體的下表面上且分別對應於上述多個第一頂部導電軌跡的第二底部導電軌跡、多個設置在該基板本體的上表面上且分別對應於上述多個第二底部導電軌跡的第二頂部導電軌跡、多個設置在該基板本體的下表面上且分別對應於上述多個第二頂部導電軌跡的第二聯外導電軌跡、多個內嵌於該基板本體內的第二內導電通道、及多個內嵌 於該基板本體內的第二外導電通道，每一個第二內導電通道電性接觸於每一個相對應的第二底部導電軌跡與每一個相對應的第二頂部導電軌跡之間，每一個第二外導電通道電性接觸於每一個相對應的第二頂部導電軌跡與每一個相對應的第二聯外導電軌跡之間，且該承載單元的每一個第一頂部導電軌跡透過每一個相對應的第二導電元件以電性連接於該基板單元的每一個相對應的第二底部導電軌跡。
TW101117357A 2012-05-16 2012-05-16 用於降低整體厚度的影像感測模組 TW201349470A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101117357A TW201349470A (zh) 2012-05-16 2012-05-16 用於降低整體厚度的影像感測模組
US13/531,498 US20130307105A1 (en) 2012-05-16 2012-06-23 Image-sensing module for reducing its whole thickness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101117357A TW201349470A (zh) 2012-05-16 2012-05-16 用於降低整體厚度的影像感測模組

Publications (1)

Publication Number Publication Date
TW201349470A true TW201349470A (zh) 2013-12-01

Family

ID=49580653

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117357A TW201349470A (zh) 2012-05-16 2012-05-16 用於降低整體厚度的影像感測模組

Country Status (2)

Country Link
US (1) US20130307105A1 (zh)
TW (1) TW201349470A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9150404B2 (en) * 2013-12-16 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with through molding vias
DE102017219711A1 (de) 2017-11-07 2019-05-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung von planaren dünnen packages für mems sensoren

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198168B1 (en) * 1998-01-20 2001-03-06 Micron Technologies, Inc. Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same
US6130448A (en) * 1998-08-21 2000-10-10 Gentex Corporation Optical sensor package and method of making same
US7632713B2 (en) * 2004-04-27 2009-12-15 Aptina Imaging Corporation Methods of packaging microelectronic imaging devices
JP2006032886A (ja) * 2004-06-15 2006-02-02 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法及びカメラモジュール

Also Published As

Publication number Publication date
US20130307105A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
US9504124B2 (en) Narrow border displays for electronic devices
US8023019B2 (en) Image-sensing chip package module for reducing its whole thickness
TW200723463A (en) Chip package and coreless package substrate thereof
US20150216053A1 (en) Integrated Circuit Package
US10811332B2 (en) Thermal-dissipating substrate structure
CN102377949B (zh) 影像感测模组及相机模组
TW201349470A (zh) 用於降低整體厚度的影像感測模組
US20150048386A1 (en) Image sensing module and method of manufacturing the same
JP2019036728A (ja) 発熱体を含むチップ構造体及びその動作方法
TWI677745B (zh) 影像擷取模組及可攜式電子裝置
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (ｐｃｂ)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
US20140239434A1 (en) Semiconductor package
US8093509B2 (en) Flexible thin image-sensing module with anti-EMI function and flexible thin PCB module with anti-EMI function
US10658414B1 (en) Image capturing module and portable electronic device
JP2013105650A (ja) 半導体装置およびそれを備えた電子機器
CN203435068U (zh) 影像感测模块
TW200802640A (en) Carrier structure for semiconductor component and stack structure thereof
TW200742008A (en) A packaging structure of flip chip camera module and its packaging method
US20130234272A1 (en) Image-sensing module
CN103426889B (zh) 图像感测模块
WO2009124121A3 (en) Solder ball interface
TWM578826U (zh) Image capture module and portable electronic device
WO2019075713A1 (zh) 指纹封装芯片及封装方法、指纹模组及移动终端
JP2009264760A5 (zh)
TWI264830B (en) Chip package