JP2013105650A - 半導体装置およびそれを備えた電子機器 - Google Patents

Abstract

【課題】小型化が可能な構成で、静電容量を正確に検出することができる半導体装置およびそれを備えた電子機器を提供する。
【解決手段】半導体装置１は、チップサイズパッケージ型半導体チップ２と、実装基板３と、検出対象物との間の静電容量を検出するための検出電極２０と、検出電極２０を取り囲むシールドとを含む。半導体チップ２は、内部回路８を構成する素子が作り込まれた半導体基板４と、半導体基板４の表面を封止する樹脂６と、樹脂６の表面から突出し、内部回路８に電気的に接続された突起電極７とを有する。実装基板３は、半導体チップ２の樹脂６の表面に対向して配置され、半導体チップ２がフリップチップ接合によって実装される実装面２１を有する。検出電極２０は、半導体チップ２または実装基板３に設けられており、シールドの少なくとも一部が実装基板３に設けられている。
【選択図】図１

Description

この発明は、検出対象物との間の静電容量を検出するための検出電極を備えた半導体装置およびこのような半導体装置を備えた電子機器に関する。

静電容量型近接センサは、検出電極と、信号処理のための処理回路とを含む。特許文献１には、検出電極と処理回路とを配線で接続した静電容量型近接センサが開示されている。検知対象物が検出電極に接近すると、検知対象物と検出電極との間にコンデンサが形成される。処理回路は、検出電極を一方の極板とするコンデンサの静電容量変化に基づいて、検知対象物の接近を検出し、検出信号を出力する。周囲からのノイズの影響を低減するために、検出電極と処理回路とを接続する配線は、信号線を取り囲むシールドを有するシールド配線で構成されている。

特開２００６−３２０８５号公報

検出電極と処理回路とをシールド配線で接続する構造は複雑である。そのため、小型化が困難であり、小型の機器への実装が困難である。加えて、シールド配線を用いているとはいえ、配線の引き回しに起因する信号対ノイズ比（Ｓ／Ｎ比）の悪化の問題があるため、正確な検出が困難になるおそれがある。
そこで、この発明の目的は、小型化が可能な構成で、静電容量を正確に検出することができる半導体装置およびそれを備えた電子機器を提供することである。

上記の目的を達成するための請求項１記載の発明に係る半導体装置は、内部回路を構成する素子が作り込まれた半導体基板と、前記半導体基板の表面を封止する樹脂と、前記樹脂の表面から突出し、前記内部回路に電気的に接続された突起電極とを有するチップサイズパッケージ型半導体チップと、前記半導体チップの前記樹脂の表面に対向して配置され、前記突起電極に電気的および機械的に接続されるランドを有し、前記半導体チップがフリップチップ接合によって実装される実装面を有する実装基板と、検出対象物との間の静電容量を検出するための検出電極と、前記検出電極を取り囲むシールドとを含む。そして、前記検出電極が前記半導体チップまたは前記実装基板に設けられており、前記シールドの少なくとも一部が前記実装基板に設けられている。

この構成によれば、チップサイズパッケージ型半導体チップが実装基板の実装面にフリップチップ接合された構造によって、静電容量検出機能を有する半導体装置が構成されている。すなわち、半導体チップの半導体基板には内部回路を構成する素子が作り込まれており、その内部回路に電気的に接続された突起電極が、半導体基板の表面を封止する樹脂から突出している。その突起電極が実装基板のランドに電気的および機械的に接続されることによって、実装基板と半導体チップとが一体化されて、半導体装置が構成されている。半導体チップと実装基板との接続は、半導体チップ側の突起電極と実装基板側のランドとの接続によって達成されていて、それらの間に配線を必要としない。したがって、構造が簡単であり、かつ、容易に小型化を図ることができる。しかも、ボンディングワイヤによって半導体チップとリードフレームとを接続してモールド樹脂で封止する構成と比較すると、ボンディングワイヤまたはリードフレームの電位変化や、モールド樹脂の比誘電率の温度変化等に起因する誤検出を抑制することができる。したがって、静電容量の正確な検出が可能となる。

さらに、静電容量を検出するための検出電極は、半導体チップまたは実装基板に設けられていて、検出電極を取り囲むシールドの少なくとも一部が実装基板に設けられている。したがって、半導体チップの内部回路によって静電容量検出のための信号処理回路を構成しておけば、信号処理回路と検出電極とシールドとを一体化することができ、検出電極および／またはシールドを保持するための別の部材を設ける必要がない。これによって、全体の構造が簡単になるから、容易に小型化を図ることができるうえ、ノイズの影響を受けにくく、したがって、静電容量の正確な検出が可能な半導体装置を提供することができる。

請求項２に記載の発明は、前記検出電極が、前記実装基板の前記実装面に形成されている、請求項１に記載の半導体装置である。実装基板の実装面に検出電極を設けることによって、検出電極と半導体チップとの間の距離を最小にすることができるので、ノイズの影響を最小限にすることができる。具体的には、検出電極は、実装基板の実装面に形成されたランドパターンで構成されていてもよい。

請求項３に記載の発明は、前記検出電極が、前記実装基板の前記実装面とは反対側の非実装面に形成されている、請求項１に記載の半導体装置である。この構成によれば、半導体チップが実装される実装面とは反対側の非実装面に検出電極が形成されているので、半導体チップとの接続のための制約を受けることなく検出電極を設計することができる。したがって、たとえば検出電極を大きな面積を有するように設計して、感度の向上を図ることができる。より具体的には、検出電極を半導体チップよりも大きな面積に形成して、より遠くの検出対象を検出できるようにすることができる。検出電極は、実装基板の非実装面に形成されたランドパターンで構成されていてもよい。

請求項４に記載の発明は、前記検出電極が、前記半導体チップに設けられている、請求項１に記載の半導体装置である。この構成によれば、検出電極が半導体チップに設けられているので、内部回路と検出電極との間の配線長を一層短縮できるから、ノイズの影響をさらに抑制できる。
請求項５に記載の発明は、前記シールドは、前記実装基板に前記電極を取り囲むように形成されたシールドパターン膜を含む、請求項１〜４のいずれか一項に記載の半導体装置である。この構成によれば、電極を取り囲むように形成されたシールドパターン膜が実装基板に備えられている。これによって、実装基板を利用して（たとえば実装基板のランドパターンを利用して）シールドパターンを形成することができるので、構成を小型化および簡素化することができる。

請求項６に記載の発明は、前記シールドパターン膜が前記実装面に形成されている、請求項５に記載の半導体装置である。この構成によれば、シールドパターン膜が実装面に形成されているので、とくに実装面に検出電極が形成される場合に、検出電極へのノイズの侵入を効果的に抑制することができる。
請求項７に記載の発明は、前記シールドパターン膜が、前記実装基板の前記実装面とは反対側の非実装面に形成されている、請求項５に記載の半導体装置である。この構成では、シールドパターンが非実装面に形成されているので、とくに非実装面に検出電極が形成される場合に、検出電極へのノイズの混入を効果的に抑制することができる。

請求項８に記載の発明は、前記突起電極は、前記検出電極を取り囲むように配置され、前記シールドパターン膜に接続されたシールド用突起電極を含む、請求項５〜７のいずれか一項に記載の半導体装置である。この構成によれば、突起電極によっても検出電極がシールドされるので、さらに効果的にノイズの混入を抑制できる。複数個のシールド用突起電極が、検出電極を取り囲むように、間隔を開けて配列されていてもよい。隣り合うシールド用突起電極間の電位は、シールド用突起電極の電位、すなわち、シールドパターン膜の電位に等しくなるので、検出電極へのノイズの侵入を抑制できる。

請求項９に記載の発明は、前記半導体チップは、前記半導体基板の表面に形成された配線層を含み、前記シールドは、前記配線層に形成されたシールド膜を含む、請求項１〜８のいずれか一項に記載の半導体装置である。この構成では、半導体チップの表面に配線層が形成されていて、この配線層にシールド膜が形成されている。これによって、半導体チップの配線層を利用してシールドを形成することができるので、構成を一層簡単にでき、かつ小型にすることができる。しかも、半導体チップ側から検出電極をシールドすることができるので、より効果的なノイズ対策が可能になる。

請求項１０に記載の発明は、前記検出電極が、複数の部分に分割されている、請求項１〜９のいずれか一項に記載の半導体装置である。この構成によれば、検出電極が複数の部分に分割されていることによって、各分割された部分に対して、異なる機能を与えることができる。これにより、より高機能な静電容量検出機能を提供することができる。たとえば、一対の検出電極の出力信号を用いてバックグラウンドノイズをキャンセルしたりする処理が可能になる。

請求項１１に記載の発明は、請求項１〜１０のいずれか一項に記載の半導体装置と、前記半導体装置と接続された演算回路とを含む、電子機器である。半導体装置は、チップサイズパッケージ型半導体チップを実装基板にフリップチップ接合して構成された小型のものであるので、電子機器に対して容易に搭載することができ、当該電子機器に対して静電容量検出機能を提供することができる。たとえば、電子機器が、携帯型機器のように非常に小型のものであっても、精度の高い静電容量検出機能を提供できる。半導体装置が電子機器の演算回路に接続されていることによって、演算回路は、半導体装置による静電容量検出機能を利用した演算処理または制御処理を実行できる。

請求項１２に記載の発明は、前記電子機器が金属製の筐体を含む、請求項１１に記載の電子機器である。半導体装置はシールドを備えており、しかも、半導体チップを実装基板にフリップチップ接合した構造のなかに検出電極およびシールドを備えている。そのため、金属製の筐体に起因するノイズを抑制することができるので、静電容量を正確に検出することができる。

前記半導体装置に備えられる静電容量検出機能は、検出対象の接近により生じる静電容量変化を検出する静電容量型近接センサ機能であってもよい。

図１は、この発明の第１の実施形態に係る半導体装置の図解的な断面図である。 図２は前記半導体装置に備えられた実装基板の底面図である。 図３は、携帯型の電子機器の一例であるスマートフォンに対して前述の半導体装置を適用した構造を示す模式的な断面図である。 図４は、この発明の第２の実施形態に係る半導体装置の構成を説明するための図解的な断面図である。 図５は、図４に示された半導体装置の平面図である。 図６は、この発明の第３の実施形態に係る半導体装置の構成を説明するための模式的な断面図である。 図７は、図６に示された半導体装置に備えられた半導体チップの平面図である。 図８は、比較例に係る半導体装置の構成を示す模式的な断面図である。

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る半導体装置の図解的な断面図である。また、図２は前記半導体装置に備えられた実装基板の底面図である。図１の断面図は、図２の線I-Iに対応している。半導体装置１は、半導体チップ２と、実装基板３と備えている。半導体チップ２は、半導体基板４と、その表面に形成された配線層５と、配線層５を封止する樹脂層６（たとえばポリイミド層）と、樹脂層６から突出した突起電極７とを備えている。半導体チップ２は、突起電極７を実装基板３の実装面に形成されたランドに接合させることによって、フリップチップ接合されている。図２には、突起電極７の配置を二点鎖線で示す。半導体基板４の内部には、複数の機能素子が形成されていて、それらは、内部回路８を形成している。内部回路８は、この実施形態では、信号処理回路１１と照度センサ部１２とを含む。配線層５は、配線を形成する金属膜（たとえばアルミニウムまたはアルミニウム合金からなる膜）と層間絶縁膜（たとえば酸化膜）とを含む、多層配線構造を有していてもよい。この多層配線構造を構成する金属膜の一部は、シールド膜９として利用されている。

突起電極７は、樹脂層６から突出するように複数個形成されている。突起電極７は、半田ボールからなっていてもよい。複数の突起電極７は、シールド膜９に接続されたシールド用突起電極としての第１突起電極１５と、信号処理回路１１に接続された第２突起電極１６とを含む。突起電極７は、さらに、半導体チップ２の内部回路に電源を供給したり、信号処理回路１１の出力信号を取り出したりするための第３突起電極１８を含んでいてもよい。図示は省略するが、実装基板３の実装面２１には、突起電極１８と接続されるランドが形成されている。

シールド膜９には、開口９ａが形成されている。配線層５には、シールド膜９から絶縁された状態で開口９ａを貫通して信号処理回路１１に至る信号経路１７が設けられている。この信号経路１７によって、第２突起電極１６と信号処理回路１１とが電気的に接続されている。信号経路１７は、配線層５内の配線を構成する金属膜１７ａと、層間絶縁膜を貫通するビア１７ｂとの組み合わせによって構成されていてもよい。信号経路１７は、シールド膜９の下の部分では細く（具体的には、シールド膜９の上の部分よりも細く）形成されており、これにより、余分な（寄生）容量等が軽減されている。

実装基板３は、たとえば、フレキシブルプリント配線基板からなり、半導体チップ２に対向する実装面２１と、実装面２１とは反対側の非実装面２２とを備えている。実装面２１には、検出対象物との間の静電容量を検出するための検出電極２０が、ランドパターンを利用して形成されている。この実施形態では、検出電極２０は、図２に示すように、第１検出電極２３と、第２検出電極２４とを含む。第１検出電極２３は、第２検出電極２４よりも大きく形成されている。第１検出電極２３は、この実施形態では、平面視（実装基板３の主面（実装面２１および非実装面２２）を垂直に見下ろす平面視。以下同じ。）において矩形形状（たとえば０．８mm×１．２mm）を有しており、この第１検出電極２３に対して、複数個の第２突起電極１６が接合されている。より具体的には、第１検出電極２３の矩形形状に対応する矩形パターンに配列された複数個（この実施形態では６個）の第２突起電極１６が、第１検出電極２３に接合されている。一方、第２検出電極２４は、この実施形態においては、一つの第２突起電極１６に対向するように小さな矩形形状（たとえば０．４mm×０．４mm）に形成されていて、この第２検出電極２４に、一つの第２突起電極１６が接合されている。

第１検出電極２３は、シールド膜９の開口９ａを貫通するように配線層５に形成された信号経路１７Ａによって信号処理回路１１に電気的に接続されている。第２検出電極５４は、シールド膜９の別の開口（図示せず）を貫通するように配線層５に形成された別の信号経路１７Ｂによって、信号処理回路１１に接続されている。
実装基板３の実装面２１には、さらに、ランドパターンを利用したシールドパターン膜２６が形成されている。シールドパターン膜２６は、検出電極２０と同一の金属材料で形成された金属膜のパターンである。シールドパターン膜２６は、帯状膜を、平面視において検出電極２０を取り囲む環状を形成するように引き回して構成されている。この実施形態では、シールドパターン膜２６が取り囲む領域内に、第１検出電極２３および第２検出電極２４が配置されており、さらに当該領域内に照度センサ部１２のための検出窓２５が配置されている。検出窓２５は、実装基板３の実装面２１および非実装面２２の間を貫通した貫通窓である。半導体装置１には、平面視において、シールドパターン膜２６に整合するパターンで、複数の第１突起電極１５が、所定の間隔（たとえば０．４mm〜０．５mm）を空けて整列している。したがって、これらの第１突起電極１５は、平面視において、検出電極２０を取り囲む環状パターンを形成するように配列されている。これらの第１突起電極１５は、シールドパターン膜２６に接合されていて、シールドパターン膜２６と同電位（より具体的にはグランド電位）とされている。

半導体チップ２は、半導体基板４の表面に形成された配線層５の最表面を樹脂層６で封止したチップサイズパッケージ型の構成を有している。したがって、半導体チップ２は、それ自体の大きさが小さく、この小さな半導体チップ２をフリップチップ接合によって実装基板３に接合しているので、半導体装置１は、全体として、小型に構成することができる。さらに、実装基板３の実装面２１に形成されたランドパターンを利用して検出電極２０が形成されているので、検出電極２０を保持するための別の部材を設ける必要がない。これによって、構成が簡単になっており、それに応じて、小型化が図られている。

さらに、検出電極２０に対するノイズの影響を排除するためのシールドが、実装基板３のランドパターンを利用したシールドパターン膜２６と、半導体チップ２の配線層５に形成したシールド膜９と、シールド膜９とシールドパターン膜２６とを電気的に接続する複数の第１突起電極１５とで構成されている。したがって、シールドを構成するための特別の部材を必要としないので、構成が簡単になり、それに応じて小型化を図ることができる。

さらにまた、信号処理回路１１と検出電極２０との間の電気的接続は、配線層５および第２突起電極１６によって達成されており、長い配線ケーブルを用いていない。そのため、構成が簡単であり、かつ、信号経路に対するノイズの侵入を効果的に抑制することができる。これにより、簡単で、かつ小型の構成によって、静電容量を正確に検出することができる。

より具体的には、検出電極２０に対して検出対象が接近したときに、検出電極２０と当該検出対象との間に形成されるコンデンサの容量が正確に検出される。さらに具体的には、検出対象が検出電極２０に対して接近する前と、検出対象が検出電極２０に接近した後との容量変化を、正確に検出することができる。これによって、静電容量型の近接センサを提供することができる。

また、この実施形態では、検出電極２０が、第１検出電極２３と第２検出電極２４とに分割されている。そこで、たとえば、第１および第２検出電極２３，２４の出力信号を用いてバックグラウンドノイズをキャンセルしたりする処理を信号処理回路１１において行うことができる。これにより、静電容量を一層正確に検出できる。
図８に比較例を示すように、リードフレーム３１の表面に半導体チップ３２を搭載し、ボンディングワイヤ３３によってリードフレーム３１と半導体チップ３２とを電気的に接続する構成の半導体装置が考えられる。リードフレーム３１の一部、半導体チップ３２およびボンディングワイヤ３３は、モールド樹脂３４によって封止されている。この構成において、半導体チップ３２の表面の配線層を利用して検出電極３５を形成することが考えられるかもしれない。しかし、この比較例に係る構成では、ボンディングワイヤ３３およびリードフレーム３１と検出電極３５との間にそれぞれ容量が形成されるから、検出電極３５が検出する容量は、ボンディングワイヤ３３およびリードフレーム３１の電位変化の影響を受ける。したがって、誤検出が生じるおそれがある。さらにまた、検出電極３５が検出する容量は、モールド樹脂３４の比誘電率の影響を受ける。ところが、モールド樹脂３４の比誘電率は、温度に応じて変化するから、モールド樹脂３４の温度が変化すれば、誤検出が生じるおそれがある。

前述第１の実施形態の構成は、このような問題をも解決し、精度の高い静電容量検出機能を提供する。
図３は、携帯型の電子機器の一例であるスマートフォンに対して前述の半導体装置１を適用した構造を示す模式的な断面図である。スマートフォン４０は、金属製の筐体４１と、タッチパネル４２と、半導体装置１と、演算処理部４５（演算回路）とを備えている。筐体４１においてタッチパネル４２を指示している部分に開口４１ａが形成されており、この開口４１ａに半導体チップ２が配置されている。タッチパネル４２には、光学窓４３が設けられている。この光学窓４３の背後に、検出電極２０および照度センサ部１２を対向させて、半導体装置１が配置されている。光学窓４３に対応する部分においては、半導体チップ２の樹脂層６に開口が形成されている。半導体装置１を構成する実装基板３は、この例では、フレキシブルプリント配線基板からなる。この実装基板３は、たとえば、タッチパネル４２との電気的接続のためのランドと、演算処理部４５との電気的接続のためのランドと、タッチパネル４２、演算処理部４５および半導体装置１の間の電気的接続を担う配線パターンとを有している。

筐体４１が金属製であるので、検出電極２０は、筐体４１との間においても容量を形成する。しかし、半導体装置１は、信号処理回路１１と検出電極２０との間を極めて短い配線長で接続した構成を有しており、しかも、検出電極２０の周囲に設けられたシールドを一体的に有している。これにより、金属製の筐体４１による静電容量検出に対する影響を最小限にすることができる。よって、金属製の筐体４１を有するスマートフォン４０に搭載された場合であっても、半導体装置１は、すぐれた静電容量検出機能を提供することができる。しかも、半導体装置１は、それ自体が小型に構成されているので、小さな筐体４１の内部に容易に収容することができる。これにより、筐体４１の小型化や、筐体４１に別の機能部品を収容することによる多機能化に寄与することができる。

半導体装置１は、演算処理部４５に対して、検出対象物が接近しているかどうかを表す信号を供給する。これに応じて、演算処理部４５は、たとえば、タッチパネル４２を背後から照明するためのバックライトをオン／オフ制御する。より具体的には、スマートフォン４０の使用者がスマートフォン４０を耳に押し当てたときに、半導体装置１は検出対象の接近を表す信号を演算処理部４５に供給する。これに応答して、演算処理部４５はバックライト消灯する。こうして、消費電力を低減することができる。半導体装置１が検出対象の接近を表す信号を出力おらず、かつ照度センサ部１２が検出する照度が所定の消灯基準照度を超えていれば、演算処理部４０は、バックライトを点灯してタッチパネル４２を背後から照明する。バックライトの駆動電力は、照度センサ部１２が検出する照度に応じて可変制御されてもよい。

図４は、この発明の第２の実施形態に係る半導体装置の構成を説明するための図解的な断面図である。また、図５は、図４に示された半導体装置の平面図である。図４の断面図は、図５の線IV-IVに対応している。これらの図４および図５において、前述の図１および図２に示された各部に対応する部分には、同一の参照符を付して示す。
この半導体装置５１においては、実装基板３の非実装面２２に検出電極５２が設けられている。さらに、非実装面２２に、検出電極５２を取り囲むようにシールドパターン膜５６が設けられている。検出電極５２およびシールドパターン膜５６は、いずれも、実装基板３の非実装面２２に形成されたランドパターンを利用して構成されている。信号処理回路１１に接続された第２突起電極１６は、実装基板３の実装面２１に形成されたランド５７に接続されている。ランド５７と、検出電極５２とは、実装基板３の実装面２１および非実装面２２の間を貫通する貫通ビア５８によって、電気的に互いに接続されている。検出電極５２は、第１検出電極５３と、第２検出電極５４とを含む。第１検出電極５３は、第２検出電極５４よりも大きな面積を有している。より具体的には、第１検出電極５３は、ほぼ矩形形状を有しており、その一辺が中心に向かって帯状に切り欠かれている。この切り欠かれた領域に、帯状の第２検出電極５４が配置されている。第２検出電極５４の長手方向途中位置に照度センサ部１２のための検出窓２５が位置している。第１検出電極５３は、貫通ビア５８Ａによって、ランド５７に接続されており、さらに信号経路１７Ａを介して信号処理回路１１に接続されている。第２検出電極５４は、別の貫通ビア５８Ｂによって、実装面２１に形成された別のランドに接続されており、当該別のランドが、一つの第２突起電極１６Ｂに接続されている。この第２突起電極１６Ｂは、シールド膜９に形成された別の開口（図示せず）をシールド膜９から絶縁された状態で貫通する信号経路１７Ｂを介して、信号処理回路１１に接続されている。

半導体チップ２内のシールド膜９に接続された第１突起電極１５は、実装基板３の実装面２１に形成されたランド５９に接合されている。ランド５９は、検出電極用のランド５７の周囲を取り囲むように形成されていて、実装基板３を挟んでシールドパターン膜５６と対向する位置まで延びて形成されている。ランド５９は、実装基板３の実装面２１および非実装面２２の間を貫通する貫通ビア６０によって、シールドパターン膜５６に電気的に接続されている。シールドパターン膜５６は、環状に形成された無端の帯状パターンに形成されている。このシールドパターン膜５６に囲まれた領域には、検出電極５２が配置されているほか、照度センサ部１２のための検出窓２５が配置されている。検出窓２５は、実装基板３の実装面２１および非実装面２２の間を貫通して形成された貫通孔である。シールドパターン膜５６に対応したランド５９は、検出電極５２を実装面２１側から覆うパターンに形成されていて、非実装面２２側からのノイズの侵入を抑制する。

このように、この実施形態の構成によれば、検出電極５２が実装基板３の非実装面２２に形成されているので、検出電極５２の設計に際して、半導体チップ２との電気的接続に伴う制限が少ない。そのため、検出電極５２を、半導体チップ２よりも大きく形成することができる。これによって、検出感度を高めることができ、より遠くの検出対象の接近を検出できる。さらにまた、検出電極５２の背後には、実装基板３の実装面２１に配置したランド５９が位置していて、このランド５９が、シールド膜９に電気的に接続されている。それによって、検出電極５２に対する実装面２１側からのノイズの侵入を抑制することができる。こうして、静電容量検出精度をより一層高めることができる。

また、この実施形態においても、検出電極５２が、第１検出電極５３と第２検出電極５４とに分割されている。そこで、たとえば、第１および第２検出電極５３，５４の出力信号を用いてバックグラウンドノイズをキャンセルしたりする処理を信号処理回路１１において行うことができる。これにより、静電容量を一層正確に検出できる。
図６は、この発明の第３の実施形態に係る半導体装置の構成を説明するための模式的な断面図である。また、図７は、図６に示された半導体装置の半導体チップ２の平面図である。図６の断面図は、図７の線VI-VIに対応している。これらの図６および図７において、前述の図１および図２に示された各部に対応する部分には、同一の参照符号を付して示す。

この半導体装置７１においては、半導体チップ２の配線層５内の金属膜（たとえばアルミニウム膜またはアルミニウム合金膜）によって検出電極７２が形成されている。したがって、半導体チップ２には、検出電極のための突起電極は設けられていない。実装基板３の実装面２１には、平面視において検出電極７２を取り囲むように、ランドパターンを利用したシールドパターン膜７３が形成されている。シールドパターン膜７３は、突起電極１５によって、半導体チップ２の配線層５に形成されたシールド膜９と電気的に接続されている。この実施形態では、検出電極７２に対するシールドが、シールド膜９、突起電極１５およびシールドパターン膜７３によって構成されている。

このような構成によっても、簡単でかつ小型の構成により、精度の高い静電容量検出が可能になる。
なお、検出電極７２は、図６に示すように樹脂層６によって覆われていてもよいし、樹脂層６から露出していてもよい。また、配線層５に検出電極７２を形成するのではなく、樹脂層６の表面に検出電極を形成してもよい。この場合の検出電極は、たとえば銅膜からなっていてもよい。

以上、この発明のいくつかの実施形態について説明したが、この発明はさらに他の形態で実施することができる。たとえば、前述の実施形態では、シールドパターン膜２６，５６，７３がいずれも無端状の環状である例を示したが、検出電極を取り囲むシールドパターン膜は、途中に僅かな切れ目があってもよい。その場合でも、その切れ目の部分の電位は、シールドパターン膜と等しくなるので、外部からのノイズを遮蔽できる。

また、前述の実施形態においては、静電容量検出機能付きの半導体装置をスマートフォンに適用した例を説明したが、むろん、半導体装置の用途はこれに限られるわけではない。たとえば、テレビやディスプレイ等の電気機器のためのタッチスイッチとしても、この発明に係る半導体装置を利用することができる。
また、前述の第１および第２実施形態では、シールドパターン膜に囲まれた領域に照度センサ部１２が配置されているが、シールドパターン膜に囲まれた領域の外側に照度センサ部１２が配置されてもよい。

さらに、前述の第１および第２の実施形態では、半導体チップに照度センサ部１２が組み込まれた構成を示したが、照度センサ部１２は省かれてもよい。また、照度センサ部以外の別の機能部分を半導体チップに搭載してもよい。また、前述の第１および第２実施形態では、照度センサ部１２が半導体基板２内に形成されている例を示したが、配線層５内に照度センサ部が形成されていてもよい。

また、前述の第１および第２の実施形態では、検出電極が２つの部分に分割されている例を示したが、むろん、検出電極が３つ以上の部分に分割されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１ 半導体装置
２ 半導体チップ
３ 実装基板
４ 半導体基板
５ 配線層
６ 樹脂層
７ 突起電極
８ 内部回路
９ シールド膜
１１ 信号処理回路
１２ 照度センサ部
１５ 第１突起電極
１６，１６Ｂ 第２突起電極
１７，１７Ａ，１７Ｂ 信号経路
２０ 検出電極
２１ 実装面
２２ 非実装面
２３ 第１検出電極
２４ 第２検出電極
２５ 検出窓
２６ シールドパターン膜
４０ スマートフォン
４１ 金属製の筐体
４２ タッチパネル
４３ 光学窓
４５ 演算処理部
５１ 半導体装置
５２ 検出電極
５３ 第１検出電極
５４ 第２検出電極
５６ シールドパターン膜
５７ ランド
５８，５８Ａ，５８Ｂ 貫通ビア
５９ ランド
６０ 貫通ビア
７１ 半導体装置
７２ 検出電極
７３ シールドパターン膜

Claims (12)

1. 内部回路を構成する素子が作り込まれた半導体基板と、前記半導体基板の表面を封止する樹脂と、前記樹脂の表面から突出し、前記内部回路に電気的に接続された突起電極とを有するチップサイズパッケージ型半導体チップと、
   前記半導体チップの前記樹脂の表面に対向して配置され、前記突起電極に電気的および機械的に接続されるランドを有し、前記半導体チップがフリップチップ接合によって実装される実装面を有する実装基板と、
   検出対象物との間の静電容量を検出するための検出電極と、
   前記検出電極を取り囲むシールドとを含み、
   前記検出電極が前記半導体チップまたは前記実装基板に設けられており、
   前記シールドの少なくとも一部が前記実装基板に設けられている、半導体装置。
2. 前記検出電極が、前記実装基板の前記実装面に形成されている、請求項１に記載の半導体装置。
3. 前記検出電極が、前記実装基板の前記実装面とは反対側の非実装面に形成されている、請求項１に記載の半導体装置。
4. 前記検出電極が、前記半導体チップに設けられている、請求項１に記載の半導体装置。
5. 前記シールドは、前記実装基板に前記電極を取り囲むように形成されたシールドパターン膜を含む、請求項１〜４のいずれか一項に記載の半導体装置。
6. 前記シールドパターン膜が前記実装面に形成されている、請求項５に記載の半導体装置。
7. 前記シールドパターン膜が、前記実装基板の前記実装面とは反対側の非実装面に形成されている、請求項５に記載の半導体装置。
8. 前記突起電極は、前記検出電極を取り囲むように配置され、前記シールドパターン膜に接続されたシールド用突起電極を含む、請求項５〜７のいずれか一項に記載の半導体装置。
9. 前記半導体チップは、前記半導体基板の表面に形成された配線層を含み、
   前記シールドは、前記配線層に形成されたシールド膜を含む、請求項１〜８のいずれか一項に記載の半導体装置。
10. 前記検出電極が、複数の部分に分割されている、請求項１〜９のいずれか一項に記載の半導体装置。
11. 請求項１〜１０のいずれか一項に記載の半導体装置と、
    前記半導体装置と接続された演算回路とを含む、電子機器。
12. 前記電子機器が金属製の筐体を含む、請求項１１に記載の電子機器。

Images