JP2020092399A - 撮像モジュール及び携帯電子機器 - Google Patents

撮像モジュール及び携帯電子機器 Download PDF

Info

Publication number
JP2020092399A
JP2020092399A JP2019045115A JP2019045115A JP2020092399A JP 2020092399 A JP2020092399 A JP 2020092399A JP 2019045115 A JP2019045115 A JP 2019045115A JP 2019045115 A JP2019045115 A JP 2019045115A JP 2020092399 A JP2020092399 A JP 2020092399A
Authority
JP
Japan
Prior art keywords
area
conductive
region
soldering
sensor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019045115A
Other languages
English (en)
Inventor
川 金
Chuan Jin
川 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AzureWave Technologies Inc
Original Assignee
AzureWave Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AzureWave Technologies Inc filed Critical AzureWave Technologies Inc
Publication of JP2020092399A publication Critical patent/JP2020092399A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0915—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/09154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/09155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1715—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/17154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/17155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3315—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/33154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/33155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Lens Barrels (AREA)
  • Blocking Light For Cameras (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)

Abstract

【課題】撮像モジュール及び携帯電子機器において、イメージセンサチップの水平方向の幅またはサイズを小さくする。【解決手段】撮像モジュールは、回路基板、イメージセンサチップ２、光フィルタ素子及びレンズ組立体を含む。回路基板は、上面、下面、及び貫通口を含む。イメージセンサチップは、回路基板の下面に配置されるとともに貫通口の下方に位置する。光フィルタ素子は、回路基板の上面に配置されるとともに、貫通口の上方に位置する。回路基板の下面は、第１の半田付け領域、第２の半田付け領域及び第１の半田付けなし領域を含む。イメージセンサチップの上面は、画像検知領域２２、第１の導電性領域２３、第２の導電性領域２４及び第１の非導電性領域２５を含む。第１の半田付け領域と第２の半田付け領域は、第１の導電性領域と第２の導電性領域にそれぞれ電気的に接続される。第１の半田付けなし領域は、第１の非導電性領域に対応する。【選択図】図１

Description

本発明は、撮像モジュール及び携帯電子機器に関し、特に画像センサーの幅を削減するための撮像モジュール及び携帯電子機器に関する。
従来の技術によれば、相補型金属酸化膜半導体（ＣＭＯＳ）画像センサーの特別な利点は、「低消費電力」および「小型化」を特徴とし、それ故、ＣＭＯＳ画像センサーは、特別な機能を備えた携帯電子機器に容易に統合できる。例えば、スマートフォン、タブレットまたはノートブックなどのような小さな集積スペースを有する携帯電子機器に容易に適用することができる。
しかしながら、従来のＣＭＯＳ画像センサーの幅は依然として効果的に短くされていないという問題がある。 したがって、構造設計を改善することによって従来のＣＭＯＳイメージセンサの幅をいかに効果的に短くするかが、業界にとって重要な問題となっている。
本発明が解決しようとする技術的な課題では、既存技術の不足に対して撮像モジュール及び携帯電子機器を提供して、それにより、既存の技術に存在する欠点を解決することにある。
上記の技術課題を解決するために、本発明が採用する技術手段の１つとして、回路基板、イメージセンサチップ、光フィルタ素子、及びレンズ組立体を含む撮像モジュールを提供する。回路基板は、上面、下面、及び前記上面と前記下面に連接する貫通口を含む。イメージセンサチップは、前記回路基板の前記下面に配置されるとともに前記貫通口の下方に位置する。光フィルタ素子は、前記回路基板の前記上面に配置されるとともに、前記貫通口の上方に位置する。レンズ組立体は、前記回路基板に配置される支持構造と、前記支持構造に配置されるレンズ構造とを含む。なかでも、前記回路基板の下面は、前記貫通口の第１の側辺に近接する第１の半田付け領域と、前記貫通口の第２の側辺に近接する第２の半田付け領域と、前記貫通口の第３の側辺に近接する第１の半田付けなし領域とを含む。なかでも、前記イメージセンサチップの上面は、画像検知領域、第１の導電性領域、第２の導電性領域、及び第１の非導電性領域を含み、前記第１の導電性領域は、前記イメージセンサチップの第１の側辺と前記画像検知領域の第１の側辺との間に連接されている。前記第２の導電性領域は、前記イメージセンサチップの第２の側辺と前記画像検知領域の第２の側辺との間に連接されている。前記第１の非導電性領域は、前記イメージセンサチップの第３の側辺と前記画像検知領域の第３の側辺との間に連接されている。なかでも、前記イメージセンサチップにおける前記第１の半田付け領域と前記第２の半田付け領域は、前記回路基板における前記第１の導電性領域と前記第２の導電性領域にそれぞれ電気的に接続されている。前記イメージセンサチップの前記第１の半田付けなし領域は、前記回路基板の前記第１の非導電性領域に対応する。
上記の技術的な課題を解決するために、本発明が採用する他の技術的な手段では、携帯電子モジュール、及び撮像モジュールを含む携帯電子機器を提供する。撮像モジュールは、前記携帯電子モジュールに配置され、前記撮像モジュールは、回路基板、イメージセンサチップ、光フィルタ素子、及びレンズ組立体を含む。回路基板は、上面、下面、及び前記上面と前記下面に連接される貫通口を含む。イメージセンサチップは、前記回路基板の前記下面に配置されるとともに、前記貫通口の下方に位置する。光フィルタ素子は、前記回路基板の前記上面に配置されるとともに、前記貫通口の上方に位置する。レンズ組立体は、前記回路基板に配置される支持構造と、前記支持構造に配置されるレンズ構造とを含む。なかでも、前記回路基板の下面は、前記貫通口の第１の側辺に近接する第１の半田付け領域と、前記貫通口の第２の側辺に近接する第２の半田付け領域と、前記貫通口の第３の側辺に近接する第１の半田付けなし領域とを含む。なかでも、前記イメージセンサチップの上面は、画像検知領域、第１の導電性領域、第２の導電性領域、及び第１の非導電性領域を含む。前記第１の導電性領域は、前記イメージセンサチップの第１の側辺と前記画像検知領域の第１の側辺との間に連接されている。前記第２の導電性領域は、前記イメージセンサチップの第２の側辺と前記画像検知領域の第２の側辺との間に連接されている。前記第１の非導電性領域は、前記イメージセンサチップの第３の側辺と前記画像検知領域の第３の側辺との間に連接されている。なかでも、前記イメージセンサチップにおける前記第１の半田付け領域と前記第２の半田付け領域は、前記回路基板における前記第１の導電性領域と前記第２の導電性領域にそれぞれ電気的に接続されている。前記イメージセンサチップの前記第１の半田付けなし領域は、前記回路基板の前記第１の非導電性領域に対応する。
上記の課題を解決するために、本発明が採用するさらに他の技術的な手段では、下記のような撮像モジュールを提供する。それは、回路基板、イメージセンサチップ、光フィルタ素子、及びレンズ組立体を含む。回路基板は、上面、下面、及び前記上面と前記下面に連接される貫通口を含む。イメージセンサチップは、前記回路基板の前記下面に配置されるとともに、前記貫通口の下方に位置する。光フィルタ素子は、前記回路基板の前記上面に配置されるとともに、前記貫通口の上方に位置する。レンズ組立体は、前記回路基板に配置される支持構造と、前記支持構造に配置されるレンズ構造とを含む。なかでも、前記回路基板の下面は、前記貫通口の第１の側辺に近接する第１の半田付け領域と、前記貫通口の第２の側辺に近接する第１の半田付けなし領域とを含む。なかでも、前記イメージセンサチップの上面は、画像検知領域、第１の導電性領域、及び第１の非導電性領域を含む。前記第１の導電性領域は、前記イメージセンサチップの第１の側辺と前記画像検知領域の第１の側辺との間に連接されている。前記第１の非導電性領域は、前記イメージセンサチップの第２の側辺と前記画像検知領域の第２の側辺との間に連接されている。なかでも、前記イメージセンサチップの前記第１の半田付け領域は、第１の錫ボールを介して前記回路基板の前記第１の導電性領域に電気的に接続されている。前記イメージセンサチップの前記第１の半田付けなし領域は、第１の粘着体を介して、前記回路基板の前記第１の非導電性領域に連接されている。
本発明による有益な効果の１つとしては、本発明が提供する撮像モジュール及び携帯電子機器は、「前記回路基板の下面は、前記貫通口の第１の側辺に近接する第１の半田付け領域と、前記貫通口の第２の側辺に近接する第２の半田付け領域と、前記貫通口の第３の側辺に近接する第１の半田付けなし領域とを含む。」「前記イメージセンサチップの上面は、画像検知領域、第１の導電性領域、第２の導電性領域、及び第１の非導電性領域を含む。前記第１の導電性領域は、前記イメージセンサチップの第１の側辺と前記画像検知領域の第１の側辺との間に連接されている。前記第２の導電性領域は、前記イメージセンサチップの第２の側辺と前記画像検知領域の第２の側辺との間に連接されている。前記第１の非導電性領域は、前記イメージセンサチップの第３の側辺と前記画像検知領域の第３の側辺との間に連接されている。」、及び「前記イメージセンサチップにおける前記第１の導電性領域と前記第２の導電性領域は、前記回路基板における前記第１の半田付け領域と前記第２の半田付け領域にそれぞれ電気的に接続されている。前記イメージセンサチップの前記第１の非導電性領域は、前記回路基板的前記第１の半田付けなし領域に対応する」という技術的な手段により、イメージセンサチップの水平方向上の幅または寸法を小さくすることができる。
本発明による他の有益な効果としては、本発明が提供する撮像モジュールは、「前記回路基板の下面は、前記貫通口の第１の側辺に近接する第１の半田付け領域と、前記貫通口の第２の側辺に近接する第１の半田付けなし領域とを含む。」、「前記イメージセンサチップの上面は、画像検知領域、第１の導電性領域、及び第１の非導電性領域を含む。前記第１の導電性領域は、前記イメージセンサチップの第１の側辺と前記画像検知領域の第１の側辺との間に連接されている。前記第１の非導電性領域は、前記イメージセンサチップの第２の側辺と前記画像検知領域の第２の側辺との間に連接されている。」、及び「前記イメージセンサチップの前記第１の導電性領域は、第１の錫ボールに介して、前記回路基板の前記第１の半田付け領域に電気的に接続されている。前記イメージセンサチップの前記第１の非導電性領域は、第１の粘着体を介して、前記回路基板の前記第１の半田付けなし領域に連接されている。」という技術的な手段により、イメージセンサチップの水平方向上の幅または寸法を小さくすることができる。
本発明の第１の実施形態にかかる撮像モジュールのイメージセンサチップを示す上面模式図である。 本発明の第１の実施形態にかかる撮像モジュールの回路基板を示す下面模式図である。 本発明の第１の実施形態にかかる撮像モジュールを示す断面模式図である。 本発明の第２の実施形態にかかる撮像モジュールのイメージセンサチップを示す上面模式図である。 本発明の第２の実施形態にかかる撮像モジュールの回路基板を示す下面模式図である。 本発明の第３の実施形態にかかる撮像モジュールのイメージセンサチップを示す第１の上面模式図である。 本発明の第３の実施形態にかかる撮像モジュールの回路基板を示す第１の下面模式図である。 本発明の第４の実施形態にかかる撮像モジュールのイメージセンサチップを示す第２の上面模式図である。 本発明の第４の実施形態にかかる撮像モジュールの回路基板を示す第２の下面模式図である。 本発明の第５の実施形態にかかる携帯電子機器を示す模式図である。
本発明の特徴及び技術内容がより一層分かるように、以下本発明に関する詳細な説明と添付図面を参照する。しかし、提供される添付図面は参考と説明のために提供するものに過ぎず、本発明の特許請求の範囲を制限するためのものではない。
下記より、具体的な実施例で本発明が開示する「撮像モジュール及び携帯電子機器」に係る実施形態を説明する。当業者は本明細書の公開内容により本発明のメリット及び効果を理解し得る。本発明は他の異なる実施形態により実行又は応用できる。本明細書における各細節も様々な観点又は応用に基づいて、本発明の精神逸脱しない限りに、均等の変形と変更を行うことができる。また、本発明の図面は簡単で模式的に説明するためのものであり、実際的な寸法を示すものではない。以下の実施形態において、さらに本発明に係る技術事項を説明するが、公開された内容は本発明を限定するものではない。
［第１の実施形態］
図１乃至図３に示すように、本発明の第１の実施形態は、回路基板１、イメージセンサチップ２、光フィルタ素子３、及びレンズ組立体４を含む、撮像モジュールＭを提供する。
まず、回路基板１は、上面１１、及び下面１２を含み、かつ、回路基板１は、上面１１と下面１２を連接するための貫通口１３を備える。さらに言えば、回路基板１の下面１２は、貫通口１３の第１の側辺１３１に近接する第１の半田付け領域１４と、貫通口１３の第２の側辺１３２に近接する第２の半田付け領域１５と、貫通口１３の第３の側辺１３３に近接する第１の半田付けなし領域１６とを含む。例を挙げれば、回路基板１としては、ＰＣＢハードボード（例えば、ＢＴ、ＦＲ４、ＦＲ５の材料で構成したもの）、リジッドフレックス回路板、又はセラミック基板等であるが、本発明はそれに制限されない。
さらに、イメージセンサチップ２は、回路基板１に電気的に接続され、かつ、イメージセンサチップ２は、回路基板１の下面１２に配置されるとともに、貫通口１３の下方に位置する。さらに言えば、イメージセンサチップ２の上面２１は、画像検知領域２２、第１の導電性領域２３、第２の導電性領域２４、及び第１の非導電性領域２５を含む。第１の導電性領域２３は、イメージセンサチップ２の第１の側辺２０１と画像検知領域２２の第１の側辺２２１との間に連接されている。第２の導電性領域２４は、イメージセンサチップ２の第２の側辺２０２と画像検知領域２２の第２の側辺２２２との間に連接されている。第１の非導電性領域２５は、イメージセンサチップ２の第３の側辺２０３と画像検知領域２２の第３の側辺２２３との間に連接されている。かつ、イメージセンサチップ２の画像検知領域２２は、回路基板１の貫通口１３に向かっている。例を挙げれば、イメージセンサチップ２は、相補型金属酸化膜半導体（ＣＭＯＳ）センサー又は何れの撮像機能付きのセンサーであってもよいが、本発明はこの例に制限されない。
そのために、イメージセンサチップ２は、第１の導電性領域２３と第２の導電性領域２４を介して、回路基板１における第１の半田付け領域１４と第２の半田付け領域１５にそれぞれ電気的に接続されるとともに、イメージセンサチップ２の第１の非導電性領域２５は、回路基板１の第１の半田付けなし領域１６に対応する。
撮像モジュールＭは、光フィルタ素子３をさらに含む。該光フィルタ素子３は、回路基板１の上面１１に配置されるとともに、貫通口１３の上方に位置する。例えば、光フィルタ素子３は、粘着体を介して図３に示すようにイメージセンサチップ２に直接配置されてもよいか、或いは光フィルタ素子３は、複数の柱状体（図示しない）により高く持ち上げられてイメージセンサチップ２の上方に配置されてもよい。また、光フィルタ素子３は、コーティングガラスであってもよいが、コーティングガラスでなくても構わない。本発明はこの例に制限されない。
また、撮像モジュールＭは、さらにレンズ組立体４を含む。当該レンズ組立体４は、回路基板１に配置される支持構造４１と、支持構造４１に配置されるレンズ構造４２とを含む。例を挙げれば、支持構造４１としては、通用型のベースや何れの種類のボイスコイルモーター（Ｖｏｉｃｅ Ｃｏｉｌ Ｍｏｔｏｒ，ＶＣＭ）であってもよい。かつ、レンズ構造４２は、複数のレンズで構成されてもよい。レンズ構造４２は、画像検知領域２２に対応して、使用上の要求に応じて支持構造４１に固定的に配置するか、或いは支持構造４１に移動可能に配置してもよいが、本発明はこの例に制限されない。また、支持構造４１は、粘着ジェル体（図示しない）により回路基板１の上面１０１に配置されてもよいが、本発明はこの例に制限されない。
上記を纏めて、回路基板１とイメージセンサチップ２とにおける一方の両側では、第１の半田付け領域１４、第２の半田付け領域１５及び第１の導電性領域２４、第２の導電性領域２５を配置することにより、回路基板１とイメージセンサチップ２とを電気的に接続させることができる。そのため、回路基板１とイメージセンサチップ２とにおける他方の両側では、水平方向上の幅又は寸法を小さくすることができる。即ち、回路基板１とイメージセンサチップ２とにおける他方の両側に、半田付け領域及び導電性領域の配置は省略できる。そのため、回路基板１とイメージセンサチップ２とは、水平方向（Ｘ方向）上の幅を小さくすることができる。それにより、イメージセンサチップ２の水平方向上の寸法を小さくすることができる。
さらに言えば、第１の半田付け領域１４は、複数の第１の半田パッド１４１を含んでもよい。第２の半田付け領域１５は、複数の第２の半田パッド１５１を含んでもよい。第１の導電性領域２３は、複数の第１の導電部２３１を含んでもよい。第２の導電性領域２４は、複数の第２の導電部２４１を含んでもよい。複数の第１の導電部２３１は、それぞれ複数の第１の錫ボール５１を介して、複数の第１の半田パッド１４１に電気的に接続される。複数の第２の導電部２４１は、それぞれ複数の第２の錫ボール５２を介して、複数の第２の半田パッド１５１に電気的に接続される。なかでも、第１の半田付け領域１４と第２の半田付け領域１５は相対的に配置される。第１の半田付けなし領域１６は、第１の半田付け領域１４と第２の半田付け領域１５との間に配置される。例を挙げれば、回路基板１の第１の半田付け領域１４には、複数の第１の半田パッド１４１が設けられてもよい。第２の半田付け領域１５には、複数の第２の半田パッド１５１が設けられてもよい。それに対し、イメージセンサチップ２の第１の導電性領域２３には、複数の第１の導電部２３１が設けられてもよい。第２の導電性領域２４には、複数の第２の導電部２４１が設けられてもよい。そのため、イメージセンサチップ２における複数の第１の導電部２３１は、それぞれ複数の第１の錫ボール５１を介して、複数の第１の半田パッド１４１に電気的に接続される。複数の第２の導電部２４１は、複数の第２の錫ボール５２を介して、複数の第２の半田パッド１５１に電気的に接続される。
ちなみに、回路基板１の下面１２は、貫通口１３の第４の側辺１３４に近接する第２の半田付けなし領域１７を含む。イメージセンサチップ２の上面２１は、イメージセンサチップ２の第４の側辺２０４と画像検知領域２２の第４の側辺２２４との間に連接される第２の非導電性領域２６を含む。イメージセンサチップ２の第２の非導電性領域２６は、回路基板１の第２の半田付けなし領域１７に対応する。第１の粘着体は、第１の半田付けなし領域１６と第１の非導電性領域２５との間に配置される。第２の粘着体は、第２の半田付けなし領域１７と第２の非導電性領域２６との間に配置される。第１の半田付け領域１４と第２の半田付け領域１５とは相対的に配置される。第１の半田付けなし領域１６と第２の半田付けなし領域１７とは相対的に配置される。第１の半田付けなし領域１６と第２の半田付けなし領域１７とはいずれも第１の半田付け領域１４と第２の半田付け領域１５との間に配置される。
例を挙げれば、回路基板１の第２の半田付けなし領域１７は、第１の半田付けなし領域１６の相対する。イメージセンサチップ２の第２の非導電性領域２６は、第１の非導電性領域２５に相対する。かつ、イメージセンサチップ２の第２の非導電性領域２６は、回路基板１の第２の半田付けなし領域１７に対応する。そのために、イメージセンサチップ２の第１の非導電性領域２５は、第１の粘着体（図示しない）に介して、回路基板１の第１の半田付けなし領域１６に連接し、イメージセンサチップ２の第２の非導電性領域２６は、第２の粘着体（図示しない）に介して、第２の半田付けなし領域１７に連接できる。なかでも、第１の粘着体と第２の粘着体としては、エポキシ樹脂やシリコーンで製造された粘着体であってもよいか、或いはＵＶ接着剤、熱硬化性接着剤またはＡＢ接着剤であってもよい。
なお、上述のように挙げられた例では、１つの実行可能な実施形態に過ぎず、本発明を制限するものではない。
［第２の実施形態］
図４及び図５に示すように、本発明の第２の実施形態は、回路基板１、イメージセンサチップ２、光フィルタ素子３、及びレンズ組立体４を含む、撮像モジュールＭを提供する。図４、５と図１、２の比較からわかるように、本発明の第２の実施形態と第１の実施形態との最大の差異は、回路基板１の下面１２は、貫通口１３の第４の側辺１３４に近接する第３の半田付け領域１８を含むことにある。イメージセンサチップ２の上面２１は、イメージセンサチップ２の第４の側辺２０４と画像検知領域２２の第４の側辺２２４との間に連接される第３の導電性領域２７を含む。イメージセンサチップ２の第３の導電性領域２７は、回路基板１の第３の半田付け領域１８に電気的に接続される。第３の半田付け領域１８は、複数の第３の半田パッド１８１を含み、第３の導電性領域２７は、複数の第３の導電部２７１を含む。複数の第３の導電部２７１は、それぞれ複数の第３の錫ボールを介して、複数の第３の半田パッド１８１に電気的に接続される。第１の半田付け領域１４と第２の半田付け領域１５とは相対的に配置される。第３の半田付け領域１８と第１の半田付けなし領域１６とは相対的に配置される。第３の半田付け領域１８と第１の半田付けなし領域１６は、いずれも第１の半田付け領域１４と第２の半田付け領域１５との間に配置される。
例を挙げれば、本発明は、異なるデザインの要求に応じて、貫通口１３の第４の側辺１３４に近接する第３の半田付け領域１８を配置してもよい。かつ、イメージセンサチップ２の第４の側辺２０４と画像検知領域２２の第４の側辺２２４との間に第３の導電性領域２７が配置される。さらに言えば、本実施形態にかかる撮像モジュールＭにおける回路基板１の下面１２は、第３の半田付け領域１８を含む。第３の半田付け領域１８には、複数の第３の半田パッド１８１が設けられてもよい。第３の半田付け領域１８と第１の半田付けなし領域１６とは相対的に配置されるとともに、第１の半田付け領域１４と第２の半田付け領域１５との間に配置される。イメージセンサチップ２の上面２１は、第３の導電性領域２７を含む。第３の導電性領域２７には、複数の第３の導電部２７１が設けられてもよい。かつ、第３の導電性領域２７と第１の非導電性領域２５とは相対的に配置されるとともに、第１の導電性領域２３と第２の導電性領域２４との間に配置される。イメージセンサチップ２の複数の第３の導電部２７１は、複数の第３の錫ボール（図示しないが、図３に示した第１の錫ボール５１と第２の錫ボール５２の配置方式と似ている）を介して、複数の第３の半田パッド１８１に電気的に接続される。
なお、上述のように挙げられた例は、１つの実行可能な実施形態に過ぎず、本発明を制限するものではない。
［第３の実施形態］
図６ないし図９に示すように、本発明の第３の実施形態は、回路基板１、イメージセンサチップ２、光フィルタ素子３、及びレンズ組立体４を含む、撮像モジュールＭを提供する。図６、７と図１、２との比較、または図８、９と図１、２からわかるように、本発明の第３の実施形態と第１の実施形態との最大な差異では、回路基板１の下面１２は、貫通口１３の第１の側辺１３１に近接する第１の半田付け領域１４と、貫通口１３の第２の側辺１３２に近接する第１の半田付けなし領域１６とを含むことにある。イメージセンサチップ２の上面２１は、画像検知領域２２、第１の導電性領域２３、及び第１の非導電性領域２５を含む。第１の導電性領域２３は、イメージセンサチップ２の第１の側辺２０１と画像検知領域２２の第１の側辺２２１との間に連接される。第１の非導電性領域２５は、イメージセンサチップ２の第２の側辺２０２と画像検知領域２２の第２の側辺２２２との間に連接される。イメージセンサチップ２の第１の導電性領域２３は、第１の錫ボール５１を介して、回路基板１の第１の半田付け領域１４に電気的に接続される。イメージセンサチップ２の第１の非導電性領域２５は、第１の粘着体を介して、回路基板１の第１の半田付けなし領域１６に連接される。
例を挙げれば、本発明では、異なるデザインの要求に応じて、貫通口１３の第２の側辺１３２に近接する第１の半田付けなし領域１６を配置してもよい。かつ、イメージセンサチップ２の第２の側辺２０２と画像検知領域２２の第２の側辺２２２との間に、第１の非導電性領域２５を配置してもよい。さらに言えば、イメージセンサチップ２の第１の導電性領域２３は、第１の錫ボール５１（図３を合わせて参照する）を介して、回路基板１の第１の半田付け領域１４に電気的に接続する。イメージセンサチップ２の第１の非導電性領域２５は、第１の粘着体を介して、回路基板１の第１の半田付けなし領域１６に連接する。
さらに言えば、図６及び図７に示したのは、本発明の第３の実施形態の撮像モジュールＭの他の変形例である。さらに言えば、本発明の第５の実施形態にかかる撮像モジュールＭのイメージセンサチップ２が、偏心として設計することができる。例を挙げれば、撮像モジュールＭにおける回路基板１の下面１２は、貫通口１３の第３の側辺１３３に近接する第２の半田付け領域１５を含む。かつ、第２の半田付け領域１５は、第１の半田付け領域１４と第１の半田付けなし領域１６との間に位置する。イメージセンサチップ２の上面２１は、イメージセンサチップ２の第３の側辺２０３と画像検知領域２２の第３の側辺２２３と間に連接される第２の導電性領域２４を含む。イメージセンサチップ２の第２の導電性領域２４は、第２の錫ボール５２（図３を合わせて参照する）を介して、回路基板１の第２の半田付け領域１５に電気的に接続される。
また、図８及びさらに他の変形例である。さらに言えば、回路基板１の下面１２は、貫通口１３の第３の側辺１３３に近接する第２の半田付けなし領域１７と、貫通口１３の第４の側辺１３４に近接する第３の半田付けなし領域１９とをさらに含んでもよい。イメージセンサチップ２の上面２１は、第２の非導電性領域２６、及び第３の非導電性領域２８を含む。第２の非導電性領域２６は、イメージセンサチップ２の第３の側辺２０３と画像検知領域２２の第３の側辺２２３との間に連接される。第３の非導電性領域２８は、イメージセンサチップ２の第４の側辺２０４と画像検知領域２２の第４の側辺２２４との間に連接される。イメージセンサチップ２の第２の非導電性領域２６は、第２の粘着体を介して、回路基板１の第２の半田付けなし領域１７に連接される。イメージセンサチップ２の第３の非導電性領域２８は、第３の粘着体を介して、回路基板１の第３の半田付けなし領域１９に連接される。
なお、上述のように挙げられた例は、１つの実行可能な実施形態に過ぎず、本発明を制限するものではない。
［第４の実施形態］
図１０を参照して、図１乃至図９と共に示すように、本発明の第４の実施形態は携帯電子モジュールＰ、及び撮像モジュールＭを含む携帯電子機器Ｚを提供する。撮像モジュールＭは、携帯電子モジュールに配置される。撮像モジュールＭは、回路基板１、イメージセンサチップ２、光フィルタ素子３、及びレンズ組立体４を含む。例を挙げれば、携帯電子モジュールＰは、携帯電話、ラップトップ又はタブレットのいずれであってもよいが、本発明はこの例に制限されない。かつ、第１の実施形態乃至第４の実施形態におけるいずれか１つの撮像モジュールＭは、携帯電子モジュールＰに取り付けることができるため、電子モジュールＰは、撮像モジュールＭを介して画像を撮像することができる。なお、上述のように挙げられた例は、１つの実行可能な実施形態に過ぎず、本発明を制限するものではない。
［実施形態による有益な効果］
１つの有益な効果としては、本発明の撮像モジュールＭ及び携帯電子機器Ｚは、「回路基板１の下面１２は、貫通口１３の第１の側辺１３１に近接する第１の半田付け領域１４と、貫通口１３の第２の側辺１３２に近接する第２の半田付け領域１５と、貫通口１３の第３の側辺１３３に近接する第１の半田付けなし領域１６とを含んでもよい」、「イメージセンサチップ２の上面２１は、画像検知領域２２、第１の導電性領域２３、第２の導電性領域２４、及び第１の非導電性領域２５を含む。第１の導電性領域２３は、イメージセンサチップ２の第１の側辺２０１と画像検知領域２２の第１の側辺２２１との間に連接され、第２の導電性領域２４は、イメージセンサチップ２の第２の側辺２０２と画像検知領域２２の第２の側辺２２２との間に連接され、第１の非導電性領域２５は、イメージセンサチップ２の第３の側辺２０３と画像検知領域２２の第３の側辺２２３との間に連接される」、及び「第１の導電性領域２３と第２の導電性領域２４は、それぞれ回路基板１における第１の半田付け領域１４と第２の半田付け領域１５に電気的に接続される。イメージセンサチップ２の第１の非導電性領域２５は、回路基板１の第１の半田付けなし領域１６に対応する」という技術的な手段により、イメージセンサチップの水平方向の幅または寸法を小さくすることにある。
本発明による他の有益な効果としては、本発明が提供する撮像モジュールＭは、「回路基板１の下面１２は、貫通口１３の第１の側辺１３１に近接する第１の半田付け領域１４と、貫通口１３の第２の側辺１３２に近接する第１の半田付けなし領域１６とを含む。」、「イメージセンサチップ２の上面２１は、画像検知領域２２、第１の導電性領域２３、及び第１の非導電性領域２５を含む。第１の導電性領域２３は、イメージセンサチップ２の第１の側辺２０１と画像検知領域２２の第１の側辺２２１との間に連接される。第１の非導電性領域２５は、イメージセンサチップ２の第２の側辺２０２と画像検知領域２２の第２の側辺２２２との間に連接される。」、及び「イメージセンサチップ２の第１の導電性領域２３は、第１の錫ボール５１を介して回路基板１の第１の半田付け領域１４に電気的に接続され、イメージセンサチップ２の第１の非導電性領域２５は、第１の粘着体を介して回路基板１の第１の半田付けなし領域１６に連接される」という技術的な手段により、イメージセンサチップの水平方向の幅または寸法を小さくすることにある。
さらに言えば、本発明の撮像モジュールＭ及び携帯電子機器Ｚは、従来の技術に対して、回路基板１とイメージセンサチップ２との少なくとも一方側は、第１の半田付け領域１４及び第１の導電性領域２３を配置することにより、回路基板１とイメージセンサチップ２とを電気的に接続させる。そのため、回路基板１とイメージセンサチップ２との少なくとも両側の水平方向上の幅又は寸法を小さくすることができる。つまり、回路基板１とイメージセンサチップ２と少なくとも一方側に半田付け領域と導電性領域の配置が省略されても構わないため、回路基板１とイメージセンサチップ２との水平方向（Ｘ方向）上の幅又は寸法を小さくすることができる。それにより、イメージセンサチップ２の水平方向上の寸法を小さくすることができる。
以上に開示される内容は本発明の好ましい実施可能な実施例に過ぎず、これにより本発明の特許請求の範囲を制限するものではないので、本発明の明細書及び添付図面の内容に基づき為された等価の技術変形は、全て本発明の特許請求の範囲に含まれるものとする。
携帯電子機器 Ｚ
携帯電子モジュール Ｐ
撮像モジュール Ｍ
回路基板 １
上面 １１
下面 １２
貫通口 １３
第１の側辺 １３１
第２の側辺 １３２
第３の側辺 １３３
第４の側辺 １３４
第１の半田付け領域 １４
第１の半田パッド １４１
第２の半田付け領域 １５
第２の半田パッド １５１
第１の半田付けなし領域 １６
第２の半田付けなし領域 １７
第３の半田付け領域 １８
第３の半田パッド １８１
第３の半田付けなし領域 １９
イメージセンサチップ ２ 第１の側辺 ２０１
第２の側辺 ２０２
第３の側辺 ２０３
第４の側辺 ２０４
上面 ２１
画像検知領域 ２２
第１の側辺 ２２１
第２の側辺 ２２２
第３の側辺 ２２３
第４の側辺 ２２４
第１の導電性領域 ２３
第１の導電部 ２３１
第２の導電性領域 ２４
第２の導電部 ２４１
第１の非導電性領域 ２５
第２の非導電性領域 ２６
第３の導電性領域 ２７
第３の非導電性領域 ２８
光フィルタ素子 ３
レンズ組立体 ４ 支持構造 ４１
レンズ構造 ４２
第１の錫ボール ５１
第２の錫ボール ５２

Claims (10)

  1. 上面、下面、及び前記上面と前記下面に連接する貫通口を含む、回路基板と、
    前記回路基板の前記下面に配置されると共に前記貫通口の下方に位置するイメージセンサチップと、
    前記回路基板の前記上面に配置されると共に前記貫通口の上方に位置する光フィルタ素子と、
    前記回路基板に配置される支持構造と、前記支持構造に配置されるレンズ構造とを含むレンズ組立体と、
    を含む撮像モジュールであって、
    前記回路基板の下面は、前記貫通口の第１の側辺に近接する第１の半田付け領域と、前記貫通口の第２の側辺に近接する第２の半田付け領域と、前記貫通口の第３の側辺に近接する第１の半田付けなし領域とを含み、
    前記イメージセンサチップの上面は、画像検知領域、第１の導電性領域、第２の導電性領域、及び第１の非導電性領域を含み、前記第１の導電性領域は、前記イメージセンサチップの第１の側辺と前記画像検知領域の第１の側辺との間に連接され、前記第２の導電性領域は、前記イメージセンサチップの第２の側辺と前記画像検知領域の第２の側辺との間に連接され、前記第１の非導電性領域は、前記イメージセンサチップの第３の側辺と前記画像検知領域の第３の側辺との間に連接され、
    前記イメージセンサチップにおける前記第１の導電性領域と前記第２の導電性領域は、それぞれ前記回路基板における前記第１の半田付け領域と前記第２の半田付け領域に電気的に接続され、前記イメージセンサチップの前記第１の非導電性領域は、前記回路基板の前記第１の半田付けなし領域に対応する、ことを特徴とする撮像モジュール。
  2. 前記第１の半田付け領域は、複数の第１の半田パッドを含み、前記第２の半田付け領域は、複数の第２の半田パッドを含み、前記第１の導電性領域は、複数の第１の導電部を含み、前記第２の導電性領域は、複数の第２の導電部を含み、前記複数の第１の導電部は、それぞれ複数の第１の錫ボールを介して前記複数の第１の半田パッドに電気的に接続され、前記複数の第２の導電部は、それぞれ複数の第２の錫ボールを介して前記複数の第２の半田パッドに電気的に接続され、
    前記第１の半田付け領域と前記第２の半田付け領域とは相対的に配置され、前記第１の半田付けなし領域は、前記第１の半田付け領域と前記第２の半田付け領域との間に連接される、ことを特徴とする請求項１に記載する撮像モジュール。
  3. 前記回路基板の下面は、前記貫通口の第４の側辺に近接する第２の半田付けなし領域を含み、前記イメージセンサチップの上面は、前記イメージセンサチップの第４の側辺と前記画像検知領域の第４の側辺との間に連接される第２の非導電性領域を含み、前記イメージセンサチップの前記第２の非導電性領域は、前記回路基板的前記第２の半田付けなし領域に対応し、
    第１の粘着体は、前記第１の半田付けなし領域と前記第１の非導電性領域との間に連接され、第２の粘着体は、前記第２の半田付けなし領域と前記第２の非導電性領域との間に連接され、
    前記第１の半田付け領域と前記第２の半田付け領域とは相対的に配置され、前記第１の半田付けなし領域と前記第２の半田付けなし領域とは相対的に配置され、前記第１の半田付けなし領域と前記第２の半田付けなし領域とは、いずれも前記第１の半田付け領域と前記第２の半田付け領域との間に配置される、ことを特徴とする請求項１に記載する撮像モジュール。
  4. 前記回路基板の下面は、前記貫通口の第４の側辺に近接する第３の半田付け領域を含み、前記イメージセンサチップの上面は、前記イメージセンサチップの第４の側辺と前記画像検知領域の第４の側辺との間に連接される第３の導電性領域を含み、前記イメージセンサチップの前記第３の導電性領域は、前記回路基板の前記第３の半田付け領域に電気的に接続され、
    前記第３の半田付け領域は、複数の第３の半田パッドを含み、前記第３の導電性領域は、複数の第３の導電部を含み、前記複数の第３の導電部は、それぞれ複数の第３の錫ボールを介して前記複数の第３の半田パッドに電気的に接続され、前記第１の半田付け領域と前記第２の半田付け領域とは相対的に配置され、前記第３の半田付け領域と前記第１の半田付けなし領域とは相対的に配置され、前記第３の半田付け領域と前記第１の半田付けなし領域といずれも前記第１の半田付け領域と前記第２の半田付け領域との間に配置される、ことを特徴とする請求項１に記載する撮像モジュール。
  5. 携帯電子モジュールと、
    前記携帯電子モジュールに配置される撮像モジュールとを含む携帯電子機器であって、
    前記撮像モジュールは、
    上面、下面、及び前記上面と前記下面に連接する貫通口を含む、回路基板と、
    前記回路基板の前記下面に配置されると共に前記貫通口の下方に位置するイメージセンサチップと、
    前記回路基板の前記上面に配置されると共に前記貫通口の上方に位置する光フィルタ素子と、
    前記回路基板に配置される支持構造と、前記支持構造に配置されるレンズ構造とを含むレンズ組立体と、
    を含む撮像モジュールであって、
    前記回路基板の下面は、前記貫通口の第１の側辺に近接する第１の半田付け領域と、前記貫通口の第２の側辺に近接する第２の半田付け領域と、前記貫通口の第３の側辺に近接する第１の半田付けなし領域とを含み、
    前記イメージセンサチップの上面は、画像検知領域、第１の導電性領域、第２の導電性領域、及び第１の非導電性領域を含み、前記第１の導電性領域は、前記イメージセンサチップの第１の側辺と前記画像検知領域の第１の側辺との間に連接され、前記第２の導電性領域は、前記イメージセンサチップの第２の側辺と前記画像検知領域の第２の側辺との間に連接され、前記第１の非導電性領域は、前記イメージセンサチップの第３の側辺と前記画像検知領域の第３の側辺との間に連接され、
    前記イメージセンサチップにおける前記第１の導電性領域と前記第２の導電性領域は、それぞれ前記回路基板における前記第１の半田付け領域と前記第２の半田付け領域に電気的に接続され、前記イメージセンサチップの前記第１の非導電性領域は、前記回路基板の前記第１の半田付けなし領域に対応する、ことを特徴とする携帯電子機器。
  6. 前記第1の半田付け領域は、複数の第1の半田パッドを含み、前記第２の半田付け領域は、複数の第２の半田パッド，前記第1の導電性領域は、複数の第1の導電部を含み、前記第２の導電性領域は、複数の第２の導電部を含み、前記複数の第1の導電部は、それぞれ複数の第1の錫ボールを介して前記複数の第1の半田パッドに電気的に接続され、前記複数の第２の導電部は、それぞれ複数の第２の錫ボールに介して、前記複数の第２の半田パッドに電気的に接続され、
    前記第1の半田付け領域と前記第２の半田付け領域とは相対的に配置され、前記第1の半田付けなし領域は、前記第1の半田付け領域と前記第２の半田付け領域との間に配置される、ことを特徴とする請求項５に記載する携帯電子機器。
  7. 前記回路基板の下面は、前記貫通口の第４の側辺に近接する第２の半田付けなし領域を含み、前記イメージセンサチップの上面は、前記イメージセンサチップの第４の側辺と前記画像検知領域の第４の側辺との間に連接される第２の非導電性領域を含み、前記イメージセンサチップの前記第２の非導電性領域は、前記回路基板的前記第２の半田付けなし領域に対応し、
    第1の粘着体は、前記第1の半田付けなし領域と前記第1の非導電性領域との間に連接され、第２の粘着体は、前記第２の半田付けなし領域と前記第２の非導電性領域との間に連接され、
    前記第1の半田付け領域と前記第２の半田付け領域とは相対的に配置され、前記第1の半田付けなし領域と前記第２の半田付けなし領域とは相対的に配置され、前記第1の半田付けなし領域と前記第２の半田付けなし領域とは、いずれも前記第1の半田付け領域と前記第２の半田付け領域との間に配置される、ことを特徴とする請求項５に記載する携帯電子機器。
  8. 前記回路基板の下面は、前記貫通口の第４の側辺に近接する第３の半田付け領域を含み、前記イメージセンサチップの上面は、前記イメージセンサチップの第４の側辺と前記画像検知領域の第４の側辺との間に連接される第３の導電性領域を含み、前記イメージセンサチップの前記第３の導電性領域は、前記回路基板の前記第３の半田付け領域に電気的に接続され、
    前記第３の半田付け領域は、複数の第３の半田パッドを含み、前記第３の導電性領域は、複数の第３の導電部を含み、前記複数の第３の導電部は、それぞれ複数の第３の錫ボールを介して前記複数の第３の半田パッドに電気的に接続され、前記第1の半田付け領域と前記第２の半田付け領域とは相対的に配置され、前記第３の半田付け領域と前記第1の半田付けなし領域とは相対的に配置され、前記第３の半田付け領域と前記第1の半田付けなし領域といずれも前記第1の半田付け領域と前記第２の半田付け領域との間に配置される、ことを特徴とする請求項５に記載する携帯電子機器。
  9. 上面、下面、及び前記上面と前記下面に連接する貫通口を含む、回路基板と、
    前記回路基板の前記下面に配置されると共に、前記貫通口の下方に位置する、イメージセンサチップと、
    前記回路基板の前記上面に配置されると共に前記貫通口の上方に位置する、光フィルタ素子と、
    前記回路基板に配置される支持構造と、前記支持構造に配置されるレンズ構造とを含むレンズ組立体と、
    を含む撮像モジュールであって、
    前記回路基板の下面は、前記貫通口の第１の側辺に近接する第１の半田付け領域と、前記貫通口の第２の側辺に近接する第１の半田付けなし領域とを含み、
    前記イメージセンサチップの上面は、画像検知領域、第１の導電性領域、及び第１の非導電性領域を含み、前記第１の導電性領域は、前記イメージセンサチップの第１の側辺と前記画像検知領域の第１の側辺との間に連接され、前記第１の非導電性領域は、前記イメージセンサチップの第２の側辺と前記画像検知領域の第２の側辺との間に連接され、
    前記イメージセンサチップの前記第１の導電性領域は、第１の錫ボールを介して前記回路基板の前記第１の半田付け領域に電気的に接続され、前記イメージセンサチップの前記第１の非導電性領域は、第１の粘着体を介して前記回路基板の前記第１の半田付けなし領域に連接する、ことを特徴とする撮像モジュール。
  10. 前記回路基板の下面は、前記貫通口の第３の側辺に近接する第２の半田付けなし領域と、前記貫通口の第４の側辺に近接する第３の半田付けなし領域とを含み、前記イメージセンサチップの上面は、第２の非導電性領域、及び第３の非導電性領域を含み、前記第２の非導電性領域は、前記イメージセンサチップの第３の側辺と前記画像検知領域の第３の側辺との間に連接され前記第３の非導電性領域は、前記イメージセンサチップの第４の側辺と前記画像検知領域の第４の側辺との間に連接され、
    前記イメージセンサチップの前記第２の非導電性領域は、第２の粘着体を介して前記回路基板の前記第２の半田付けなし領域に連接し、前記イメージセンサチップの前記第３の非導電性領域は、第３の粘着体を介して、前記回路基板の前記第３の半田付けなし領域に連接する、ことを特徴とする請求項９に記載する撮像モジュール。
JP2019045115A 2018-12-05 2019-03-12 撮像モジュール及び携帯電子機器 Pending JP2020092399A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107143675A TWI677745B (zh) 2018-12-05 2018-12-05 影像擷取模組及可攜式電子裝置
TW107143675 2018-12-05

Publications (1)

Publication Number Publication Date
JP2020092399A true JP2020092399A (ja) 2020-06-11

Family

ID=65812051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019045115A Pending JP2020092399A (ja) 2018-12-05 2019-03-12 撮像モジュール及び携帯電子機器

Country Status (5)

Country Link
US (1) US20200185350A1 (ja)
EP (1) EP3664140A1 (ja)
JP (1) JP2020092399A (ja)
KR (1) KR20200069197A (ja)
TW (1) TWI677745B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220181369A1 (en) * 2019-03-08 2022-06-09 Dexerials Corporation Method of manufacturing connection structure, connection structure, film structure, and method of manufacturing film structure
TWI746082B (zh) * 2020-07-24 2021-11-11 海華科技股份有限公司 可攜式電子裝置及其影像擷取模組

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997005660A1 (fr) * 1995-08-02 1997-02-13 Matsushita Electronics Corporation Dispositif de prise de vues a semi-conducteurs et fabrication dudit dispositif
JP3768972B2 (ja) * 2003-04-28 2006-04-19 松下電器産業株式会社 固体撮像装置およびその製造方法
US7410825B2 (en) * 2005-09-15 2008-08-12 Eastman Kodak Company Metal and electronically conductive polymer transfer
JP5535570B2 (ja) * 2009-10-13 2014-07-02 ルネサスエレクトロニクス株式会社 固体撮像装置の製造方法
JP5491628B2 (ja) * 2010-06-28 2014-05-14 京セラ株式会社 配線基板および撮像装置ならびに撮像装置モジュール
CN202120913U (zh) * 2011-06-08 2012-01-18 旭丽电子(广州)有限公司 薄型化图像撷取模块
WO2013180288A1 (ja) * 2012-05-31 2013-12-05 京セラ株式会社 電子素子搭載用基板および電子装置
WO2017188781A1 (ko) * 2016-04-29 2017-11-02 엘지이노텍(주) 카메라 모듈 및 이를 포함하는 휴대용 디바이스
TWM532588U (zh) * 2016-07-13 2016-11-21 zhi-xing Xu 可攜式電子裝置及其影像擷取模組

Also Published As

Publication number Publication date
KR20200069197A (ko) 2020-06-16
TWI677745B (zh) 2019-11-21
TW202022476A (zh) 2020-06-16
US20200185350A1 (en) 2020-06-11
EP3664140A1 (en) 2020-06-10

Similar Documents

Publication Publication Date Title
TWI639048B (zh) 可攜式電子裝置及其影像擷取模組與承載組件
US8023019B2 (en) Image-sensing chip package module for reducing its whole thickness
JP6527569B2 (ja) 携帯型電子装置、画像撮影モジュール及び画像検知ユニット
US9119320B2 (en) System in package assembly
CN101087370B (zh) 图像感测装置与应用该图像感测装置的镜头模块
TWM550941U (zh) 可攜式電子裝置及其影像擷取模組與承載組件
JP2020092399A (ja) 撮像モジュール及び携帯電子機器
CN104966724A (zh) 配置摄像头模组于终端主板的方法及终端设备
JP6743219B2 (ja) 撮像モジュール及び携帯電子機器
CN216930117U (zh) 感光模块、摄像装置及电子设备
KR20060104962A (ko) 카메라 모듈용 디바이스
US10965855B2 (en) Lens module
TW201501584A (zh) 整合式電路板及電子裝置
CN209057287U (zh) 影像获取模块及便携式电子装置
TWM532699U (zh) 可攜式電子裝置及其影像擷取模組
CN111212202A (zh) 影像获取模块及便携式电子装置
TWM576691U (zh) Image capture module and portable electronic device
TWM578826U (zh) Image capture module and portable electronic device
CN101132012A (zh) 影像感测器的玻璃覆晶封装构造
CN111212201A (zh) 影像获取模块及便携式电子装置
CN216162777U (zh) 可携式电子装置及其图像提取模块
CN203674205U (zh) 高端摄像模组的晶元封装结构
WO2021196221A1 (zh) 感光组件、摄像头模组及电子设备
KR100658362B1 (ko) 연성회로기판
JP2006041061A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200929