CN105271100A - 用于气密密封的薄膜结构 - Google Patents

用于气密密封的薄膜结构 Download PDF

Info

Publication number
CN105271100A
CN105271100A CN201410507488.7A CN201410507488A CN105271100A CN 105271100 A CN105271100 A CN 105271100A CN 201410507488 A CN201410507488 A CN 201410507488A CN 105271100 A CN105271100 A CN 105271100A
Authority
CN
China
Prior art keywords
wafer
tube core
conformal thin
chamber
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410507488.7A
Other languages
English (en)
Inventor
游绍祺
陈相甫
黄信锭
洪嘉明
戴文川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201911039434.1A priority Critical patent/CN110745773B/zh
Publication of CN105271100A publication Critical patent/CN105271100A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Computer Hardware Design (AREA)

Abstract

本发明提供了用于气密密封的薄膜结构。本发明涉及具有气密密封结构的MEMS器件以及相关的方法。在一些实施例中，第一管芯和第二管芯在接合界面区处接合以形成腔室。共形薄膜结构设置为覆盖接合界面区的外侧壁以提供气密密封。在一些实施例中，共形薄膜结构是覆盖第二管芯的外表面和第一管芯的顶面的连续薄层。在一些其他实施例中，共形薄膜结构包括纵向设置的若干离散的薄膜补片。

Description

用于气密密封的薄膜结构
技术领域
本发明涉及用于气密密封的薄膜结构。
背景技术
晶圆级封装(WLP)或晶圆级芯片规模封装(WLCSP)是一种封装方法，其中，在晶圆级上封装和测试半导体晶圆，然后将半导体晶圆切割成单独的芯片尺寸封装件。与将晶圆切割成分别测试和封装的单独的芯片的传统方法相比，该方法减小了封装件尺寸，减少了生产周期，并且降低了成本。
用于一些晶圆的WLP需要一些特别特征，例如，气密密封。例如，诸如惯性传感器的一些MEMS器件需要具有恒定压力的腔室，而其他MEMS器件需要低压环境。还有其他MEMS器件需要足够大的腔室以允许移动部件，这可能需要免受诸如湿度和灰尘的环境条件的影响。
发明内容
为解决现有技术中存在的问题，根据本发明的一个方面，提供了一种MEMS器件，包括：
第一管芯，具有设置在第一管芯上的MEMS器件；
第二管芯，在接合界面区处接合至第一管芯以在第一管芯和第二管芯之间形成腔室，其中，MEMS器件至少部分地位于腔室内或与腔室流体连通；以及
共形薄膜结构，沿着第二管芯的外侧壁设置。
根据本发明的一个实施例，腔室由共形薄膜结构气密密封。
根据本发明的一个实施例，共形薄膜结构包括氮化硅(Si3N4)或二氧化硅(SiO2)的单层或多个堆叠层。
根据本发明的一个实施例，共形薄膜结构具有从约至约10μm的范围内的厚度。
根据本发明的一个实施例，共形薄膜结构终止于第一管芯的横向表面，并且共形薄膜结构不沿着第一管芯的分割侧壁延伸。
根据本发明的一个实施例，共形薄膜结构是覆盖第二管芯的外表面和第一管芯的顶面的连续薄层。
根据本发明的一个实施例，还包括布置为穿过第一管芯或第二管芯的硅通孔(TSV)以及设置在第一管芯或第二管芯的背侧表面上的焊料凸块以提供电连接。
根据本发明的一个实施例，共形薄膜结构包括若干离散的薄膜补片，包括设置在接合界面区的外侧壁上的第一薄膜补片、设置在MEMS器件的侧壁上的第二薄膜补片和设置在引线接合焊盘的侧壁上的第三薄膜补片。
根据本发明的一个实施例，共形薄膜结构通过毯状反应离子蚀刻(RIE)工艺形成。
根据本发明的一个实施例，通过共熔金属接合来接合第一管芯和第二管芯。
根据本发明的一个实施例，接合界面区包括选自由铟、金、锡、铜、铝、锗和它们的组合组成的组的材料。
根据本发明的一个实施例，腔室填充有惰性气体，腔室具有基本恒定的压力。
根据本发明的一个实施例，第二管芯包括布置在第二管芯上的CMOS器件。
根据本发明的另一方面，提供了一种气密密封结构，包括：
第一管芯；
第二管芯，在接合界面区处接合至第一管芯以在第一管芯和第二管芯之间形成腔室；以及
共形薄膜结构，沿着纵向方向设置在接合界面区的外侧壁处以使腔室与周围环境气密密封隔离，共形薄膜结构不覆盖第一管芯或第二管芯的横向表面。
根据本发明的一个实施例，薄膜结构是通过等离子体增强化学气相沉积(PECVD)和之后的反应离子蚀刻(RIE)形成的共形结构。
根据本发明的一个实施例，气密密封的腔室是MEMS器件的一部分。
根据本发明的一个实施例，共形薄膜结构不沿着第一管芯的分割侧壁延伸。
根据本发明的又一方面，提供了一种形成气密密封的方法，包括：
将第一晶圆在接合界面区处与第二晶圆接合，其中，第一晶圆具有设置在第一晶圆上的多个MEMS器件，并且第一晶圆和第二晶圆接合在一起以形成包围第一晶圆上的至少一个MEMS器件的腔室；
去除第二晶圆的一部分以形成凹槽，凹槽将第二晶圆的侧壁和第一晶圆的上表面的一部分暴露于周围环境；
在第一晶圆的上表面的暴露部分上方以及沿着第二晶圆的侧壁形成共形薄膜层以使腔室与周围环境气密密封隔离；以及
沿着布置在相邻的管芯之间的划线区切割接合的第一晶圆和第二晶圆。
根据本发明的一个实施例，共形薄膜通过等离子体增强化学气相沉积(PECVD)形成。
根据本发明的一个实施例，还包括：
在第一晶圆的暴露的上表面上方以及沿着第二晶圆的侧壁形成共形薄膜之后，实施毯状反应离子蚀刻(RIE)以去除共形薄膜的部分并且留下设置在第二晶圆的侧壁上的薄膜结构，以使腔室与周围环境气密密封隔离。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A和图1C示出了具有气密密封结构的MEMS器件的一些实施例的截面图。
图1B示出了具有气密密封结构的MEMS器件的一些实施例的俯视图。
图2A示出了具有气密密封结构的MEMS器件的一些实施例的截面图。
图2B示出了具有气密密封结构的MEMS器件的一些实施例的俯视图。
图3至图6示出了具有气密密封结构的MEMS器件的一些其他实施例的截面图。
图7示出了形成气密密封的方法的一些实施例的流程图。
图8A至图8F示出了形成气密密封的方法的截面图的一些实施例。
图9A至图9B示出了半导体晶圆的俯视图。
图9C示出了半导体晶圆的立体截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文中使用的空间相对描述符可以同样地作出相应的解释。
通常，用于晶圆级封装(WLP)工艺的气密密封可以通过具有气密的接合界面的晶圆间接合来实现。不幸地，使用传统的气密密封技术非常难以实现更高的气密水平。而且，将引入一些约束以获得气密的接合界面，这可能限制制造灵活性并且有时可能损坏电路或甚至毁掉器件。例如，这样的约束包括高温处理、长的处理时间以及平坦表面的需求。
为了获得用于WLP的可靠的气密密封，本发明阐述了气密密封结构及其制造方法。在一些实施例中，通过WLP技术形成的结构包括在接合界面区处接合以形成腔室的第一管芯和第二管芯。共形薄膜结构设置为覆盖接合界面区的外侧壁以提供气密密封。在一些实施例中，共形薄膜结构是连续的薄层，该连续的薄层覆盖第二管芯的外表面和第一管芯的顶面的暴露部分，包括接合界面区。在一些其他实施例中，共形薄膜结构包括在纵向上设置的若干离散的薄膜补片(patch)。在这种情况下，在形成共形薄膜层之后可以实施毯状反应离子蚀刻(RIE)工艺以形成离散的薄膜补片。显然，在接合界面区的外侧壁由共形薄膜结构覆盖之前，腔室不必是气密的。腔室由共形薄膜结构气密密封，腔室具有基本恒定的压力。
具有公开的气密密封结构的器件可以通过WLP的方法形成。首先，第一晶圆与第二晶圆接合，从而封闭多个腔室。然后，“分割”或“打开”第二晶圆，而接合的第二晶圆仍当作整体。该步骤也被称为“部分分割”。沿着划线去除第二晶圆的一部分以形成穿过第二晶圆的凹槽，第二晶圆被划分成分别在接合界面区处接合至第一晶圆的单独的部件。接合界面区的外侧壁和第二晶圆的单独的部件的侧壁以及与凹槽对准的第一晶圆的顶面的一部分暴露于周围环境。然后，沿着第一晶圆和第二晶圆的暴露部分形成共形薄膜层以气密密封腔室。然后，沿着划线对第一晶圆实施切割工艺以形成分割的器件。
图9A示出了第一半导体晶圆901，第一半导体晶圆901包括由划线904分隔开的许多管芯902。每个管芯均可以包括设置在其上的半导体器件或MEMS器件。图9B示出了第一晶圆901的一些更多的结构。第一晶圆901可以包括接合第一晶圆901与另一晶圆的接合区910以及提供电连接的引线接合焊盘922。取决于使用的接合技术，接合区910可以显示出不同的形状、尺寸和材料。例如，如果利用共晶金属接合，如图9B所示，接合区910可以是矩形金属环。接合区可以可选地是分布在每个管芯周围的若干接合焊盘和/或接合区可以包括诸如玻璃、硅或聚合物的其他材料。图9C示出了将与第一晶圆901接合的第二晶圆906。在一些实施例中，第二晶圆906可以具有互连结构和/或诸如CMOS器件或MEMS器件的半导体器件。在一些其他实施例中，第二晶圆906可以是配置成与第一晶圆901封闭腔室908的由硅或其他材料制成的覆盖晶圆，其中，MEMS器件可以至少部分地位于腔室内或与腔室流体连通。在接合工艺之后，第二晶圆906接合(“堆叠”)在第一晶圆901的顶部上。接合界面区是第一晶圆901和第二晶圆906的接触界面区，该接触界面区具有与第一晶圆901的接合区相同或比第一晶圆901的接合区更小的面积。对于一些接合技术，接合环或接合焊盘也设置在对应于第一晶圆901的接合区的第二晶圆906上。对于一些其他接合技术，例如，硅直接接合，第一晶圆901和第二晶圆906在接合界面区处接触，在任一晶圆上均未设置焊料、环氧化物或其他接合材料。然后可以去除与第一晶圆901的划线904对准的第二晶圆906的部分914，留下接合至第一晶圆901的单独的部件912。部分914的去除暴露了部件912和接合区910的外侧壁以及去除部分914下方的第一晶圆901的顶面的部分。然后在暴露区域上方形成共形薄膜结构以密封腔室908。在已经密封腔室908之后，然后沿着相邻的管芯902之间的划线904切割第一晶圆901，从而使得每个管芯对应于具有多个衬底的单独的集成电路。
通过利用共形薄膜结构来帮助密封腔室908，降低了对传统的密封制造工艺的需求，例如，热处理的温度和/或工艺时间不像之前那样严格。两个晶圆的接触区不需要极其平坦来获得气密密封。除了用于制造工艺的更多灵活性之外，还可实现具有更高气密水平的可靠的气密腔室。
图1A示出了具有气密密封结构的MEMS器件100的一些实施例的截面图。图1B示出了对应于图1A的MEMS器件100的俯视图。MEMS器件100包括在接合界面区110处接合的第一管芯101和第二管芯106。腔室108形成在第一管芯101和第二管芯106之间。MEMS器件104设置在第一管芯101的衬底102上并且至少部分地位于腔室108内或与腔室108流体连通。沿着第二管芯106的外侧壁117设置共形薄膜结构112。共形薄膜结构112覆盖接合界面区110的外侧壁并且气密密封腔室108。在一些实施例中，共形薄膜结构112包括氮化硅(Si3N4)或二氧化硅(SiO2)的单层或多个堆叠层。共形薄膜结构112可以通过化学气相沉积(CVD)形成并且厚度足够厚以用于气密密封。例如，共形薄膜结构112可以具有从约至约10μm的范围内的厚度。显然，不特别限制第一管芯101和第二管芯106的接合结构，并且可适用于MEMS器件和WLP技术的已知的接合结构也考虑为落在本发明的范围内。例如，玻璃浆料接合、共熔金属接合、硅熔融接合、聚合物接合或直接接合可以用于形成接合界面区110。MEMS器件100的腔室108可以填充有气体，该气体不与周围环境连通。在一些实施例中，腔室108具有基本恒定的压力，而在一些其他实施例中，腔室的压力基于周围环境而改变。例如，对于MEMS压力传感器，腔室108由于弹性介质而可变形，并且其压力随着体积的变化而变化。介电层114可以设置在衬底102上方，作为腔室108的一部分。第一管芯101的衬底102可以包括任何类型的半导体材料，包括块状硅晶圆、二元化合物衬底(例如，GaAs晶圆)、或者具有或不具有形成在其上方的额外的绝缘或导电层的更高阶化合物衬底等。
在图1A中，为了易于说明，作为非限制性实例，共形薄膜结构112包括设置在MEMS器件104的侧壁上的第一部分112a和设置在第二管芯106的侧壁117上的离散的第二部分112b。部分112a和112b均纵向设置并且终止于第一管芯101的横向表面上(第一部分112a终止于横向表面的第一部分113a，而第二部分112b终止于横向表面的第二部分113b)。共形薄膜结构112不沿着第一管芯101的分割的侧壁115延伸。
图1C示出了MEMS器件100的实例，其中，共熔金属接合用于接合第一管芯101和第二管芯106。在图1C中，接合界面区110包括设置在第一管芯101上的第一接合焊盘103和设置在第二管芯106上的第二焊盘105。第一接合焊盘103和第二接合焊盘105可以包括诸如铟、金、锡、铜、铝、锗或它们的组合的材料。
图2A和图2B示出了具有气密密封结构112的MEMS器件100.1的一些实施例的截面图和相应的俯视图。为了易于说明，作为非限制性实例，共形薄膜结构112包括设置在MEMS器件104上的第一补片112a、设置在第二管芯106的侧壁上的离散的第二补片112b和设置在引线接合焊盘202的侧壁上的离散的第三补片112c。和MEMS器件100的其他横向表面一样，引线接合焊盘202的顶面未由气密密封结构112覆盖。引线接合焊盘202为MEMS器件100提供电连接。
图3和图4分别示出了具有气密密封结构112的MEMS器件100.2和100.3的一些其他实施例的截面图。如图3所示，在一些实施例中，MEMS器件100.2包括穿过第一管芯101的硅通孔(TSV)302。焊料凸块304可以设置在第一管芯101的背侧307上以通过TSV302提供电连接。如图4所示，在一些其他实施例中，MEMS器件100.3包括穿过第二管芯106的硅通孔(TSV)402。焊料凸块404可以设置在第二管芯106的背侧表面406上以通过TSV402提供电连接。气密密封结构112设置在第二管芯106的纵向侧壁117上而未设置在第一管芯101的横向顶面113上和分割侧壁115上。在一些实施例中，通过化学气相沉积(CVD)工艺和之后的毯状反应离子蚀刻(RIE)工艺形成气密密封结构112。
而且，在图5和图6示出的一些其他实施例中，第一管芯101和第二管芯106在接合界面区110处接合。在图5中，TSV302和焊料凸块304设置为穿过第一管芯101并且在第一管芯101的背侧307处提供电接触件。在图5中，为了气密密封腔室108，共形薄膜层512设置为连续地覆盖第二管芯106的外表面和第一管芯101的暴露表面，包括诸如306和113的横向表面和诸如117和119的纵向表面。在图6中，TSV402和焊料凸块404设置为穿过第二管芯106并且在第二管芯106的背侧表面406处提供电接触件。在图6中，为了气密密封腔室108，共形薄膜层612设置为连续地覆盖第二管芯106的外表面和第一管芯101的暴露表面，包括诸如406和113的横向表面和诸如117和119的纵向表面。显然，本文中词语“连续地”表示图5中的共形薄膜层512或图6中的612在横向表面和纵向表面上均未中断。然而，虽然共形薄膜层512是连续的，但是由于一个或多个结构，气密密封结构可以在任何覆盖表面上中断。例如，在图6中，共形薄膜层612可以被诸如602的互连线或被在形成共形薄膜层612之后穿过共形薄膜层612设置的器件中断。尽管如此，即使有这些中断，薄膜层仍然“连续地”设置为从第二管芯106的侧壁117到背侧表面406以及第一管芯101的横向顶面113，终止于分割侧壁115。
图7示出了形成气密密封的方法700的一些实施例的流程图。虽然下面将公开的方法(例如，方法700)示出和描述为一系列的步骤或事件，但是将理解，这些步骤或事件的示出的顺序不应解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了本文中示出和/或描述的那些之外的其他步骤或事件同时发生。此外，对于实现本文中描述的一个或多个方面或实施例，可能不是所有示出的步骤都是必要的。而且，本文中描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中实施。
在步骤702中，准备第一晶圆和第二晶圆。第一晶圆可以具有设置在其上的多个MEMS器件。第二晶圆可以是具有设置的器件和/或互连结构的覆盖晶圆或半导体晶圆。
在步骤704中，将第一晶圆在接合界面区处与第二晶圆接合。在接合的晶圆之间形成腔室并且包围第一晶圆上的至少一个MEMS器件。
在步骤706中，去除第二晶圆的一部分以形成凹槽，该凹槽将第二晶圆的侧壁和第一晶圆的上表面的一部分暴露于周围环境。
在步骤708中，在第一晶圆的上表面的暴露部分上方以及沿着第二晶圆的外表面形成共形薄膜。共形薄膜包括侧壁和顶面以使腔室与周围环境气密密封隔离。
在步骤710中，实施毯状反应离子蚀刻(RIE)工艺以去除共形薄膜的一部分，从而暴露引线接合焊盘。共形薄膜结构的剩余部分设置在第二晶圆的侧壁上以使腔室与周围环境气密密封隔离。共形薄膜的去除部分包括沿横向方向的共形薄膜，包括第二晶圆的顶面和第一晶圆的暴露部分。
在步骤712中，沿着布置在相邻的管芯之间的划线区切割接合的第一和第二晶圆。
图8A至图8F示出了保护屏障结构的截面图的一些实施例，示出形成用于集成微系统的保护屏障的方法。
虽然关于方法700描述了图8A至图8F，但是将理解，图8A至图8F中公开的结构不限于这样一种方法。
如图8A所示，准备了第一晶圆801和第二晶圆806。第一晶圆801可以具有设置在其上的多个MEMS器件804。在第一晶圆801上也可以设置多个引线接合焊盘822。第二晶圆806可以是具有设置的器件和/或互连结构的覆盖晶圆或半导体晶圆。在一些实施例中，在第二晶圆806中可以形成多个沟槽832以为以下工艺作准备。
如图8B所示，将第一晶圆801在接合界面区810处与第二晶圆806接合。通过接合形成的腔室108包围至少一个MEMS器件804。接合的第一晶圆801和第二晶圆806包括诸如836a和836b的多个管芯以及诸如834a和834b的多条划线。为了简化的目的，以下把管芯836a当作一个实例，晶圆的其他管芯可以具有类似的结构。第一晶圆801和第二晶圆806在接合界面区810a处接合在一起，对于管芯836a，形成腔室808a。
如图8C所示，去除第二晶圆806的一部分以形成凹槽，该凹槽将第二晶圆806的侧壁817a和第一晶圆801的上表面的部分838a暴露于周围环境。在一些实施例中，可以通过图案化和蚀刻去除第二晶圆806的部分。在一些其他实施例中，可以实施研磨或化学机械抛光工艺以使第二晶圆806的背侧变薄至背侧表面906并且打开图8B中示出的沟槽832a以用于凹槽。
如图8D所示，在第一晶圆801的上表面的暴露部分838a上方以及沿着第二晶圆的外表面(包括背侧表面906和侧壁817a)形成共形薄膜812，以使腔室808a与周围环境气密密封隔离。在一些实施例中，共形薄膜812可以是具有从约至约10μm的范围内的厚度的氮化硅(Si3N4)或二氧化硅(SiO2)的单层或多个堆叠层。在一些实施例中，共形薄膜812可以通过等离子体增强化学气相沉积(PECVD)形成。
如图8E所示，去除引线接合焊盘822a之上的共形薄膜812的部分以暴露引线接合焊盘822a。在一些实施例中，可以实施毯状反应离子蚀刻(RIE)以去除共形薄膜812的部分以及共形薄膜812的横向设置的一些其他部分(例如，设置在表面813a和813b和906a上的共形薄膜812的部分)。剩余的共形薄膜结构812包括设置在第二晶圆806的纵向侧壁上的部分(812b)、设置在MEMS器件804a的纵向侧壁上的部分(812a)以及设置在引线接合焊盘822a的纵向侧壁上的部分(812c)。剩余的共形薄膜结构812使腔室808a与周围环境气密密封隔离。
如图8F所示，沿着布置在相邻的管芯之间的划线区834a切割接合的晶圆。在切割之后，释放诸如800a和800b的单独的管芯。
在一些实施例中，本发明涉及具有气密密封结构的MEMS器件。MEMS器件包括接合在一起的第一管芯、第二管芯。第一管芯具有设置在其上的MEMS器件。第一管芯和第二管芯在接合界面区处接合以在它们之间形成腔室。MEMS器件至少部分地位于腔室内或与腔室流体连通。MEMS器件还包括沿着第二管芯的外侧壁设置的共形薄膜结构。
在其他实施例中，本发明涉及气密密封结构。气密密封结构包括第一管芯、第二管芯和共形薄膜结构。第一管芯和第二管芯在接合界面区处接合以在第一管芯和第二管芯之间形成腔室。共形薄膜结构设置在接合界面区的外侧壁处以使腔室与周围环境气密密封隔离。共形薄膜结构不覆盖第一或第二管芯的横向表面。
在又其他实施例中，本发明涉及形成气密密封的方法。在该方法中，将第一晶圆在接合界面区处与第二晶圆接合。第一晶圆具有设置在其上的多个MEMS器件，并且第一晶圆和第二晶圆接合在一起以形成包围第一晶圆上的至少一个MEMS器件的腔室。然后，去除第二晶圆的部分以形成凹槽，该凹槽将第二晶圆的侧壁和第一晶圆的上表面的部分暴露于周围环境。然后，在第一晶圆的上表面的暴露部分上方以及沿着第二晶圆的侧壁形成共形薄膜层以使腔室与周围环境气密密封隔离。然后沿着布置在相邻的管芯之间的划线区切割接合的第一和第二晶圆。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种MEMS器件，包括：
第一管芯，具有设置在所述第一管芯上的MEMS器件；
第二管芯，在接合界面区处接合至所述第一管芯以在所述第一管芯和所述第二管芯之间形成腔室，其中，所述MEMS器件至少部分地位于所述腔室内或与所述腔室流体连通；以及
共形薄膜结构，沿着所述第二管芯的外侧壁设置。
2.根据权利要求1所述的MEMS器件，其中，所述腔室由所述共形薄膜结构气密密封。
3.根据权利要求1所述的MEMS器件，其中，所述共形薄膜结构包括氮化硅(Si3N4)或二氧化硅(SiO2)的单层或多个堆叠层。
4.根据权利要求1所述的MEMS器件，其中，所述共形薄膜结构具有从约至约10μm的范围内的厚度。
5.根据权利要求1所述的MEMS器件，其中，所述共形薄膜结构终止于所述第一管芯的横向表面，并且所述共形薄膜结构不沿着所述第一管芯的分割侧壁延伸。
6.一种气密密封结构，包括：
第一管芯；
第二管芯，在接合界面区处接合至所述第一管芯以在所述第一管芯和所述第二管芯之间形成腔室；以及
共形薄膜结构，沿着纵向方向设置在所述接合界面区的外侧壁处以使所述腔室与周围环境气密密封隔离，所述共形薄膜结构不覆盖所述第一管芯或所述第二管芯的横向表面。
7.根据权利要求6所述的气密密封结构，其中，所述薄膜结构是通过等离子体增强化学气相沉积(PECVD)和之后的反应离子蚀刻(RIE)形成的共形结构。
8.一种形成气密密封的方法，包括：
将第一晶圆在接合界面区处与第二晶圆接合，其中，所述第一晶圆具有设置在所述第一晶圆上的多个MEMS器件，并且所述第一晶圆和所述第二晶圆接合在一起以形成包围所述第一晶圆上的至少一个MEMS器件的腔室；
去除所述第二晶圆的一部分以形成凹槽，所述凹槽将所述第二晶圆的侧壁和所述第一晶圆的上表面的一部分暴露于周围环境；
在所述第一晶圆的上表面的暴露部分上方以及沿着所述第二晶圆的侧壁形成共形薄膜层以使所述腔室与周围环境气密密封隔离；以及
沿着布置在相邻的管芯之间的划线区切割接合的第一晶圆和第二晶圆。
9.根据权利要求8所述的方法，其中，所述共形薄膜通过等离子体增强化学气相沉积(PECVD)形成。
10.根据权利要求8所述的方法，还包括：
在所述第一晶圆的暴露的上表面上方以及沿着所述第二晶圆的侧壁形成所述共形薄膜之后，实施毯状反应离子蚀刻(RIE)以去除所述共形薄膜的部分并且留下设置在所述第二晶圆的侧壁上的薄膜结构，以使所述腔室与周围环境气密密封隔离。
CN201410507488.7A 2014-07-16 2014-09-28 用于气密密封的薄膜结构 Pending CN105271100A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911039434.1A CN110745773B (zh) 2014-07-16 2014-09-28 用于气密密封的薄膜结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/332,461 US9714166B2 (en) 2014-07-16 2014-07-16 Thin film structure for hermetic sealing
US14/332,461 2014-07-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201911039434.1A Division CN110745773B (zh) 2014-07-16 2014-09-28 用于气密密封的薄膜结构

Publications (1)

Publication Number Publication Date
CN105271100A true CN105271100A (zh) 2016-01-27

Family

ID=55073963

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410507488.7A Pending CN105271100A (zh) 2014-07-16 2014-09-28 用于气密密封的薄膜结构
CN201911039434.1A Active CN110745773B (zh) 2014-07-16 2014-09-28 用于气密密封的薄膜结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201911039434.1A Active CN110745773B (zh) 2014-07-16 2014-09-28 用于气密密封的薄膜结构

Country Status (2)

Country Link
US (1) US9714166B2 (zh)
CN (2) CN105271100A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110044520A (zh) * 2019-05-29 2019-07-23 南京元感微电子有限公司 测量固体间压力的力传感器
CN114746361A (zh) * 2019-12-17 2022-07-12 应美盛股份有限公司 具有电气和物理连接的片上信号路径

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018106193A1 (en) * 2016-12-09 2018-06-14 National University Of Singapore Gas sensor mems structures and methods of fabrication thereof
CN110462377A (zh) 2016-12-09 2019-11-15 新加坡国立大学 气体传感器mems结构及其制造方法
WO2019153130A1 (zh) * 2018-02-06 2019-08-15 盾安传感科技有限公司 压力传感器
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1608345A (zh) * 2001-12-28 2005-04-20 埃普科斯股份有限公司 元器件的密封封装方法
CN101142137A (zh) * 2005-04-05 2008-03-12 利特夫有限责任公司 微机械元件和制造微机械元件的方法
CN101234745A (zh) * 2007-02-02 2008-08-06 北京大学 一种mems器件的气密性封装方法
WO2009038686A2 (en) * 2007-09-14 2009-03-26 Tessera Technologies Hungary Kft. Hermetic wafer level cavity package
CN101578687A (zh) * 2007-01-05 2009-11-11 明锐有限公司 用于mems结构的晶片级封装的方法和系统
CN101770958A (zh) * 2008-12-29 2010-07-07 任明镇 在芯片封装中的保护薄膜涂层
US7923790B1 (en) * 2007-03-09 2011-04-12 Silicon Laboratories Inc. Planar microshells for vacuum encapsulated devices and damascene method of manufacture
US20110298064A1 (en) * 2009-02-06 2011-12-08 Epcos Ag Sensor module and method for producing sensor modules
CN102556946A (zh) * 2010-12-16 2012-07-11 Nxp股份有限公司 Mems器件形成方法和具有mems结构的器件
CN202705026U (zh) * 2011-05-23 2013-01-30 埃普科斯股份有限公司 具有mems器件的装置
CN103121658A (zh) * 2011-11-21 2013-05-29 水木智芯科技（北京）有限公司 电容式三轴微陀螺仪的硅外延制造方法
CN103818868A (zh) * 2014-02-22 2014-05-28 安徽北方芯动联科微系统技术有限公司 双压力mems芯片圆片级封装方法及其双压力mems芯片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69736630D1 (de) * 1997-06-19 2006-10-19 St Microelectronics Srl Hermetisch abgeschlossener Sensor mit beweglicher Mikrostruktur
US7348193B2 (en) * 2005-06-30 2008-03-25 Corning Incorporated Hermetic seals for micro-electromechanical system devices
GB0605576D0 (en) * 2006-03-20 2006-04-26 Oligon Ltd MEMS device
US20130032385A1 (en) * 2011-08-03 2013-02-07 Qualcomm Mems Technologies, Inc. Metal thin shield on electrical device
US9365416B2 (en) 2011-08-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for motion sensor
CN102786026B (zh) * 2012-08-23 2015-04-22 江苏物联网研究发展中心 一种用于mems光学器件的薄膜封帽封装结构及其制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1608345A (zh) * 2001-12-28 2005-04-20 埃普科斯股份有限公司 元器件的密封封装方法
CN101142137A (zh) * 2005-04-05 2008-03-12 利特夫有限责任公司 微机械元件和制造微机械元件的方法
CN101578687A (zh) * 2007-01-05 2009-11-11 明锐有限公司 用于mems结构的晶片级封装的方法和系统
CN101234745A (zh) * 2007-02-02 2008-08-06 北京大学 一种mems器件的气密性封装方法
US7923790B1 (en) * 2007-03-09 2011-04-12 Silicon Laboratories Inc. Planar microshells for vacuum encapsulated devices and damascene method of manufacture
WO2009038686A2 (en) * 2007-09-14 2009-03-26 Tessera Technologies Hungary Kft. Hermetic wafer level cavity package
CN101770958A (zh) * 2008-12-29 2010-07-07 任明镇 在芯片封装中的保护薄膜涂层
US20110298064A1 (en) * 2009-02-06 2011-12-08 Epcos Ag Sensor module and method for producing sensor modules
CN102556946A (zh) * 2010-12-16 2012-07-11 Nxp股份有限公司 Mems器件形成方法和具有mems结构的器件
CN202705026U (zh) * 2011-05-23 2013-01-30 埃普科斯股份有限公司 具有mems器件的装置
CN103121658A (zh) * 2011-11-21 2013-05-29 水木智芯科技（北京）有限公司 电容式三轴微陀螺仪的硅外延制造方法
CN103818868A (zh) * 2014-02-22 2014-05-28 安徽北方芯动联科微系统技术有限公司 双压力mems芯片圆片级封装方法及其双压力mems芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110044520A (zh) * 2019-05-29 2019-07-23 南京元感微电子有限公司 测量固体间压力的力传感器
CN114746361A (zh) * 2019-12-17 2022-07-12 应美盛股份有限公司 具有电气和物理连接的片上信号路径

Also Published As

Publication number Publication date
US9714166B2 (en) 2017-07-25
US20160016789A1 (en) 2016-01-21
CN110745773A (zh) 2020-02-04
CN110745773B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
CN107887343B (zh) 半导体封装结构及其制造方法
US9196754B2 (en) Chip package and fabrication method thereof
TWI831969B (zh) 半導體結構及其製造方法
CN105271100A (zh) 用于气密密封的薄膜结构
TWI550802B (zh) 晶片封裝體及其製造方法
CN104009007B (zh) 模塑料结构
CN107043085B (zh) 半导体器件和封装件及其制造方法
CN104716050B (zh) 具有模塑通孔的半导体器件
TW201804577A (zh) 半導體封裝
CN103539062A (zh) Mems器件、封装mems器件及其制造方法
TW201727780A (zh) 微機電系統封裝之製造方法
CN102656673B (zh) 晶片结构的电耦合
TWI739697B (zh) 晶片封裝體及其製造方法
CN104900616A (zh) 晶片封装体及其制造方法
CN109665487A (zh) 一种mems器件晶圆级系统封装方法以及封装结构
US9209047B1 (en) Method of producing encapsulated IC devices on a wafer
CN111348613B (zh) 封装方法及封装结构
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
CN103420322B (zh) 晶片封装体及其形成方法
CN102779800B (zh) 晶片封装体及其形成方法
CN103435000B (zh) 集成mems器件的传感器的晶圆级封装方法
CN111377390A (zh) Mems封装结构及其制作方法
CN106960813A (zh) 半导体结构及其制造方法
CN102779809B (zh) 晶片封装体及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160127