CN105575927A - 一种焊垫结构及其制作方法 - Google Patents

一种焊垫结构及其制作方法 Download PDF

Info

Publication number
CN105575927A
CN105575927A CN201410548585.0A CN201410548585A CN105575927A CN 105575927 A CN105575927 A CN 105575927A CN 201410548585 A CN201410548585 A CN 201410548585A CN 105575927 A CN105575927 A CN 105575927A
Authority
CN
China
Prior art keywords
metal layer
layer
opening
welding pad
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410548585.0A
Other languages
English (en)
Inventor
何明
郭炜
王潇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410548585.0A priority Critical patent/CN105575927A/zh
Publication of CN105575927A publication Critical patent/CN105575927A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种焊垫结构及其制作方法，包括：互连金属层、位于所述互连金属层上的层间介电层以及位于所述层间介电层中的若干顶部通孔，其中所述互连金属层分为焊垫区域和非焊垫区域；在所述层间介电层中形成有暴露位于焊垫区域的所述互连金属层的第一开口；在层间介电层的表面上和第一开口的侧壁和底部形成有顶部金属层，位于第一开口底部的顶部金属层与所述互连金属层相接触组成叠层结构，共同作为焊垫；在顶部金属层的上方形成有具有第二开口的钝化层，第二开口暴露焊垫。本发明的焊垫结构在不增加顶部金属层厚度的前提下，使顶部金属层与其下方的互连金属层的叠层结构共同作为焊垫，增加了焊垫的厚度，解决了Au球键合不牢的问题。

Description

一种焊垫结构及其制作方法
技术领域
本发明涉及半导体技术领域，具体而言涉及特别涉及一种焊垫结构及其制作方法。
背景技术
CMOS图像传感器(CIS)正在以其价格低、功耗低、速度快、集成度高、图像质量好等方面上的优势，逐渐取代CCD图像传感器，被广泛应用于手机、电脑、数码相机等电子产品中。
板上芯片(ChipOnBoard，简称COB)封装是CIS芯片的主要封装形式之一。如图1所示，在COB封装中，采取的是打线键合(WireBonding)方式，既金焊线(AuWire)104的一端通过Au球105压合在CIS芯片101的铝焊垫103(AlPad)上，另一端压合在基板100的引脚102上。
如图2所示，目前的焊垫结构(假设该芯片有三层金属层)：包括第一金属层M1、第二金属层M2以及顶部金属层M3，上下金属层M1和M2、M2和M3之间为介电层，在介电层中规律地排列多个钨插塞Via1和Via2。顶部金属层M3上方为保护层(Passivation)20，在某些特定区域(如图2中对应焊垫区域)对保护层20进行蚀刻，形成焊盘开口21，露出部分顶部金属层M3，形成焊垫。
然而，为了使光线更好地被光敏器件吸收，CIS芯片后段的介电层和金属层一般都做的比较薄，包括Al焊垫(Pad)。而较薄的Al焊垫则有可能会导致Au球压合不牢，容易发生剥离，造成断路。如果直接加厚顶部金属层，来增加焊垫的厚度，则会影响光线的吸收，从而影响芯片的成像质量。
因此，确实需要提供一种新的焊垫结构，以提高焊垫的可靠度和打线的良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例一提供一种焊垫结构，包括：
互连金属层、位于所述互连金属层上的层间介电层以及位于所述层间介电层中的若干顶部通孔，其中所述互连金属层分为焊垫区域和非焊垫区域；
在所述层间介电层中形成有暴露位于所述焊垫区域的所述互连金属层的第一开口；
在所述层间介电层的表面上和所述第一开口的侧壁和底部形成有顶部金属层，位于所述第一开口底部的顶部金属层与所述互连金属层相接触组成叠层结构，共同作为焊垫；
在所述顶部金属层的上方形成有具有第二开口的钝化层，所述第二开口暴露所述焊垫。
进一步，在所述互连金属层的下方还形成有若干互连金属层和通孔交替组成的叠层。
进一步，位于所述非焊垫区域的所述顶部金属层通过所述若干顶部通孔与下方的所述互连金属层相电连接。
进一步，所述顶部金属层的材料选用金属铝或铜铝合金。
进一步，所述第二开口呈上宽下窄形状。
进一步，所述第二开口的宽度为所述焊垫宽度的1～2倍。
进一步，所述钝化层选自PESIN层、PETEOS层、SiN层和TEOS层中的一种或者多种。
进一步，所述顶部通孔为钨栓塞。
进一步，所述焊垫结构适用于CMOS图像传感器。
本发明实施例二提供一种焊垫结构的制作方法，包括：
提供具有若干互连金属层形成的叠层，相邻所述互连金属层之间具有通孔，所述若干互连金属层至少包含一互连金属层，其中所述互连金属层分为焊垫区域和非焊垫区域；
在所述互连金属层上形成层间介电层，在对应所述非焊垫区域的所述层间介电层中形成若干顶部通孔；
在对应所述焊垫区域的所述层间介电层内形成暴露所述互连金属层的第一开口；
在所述层间介电层的表面和所述第一开口的侧壁和底部形成顶部金属层，并图案化所述顶部金属层，其中，位于所述第一开口底部的所述顶部金属层与所述互连金属层相接触组成叠层结构，共同作为焊垫；
在所述顶部金属层上形成钝化层，蚀刻部分所述钝化层形成暴露所述焊垫的第二开口。
进一步，所述第二开口呈上宽下窄形状。
进一步，所述第二开口的宽度为所述焊垫宽度的1～2倍。
进一步，所述蚀刻具有钝化层对所述顶部金属层高的选择蚀刻比。
进一步，所述顶部金属层的材料选用金属铝或铜铝合金。
进一步，适用于CMOS图像传感器的焊垫结构的制作。
综上所述，本发明的焊垫结构实现了在不增加顶部金属层厚度的前提下，使顶部金属层与其下方的互连金属层的叠层结构共同作为焊垫，增加了焊垫的厚度，解决了Au球键合不牢的问题，进而提高了器件的可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了现有的CIS芯片的板上芯片封装结构的示意图；
图2示出了现有技术的焊垫结构的剖视图；
图3示出了本发明实施例二中焊垫结构的剖视图；
图4A-4D示出了本发明一个实施方式来制作焊垫结构的工艺过程中相关步骤所获得的器件的剖视图；
图5示出了根据本发明一个实施方式来制作焊垫结构的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图3对本发明的焊垫结构进行描述，其中，图3为本发明的一具体实施方式中焊垫结构示意图。
在该实施例中所述焊垫结构由金属形成，其为顶部金属层的一部分，用于安置在集成电路的表面处，以实现所述焊垫结构到其下方一个或多个金属层的电器连接。所述焊垫结构与集成电路的基板(未示出)相连。
其中，所述基板为半导体基板，该基板上可以形成一个或多个有源器件和无源器件，所述有源器件可以为晶体管、二极管以及其他所述的已知的有源器件，所述无源器件可以为电阻器、电容器和电感器以及其他已知的各种无源器件，所述基板与本发明的焊盘相连接来构成集成电路，但是所述基板并不会对本发明的焊盘结构带来关键影响，因此在此不再赘述。本实施例中，所述基板上形成有CMOS图像传感器。
图3仅示出了具有三层金属层的焊垫结构，但是本发明并仅不局限于有三层金属层的焊垫，还可以是具有两层金属层的焊垫结构，或者其他多层金属层的焊垫结构。
如图3所示，所述焊垫结构包括由若干互连金属层和通孔交替组成的叠层，示例性地，所述叠层自下而上依次为第一互连金属层301、位于第一互连金属层301上方的第一层间介电层、位于所述第一层间介电层内的若干第一通孔3011、位于所述第一层间介电层上的第二互连金属层302、位于所述第二互连金属层302上的第二层间介电层30以及位于所述第二层间介电层30内的若干顶部通孔3022。其中所述第一互连金属层301和所述第二互连金属层302分为焊垫区域和非焊垫区域。
所述第一互连金属层301和第二互连金属层302可以选用常用的金属材料，例如铝、铜、金、钨、锡等金属或其合金，但是为了降低制作成本以及金属互连工艺，在该实施例中所述第一互连金属层301和第二互连金属层302选用金属材料铜，但并不局限于所述材料，该实施例仅仅是示例性的。本实施例中，所述第一通孔3011和所述顶部通孔3022为钨栓塞，但并不局限于所述类型，该实施例仅仅是示例性的，还可以为铜通孔等。
其中，所述第一互连金属层301和所述若干第一通孔3011位于第一层间介电层内，所述第一互连金属层301通过第一通孔3011与位于第一层间介电层上方的第二互连金属层302相电连接。
所述第二互连金属层302上面为第二层间介电层30，在所述第二层间介电层30中形成有暴露位于所述焊垫区域的部分所述第二互连金属层302的第一开口。在第二层间介电层30的表面和第一开口的侧壁和底部形成有顶部金属层303，该第一开口底部的顶部金属层303与所述的第二互连金属层302相接触形成叠层结构，共同作为焊垫303a。而非焊垫区的顶部金属层303通过若干顶部通孔3022与其下方的第二互连金属层302相电连接。可选地，所述顶部金属层303的材料可以选自铝、铜、金、钨、锡等金属中的一种或几种。本实施例中，所述顶部金属层303的材料选用金属铝或铜铝合金，但是并不局限于所述材料。
进一步地，所述第一层间介质层和所述第二层间介电层30可以为金属层间介电层，较佳地由低介电常数介电材料所形成，例如氟硅玻璃(FSG)、含碳材料(carbon-containingmaterial)、氧化硅(siliconoxide)、孔洞性材料(porous-likematerial)或相似物。
在所述顶部金属层303的上方还形成有具有第二开口305的钝化层304，所述第二开口305暴露所述焊垫303a。可选地，该第二开口305呈上宽下窄形状。示例性地，所述第二开口305的形状可以为圆台形、圆柱形、或其他形状。本实施例中，所述第二开口305的形状为圆台形。本实施例中，所述的第二开口305的宽度均对应为第二开口最上方的宽度。为了避免由于开口尺寸过小对测试和打线产生不良影响，所述第二开口305的宽度较大，例如所述第二开口305的宽度为焊垫宽度的1～2倍。
所述钝化层304为选自PESIN层、PETEOS层、SiN层和TEOS层中的一种或者多种，示例性地，所述钝化层304为选自PESIN层、PETEOS层、SiN层和TEOS层的组合。
另外，本发明的焊垫结构的水平高度会低于现有结构的焊垫的水平高度，但由于CIS芯片后段各层都比较薄，所以焊垫的水平高度只是稍低于现有结构的焊垫，不会对测试或者打线造成太大影响。另外还可以通过适当扩大焊垫开口尺寸来避免对测试和打线产生不良影响。
综上所述，本发明提出的焊垫结构与现有的焊垫结构的区别包括：本发明焊垫区域的顶部金属层与其下层的第二金属层之间没有介电成与钨栓塞，直接与第二金属层接触。本发明的焊垫结构实现了在不增加顶部金属层厚度的前提下，使顶部金属层与第二金属层的叠层结构共同作为焊垫，增加了焊垫的厚度，解决了Au球键合不牢的问题，进而提高了器件的可靠性。
实施例二
下面结合图4A-4D和图5对本发明一具体实施方式的焊垫结构的制作方法做详细描述。
首先，提供具有若干互连金属层形成的叠层，相邻所述互连金属层之间具有通孔，所述若干互连金属层至少包含一互连金属层，其中所述互连金属层分为焊垫区域和非焊垫区域。
在一个示例中，如图4A所示，所述叠层为包括第一互连金属层401和第二互连金属层402的两层结构，所述第一互连金属层401和所述第二互连金属层402之间具有第一通孔4011，通过第一通孔电4011连接。所述第一互连金属层401和所述第一通孔4011位于第一层间介电层内。其中所述第一互连金属层401和所述第二互连金属层402分为焊垫区域和非焊垫区域。
所述第一互连金属层401和第二互连金属层402可以选用常用的金属材料，例如铝、铜、金、钨、锡等金属或其合金，但是为了降低制作成本以及金属互连工艺，在该实施例中所述第一互连金属层401和第二互连金属层402选用金属材料铜，但并不局限于所述材料，该实施例仅仅是示例性的。本实施例中，所述第一通孔4011为钨栓塞，但并不局限于所述类型，该实施例仅仅是示例性的，还可以为铜通孔等。
所述第一层间介质层可以为金属层间介电层，较佳地由低介电常数介电材料所形成，例如氟硅玻璃(FSG)、氧化硅(siliconoxide)、含碳材料(carbon-containingmaterial)、孔洞性材料(porous-likematerial)或相似物。
继续参考图4A，在所述第二互连金属层402上形成第二层间介电层40。所述第二层间介质层40可以为金属层间介电层，较佳地由低介电常数介电材料所形成，例如氟硅玻璃(FSG)、氧化硅(siliconoxide)、含碳材料(carbon-containingmaterial)、孔洞性材料(porous-likematerial)或相似物。可采用本领域技术人员熟知
在对应所述非焊垫区域的所述第二层间介电层40中形成若干顶部通孔4022。具体步骤包括：首先以特定的图案为掩膜蚀刻所述第二层间介电层以形成开口，利用金属材料填充开口以及进行平坦化工艺，即形成所述的顶部通孔。可选地，所述金属材料可以为钨金属。需要说明的是，所述顶部通孔4022的形成方法仅仅是示例性的，并不局限于所述方法，本领域技术人员可以根据需要进行选择。
参考图4B，在对应所述焊垫区域的所述第二层间介电层40内形成暴露所述第二互连金属层402的第一开口40a。
具体地，可先在第二层间介电层40上形成图案化的光阻层，所述图案的尺寸对应为预定形成的焊垫的尺寸，以图案化的光阻层为掩膜，对第二层间介电层40进行蚀刻，直到暴露所述第二互连金属层402，形成第一开口40a。所述第一开口40a的宽度与预定形成的焊垫的宽度相近，甚至相同。示例性地，所述第一开口呈上宽下窄的形状。
可采用干法蚀刻或湿法蚀刻工艺进行对所述第二层间介电层的蚀刻。其中，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。
参考图4C，在所述第二层间介电层40的表面和所述第一开口40a的侧壁和底部形成顶部金属层403，并图案化所述顶部金属层403。
可选地，所述顶部金属层403的材料可以选自铝、铜、金、钨、锡等金属中的一种或几种。本实施例中，所述顶部金属层403的材料选用金属铝或铜铝合金，但是并不局限于所述材料。所述顶部金属层403可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成。
其中，位于所述第一开口40a底部的所述顶部金属层403与所述第二互连金属层402相接触组成叠层结构，共同作为焊垫403a。
图案化所述顶部金属层403，以使其下方相邻芯片之间实现绝缘。具体地，在所述顶部金属层403上形成图案化的光阻层，以所述图案化的光阻层为掩膜，对顶部金属层403进行蚀刻，以使其下方相邻芯片之间实现绝缘。
参考图4D，在所述顶部金属层403上形成钝化层404，蚀刻部分所述钝化层404形成暴露所述焊垫的第二开口405。
所述钝化层为选自PESIN层、PETEOS层、SiN层和TEOS层中的一种或者多种，示例性地，所述钝化层为选自PESIN层、PETEOS层、SiN层和TEOS层的组合。
所述钝化层404的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，在本发明中优选为化学气相沉积(CVD)法。
蚀刻部分所述钝化层404形成暴露所述焊垫的第二开口405。具体地，形成所述第二开口405的方法为：在所述钝化层404上形成图案化的光阻层，所述图案化的光阻层暴露焊垫403a上方的钝化层404，以图案化的光阻层为掩膜，对暴露的钝化层404进行蚀刻，直到暴露所述焊垫结构403a，形成第二开口405，其中，所述蚀刻具有钝化层404对顶部金属层403高的选择蚀刻比。
示例性地，所述第二开口405的形状可以为圆台形、圆柱形、或其他形状。较佳地，该第二开口405呈上宽下窄形状。本实施例中，所述的第二开口405的宽度均对应为第二开口最上方的宽度。为了避免由于开口尺寸过小对测试和打线产生不良影响，可蚀刻所述钝化层404形成具有较大宽度的第二开口405，例如所述第二开口405的宽度为焊垫宽度的1～2倍。
至此完成了对焊垫结构的制作，上述制作方法适用于CMOS图像传感器的焊垫结构的制作。
另外，本实施例中形成的焊垫结构的水平高度会低于现有技术的焊垫的水平高度，但由于CIS芯片后段各层都比较薄，所以焊垫的水平高度只是稍低于现有结构的焊垫，不会对测试或者打线造成太大影响。另外还可以通过适当扩大焊垫开口尺寸来避免对测试和打线产生不良影响。本实施例中仅以具有三层金属层的焊垫结构的制作方法为例对本发明的技术方案进行阐述。但是值得一提的是，本发明并不局限于仅有三层金属层的焊垫，还可以适用于具有两层金属层，或者其他多层金属层的焊垫的制作。
综上所述，根据本发明的制作方法，实现了在不增加顶部金属层厚度的前提下，使顶部金属层与其下方的第二金属层直接接触的叠层结构共同作为焊垫，增加了焊垫的厚度，解决了Au球键合不牢的问题，进而提高了器件的可靠性和良率。
参照图5，其中示出了根据本发明实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤501中，提供具有若干互连金属层形成的叠层，相邻所述互连金属层之间具有通孔，所述若干互连金属层至少包含一互连金属层，其中所述互连金属层分为焊垫区域和非焊垫区域；
在步骤502中，在所述互连金属层上形成层间介电层，在对应所述非焊垫区域的所述层间介电层中形成若干顶部通孔；
在步骤503中，在对应所述焊垫区域的所述层间介电层内形成暴露所述互连金属层的第一开口；
在步骤504中，在所述层间介电层的表面和所述第一开口的侧壁和底部形成顶部金属层，并图案化所述顶部金属层，其中，位于所述第一开口底部的所述顶部金属层与所述互连金属层相接触组成叠层结构，共同作为焊垫；
在步骤505中，在所述顶部金属层上形成钝化层，蚀刻部分所述钝化层形成暴露所述焊垫的第二开口。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种焊垫结构，其特征在于，包括：
互连金属层、位于所述互连金属层上的层间介电层以及位于所述层间介电层中的若干顶部通孔，其中所述互连金属层分为焊垫区域和非焊垫区域；
在所述层间介电层中形成有暴露位于所述焊垫区域的所述互连金属层的第一开口；
在所述层间介电层的表面上和所述第一开口的侧壁和底部形成有顶部金属层，位于所述第一开口底部的顶部金属层与所述互连金属层相接触组成叠层结构，共同作为焊垫；
在所述顶部金属层的上方形成有具有第二开口的钝化层，所述第二开口暴露所述焊垫。
2.根据权利要求1所述的焊垫结构，其特征在于，在所述互连金属层的下方还形成有若干互连金属层和通孔交替组成的叠层。
3.根据权利要求1所述的焊垫结构，其特征在于，位于所述非焊垫区域的所述顶部金属层通过所述若干顶部通孔与下方的所述互连金属层相电连接。
4.根据权利要求1所述的焊垫结构，其特征在于，所述顶部金属层的材料选用金属铝或铜铝合金。
5.根据权利要求1所述的焊垫结构，其特征在于，所述第二开口呈上宽下窄形状。
6.根据权利要求1所述的焊垫结构，其特征在于，所述第二开口的宽度为所述焊垫宽度的1～2倍。
7.根据权利要求1所述的焊垫结构，其特征在于，所述钝化层选自PESIN层、PETEOS层、SiN层和TEOS层中的一种或者多种。
8.根据权利要求1所述的焊垫结构，其特征在于，所述顶部通孔为钨栓塞。
9.根据权利要求1所述的焊垫结构，其特征在于，所述焊垫结构适用于CMOS图像传感器。
10.一种焊垫结构的制作方法，包括：
提供具有若干互连金属层形成的叠层，相邻所述互连金属层之间具有通孔，所述若干互连金属层至少包含一互连金属层，其中所述互连金属层分为焊垫区域和非焊垫区域；
在所述互连金属层上形成层间介电层，在对应所述非焊垫区域的所述层间介电层中形成若干顶部通孔；
在对应所述焊垫区域的所述层间介电层内形成暴露所述互连金属层的第一开口；
在所述层间介电层的表面和所述第一开口的侧壁和底部形成顶部金属层，并图案化所述顶部金属层，其中，位于所述第一开口底部的所述顶部金属层与所述互连金属层相接触组成叠层结构，共同作为焊垫；
在所述顶部金属层上形成钝化层，蚀刻部分所述钝化层形成暴露所述焊垫的第二开口。
11.根据权利要求10所述的制作方法，其特征在于，所述第二开口呈上宽下窄形状。
12.根据权利要求10所述的制作方法，其特征在于，所述第二开口的宽度为所述焊垫宽度的1～2倍。
13.根据权利要求10所述的制作方法，其特征在于，所述蚀刻具有钝化层对所述顶部金属层高的选择蚀刻比。
14.根据权利要求10所述的制作方法，其特征在于，所述顶部金属层的材料选用金属铝或铜铝合金。
15.根据权利要求10所述的制作方法，其特征在于，适用于CMOS图像传感器的焊垫结构的制作。
CN201410548585.0A 2014-10-16 2014-10-16 一种焊垫结构及其制作方法 Pending CN105575927A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410548585.0A CN105575927A (zh) 2014-10-16 2014-10-16 一种焊垫结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410548585.0A CN105575927A (zh) 2014-10-16 2014-10-16 一种焊垫结构及其制作方法

Publications (1)

Publication Number Publication Date
CN105575927A true CN105575927A (zh) 2016-05-11

Family

ID=55885899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410548585.0A Pending CN105575927A (zh) 2014-10-16 2014-10-16 一种焊垫结构及其制作方法

Country Status (1)

Country Link
CN (1) CN105575927A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573953A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法和电子装置
CN110112094A (zh) * 2018-02-01 2019-08-09 长鑫存储技术有限公司 铝膜低温溅镀方法、铝导线层制造方法及具有其的结构
CN110729249A (zh) * 2019-11-15 2020-01-24 西安微电子技术研究所 一种焊盘下器件的双顶层金属cmos工艺
CN111128934A (zh) * 2019-12-16 2020-05-08 华虹半导体(无锡)有限公司 铝垫结构的形成方法以及包含铝垫结构的器件
CN113130334A (zh) * 2019-12-31 2021-07-16 盛合晶微半导体(江阴)有限公司 提高底部金属与焊垫辨识度的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138662A1 (en) * 1998-10-01 2006-06-29 Yamaha Corporation Method of forming a bonding pad structure
US20060226535A1 (en) * 2004-09-30 2006-10-12 Antol Joze E Reinforced bond pad for a semiconductor device
CN102064155A (zh) * 2009-11-17 2011-05-18 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20110175232A1 (en) * 2010-01-15 2011-07-21 Yukitoshi Ota Semiconductor device
CN102569238A (zh) * 2010-12-23 2012-07-11 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138662A1 (en) * 1998-10-01 2006-06-29 Yamaha Corporation Method of forming a bonding pad structure
US20060226535A1 (en) * 2004-09-30 2006-10-12 Antol Joze E Reinforced bond pad for a semiconductor device
CN102064155A (zh) * 2009-11-17 2011-05-18 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20110175232A1 (en) * 2010-01-15 2011-07-21 Yukitoshi Ota Semiconductor device
CN102569238A (zh) * 2010-12-23 2012-07-11 台湾积体电路制造股份有限公司 半导体装置及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573953A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法和电子装置
CN110112094A (zh) * 2018-02-01 2019-08-09 长鑫存储技术有限公司 铝膜低温溅镀方法、铝导线层制造方法及具有其的结构
CN110112094B (zh) * 2018-02-01 2021-06-04 长鑫存储技术有限公司 铝膜低温溅镀方法、铝导线层制造方法及具有其的结构
CN110729249A (zh) * 2019-11-15 2020-01-24 西安微电子技术研究所 一种焊盘下器件的双顶层金属cmos工艺
CN110729249B (zh) * 2019-11-15 2021-12-28 西安微电子技术研究所 一种焊盘下器件的双顶层金属cmos工艺
CN111128934A (zh) * 2019-12-16 2020-05-08 华虹半导体(无锡)有限公司 铝垫结构的形成方法以及包含铝垫结构的器件
CN113130334A (zh) * 2019-12-31 2021-07-16 盛合晶微半导体(江阴)有限公司 提高底部金属与焊垫辨识度的方法

Similar Documents

Publication Publication Date Title
KR101542478B1 (ko) 도전성 포스트를 갖는 상호접속 소자의 제조 방법
US8866258B2 (en) Interposer structure with passive component and method for fabricating same
US6848177B2 (en) Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
CN101483162B (zh) 半导体装置及其制造方法
CN100593232C (zh) 制造倒装芯片器件的结构和方法
CN102456650B (zh) 半导体基板的导电结构以及其制造方法
TWI315090B (en) Semiconductor device having bonding pad above low-k dielectric film and manufacturing method therefor
CN105575927A (zh) 一种焊垫结构及其制作方法
KR101918609B1 (ko) 집적회로 소자
US20100164062A1 (en) Method of manufacturing through-silicon-via and through-silicon-via structure
CN110491832A (zh) 用于后制作通孔的贯通孔的方法和装置
US20100140749A1 (en) Semiconductor device
US8906781B2 (en) Method for electrically connecting wafers using butting contact structure and semiconductor device fabricated through the same
US20060234423A1 (en) System for providing a redistribution metal layer in an integrated circuit
KR20110050957A (ko) 반도체 소자의 관통 비아 콘택 및 그 형성 방법
TWI595612B (zh) 具矽穿孔連續型態之晶圓級晶片尺寸封裝構造及其製造方法
CN102456647A (zh) 导电柱结构
CN105990263A (zh) Mim电容器及其形成方法
CN110310918A (zh) 用于形成封装的光电传感器阵列的方法和光电传感器集成电路
CN106898625B (zh) 图像传感器芯片的封装结构及封装方法
US8173539B1 (en) Method for fabricating metal redistribution layer
TWI648837B (zh) 半導體結構及其製造方法
KR100789571B1 (ko) 반도체 소자 및 그 제조방법
JP2007221080A (ja) 半導体装置およびその製造方法
CN107046018B (zh) 玻璃基板封装及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160511

RJ01 Rejection of invention patent application after publication