CN111128934A - 铝垫结构的形成方法以及包含铝垫结构的器件 - Google Patents
铝垫结构的形成方法以及包含铝垫结构的器件 Download PDFInfo
- Publication number
- CN111128934A CN111128934A CN201911291646.9A CN201911291646A CN111128934A CN 111128934 A CN111128934 A CN 111128934A CN 201911291646 A CN201911291646 A CN 201911291646A CN 111128934 A CN111128934 A CN 111128934A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- metal
- metal interconnection
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 72
- 229910052782 aluminium Inorganic materials 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 95
- 239000002184 metal Substances 0.000 claims abstract description 95
- 238000002161 passivation Methods 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 49
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 72
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 36
- 235000012239 silicon dioxide Nutrition 0.000 claims description 36
- 239000000377 silicon dioxide Substances 0.000 claims description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 36
- 238000005229 chemical vapour deposition Methods 0.000 claims description 27
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 19
- 238000004380 ashing Methods 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种铝垫结构的形成方法和包含铝垫结构的器件，包括：在第一介质层上形成铝金属层；通过光刻工艺刻蚀去除除目标金属互连线上方区域以外其它区域的铝金属层，使其它区域的第一介质层和其它第二层金属互连线暴露；在第一介质层、其它第二层金属互连线和铝金属层上形成钝化层；在钝化层上形成第二介质层；在第二介质层上涂布光阻层；对光阻层进行刻蚀，使铝金属层上方的第二介质层暴露；对第二介质层进行刻蚀，使铝金属层上方的钝化层暴露；对钝化层和剩余的光阻层进行刻蚀，去除剩余的光阻层，剩余的钝化层在铝金属层的开口周侧形成筒状的垫片结构。本实施例提供的方法中仅包括一次光刻工艺进行刻蚀，降低了制造工艺的复杂度。
Description
技术领域
本申请涉及集成电路制造技术领域，具体涉及一种铝垫结构的形成方法以及具有铝垫结构的器件。
背景技术
在集成电路制造领域，芯片通常需要制作铝制垫片(以下简称“铝垫”)结构，用于后端测试时作为探针卡连接的测试端和芯片封装引脚的焊接点。因此铝垫结构对于芯片产品测试时的信号传送和使用都起着重要的作用。
图1至图5示出了相关技术中提供的铝垫结构的形成方法，包括：
步骤S1，如图1所示，第一介质层110中形成有第一层金属互连线111和第二层金属互连线121、122，第一层金属互连线111和第二层金属互连线122之间形成有接触孔1101、1102。
步骤S2，如图2所示，在第一介质层110上形成第二介质层120后，通过光刻工艺刻蚀去除第二层金属互连线122上的第二介质层，形成通孔101。
步骤S3，如图3所示，在第二介质层120和通孔101的上形成铝金属层130。
步骤S4，如图4所示，通过光刻工艺刻蚀去除第二介质层120上的铝金属层，剩余的铝金属层形成高于第二介质层120的铝垫(如图4中虚线所示)。
步骤S5，如图5所示，在铝金属层130和第二介质层120上形成钝化层140后，通过光刻工艺刻蚀去除通孔101中的钝化层，形成铝垫结构150。
相关技术中提出的铝垫结构的形成方法中，在步骤S2、步骤S4和步骤S5，需要通过三次光刻工艺进行刻蚀，工艺较为复杂且制造成本较高。
发明内容
本申请提供了一种铝垫结构的形成方法以及包含铝垫结构的器件，可以解决相关技术中提供的铝垫结构的形成方法工艺较为复杂且制造成本较高的问题。
一方面，本申请实施例提供了一种铝垫结构的形成方法，包括：
在第一介质层上形成铝金属层，所述第一介质层中形成有第一层金属互连线和第二层金属互连线，所述第一层金属互连线位于所述第二层金属互连线的下方，所述第一层金属互连线和所述第二层金属互连线之间形成有接触孔；
通过光刻工艺刻蚀去除除所述第二层金属互连线中的目标金属互连线上方区域以外其它区域的铝金属层，使所述其它区域的第一介质层和其它第二层金属互连线暴露；
在所述第一介质层、所述其它第二层金属互连线和所述铝金属层上形成钝化层；
在所述钝化层上形成第二介质层；
在所述第二介质层上涂布光阻层；
对所述光阻层进行刻蚀，使所述铝金属层上方的第二介质层暴露；
对所述第二介质层进行刻蚀，使所述铝金属层上方的钝化层暴露；
对所述钝化层和剩余的光阻层进行刻蚀，去除所述剩余的光阻层，剩余的所述钝化层在所述铝金属层的开口周侧形成筒状的垫片结构。
可选的，所述钝化层从下而上依次包括底层氮化硅层、中间二氧化硅层和顶层氮化硅层。
可选的，所述在所述第一介质层、所述其它第二层金属互连线和所述铝金属层上形成钝化层，包括：
通过CVD工艺在所述第一介质层、所述其它第二层金属互连线和所述铝金属层上沉积所述底层氮化硅层；
通过CVD工艺在所述底层氮化硅层上沉积所述中间二氧化硅层；
通过CVD工艺在所述中间二氧化硅层上沉积所述顶层氮化硅层。
可选的，所述第二介质层从下而上依次包括底层二氧化硅层、氮化钛层和顶层二氧化硅层。
可选的，所述在所述钝化层上形成第二介质层，包括：
通过CVD工艺在所述顶层氮化硅层上沉积所述底层二氧化硅层；
通过CVD工艺在所述底层二氧化硅层上沉积所述氮化钛层；
通过CVD工艺在所述氮化钛层上沉积所述顶层二氧化硅层。
可选的，所述对所述钝化层和剩余的光阻层进行刻蚀，包括：
进行氮化钛刻蚀，去除剩余的氮化钛层；
对所述钝化层进行刻蚀，去除所述铝金属层上的钝化层；
刻蚀去除剩余的光阻层。
可选的，所述对所述钝化层进行刻蚀，去除所述铝金属层上的钝化层，包括：
进行第一次氮化硅刻蚀，使所述中间二氧化硅层暴露且所述顶层氮化硅层形成所述筒状垫片结构开口处的内倾斜角；
进行二氧化硅层刻蚀，去除所述中间二氧化硅层；
进行第二次氮化硅刻蚀，去除所述底层氮化硅层。
可选的，所述内倾斜角为40度至70度。
可选的，所述刻蚀去除所述剩余的光阻层，包括：
通过干式灰化工艺对所述剩余的光阻层进行刻蚀，去除所述剩余的光阻层。
可选的，所述对所述光阻层进行刻蚀，包括：
通过干式灰化工艺对所述光阻层进行刻蚀。
可选的，所述在第一介质层上形成铝金属层，包括：
通过PVD工艺在所述第一介质层上沉积所述铝金属层。
另一方面，本申请实施例提供了一种包含铝垫结构的器件，包括：
第一介质层，所述第一介质层中形成有第一层金属互连线和第二层金属互连线，所述第一层金属互连线位于所述第二层金属互连线的下方，所述第一层金属互连线和所述第二层金属互连线之间形成有接触孔；
铝金属层，所述铝金属层形成于所述第二层金属互连线中的目标金属互连线上；
钝化层，所述钝化层形成于所述第一介质层上和所述铝金属层的侧壁表面，且所述钝化层在所述铝金属层的开口周侧形成筒状的垫片结构。
可选的，所述筒状垫片结构开口处的内倾斜角。
可选的，所述内倾斜角为40度至70度。
可选的，所述钝化层从下而上依次包括底层氮化硅层、中间二氧化硅层和顶层氮化硅层。
本申请技术方案，至少包括如下优点：
通过光刻工艺在目标金属互连线上形成铝金属层后，依次形成钝化层和第二介质层后，涂布光阻，对第二介质层、钝化层和光阻进行刻蚀，使钝化层在铝金属层的开口周侧形成筒状的垫片结构，该垫片结构和铝金属层形成铝垫片结构，由于本实施例提供的方法中仅通过一次光刻工艺进行刻蚀，降低了制造工艺的复杂度，在一定程度上降低了制造成本。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图5是相关技术中提供的铝垫结构的形成方法的示意图；
图6是本申请一个示例性实施例提供的铝垫结构的形成方法的流程图；
图7至图14是本申请一个示例性实施例提供的铝垫结构的形成方法的示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1：
参考图6，其示出了本申请一个示例性实施例提供的铝垫结构的形成方法的流程图，该方法包括：
步骤601，在第一介质层上形成铝金属层，第一介质层中形成有第一层金属互连线和第二层金属互连线，第一层金属互连线位于第二层金属互连线的下方，第一层金属互连线和第二层金属互连线之间形成有接触孔。
参考图7，其示出了在第一介质层710上形成铝金属层720的示意图。如图7所示，第一介质层710中形成有第一层金属互连线7111，和第二层金属互连线7121、7122，第一层金属互连线7111位于第二层金属互连线7121、7122的下方，第一层金属互连线7111和第二层金属互连线7122之间形成有接触孔7101、7102。需要说明的是，图7中以第一介质层710中形成有一个第一层金属互连线7111、两个第二层金属互连线7121和7122、两个接触孔7101、7102做示例性说明，本申请实施例可以包括任意数量的第一层金属互连线、第二层金属互连线和接触孔。
可选的，第一层金属互连线7111、第二层金属互连线7121和7122包括铜(Cu)；接触孔7101、7102包括钨(W)；第一介质层710包括低介电常数材料(本申请实施例中，低介电常数材料为介电常数低于5的材料)。其中，第一层金属互连线7111可通过在第一介质层710中形成的第一层通孔中通过电镀工艺形成铜金属层后，进行平坦化形成；接触孔7101、7102可通过在第一介质层710中，第一层金属互连线7111上方形成的第二层通孔中通过物理气相沉积(Physical Vapour Deposition，PVD)工艺沉积钨金属层后，通过平坦化工艺形成；第二层金属互连线7121和7122可通过在第一介质层710中形成的第三层通孔中通过电镀工艺形成铜金属层后，进行平坦化形成。
步骤602，通过光刻工艺刻蚀去除除第二层金属互连线中的目标金属互连线上方区域以外其它区域的铝金属层，使其它区域的第一介质层和其它第二层金属互连线暴露。
示例性的，目标金属互连线为第二层金属互连线7122。参考图8，其示出了通过光刻工艺对铝金属层720进行刻蚀后的示意图。示例性的，可通过光刻工艺在目标金属互连线7122上方的铝金属层上覆盖光阻，对其它区域的铝金属层进行刻蚀，直至第一介质层710暴露，然后去除光阻。
步骤603，在第一介质层、其它第二层金属互连线和铝金属层上形成钝化层。
参考图9，其示出了在第一介质层710、第二层金属互连线7121和铝金属层720上形成钝化层730的示意图。可选的，可通过化学气相沉积(Chemical Vapor Deposition，CVD)工艺在第一介质层710、第二层金属互连线7121和铝金属层720上沉积钝化层730。
步骤604，在钝化层上形成第二介质层。
参考图10，其示出了在钝化层730上形成第二介质层740的示意图。可选的，可通过CVD工艺在钝化层730上沉积第二介质层740。
步骤605，在第二介质层上涂布光阻层。
参考图11，其示出了在第二介质层740上涂布光阻层750后的示意图。示例性的，该光阻层750包括有机光阻材料。
步骤606，对光阻层进行刻蚀，使铝金属层上方的第二介质层暴露。
参考图12，其示出了对光阻层750进行刻蚀后的示意图。示例性的，可通过干式灰化工艺对光阻层750进行刻蚀，直至铝金属层720上方的第二介质层740暴露，其它区域的光阻层750保留。
步骤607，对第二介质层进行刻蚀，使铝金属层上方的钝化层暴露。
参考图13，其示出了对第二介质层740进行刻蚀后的示意图。示例性的，由于光阻层750的阻挡，对第二介质层740进行刻蚀后，铝金属层720上方的钝化层730暴露，其它区域的第二介质层740保留。
步骤608，对钝化层和剩余的光阻层进行刻蚀，去除剩余的光阻层，剩余的钝化层在铝金属层的开口周侧形成筒状的垫片结构。
参考图14，其示出了对钝化层730和剩余的光阻层750进行刻蚀后，形成的铝垫结构1400的示意图。如图14所示，剩余的钝化层730在铝金属层720的开口周侧形成筒状的垫片结构(如图14中的虚线所示)。
综上所述，本实施例中，通过光刻工艺在目标金属互连线上形成铝金属层后，依次形成钝化层和第二介质层后，涂布光阻，对第二介质层、钝化层和光阻进行刻蚀，使钝化层在铝金属层的开口周侧形成筒状的垫片结构，该垫片结构和铝金属层形成铝垫片结构，由于本实施例提供的方法中仅通过一次光刻工艺进行刻蚀，降低了制造工艺的复杂度，在一定程度上降低了制造成本。
实施例2：
本实施例中，钝化层730从下而上依次包括底层氮化硅层、中间二氧化硅层和顶层氮化硅层。参考实施例1，实施例2和实施例1的区别在于：
步骤603“在第一介质层、其它第二层金属互连线和铝金属层上形成钝化层”包括但不限于：通过CVD工艺在第一介质层、其它第二层金属互连线和铝金属层上沉积底层氮化硅层；通过CVD工艺在底层氮化硅层上沉积中间二氧化硅层；通过CVD工艺在中间二氧化硅层上沉积顶层氮化硅层。
实施例3：
本实施例中，第二介质层从下而上依次包括底层二氧化硅层、氮化钛层和顶层二氧化硅层。参考实施例2，实施例3和实施例2的区别在于：
步骤604“在钝化层上形成第二介质层”包括但不限于：通过CVD工艺在顶层氮化硅层上沉积底层二氧化硅层；通过CVD工艺在底层二氧化硅层上沉积氮化钛层；通过CVD工艺在氮化钛层上沉积顶层二氧化硅层。
实施例4：
参考实施例3，实施例4和实施例3的区别在于：
步骤608“对钝化层和剩余的光阻层进行刻蚀”包括但不限于：进行氮化钛刻蚀，去除剩余的氮化钛层；对钝化层进行刻蚀，去除铝金属层上的钝化层；刻蚀去除剩余的光阻层。
其中，在“进行氮化钛刻蚀，去除剩余的氮化钛层”步骤中，通过氮化钛刻蚀，去除了在对第二介质层740进行刻蚀后剩余的氮化钛层。
可选的，本实施例中，步骤“对钝化层进行刻蚀，去除铝金属层上的钝化层”包括但不限于：进行第一次氮化硅刻蚀，使中间二氧化硅层暴露且顶层氮化硅层形成筒状垫片结构开口处的内倾斜角；进行二氧化硅层刻蚀，去除中间二氧化硅层；进行第二次氮化硅刻蚀，去除底层氮化硅层。
可选的，参考图14，本实施例中，内倾斜角α为40度至70度。
可选的，本实施例中，步骤“刻蚀去除剩余的光阻层”包括但不限于：通过干式灰化工艺对剩余的光阻层进行刻蚀，去除剩余的光阻层。
实施例5：
参考图14，其示出了本申请一个示例性实施例提供的包含铝垫结构的器件的示意图，该器件可通过上述任一实施例进行制造，该器件包括：
第一介质层710，其中形成有第一层金属互连线7111和第二层金属互连线7121、7122；第一层金属互连线7111位于第二层金属互连线7121、7122的下方，第一层金属互连线7111和第二层金属互连线7122之间形成有接触孔7101、7102。
铝金属层720，其形成于第二层金属互连线中的目标金属互连线7122上。
钝化层730，其形成于第一介质层710上和铝金属层720的侧壁表面，且钝化层730在铝金属层720的开口周侧形成筒状的垫片结构(如图14中的虚线所示)。
可选的，本实施例中，筒状垫片结构开口处的内倾斜角α；可选的，内倾斜角α为40度至70度；可选的，钝化层730从下而上依次包括底层氮化硅层、中间二氧化硅层和顶层氮化硅层。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (15)
1.一种铝垫结构的形成方法，其特征在于，包括：
在第一介质层上形成铝金属层，所述第一介质层中形成有第一层金属互连线和第二层金属互连线，所述第一层金属互连线位于所述第二层金属互连线的下方，所述第一层金属互连线和所述第二层金属互连线之间形成有接触孔；
通过光刻工艺刻蚀去除除所述第二层金属互连线中的目标金属互连线上方区域以外其它区域的铝金属层，使所述其它区域的第一介质层和其它第二层金属互连线暴露；
在所述第一介质层、所述其它第二层金属互连线和所述铝金属层上形成钝化层；
在所述钝化层上形成第二介质层；
在所述第二介质层上涂布光阻层；
对所述光阻层进行刻蚀，使所述铝金属层上方的第二介质层暴露；
对所述第二介质层进行刻蚀，使所述铝金属层上方的钝化层暴露；
对所述钝化层和剩余的光阻层进行刻蚀，去除所述剩余的光阻层，剩余的所述钝化层在所述铝金属层的开口周侧形成筒状的垫片结构。
2.根据权利要求1所述的方法，其特征在于，所述钝化层从下而上依次包括底层氮化硅层、中间二氧化硅层和顶层氮化硅层。
3.根据权利要求2所述的方法，其特征在于，所述在所述第一介质层、所述其它第二层金属互连线和所述铝金属层上形成钝化层，包括：
通过CVD工艺在所述第一介质层、所述其它第二层金属互连线和所述铝金属层上沉积所述底层氮化硅层；
通过CVD工艺在所述底层氮化硅层上沉积所述中间二氧化硅层；
通过CVD工艺在所述中间二氧化硅层上沉积所述顶层氮化硅层。
4.根据权利要求3所述的方法，其特征在于，所述第二介质层从下而上依次包括底层二氧化硅层、氮化钛层和顶层二氧化硅层。
5.根据权利要求4所述的方法，其特征在于，所述在所述钝化层上形成第二介质层，包括：
通过CVD工艺在所述顶层氮化硅层上沉积所述底层二氧化硅层；
通过CVD工艺在所述底层二氧化硅层上沉积所述氮化钛层；
通过CVD工艺在所述氮化钛层上沉积所述顶层二氧化硅层。
6.根据权利要求5所述的方法，其特征在于，所述对所述钝化层和剩余的光阻层进行刻蚀，包括：
进行氮化钛刻蚀，去除剩余的氮化钛层；
对所述钝化层进行刻蚀，去除所述铝金属层上的钝化层；
刻蚀去除剩余的光阻层。
7.根据权利要求6所述的方法，其特征在于，所述对所述钝化层进行刻蚀，去除所述铝金属层上的钝化层，包括：
进行第一次氮化硅刻蚀，使所述中间二氧化硅层暴露且所述顶层氮化硅层形成所述筒状垫片结构开口处的内倾斜角；
进行二氧化硅层刻蚀，去除所述中间二氧化硅层；
进行第二次氮化硅刻蚀，去除所述底层氮化硅层。
8.根据权利要求7所述的方法，其特征在于，所述内倾斜角为40度至70度。
9.根据权利要求8所述的方法，其特征在于，所述刻蚀去除所述剩余的光阻层，包括：
通过干式灰化工艺对所述剩余的光阻层进行刻蚀，去除所述剩余的光阻层。
10.根据权利要求1至9任一所述的方法，其特征在于，所述对所述光阻层进行刻蚀，包括：
通过干式灰化工艺对所述光阻层进行刻蚀。
11.根据权利要求10所述的方法，其特征在于，所述在第一介质层上形成铝金属层，包括：
通过PVD工艺在所述第一介质层上沉积所述铝金属层。
12.一种包含铝垫结构的器件，其特征在于，包括：
第一介质层，所述第一介质层中形成有第一层金属互连线和第二层金属互连线，所述第一层金属互连线位于所述第二层金属互连线的下方，所述第一层金属互连线和所述第二层金属互连线之间形成有接触孔；
铝金属层，所述铝金属层形成于所述第二层金属互连线中的目标金属互连线上；
钝化层，所述钝化层形成于所述第一介质层上和所述铝金属层的侧壁表面，且所述钝化层在所述铝金属层的开口周侧形成筒状的垫片结构。
13.根据权利要求12所述的器件，其特征在于，所述筒状垫片结构开口处的内倾斜角。
14.根据权利要求13所述的器件，其特征在于，所述内倾斜角为40度至70度。
15.根据权利要求12至14任一所述的器件，其特征在于，所述钝化层从下而上依次包括底层氮化硅层、中间二氧化硅层和顶层氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911291646.9A CN111128934B (zh) | 2019-12-16 | 2019-12-16 | 铝垫结构的形成方法以及包含铝垫结构的器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911291646.9A CN111128934B (zh) | 2019-12-16 | 2019-12-16 | 铝垫结构的形成方法以及包含铝垫结构的器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128934A true CN111128934A (zh) | 2020-05-08 |
| CN111128934B CN111128934B (zh) | 2021-08-24 |
Family
ID=70499098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911291646.9A Active CN111128934B (zh) | 2019-12-16 | 2019-12-16 | 铝垫结构的形成方法以及包含铝垫结构的器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128934B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111725133A (zh) * | 2020-07-03 | 2020-09-29 | 华虹半导体(无锡)有限公司 | 铜铝互连结构的制作方法 |
| CN112053949A (zh) * | 2020-08-31 | 2020-12-08 | 华虹半导体(无锡)有限公司 | 金属互连结构的刻蚀方法 |
| CN115101473A (zh) * | 2022-08-29 | 2022-09-23 | 成都探芯科技有限公司 | 铝通孔芯片的去层方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130023A (zh) * | 2010-01-12 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 铝垫的形成方法 |
| CN102148186A (zh) * | 2010-02-09 | 2011-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN104576764A (zh) * | 2013-10-29 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种集成无源器件及其制造方法 |
| CN105140136A (zh) * | 2009-03-30 | 2015-12-09 | 高通股份有限公司 | 使用顶部后钝化技术和底部结构技术的集成电路芯片 |
| CN105575927A (zh) * | 2014-10-16 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种焊垫结构及其制作方法 |
-
2019
- 2019-12-16 CN CN201911291646.9A patent/CN111128934B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105140136A (zh) * | 2009-03-30 | 2015-12-09 | 高通股份有限公司 | 使用顶部后钝化技术和底部结构技术的集成电路芯片 |
| CN102130023A (zh) * | 2010-01-12 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 铝垫的形成方法 |
| CN102148186A (zh) * | 2010-02-09 | 2011-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN104576764A (zh) * | 2013-10-29 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种集成无源器件及其制造方法 |
| CN105575927A (zh) * | 2014-10-16 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种焊垫结构及其制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111725133A (zh) * | 2020-07-03 | 2020-09-29 | 华虹半导体(无锡)有限公司 | 铜铝互连结构的制作方法 |
| CN112053949A (zh) * | 2020-08-31 | 2020-12-08 | 华虹半导体(无锡)有限公司 | 金属互连结构的刻蚀方法 |
| CN112053949B (zh) * | 2020-08-31 | 2022-07-19 | 华虹半导体(无锡)有限公司 | 金属互连结构的刻蚀方法 |
| CN115101473A (zh) * | 2022-08-29 | 2022-09-23 | 成都探芯科技有限公司 | 铝通孔芯片的去层方法 |
| CN115101473B (zh) * | 2022-08-29 | 2024-01-26 | 成都探芯科技有限公司 | 铝通孔芯片的去层方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128934B (zh) | 2021-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111128934B (zh) | 铝垫结构的形成方法以及包含铝垫结构的器件 | |
| US9281241B2 (en) | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods | |
| US11784089B2 (en) | Semiconductor device with contact pad and method of making | |
| US9390973B2 (en) | On-chip RF shields with backside redistribution lines | |
| US7898064B2 (en) | Methods for forming through wafer interconnects and structures resulting therefrom | |
| JP2010232661A (ja) | ビア構造とそれを形成するビアエッチングプロセス | |
| JPH0829451A (ja) | バンプ半導体装置とそのプローブ検査方法 | |
| WO2017048388A1 (en) | Collars for under-bump metal structures and associated systems and methods | |
| CN111128770B (zh) | 铝垫的形成方法以及包含铝垫的器件 | |
| CN111696954A (zh) | 金属互连结构及其形成方法 | |
| EP1530236A2 (en) | Semiconductor device with multi-layered wiring arrangement including reinforcing patterns, and production method for manufacturing such semiconductor device | |
| CN112420602B (zh) | 后端结构的形成方法 | |
| CN112885778B (zh) | 半导体结构及其制造方法 | |
| CN112259524A (zh) | 铜互连工艺中mim电容的制作方法 | |
| US9812404B2 (en) | Electrical connection around a crackstop structure | |
| US11127674B2 (en) | Back end of the line metal structure and method | |
| CN111725133B (zh) | 铜铝互连结构的制作方法 | |
| CN111128866A (zh) | 在铝互连结构中集成mim电容的方法及铝互连结构 | |
| KR100475533B1 (ko) | 인덕터 모니터링 패턴 및 그 제조방법 | |
| CN112259523B (zh) | Mim电容的形成方法和后端结构 | |
| US20070066031A1 (en) | Method of manufacturing semiconductor stucture | |
| US11513287B2 (en) | Waveguide structure and manufacturing method of the same | |
| CN115394708A (zh) | 金属互连结构及其形成方法 | |
| CN113903705A (zh) | 硅通孔的制作方法 | |
| CN113782489A (zh) | 硅通孔及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |