KR100475533B1 - 인덕터 모니터링 패턴 및 그 제조방법 - Google Patents

인덕터 모니터링 패턴 및 그 제조방법 Download PDF

Info

Publication number
KR100475533B1
KR100475533B1 KR10-2002-0085494A KR20020085494A KR100475533B1 KR 100475533 B1 KR100475533 B1 KR 100475533B1 KR 20020085494 A KR20020085494 A KR 20020085494A KR 100475533 B1 KR100475533 B1 KR 100475533B1
Authority
KR
South Korea
Prior art keywords
inductor
monitoring pattern
pattern
inductor monitoring
wiring
Prior art date
Application number
KR10-2002-0085494A
Other languages
English (en)
Other versions
KR20040058972A (ko
Inventor
최경근
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2002-0085494A priority Critical patent/KR100475533B1/ko
Publication of KR20040058972A publication Critical patent/KR20040058972A/ko
Application granted granted Critical
Publication of KR100475533B1 publication Critical patent/KR100475533B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 인덕터 제조 공정을 모니터링하기 위하여 인덕터 제조시에 함께 형성하는 인덕터 모니터링 패턴 및 그 제조방법에 관한 것으로, 서로 다른 배선 폭(W)을 갖는 다수 개의 인덕터들의 제조공정을 하나의 인덕터 모니터링 패턴을 이용하여 모니터링하기 위하여 0.5 회전 또는 1 회전할 때 마다 상기 인덕터들 중 어느 하나의 인덕터의 배선 폭과 동일한 폭을 갖도록 인덕터 모니터링 패턴을 구성하는 기술입니다.

Description

인덕터 모니터링 패턴 및 그 제조방법{Inductor monitoring pattern and method for manufacturing the same}
본 발명은 인덕터 모니터링 패턴 및 그 제조방법에 관한 것으로, 특히, 배선 폭이 다른 복수개의 인덕터들의 제조 공정을 하나의 인덕터 모니터링 패턴을 이용하여 모니터링할 수 있도록 하기 위한 인덕터 모니터링 패턴 및 그 제조방법에 관한 것이다.
일반적으로, RF(Radio Frequency) 소자의 CMOS(Complementary Metal Oxide Semico nductor)에서는 필수적으로 수동소자인 인덕터(inductor)가 필요하다. 그러나, 표준 로직(standard logic) 공정을 이용하여 인덕터를 형성할 경우에는 RF IC(Integrated Circuit)에서 요구되는 충실도(Quality factor; 이하 'Q'라 함)를 얻을 수 없다.
높은 'Q'값을 확보하기 위해서는 금속 라인(metal line)에서 발생되는 기생저항성분과 실리콘 기판으로 흐르는 와류(eddy current) 및 변위 전류(displacement current)에 의한 손실을 줄여야 한다. 이에 따라, 인덕터로 사용되는 금속 두께를 표준 공정에서 적용하는 두께보다 높여서 저항을 낮추거나, 알루미늄(Al) 대신 구리(Cu)를 사용하여 'Q'값을 높이고 있다. 또한, 구조적으로 금속 라인 간격은 넓을 수록 유리하고, 인덕터의 중심부는 빈 공간으로 비워두는 것이 유리하다. 이때, 인덕터 중심부의 빈 공간의 지름은 전체 인덕터 지름의 1/3 정도가 적절하다고 알려져 있다.
일반적으로, 인덕터에는 사각형(rectangular type), 원형(circular type), 8각형(octagonal type) 및 솔레로이드형(solenoid type) 등과 같이 다양한 형태가 있다. 따라서, 인덕터의 패턴은 각 형태에 따라 동일한 디자인 룰(design rule), 예컨대 배선 간의 동일 간격(space)과 동일 배선 폭(width)이 적용된다. 인덕터 제조 공정에 대한 모니터링은 인덕터가 형성되는 영역 외부에 상기 인덕터와 동일 제조 공정을 이용하여 인덕터 모니터링 패턴을 형성하고, 이 인덕터 모니터링 패턴을 이용하여 간접적으로 실시하고 있다. 즉, 상기 인덕터와 인덕터 모니터링 패턴을 동일한 제조 공정을 사용하여 동시에 형성하면, 인덕터의 식각, 화학적 기계적 연마(CMP : Chemical Mechanical polishing), Cu 충전 등의 인덕터 제조 공정 특성들이 인덕터 모니터링 패턴에 그대로 반영되게 되므로, 인덕터 모니터링 패턴을 모니터링하므로써 간접적으로 인덕터 제조 공정에 대한 모니터링이 가능한 것이다.그런데, 하나의 웨이퍼 상에 다양한 배선 폭을 갖는 인덕터가 제조되는 경우 화학적기계적연마(Chemical Mechanical Polishing; 이하 'CMP'라 함) 공정 후에 디싱(dishing), 부식(erosion) 등을 모니터링(monitering) 하는데 많은 어려움이 수반된다. 즉, 각각의 인덕터를 모니터링하기 위해서는 인덕터 수 만큼의 모니터링 패턴이 필요하게 됨에 따라 웨이퍼 상에서 요구되는 면적이 크고, 각 공정을 모니터링하는데 많은 시간이 요구된다. 특히 인덕터의 반경이 증가함에 따라 더 많은 모니터링 패턴 면적이 요구된다.
따라서, 본 발명은 상기에서 설명한 종래기술의 문제점을 해결하기 위해 안출된 것으로, 하나의 모니터링 패턴을 이용하여 배선 폭이 다른 다양한 인덕터의 제조 공정을 모니터링할 수 있도록 하는데 그 목적이 있다.
또한, 본 발명은 인덕터의 제조 공정을 모니터링하기 위한 인덕터 모니터링 패턴의 면적을 최소화하여 소자의 집적도를 향상시키는데 또 다른 목적이 있다.
또한, 본 발명은 다양한 형태를 갖는 인덕터들의 제조 공정을 하나의 인덕터 모니터링 패턴을 이용하여 모니터링하므로써 인덕터 모니터링의 용이성 및 신뢰성을 향상시키는데 그 목적이 있다.
또한, 인덕터의 모니터링의 신뢰성을 향상시켜 소자의 신뢰성을 향상시키는데 또 다른 목적이 있다.
본 발명의 일측면에 따르면, 웨이퍼상에 형성되는 다수개의 인덕터들과 동시에 동일 공정으로 형성되는 단일 인덕터 모니터링 패턴을 이용하여 상기 인덕터들을 모니터링하기 위하여, 상기 인덕터 모니터링 패턴을 0.5 또는 1회전마다 상기 인덕터들 중 어느 하나의 인덕터의 배선 폭과 동일한 폭을 갖도록 구성하는 것을 특징으로 한다.
본 발명의 다른 측면에 따르면, 인덕터가 형성될 인덕터 영역과 인덕터 모니터링 패턴이 형성될 인덕터 모니터링 패턴 영역으로 정의되고, 소정의 구조물층이 형성된 반도체 기판을 제공하는 단계와, 전체 구조 상부에 층간 절연막을 증착하는 단계와, 상기 층간 절연막을 패터닝하여 상기 인덕터 영역에 다수의 인덕터 패턴용 트렌치를 형성하고, 상기 인덕터 모니터링 패턴 영역에 적어도 0.5 또는 1회전마다 상기 인덕터 패턴용 트렌치들 중 어느 하나의 인덕터 패턴용 트렌치의 폭과 동일한 폭을 갖는 인덕터 모니터링 패턴용 트렌치를 형성하는 단계와, 상기 인덕터 패턴용 트렌치 및 상기 인덕터 모니터링 패턴용 트렌치를 매립하도록 금속 배선을 형성하는 단계를 포함하는 인덕터 모니터링 패턴 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 제1 실시예에 따른 인덕터 모니터링 패턴을 설명하기 위하여 도시한 평면도이다. 여기서는, 일례로 서로 다른 배선 폭, W1 내지 W4을 갖는 인덕터들을 모니터링하기 위한 인덕터 모니터링 패턴을 도시하였다. 도 1에서 도시하고 있는 인덕터 모니터링 패턴은 인덕터 모니터링 패턴 영역에 형성되는 것이고, 도면에는 도시하지 않았지만 인덕터 모니터링 패턴 영역 외부의 인덕터 패턴 영역에는 상기 인덕터 모니터링 패턴과 동일 제조 공정으로 형성되는 배선 폭 W1 내지 W4을 갖는 인덕터들이 적어도 4개 이상 형성되어 있다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 인덕터 모니터링 패턴은 중앙부로 향하는 대략 코일 스프링(coil spring)형태로 이루어지며, 중앙부로 이동할 수록 배선 폭(W1 내지 W4)이 작아지는 금속 배선(100)으로 이루어진다. 금속 배선(100)의 배선 폭(W1 내지 W4)은 'W1 > W2 > W3 > W4'가 되며, 각 배선 폭(W1 내지 W4)은 웨이퍼(미도시)에 형성된 적어도 어느 하나의 실제 구동되는 인덕터의 배선 폭과 동일하다. 또한, 금속 배선(100)의 배선 폭(W1 내지 W4)은 적어도 0.5 또는 1회전(turn)할 때 마다 그 폭이 변한다. 예컨대, 2회전, 3회전 또는 4회전 마다 그 폭을 변하게 할 수도 있다. 또한, 인접한 배선 간의 간격(S)은 서로 동일한 크기로 유지된다. 또한, 인접한 배선 간의 간격(S)은 인덕터의 배선 간의 간격과 동일하다. 도 2은 본 발명의 제2 실시예에 따른 인덕터 모니터링 패턴을 설명하기 위하여 도시한 평면도이다. 여기서는, 일례로 서로 다른 배선 폭, W1 내지 W4을 갖는 인덕터들을 모니터링하기 위한 인덕터 모니터링 패턴을 도시하였다. 도 2에서 도시하고 있는 인덕터 모니터링 패턴은 인덕터 모니터링 패턴 영역에 형성되는 것이고, 도면에는 도시하지 않았지만 인덕터 모니터링 패턴 영역 외부의 인덕터 패턴 영역에는 상기 인덕터 모니터링 패턴과 동일 제조 공정으로 형성되는 배선 폭 W1 내지 W4을 갖는 인덕터들이 적어도 4개 이상 형성되어 있다.
삭제
도 2를 참조하면, 본 발명의 제2 실시예에 따른 인덕터 모니터링 패턴은 중앙부로 향하는 대략 코일 스프링형태로 이루어지며, 중앙부로 이동할 수록 배선 폭(W1 내지 W4)이 커지는 금속 배선(200)으로 이루어진다. 금속 배선(200)의 배선 폭(W1 내지 W4)은 'W1 < W2 < W3 < W4'가 되며, 각 배선 폭(W1 내지 W4)은 웨이퍼(미도시)에 형성된 적어도 어느 하나의 인덕터의 배선 폭과 동일하다. 또한, 금속 배선(200)의 배선 폭(W1 내지 W4)은 적어도 0.5 또는 1회전할 때 마다 그 폭이 변한다. 또한, 인접한 금속 배선(200)의 배선 간의 간격(S)은 서로 동일한 크기로 유지되며, 인덕터의 배선 간의 간격과 동일하다.
상기에서 설명한 제1 및 제2 실시예 이외에도, 본 발명의 또 다른 실시예에 따른 인덕터 모니터링 패턴은 배선 폭이 중앙부로 이동할 수록 증가 또는 감소하는 것이 아니라, 동일 웨이퍼 상에 구현된 인덕터들의 배선 폭이 모두 구현되도록 뷸규칙적(random)으로 배선 폭이 형성된다. 또한, 인덕터 모니터링 패턴은 동일 웨이퍼 상에 구현된 인덕터들의 갯수에 따라 회전수가 결정된다. 즉, 인덕터의 갯수가 10개일 경우에 인덕터 모니터링 패턴의 회전수는 10개가 된다. 여기서도, 1회전할 때마다 그 폭은 서로 상이하다. 이 같은 구조의 인덕터 모니터링 패턴에는 서로 다른 배선 폭(W1 내지 W4)을 갖는 인덕터들의 제조 공정에 따른 특성이 모두 반영되게 된다.즉, 인덕터 모니터링 패턴의 배선 폭이 W1인 구간에는 W1의 배선 폭을 갖는 인덕터의 제조 공정에 따른 특성이 반영되어 있으며, 인덕터 모니터링 패턴의 배선 폭이 W2인 구간에는 W2의 배선 폭을 갖는 인덕터의 제조 공정에 따른 특성이 반영되어 있고, 인덕터 모니터링 패턴의 배선 폭이 W3, W4인 구간에는 각각 W3, W4의 배선 폭을 갖는 인덕터의 제조 공정에 따른 특성이 반영되어 있다.따라서, 전술한 구조의 인덕터 모니터링 패턴 하나를 모니터링하므로써 서로 다른 배선 폭(W1 내지 W4)을 갖는 복수개의 인덕터들의 제조 공정에 대한 모니터링이 가능하다.
이하에서는 도 1에 도시된 본 발명의 제1 실시예에 따른 인덕터 모니터링 패턴의 제조방법을 설명하기로 한다.
도 3 내지 도 7은 도 1에 도시된 본 발명의 제1 실시예에 따른 인덕터 모니터링 패턴의 제조방법을 설명하기 위하여 도시한 단면도들이다. 도 3 내지 도 7에서 도시된 참조부호 중 동일한 참조부호는 동일한 기능을 하는 동일한 구성요소를 가리킨다.
도 3을 참조하면, 적어도 하나의 하부배선(12)을 포함하고, 인덕터가 형성될 인덕터 영역과 인덕터 모니터링 패턴이 형성될 인덕터 모니터링 패턴 영역으로 정의되며, 소정의 반도체 구조물층(미도시)이 형성된 반도체 기판(10)을 제공한다. 여기서, 반도체 구조물층은 웰, 트랜지스터(transistor), 캐패시터(capacitor) 및 다수의 배선층을 포함한다.
반도체 기판(10) 상에 절연막(이하, '제1 층간 절연막'이라 함)(14)을 증착한다. 여기서, 제1 층간 절연막(14)으로는 SOG(Sping On Glass), USG(Un-doped Silicate Glass), BPSG(Bron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass) 및 TEOS(TetraEthylOrtho Silicate Glass) 및 저유전 산화막 중 어느 하나의 물질을 이용한다.
이어서, 전체 구조 상부에 포토레지스트막(photoresist film)을 전면 도포한 후 포토 마스크(photo mask)를 이용한 노광 및 현상 공정을 순차적으로 실시하여 제1 층간 절연막(14)의 일부가 노출되는 포토레지스트 패턴(photoresist pattern; 미도시)을 형성한다. 그런 다음, 상기 포토레지스트 패턴을 식각 마스크로 이용한 식각공정을 실시하여 제1 층간 절연막(14)을 식각한다. 이로써, 하부배선(12)의 일부가 노출되는 비아홀(via hole; 미도시)이 형성된다. 이후, 상기 포토레지스트 패턴은 스트립 공정에 의해 제거된다.
이어서, 상기 비아홀을 매립하도록 콘택 플러그(contact plug; 16)를 형성한다. 콘택 플러그(16)로는 폴리 실리콘, Cu(copper), Pt(platinum), Pd(palladium), Ru(rubidium), St(strontium), Rh(rhadium) 및 Co(cobalt) 중 어느 하나의 물질을 이용한다.
이어서, 전체 구조 상부에 절연막(이하, '제2 층간 절연막'이라 함)(18)을 증착한다. 이때, 제2 층간 절연막(18)으로는 저유전 물질로, 예컨대 SiC, 다공질 실리콘 산화물(SiO2), 불소 함유 실리콘 산화물(SiOF) 또는 불소 함유 산화물 등을 이용한다. 한편, 제2 층간 절연막(18)은 'Q'값을 고려하여 0.5 내지 수십 ㎛의 두께로 증착하는 것이 바람직하다.
도 4를 참조하면, 모노 다마신(mono damascene) 공정을 실시한다. 여기서, 모노 다마신 공정은 비아홀과 트렌치(120)를 서로 분리하여 독립적으로 형성하는 방법을 가리킨다. 본 발명의 실시예에서는 도 3에서 설명한 비아홀과 트렌치(120)를 동시에 형성하는 듀얼 다마신(dual damascene) 공정을 실시할 수도 있다. 이 경우에 제1 층간 절연막(14)과 제2 층간 절연막(16) 사이에는 식각 배리어층(barrier layer; 미도시)이 형성된다.
전체 구조 상부에 포토레지스트막을 전면 도포한 후 포토 마스크를 이용한 노광 및 현상 공정을 순차적으로 실시하여 도 1에 도시된 인덕터 모니터링 패턴을 형상을 형성하기 위한 포토레지스트 패턴을 형성한다. 그런 다음, 상기 포토레지스트 패턴을 식각 마스크로 이용한 식각공정을 실시하여 제2 층간 절연막(16)을 식각한다. 이로써, 인덕터 영역의 제2 층간 절연막(16)에는 실제 구동되는 인덕터 패턴용 트렌치(미도시)가 형성되고, 인덕터 모니터링 패턴 영역의 제2 층간 절연막(16)에는 도 1에 도시된 인덕터 모니터링 패턴과 동일한 패턴 형상을 갖는 인덕터 모니터링 패턴용 트렌치(20)가 형성된다. 인덕터 모니터링 패턴용 트렌치(20)는 1회전마다 상기 인덕터 패턴용 트렌치들 중 어느 하나의 인덕터 패턴용 트렌치의 폭과 동일한 폭을 갖도록 형성된다.
도 5를 참조하면, 인덕터 패턴용 트렌치들 및 인덕터 모니터링 패턴용 트렌치(20)의 내부에 확산 방지막(22)을 증착한다. 이때, 확산 방지막(22)은 Ta, TaN, TaAlN, TaSiN, TaSi2, Ti, TiN, TiSiN, WN, Co 및 CoSi2중 어느 하나의 물질을 이용한다. 또한, 확산 방지막(22)은 100 내지 1000Å의 두께로 증착하는 것이 바람직하다.
도 6을 참조하면, 확산 방지막(22) 상에 시드층(seed layer; 24)을 증착한다. 이때, 시드층(24)으로는 Cu, Pt, Pd, Ru, St, Rh 및 Co 중 어느 하나의 물질을 사용하며, 후속 인덕터 모니터링용 패턴의 금속 도금막(26)에 사용되는 물질에 따라 선택된다.
이어서, 인덕터 패턴용 트렌치들 및 인덕터 모니터링 패턴용 트렌치(20)가 매립되도록 전체 구조 상부에 전기도금(Electro Plating; EP) 방식, 물리적기상증착(Pysical Vapor Deposition; PVD) 방식 또는 화학적기상증착(Chemical Vapor Deposition; CVD) 방식을 이용하여 금속 도금막(26)을 증착한다. 이때, 금속 도금막(26)으로는 Al, W 및 Cu 중 어느 하나의 금속을 이용한다. 그런 다음, 금속 도금막(26)은 어닐링(Anneal) 방식 또는 급속열처리(Rapid Temperature Process; RTP) 방식을 이용한 열처리공정에 의해 결정화된다.
도 7을 참조하면, 금속 도금막(26)과 제2 층간 절연막(18) 간의 식각선택비를 고려한 CMP공정을 이용하여 제2 층간절연막(18) 상에 증착된 확산 방지막(22) 및 금속 도금막(26)을 제거한다. 이로써, 인덕터 영역에는 다양한 형태의 인덕터들이 형성되고, 인덕터 모니터링 패턴 영역에 도 1에 도시된 인덕터 모니터링 패턴이 완성된다.
한편, 인덕터 모니터링 패턴이 완성되면, 이 인덕터 모니터링 패턴을 이용하여 실제 인덕터용 금속 박막을 모니터링하여 인덕터용 금속 박막의 디싱, 부식 및 침식 등을 검사한다. 이때, 인덕터용 금속 박막의 제조공정을 정확히 모니터링하기 위해서는 CMP 공정 후에 실제 인덕터의 동작이 가능한 인덕터 패턴 지역을 SEM, TEM 또는 FIB 등으로 단면 관찰한다. 그런 다음, 실제 동작 가능한 형태의 인덕터와 인덕터 모니터링용 패턴 사이를 상호 관련시킴으로써 후속 롯(lot)이나 웨이퍼에서는 인덕터 모니터링용 패턴의 분석만으로 인덕터 제조공정의 모니터링이 가능하다. 이후 BEOL(Back End Of Line) 공정을 진행한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 특히 인덕터 모니터링 패턴의 형태는 사각형에 한정되는 것이 아니라, 원형, 8각형 및 솔레로이드와 같이 다양한 형태로 구현할 수 있다. 또한, 인덕터 모니터링 패턴은 실제 구동하는 인덕터로 적용할 수도 있다. 한편, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에서는 다양한 형태의 구조를 갖는 인덕터의 제조공정을 모니터링하기 위하여 상기 인덕터들 각각의 배선 폭이 모두 구현되도록 적어도 0.5 또는 1회전할 때 마다 배선 폭이 다른 인덕터 모니터링 패턴을 제공함으로써 인덕터의 모니터링 신뢰성을 향상시킬 수 있다.
또한, 본 발명에서는 하나의 인덕터 모니터링 패턴에 실제 구동되는 인덕터들 각각의 배선 폭을 모두 구현함으로써 웨이퍼에서 인덕터 모니터링 패턴이 차지하는 면적을 최소화할 수 있다.
또한, 본 발명에서는 인덕터의 모니터링 신뢰성을 향상시켜 소자의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 인덕터 모니터링 패턴을 설명하기 위하여 도시한 평면도이다.
도 2는 본 발명의 제2 실시예에 따른 인덕터 모니터링 패턴을 설명하기 위하여 도시한 평면도이다.
도 3 내지 도 7은 도 1에 도시된 인덕터 모니터링 패턴의 제조방법을 설명하기 위하여 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 12 : 하부배선
14 : 제1 층간 절연막 16 : 콘택 플러그
18 : 제2 층간 절연막 20 : 트렌치
22 : 확산 방지막 24 : 시드층
26 : 금속 도금막
100, 200 : 인덕터 모니터링 패턴의 금속 배선

Claims (11)

  1. 웨이퍼상에 형성되는 다수개의 인덕터들과 동시에 동일 공정으로 형성되는 단일 인덕터 모니터링 패턴을 이용하여 상기 인덕터들을 모니터링하기 위하여, 상기 인덕터 모니터링 패턴을 0.5 또는 1회전마다 상기 인덕터들 중 어느 하나의 인덕터의 배선 폭과 동일한 폭을 갖도록 구성하는 것을 특징으로 하는 인덕터 모니터링 패턴.
  2. 제 1 항에 있어서,
    상기 인덕터 모니터링 패턴은 중앙부로 갈수록 배선 폭이 큰 코일 스프링형태로 이루어진 것을 특징으로 하는 인덕터 모니터링 패턴.
  3. 제 1 항에 있어서,
    상기 인덕터 모니터링 패턴은 중앙부로 갈수록 배선 폭이 작은 코일 스프링형태로 이루어진 것을 특징으로 하는 인덕터 모니터링 패턴.
  4. 제 1 항에 있어서,
    상기 인덕터 모니터링 패턴은 서로 다른 배선 폭이 불규칙적으로 배치된 코일 스프링형태로 이루어진 것을 특징으로 하는 인덕터 모니터링 패턴.
  5. 제 1 항에 있어서,
    상기 인덕터 모니터링 패턴은 배선 간의 간격이 상기 인덕터들의 배선 간의 간격과 동일한 것을 특징으로 하는 인덕터 모니터링 패턴.
  6. 제 1 항에 있어서,
    상기 인덕터 모니터링 패턴은 원형, 8각형 또는 솔레로이드 형태로 이루어진 것을 특징으로 하는 인덕터 모니터링 패턴.
  7. (a) 인덕터가 형성될 인덕터 영역과, 인덕터 모니터링 패턴이 형성될 인덕터 모니터링 패턴 영역으로 정의되고, 소정의 구조물층이 형성된 반도체 기판을 제공하는 단계;
    (b) 전체 구조 상부에 층간 절연막을 증착하는 단계;
    (c) 상기 층간 절연막을 패터닝하여 상기 인덕터 영역에 다수의 인덕터 패턴용 트렌치를 형성하고, 상기 인덕터 모니터링 패턴 영역에 적어도 0.5 또는 1회전마다 상기 인덕터 패턴용 트렌치들 중 어느 하나의 인덕터 패턴용 트렌치의 폭과 동일한 폭을 갖는 인덕터 모니터링 패턴용 트렌치를 형성하는 단계; 및
    (d) 상기 인덕터 패턴용 트렌치 및 상기 인덕터 모니터링 패턴용 트렌치를 매립하도록 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 인덕터 모니터링 패턴 제조방법.
  8. 제 7 항에 있어서,
    상기 인덕터 모니터링 패턴용 트렌치는 중앙부로 갈수록 그 폭이 큰 코일 스프링형태로 형성되는 것을 인덕터 모니터링 패턴 제조방법.
  9. 제 7 항에 있어서,
    상기 인덕터 모니터링 패턴용 트렌치는 중앙부로 갈수록 그 폭이 작은 코일 스프링형태로 형성되는 것을 인덕터 모니터링 패턴 제조방법.
  10. 제 7 항에 있어서,
    상기 인덕터 모니터링 패턴용 트렌치는 그 폭이 불규칙적으로 이루어진 코일 스프링형태로 형성되는 것을 특징으로 하는 인덕터 모니터링 패턴 제조방법.
  11. 제 7 항에 있어서,
    상기 금속 배선은 상기 인덕터들과 동시에 형성된 것을 특징으로 하는 인덕터 모니터링 패턴.
KR10-2002-0085494A 2002-12-27 2002-12-27 인덕터 모니터링 패턴 및 그 제조방법 KR100475533B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085494A KR100475533B1 (ko) 2002-12-27 2002-12-27 인덕터 모니터링 패턴 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085494A KR100475533B1 (ko) 2002-12-27 2002-12-27 인덕터 모니터링 패턴 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040058972A KR20040058972A (ko) 2004-07-05
KR100475533B1 true KR100475533B1 (ko) 2005-03-10

Family

ID=37351023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085494A KR100475533B1 (ko) 2002-12-27 2002-12-27 인덕터 모니터링 패턴 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100475533B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869741B1 (ko) * 2006-12-29 2008-11-21 동부일렉트로닉스 주식회사 나선형 인덕터
JP7176435B2 (ja) * 2019-02-15 2022-11-22 株式会社村田製作所 インダクタ部品
CN115579348A (zh) * 2022-10-26 2023-01-06 华进半导体封装先导技术研发中心有限公司 一种转接板结构及其制备方法

Also Published As

Publication number Publication date
KR20040058972A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
CN100524726C (zh) 半导体结构及其制造方法
US20150206839A1 (en) Method to reduce metal fuse thickness without extra mask
JP5532400B2 (ja) スタガードコンタクトを持つファインピッチアレイを含む半導体デバイスと、その設計および製造のための方法
US7915132B2 (en) Corresponding capacitor arrangement and method for making the same
JP2010232661A (ja) ビア構造とそれを形成するビアエッチングプロセス
KR102649182B1 (ko) 메모리 디바이스 및 이를 제조하는 방법
JP2001085523A (ja) 二重ダマシン構造を有する集積回路およびその製造工程
TWI648838B (zh) 被金屬覆蓋層覆蓋的鈷互連
KR100475533B1 (ko) 인덕터 모니터링 패턴 및 그 제조방법
KR100720519B1 (ko) 반도체 소자 및 그 제조방법
KR100632622B1 (ko) 반도체 소자의 금속배선 형성방법
CN112259524A (zh) 铜互连工艺中mim电容的制作方法
KR100870315B1 (ko) 반도체 소자의 제조방법
JP5272221B2 (ja) 半導体装置
US20240170404A1 (en) Subtractive skip via
KR100548548B1 (ko) 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법
KR100955838B1 (ko) 반도체 소자 및 그 배선 제조 방법
TWI704667B (zh) 雙厚度熔絲結構
KR101106049B1 (ko) 반도체 소자의 제조방법 및 이에 의한 반도체 소자
KR100685531B1 (ko) 반도체 메모리 소자의 금속 배선 형성 방법
KR100595396B1 (ko) 반도체 소자의 배선 형성 방법
KR100571259B1 (ko) 반도체 소자의 다마신 패턴 형성방법
KR20040085617A (ko) 인덕터 형성방법
KR100471404B1 (ko) 화학적 기계적 연마 공정을 이용한 반도체 소자의 금속배선 형성 방법
CN114068451A (zh) 互连结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 16