CN111696954A - 金属互连结构及其形成方法 - Google Patents
金属互连结构及其形成方法 Download PDFInfo
- Publication number
- CN111696954A CN111696954A CN202010679498.4A CN202010679498A CN111696954A CN 111696954 A CN111696954 A CN 111696954A CN 202010679498 A CN202010679498 A CN 202010679498A CN 111696954 A CN111696954 A CN 111696954A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- tungsten
- adhesion
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 93
- 239000002184 metal Substances 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000004888 barrier function Effects 0.000 claims abstract description 55
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 51
- 239000010937 tungsten Substances 0.000 claims abstract description 51
- 239000010949 copper Substances 0.000 claims abstract description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052802 copper Inorganic materials 0.000 claims abstract description 43
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims description 24
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000004411 aluminium Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- -1 SiN) layer Chemical class 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
- H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
Abstract
本申请公开了一种金属互连结构及其形成方法，该结构包括：第一金属层，其包括铜；接触通孔，其形成于第一金属层上，其从内向外依次包括钨层、第一粘附层、钨阻挡层、第二粘附层和铜阻挡层；第二金属层，其形成于接触通孔上，其包括铝。本申请通过将互连结构的上层金属层设置为铝，将下层金属层设置于为铜，在保留了铜下层金属层的稳定性较高的基础上，可通过铝上层金属层直接引出，不需要后续形成铝金属层用于引出，降低了工艺复杂度和制造成本。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种金属互连结构及其形成方法。
背景技术
半导体制造的后端(back end of line，BEOL)工序中通常采用大马士革工艺，该工艺是在介质层上刻蚀形成金属连线的沟槽后，填充金属，再对金属进行平坦化后，重复上述工艺直至形成金属互连结构。
参考图1，其示出了相关技术中提供的金属互连结构的剖面示意图。如图1所示，该金属互连结构包括上层金属111、通孔120和下层金属112，其中，上层金属111和下层金属112的构成材料为铜(Cu)。
由于在半导体制造工业中，器件的电极引出通常需要通过铝金属层，因此在铜材料的上层金属形成后，还需要至少两道光刻工艺形成铝金属层，因此工艺较为复杂，制造成本较高。
发明内容
本申请提供了一种金属互连结构及其形成方法，可以解决相关技术中提供的金属互连结构的制造成本较高的问题。
一方面，本申请实施例提供了一种金属互连结构，其特征在于，包括：
第一金属层，所述第一金属层包括铜；
接触通孔，所述接触通孔形成于所述第一金属层上，所述接触通孔从内向外依次包括钨层、第一粘附层、钨阻挡层、第二粘附层和铜阻挡层；
第二金属层，所述第二金属层形成于所述接触通孔上，所述第二金属层包括铝(Al)。
可选的，所述钨阻挡层包括氮化钛(TaN)。
可选的，所述第一粘附层包括钛(Ti)。
可选的，所述铜阻挡层包括氮化钽(TaN)。
可选的，所述第二粘附层包括钽(Ta)。
可选的，所述第一金属层和所述第二金属层之间形成有介质层。
可选的，所述介质层从下至上依次包括氮化物层、掺碳氮化物层和氧化物层。
另一方面，本申请实施例提供了一种金属互连结构的形成方法，包括：
在第一金属层上形成介质层，所述第一金属层包括铜；
在介质层中形成通孔，所述通孔底部的第一金属层暴露；
依次沉积形成铜阻挡层和第二粘附层；
依次沉积形成钨阻挡层和第一粘附层；
沉积形成钨层，所述钨层填充所述通孔；
通过平坦化工艺去除所述介质层上的钨层、第一粘附层、钨阻挡层、第二粘附层和铜阻挡层，所述通孔中的钨层、第一粘附层、钨阻挡层、第二粘附层和铜阻挡层形成接触通孔；
在所述接触通孔和所述介质层上形成第二金属层，所述第二金属层包括铝。
可选的，所述第二粘附层包括钽，所述铜阻挡层包括氮化钽；
所述依次沉积形成铜阻挡层和第二粘附层，包括：
通过物理气相沉积(physical vapor deposition，PVD)工艺依次沉积氮化钽和钽，分别形成所述铜阻挡层和所述第二粘附层。
可选的，所述第一粘附层包括钛，所述钨阻挡层包括氮化钛；
所述依次沉积形成钨阻挡层和第一粘附层，包括：
通过金属有机化合物化学气相沉积(metal-organic chemical vapordeposition，MOCVD)工艺沉积氮化钛，形成所述钨阻挡层；
通过PVD工艺沉积钛，形成所述第一粘附层。
本申请技术方案，至少包括如下优点：
通过将互连结构的上层金属层设置为铝，将下层金属层设置于为铜，在保留了铜下层金属层的稳定性较高的基础上，可通过铝上层金属层直接引出，不需要后续形成铝金属层用于引出，降低了工艺复杂度和制造成本。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的金属互连结构的剖面示意图；
图2是本申请一个示例性实施例提供的金属互连结构的剖面示意图；
图3是本申请一个示例性实施例提供的金属互连结构的形成方法的流程图；
图4至图10是本申请以一个示例性实施例提供的金属互连结构的形成示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2，其示出了本申请一个示例性实施例提供的金属互连结构的剖面图，如图2所示，该金属互连结构包括：
第一金属层211，其包括铜。
接触通孔，其形成于第一金属层211上，其从内向外依次包括钨层221、第一粘附层222、钨阻挡层223、第二粘附层224和铜阻挡层225。
可选的，第一粘附层222包括钛；可选的，钨阻挡层223包括氮化钛。
可选的，第二粘附层224包括钽；可选的，铜阻挡层225包括氮化钽。
第二金属层212，其形成于接触通孔上，其包括铝。
可选的，本申请实施例中，第一金属层211和第二金属层212之间形成有介质层230，介质层230从下至上依次包括氮化物(例如氮化硅SiN)层、掺碳氮化物(例如碳氮化硅SiCN)层和氧化物(例如二氧化硅SiO2)层。
本申请实施例中，通过将相关技术中提供的金属互连结构中的上层金属的材料替换为铝，同时将接触通孔的内芯替换为钨层，在钨层外依次形成第一粘附层和钨阻挡层，从而使接触通孔能够和铝制材料的上层金属形成稳定的电连接关系，同时，在钨阻挡层外形成第二粘附层和铜阻挡层，从而使接触通孔能够和铜制材料的下层金属形成稳定的电连接关系。
综上所述，本申请实施例中，通过将互连结构的上层金属层设置为铝，将下层金属层设置于为铜，在保留了铜下层金属层的稳定性较高的基础上，可通过铝上层金属层直接引出，不需要后续形成铝金属层用于引出，降低了工艺复杂度和制造成本。
参考图3，其示出了本申请一个示例性实施例提供的金属互连结构的形成方法的流程图，该方法可用于制造上述实施例中提供的金属互连结构，该方法包括：
步骤301，在第一金属层上形成介质层，第一金属层包括铜。
参考图4，其示出了在第一金属层上形成介质层的剖面示意图。示例性的，如图4所示，可通过化学气相沉积(chemical vapor deposition，CVD)工艺在第一金属层211上依次沉积氮化物(例如氮化硅)层、掺碳氮化物(例如碳氮化硅)层和氧化物(例如二氧化硅)层形成介质层230。
步骤302，在介质层中形成通孔，通孔底部的第一金属层暴露。
参考图5，其示出了在介质层中形成通孔的示意图。示例性的，如图5所示，可通过光刻工艺在除通孔501所在区域的其它区域覆盖光阻，刻蚀后使通孔501底部的第一金属层211暴露后，去除光阻，形成通孔501。
步骤303，依次沉积形成铜阻挡层和第二粘附层。
参考图6，其示出了沉积形成第二粘附层和铜阻挡层的剖面示意图。示例性，如图6所示，可通过PVD工艺依次沉积氮化钽和钽，分别形成铜阻挡层225和第二粘附层224。
步骤304，依次沉积形成钨阻挡层和第一粘附层。
参考图7，其示出了沉积形成钨阻挡层和第一粘附层的剖面示意图。示例性，如图7所示，可通过MOCVD工艺沉积氮化钛，形成钨阻挡层223，通过PVD工艺沉积钛，形成第一粘附层222。
步骤305，沉积形成钨层，钨层填充通孔。
参考图8，其示出了形成钨层的剖面示意图。示例性的，如图8所示，可通过PVD工艺沉积钨，形成钨层221。
步骤306，通过平坦化工艺去除介质层上的钨层、第一粘附层、钨阻挡层、第二粘附层和铜阻挡层，通孔中的钨层、第一粘附层、钨阻挡层、第二粘附层和铜阻挡层形成接触通孔。
参考图9，其示出了形成接触通孔的剖面示意图。示例性的，如图9所示，可通过化学机械研磨(chemical mechanical polishing)工艺去除介质层230上的钨层、第一粘附层、钨阻挡层、第二粘附层和铜阻挡层，剩余的钨层、第一粘附层、钨阻挡层、第二粘附层和铜阻挡层形成接触通孔(如图9中虚线所示)。
步骤307，在接触通孔和介质层上形成第二金属层，所述第二金属层包括铝。
参考图10，其实示出了形成第二金属层的剖面示意图。示例性的，如图10所示，可在介质层230上形成铝层，通过光刻工艺对铝层进行刻蚀形成第二金属层212。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (10)
1.一种金属互连结构，其特征在于，包括：
第一金属层，所述第一金属层包括铜；
接触通孔，所述接触通孔形成于所述第一金属层上，所述接触通孔从内向外依次包括钨层、第一粘附层、钨阻挡层、第二粘附层和铜阻挡层；
第二金属层，所述第二金属层形成于所述接触通孔上，所述第二金属层包括铝。
2.根据权利要求1所述的金属互连结构，其特征在于，所述钨阻挡层包括氮化钛。
3.根据权利要求2所述的金属互连结构，其特征在于，所述第一粘附层包括钛。
4.根据权利要求3所述的金属互连结构，其特征在于，所述铜阻挡层包括氮化钽。
5.根据权利要求4所述的金属互连结构，其特征在于，所述第二粘附层包括钽。
6.根据权利要求1至5任一所述金属互连结构，其特征在于，所述第一金属层和所述第二金属层之间形成有介质层。
7.根据权利要求6所述的金属互连结构，其特征在于，所述介质层从下至上依次包括氮化物层、掺碳氮化物层和氧化物层。
8.一种金属互连结构的形成方法，其特征在于，包括：
在第一金属层上形成介质层，所述第一金属层包括铜；
在介质层中形成通孔，所述通孔底部的第一金属层暴露；
依次沉积形成铜阻挡层和第二粘附层；
依次沉积形成钨阻挡层和第一粘附层；
沉积形成钨层，所述钨层填充所述通孔；
通过平坦化工艺去除所述介质层上的钨层、第一粘附层、钨阻挡层、第二粘附层和铜阻挡层，所述通孔中的钨层、第一粘附层、钨阻挡层、第二粘附层和铜阻挡层形成接触通孔；
在所述接触通孔和所述介质层上形成第二金属层，所述第二金属层包括铝。
9.根据权利要求8所述的方法，其特征在于，所述第二粘附层包括钽，所述铜阻挡层包括氮化钽；
所述依次沉积形成铜阻挡层和第二粘附层，包括：
通过PVD工艺依次沉积氮化钽和钽，分别形成所述铜阻挡层和所述第二粘附层。
10.根据权利要求8所述的方法，其特征在于，所述第一粘附层包括钛，所述钨阻挡层包括氮化钛；
所述依次沉积形成钨阻挡层和第一粘附层，包括：
通过MOCVD工艺沉积氮化钛，形成所述钨阻挡层；
通过PVD工艺沉积钛，形成所述第一粘附层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010679498.4A CN111696954A (zh) | 2020-07-15 | 2020-07-15 | 金属互连结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010679498.4A CN111696954A (zh) | 2020-07-15 | 2020-07-15 | 金属互连结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111696954A true CN111696954A (zh) | 2020-09-22 |
Family
ID=72485580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010679498.4A Pending CN111696954A (zh) | 2020-07-15 | 2020-07-15 | 金属互连结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111696954A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112420602A (zh) * | 2020-11-18 | 2021-02-26 | 华虹半导体(无锡)有限公司 | 后端结构的形成方法 |
| CN114093845A (zh) * | 2022-01-20 | 2022-02-25 | 晶芯成(北京)科技有限公司 | 内连线结构 |
| CN114093844A (zh) * | 2022-01-20 | 2022-02-25 | 晶芯成(北京)科技有限公司 | 内连线结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040137714A1 (en) * | 2002-12-31 | 2004-07-15 | Michael Friedemann | Method of forming a conductive barrier layer having improve adhesion and resistivity characteristics |
| US20110006436A1 (en) * | 2009-07-13 | 2011-01-13 | Seagate Technology Llc | Conductive Via Plug Formation |
| CN102760722A (zh) * | 2011-04-27 | 2012-10-31 | 南亚科技股份有限公司 | 包含铜-铝电路连线的集成电路结构及其制备方法 |
-
2020
- 2020-07-15 CN CN202010679498.4A patent/CN111696954A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040137714A1 (en) * | 2002-12-31 | 2004-07-15 | Michael Friedemann | Method of forming a conductive barrier layer having improve adhesion and resistivity characteristics |
| US20110006436A1 (en) * | 2009-07-13 | 2011-01-13 | Seagate Technology Llc | Conductive Via Plug Formation |
| CN102760722A (zh) * | 2011-04-27 | 2012-10-31 | 南亚科技股份有限公司 | 包含铜-铝电路连线的集成电路结构及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112420602A (zh) * | 2020-11-18 | 2021-02-26 | 华虹半导体(无锡)有限公司 | 后端结构的形成方法 |
| CN112420602B (zh) * | 2020-11-18 | 2022-09-30 | 华虹半导体(无锡)有限公司 | 后端结构的形成方法 |
| CN114093845A (zh) * | 2022-01-20 | 2022-02-25 | 晶芯成(北京)科技有限公司 | 内连线结构 |
| CN114093844A (zh) * | 2022-01-20 | 2022-02-25 | 晶芯成(北京)科技有限公司 | 内连线结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744090B2 (en) | Damascene capacitor formed in metal interconnection layer | |
| US9269762B2 (en) | Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers | |
| TWI427739B (zh) | 矽穿孔的形成方法 | |
| CN111696954A (zh) | 金属互连结构及其形成方法 | |
| US20040113235A1 (en) | Damascene integration scheme for developing metal-insulator-metal capacitors | |
| JP2003297942A (ja) | 金属−絶縁体−金属キャパシタを有する半導体装置及びその方法 | |
| US20180033723A1 (en) | Capacitors with Barrier Dielectric Layers, and Methods of Formation Thereof | |
| US20060043589A1 (en) | Electronic device and method for fabricating the same | |
| CN111128934B (zh) | 铝垫结构的形成方法以及包含铝垫结构的器件 | |
| CN111696918A (zh) | 互连结构的制作方法及器件 | |
| US6417095B1 (en) | Method for fabricating a dual damascene structure | |
| CN112259522B (zh) | 包含mim电容的后端结构及其制作方法 | |
| US6417566B1 (en) | Void eliminating seed layer and conductor core integrated circuit interconnects | |
| CN112420602B (zh) | 后端结构的形成方法 | |
| CN112259524A (zh) | 铜互连工艺中mim电容的制作方法 | |
| CN112259523B (zh) | Mim电容的形成方法和后端结构 | |
| CN111128867B (zh) | Mim电容的制造方法以及包含mim电容的器件 | |
| CN114032592B (zh) | 铜互连结构的形成方法 | |
| US11164815B2 (en) | Bottom barrier free interconnects without voids | |
| CN115394708A (zh) | 金属互连结构及其形成方法 | |
| CN114023694A (zh) | 金属互连结构的制备方法 | |
| CN113506769A (zh) | 包含mim电容的后端结构的形成方法 | |
| CN116031204A (zh) | 金属互连结构的形成方法 | |
| CN115527928A (zh) | 金属互连结构的形成方法 | |
| CN111128866A (zh) | 在铝互连结构中集成mim电容的方法及铝互连结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200922 |